# 洲ジス学实验报告

专业:混合班姓名:许展风学号:3210100658日期:3月22日地点:东 4-223

课程名称:	数字系统设计实验	指导老师:	屈民军	成绩:	
实验名称:	Lab5 常用组合电路	各模块的设计和应	z用 实验类型:	设计型	

一、实验目的

1. 掌握用 Verilog HDL 描述数据选择器、加法器和比较器等电路模块。

- 2. 了解"自顶而下"的数字设计方法,掌握系统层次结构的设计。
- 3. 掌握模块调用的方法,掌握参数定义和参数传递的方法。
- 4. 掌握 ModelSim 功能仿真的工作流程,进一步了解 Vivado 的工作流程。
- 5. 认识到文件管理的重要性。

#### 二、实验任务与要求

- 1. 设计两数之差的绝对值电路:电路输入两个4位无符号二进制数,输出两数之差的绝对值。要求采用多层次结构设计电路,先设计好基本模块,再设计项层模块去调用基本模块来实现功能。
- 2. 设计模式比较器电路: 电路输入两个 8 位无符号二进制数 a、b 和一个模式控制信号 m, 当 m=0 时,输出两数中的最大值, m=1 时,输出两数中的最小值。同样要求采用多层次结构设计,并且通过参数传递的方法,使得不用编写功能重复的基本模块。

## 三、实验原理与设计

- 1. 电路的总体设计
  - a) 两数之差的绝对值电路:

对于输入的两个 4 位无符号二进制数 a、b,需要先比较大小,将大数减去小数,而减法可以通过补码加法实现,因此整体的公式是:

out = 
$$Max(aIn, bIn) - (\sim Min(aIn, bIn) + 1)$$

因此该电路由三个基本模块组成:数值比较器(comp)比较两数大小,输出 agb=1,表示 a 大于 b, agb=0,表示 a 小于 b;数据选择器(mux)根据信号 agb 来选出最大值或最小值;最后由全加器模块实现四位补码加法。注意,最后的补码加法要对最小值取反并加 1,所以第一位全加器的进位参数 ci 为 1。




图 1 两数之差绝对值电路设计

### b) 模式比较器电路的顶层设计:

模式比较器电路相比于上文电路,多了一个输入信号 m 来决定输出最大值还是最小值,相当于要再设计一个组合电路模块,输入 agb 与 m,输出 addr。由真值表分析,可以看出 addr 的产生只是一个 agb 与 m 的同或运算,逻辑比较简单,可以直接在顶层模块中实现,所以最后我们只需要两个基本模块:数值比较器和数值选择器。




图 2 模式比较器电路设计

# 2. 模块的 Verilog HDL 描述

- a) 顶层模块编写
  - i. 两数之差绝对值电路的顶层模块设计是由教材直接提供的,源码这里就不再展示了。通过学习例程,可以发现几个要点。在这个顶层模块中,它调用了方案设计中的三个基本模块,通过模块实例化的方法,同时进行了参数传递,是基本模块符合要求。因为这里处理的输入信号是4位二进制的,所以比较器和数据选择器传入的参数都是 n=4。同时可以学习到模块实例化中模块接口信号描述的规划性。在全加器实例中,则注意到把信号组拆开,一位一位处理。
  - ii. 仿照例程,依据实验方案,编写模式比较器的顶层模块

```
module ModeComparator (a,b,m,out);
  input [7:0] a, b;
  input m;
  output [7:0] out;
  wire agb;
  comp #(.n(8))comp_1(.a(a), .b(b), .agb(agb), .aeb(), .alb());
  mux_2to1 #(.n(8))mux_1(.out(out), .in0(a), .in1(b), .addr((m && agb || ~m && ~agb)));
endmodule
```

定义模块的接口,两个 8 位的输入信号、一个 1 位输入信号,一个 8 位输出信号。接着实例化数据比较器模块,传入参数 n=8,比较输入信号 a 和 b,并输出 agb 信号。方案设计指出 addr 信号即是 m 与 agb 的同或运算,因此在数据选择器中,也要注意 addr 信号的连接。

#### b) 各功能模块的设计

i. 数据选择器设计。基本模块的设计,一要掌握模块的逻辑功能,二要实现它的通用标准 化,在本设计中体现在使用参数 n 表示数据位数,实现对任意位数信号的处理。接口描 述教材已经给出,下面只展示逻辑功能实现部分代码。

```
reg [n-1:0] out;
   always @(in0 or in1 or addr) begin
    if(addr) out = in1;
    else out = in0;
end
```

在这里运用了 always 语句来描述,在敏感信号变化后,即执行下面的 if 语句,根据 addr 信号来决定输出信号 out 的值。

ii. 数据比较器设计。其功能与数据选择器是类似的,也可以用 always 语句来描述。

```
reg agb, aeb, alb;
  always @(a or b) begin
    if (a > b) begin
       agb = 1;
       aeb = 0;
       alb = 0;
  end
  else if (a == b) begin
       agb = 0;
       aeb = 1;
       alb = 0;
  end
  else begin
       agb = 0;
       aeb = 0;
       aeb = 1;
       aeb = 0;
       aeb = 0;
       aeb = 1;
       aeb = 0;
       aeb = 0;
       alb = 1;
  end
end
```

iii. 全加器的设计,只需要实现一位全加器,教材已经给出了真值表以及表达式,本位和 s 是三个输入的异或,而进位是三个输入两两与运算后再或运算。运算逻辑可以简单的用 assign 语句来表达。

```
assign s = a ^ b ^ ci;
assign co = (a && b) || (a && ci) || (b && ci);
```

至此基本模块都设计完毕。

# 四、主要仪器设备

装有 Vivado、ModelSim SE 软件的计算机,Nexys Video 开发板。

#### 五、实验步骤

- 1. 建立实验文件夹,将文件夹分类管理。
- 2. 编写好顶层模块、基本模块的代码,保存为.v文件在 src 文件夹中,并导入提供的测试文件。
- 3. 用 ModelSim 软件建立工程,分别对各个模块进行编译检错、测试仿真,输出波形验证,并记录波

形。

4. 仿真完成后,用 Vivado 软件建立工程,进行综合,引脚约束,工程实现,生成比特流后,连接 Nexys Video 开发板,下载编程后实验验证。

#### 六、实验结果和分析处理

- 1. 仿真波形分析
  - a) 数据选择器仿真

<u>e</u>	Mags						
<b>5</b> √ /mux_2to1_tb_v/in0	4'h8	4ħ5	4'h6		4'he	4'h8	
₽-∜ /mux_2to1_tb_v/in1	4'hb	4ha	4'hd		4'h9	4hb	
// /mux_2to1_tb_v/addr	146 第八四年	퉁					
■- / /mux_2to1_tb_v/out	11t0 華人登録 41t8	4h5	4'h6	4'hd	4'hg	4'hb	4118
37 (22.20.2)							


addr 是控制信号,addr 低电平时,out 输出信号与 in0 输入信号相等; addr 为高电平时,out 输出信号与 in1 输入信号相等; 从波形可以看出是符合要求的。且 in1、in0、out 都是满足要求的 4 位信号。

## b) 数据比较器仿真

<b>⊞</b> -∜ /comp_tb/a	4'h2	а	4'h0	4'h3	4'hb	4'ha	4'hf	4'h5	4'h0	4'h3	4'h2
	4'hf	b	4'h0	4'hd		4'h9	4'h1	4'h5	4'h6	4'he	4'hf
🥠 /comp_tb/agb	1'h0		1		a>b						
<pre>/comp_tb/aeb</pre>	1'h0						a=b				
🥠 /comp_tb/alb	1'h1								a <b< td=""><td></td><td></td></b<>		
P	70								0.50		

数据比较器比较输入信号  $a \ b$  的大小,a > b 时,只有 agb 为 1;a = b 时,只有 aeb 为 1;a < b 时只有 alb 为 1,根据波形可以一一验证。

#### c) 全加器仿真



一位全加器实现一位加法,上面三行信号 a、b、ci 是输入,下面两行信号分别是本位和的结果和进位结果。例如最后一栏,a=1,b=1,ci=1,加法结果是 11,本位和以及进位都是 1,可以看到波形也都是高位,是正确的。


# d) 两数之差绝对值仿真

■ /abs_dif_tb/a	4'hc	4'h3	a	4'ha	4'h5	4'hc	
■- /abs_dif_tb/b	4'h0	4'hc	b	4'h4	4'h5	4'h0	
<b>■-</b> /abs_dif_tb/out	4'hc	4'h9	a-b	4'h6	4'h0	4'hc	

电路输出 a 与 b 的绝对值之差,波形中的数值是 16 进制的,c-3=9,a-4=6,5-5=0,c-0=0,输出都是满足要求的。

#### e) 模式比较器仿真

J#	Msgs									
B- // Mode Comparator_tb/a	81184	8'h21	8 ha7	3		8'h44	8'h05	8170	81184	
8-4/ /ModeComparator_tb/b	8'h8d	8'h7a	8'h04	ò		8°h44	8'h05	8'h67	8'h8d	
ModeComparator_tb/m					П		ر کی ا			
8-4/ ModeComparator_tb/out	11h1 81h84	8'h7a	8'ha7	Of exact		8'h44	8'h05	8 h67	8'h84	



放大图

模式比较器的控制信号是 m, m 为低电平, 输出 a、b 中的最大值; m 为高电平, 输出 a、b 中的最小值。输入信号 a、b,输出信号 out, 都是 8 位的。放大图中, m 为低电平, a 信号值 a7 大于 b 的 04, 因此输出 a7。

至此, 所有的基本模块、顶层模块都仿真验证完毕。

#### 七、讨论、心得

本实验的目的是训练数电实验的基础能力,从自顶向下的设计思路、层次化的设计方法,到电路模块设计、模块代码编写、Modelsim 仿真、Vivado 综合实现的实验流程,再到最具体基础的基本组合电路模块编写,简单体验了整个实验的流程。从各个方面都有所收获,特别是逐渐熟悉 verilogHDL 的编写和仿真时的纠错,文件管理的具体分类方法,去分析波形图等等。

#### 八、思考题

1. 求两数之差的绝对值电路,若输入为有符号数(补码),该怎样设计?请画出原理框图并做简要说明。


对于有符号数,有三种情况,a>0 且 b>0,a>0 且 b<0,a<0 且 b<0。处于第一种和第三种情况时,可以用无符号数的两数之差绝对值电路计算,因为高位符号位是一致的,不影响计算结果。例如, $a=(1110)_2=(-2)_{10}$ , $b=(1111)_2=(-1)_{10}$ ,1110 与 1111 之差的绝对值仍是 1。

而对于第二种情况, $a=(0010)_2=(2)_{10}$ , $b=(1111)_2=(-1)_{10}$ ,a 与 b 的之差绝对值是 $|a+\sim b+1|$ ,如果把补码形式输入原实验电路,则会计算 $|b+\sim a+1|$ ,可以发现只要 a 与 b 调换就能得到正确值,分析原电路,可以发现只用 addr 取反就可以了。

把上述分析转化为逻辑符号,相当于:

addr = agb(aIn[3]bIn[3]'+aIn[3]'bIn[3])+agb'(aIn[3]bIn[3]+aIn[3]'bIn[3]')

原理框图:



2. 能否用加法器实现比较器,若能,请画出原理框图。

用加法器计算两数之差, a+~b+1, 分析不同情况下的输出结果:

a<b 时,最高进位为 0,且差不为 0,例如 a=0001,b=0010,out=01111;

a=b 时,最高进位为 1,差为 0,例如 a=b=0010,out=10000;


a>b 时,最高进位为 1,差不为 0,例如 a=0010,b=0001,out=10001; 转化为逻辑符号,

agb=coh'(out[0]+out[1]+out[2]+out[3])

aeb=coh(out[0]'out[1]'out[2]'out[3]')

alb=coh(out[0]+out[1]+out[2]+out[3])

其中 coh 是最高位的进位输出,out 是每位加法器的本为和输出。 原理框图:



- 3. 调用模块时怎样进行参数传递?若模块有多个参数,模块实例的格式如何? 参数传递有两种格式,
  - a) 在线显示重载参数方式:

模块名 #(.参数 1(参数 1 值), .参数 2(参数 2 值), ...) 例化模块名(端口列表)

b) 隐式参数传递方式:

模块名 #(参数 1 值,参数 2 值,...) 例化模块名(端口列表);

使用第二种参数传递方法,就要注意传递多个参数时的对应问题,其位置要与模块定义时对应。