

用户手册

User Manual

MM32F0140

基于Arm®Cortex®-M0内核的32位微控制器

版本：0.64

保留不通知的情况下，更改相关资料的权利

目录

目录 1
附图目录 16
表格目录 21
1 系统和存储器架构 24
1.1 系统架构简介 24
1.1.1 系统总线 25
1.1.2 DMA 总线 25
1.1.3 总线矩阵 25
1.2 存储器介绍 25
1.2.1 存储器映像和寄存器编址 25
1.2.2 内置的 SRAM 27
1.2.3 闪存存储器概述 27
1.2.4 启动配置 27
1.2.5 引导程序 28
2 Embedded FLASH 嵌入式闪存 29
2.1 简介 29
2.2 闪存构成与说明 29
2.2.1 闪存构成 29
2.2.2 选项字节说明 30
2.2.3 保密空间说明 32
2.3 闪存操作与流程 32
2.3.1 闪存读操作 32
2.3.2 闪存编程方式与操作流程 32
2.3.3 对闪存块操作限制的解除与使能 35
2.3.4 对选项字节区块操作限制的解除与使能 36
2.3.5 主闪存块擦除 38
2.3.6 主闪存块编程 40
2.3.7 选项字节区块擦除 41
2.3.8 选项字节区块编程 42
2.3.9 闪存保护 43
2.4 寄存器 45
2.4.1 寄存器总览 45
2.4.2 FLASH_ACR 闪存访问控制寄存器 46
2.4.3 FLASH_KEYR FPEC 键寄存器 46
2.4.4 FLASH_OPTKEYR 闪存 OPTKEY 寄存器 47
2.4.5 FLASH_SR 闪存状态寄存器 47
2.4.6 FLASH_CR 闪存控制寄存器 48
2.4.7 FLASH_AR 闪存地址寄存器 49
2.4.8 FLASH_OBR 选项字节寄存器 49
2.4.9 FLASH_WRPR 写保护寄存器 50

3 PWR 电源控制 51
3.1 供电系统 51
3.1.1 模拟模块供电 51
3.1.2 数字模块供电 52
3.1.3 VDD 域 52
3.1.4 1.5V 域 52
3.2 电源管理器 52
3.2.1 POR 上电复位和 PDR 掉电复位 52
3.2.2 PVD 可编程电压监测器 53
3.3 功耗控制 54
3.3.1 功耗控制概述 54
3.3.2 运行模式降低系统时钟 55
3.3.3 外设时钟的控制 56
3.3.4 Sleep Mode 睡眠模式 56
3.3.5 Stop Mode 停机模式 57
3.3.6 DeepStop Mode 深度停机模式 58
3.3.7 Standby Mode 待机模式 59
3.4 电源控制寄存器 60
3.4.1 PWR_CR 电源控制寄存器 61
3.4.2 PWR_CSR 电源控制/状态寄存器 62
3.4.3 PWR_CR1 电源控制寄存器 1 63
3.4.4 PWR_SR1 电源状态寄存器 64
3.4.5 PWR_SCR 电源状态清除寄存器 64
3.4.6 PWR_CFGR 电源配置寄存器 65
4 SYSCFG 系统控制器 66
4.1 简介 66
4.2 寄存器 66
4.2.1 寄存器总览 66
4.2.2 SYSCFG_CFGR 配置寄存器 66
4.2.3 SYSCFG_EXTICR1 外部中断配置寄存器 1 67
4.2.4 SYSCFG_EXTICR2 外部中断配置寄存器 2 68
4.2.5 SYSCFG_EXTICR3 外部中断配置寄存器 3 68
4.2.6 SYSCFG_EXTICR4 外部中断配置寄存器 4 69
4.2.7 SYSCFG_PADHYS PAD 配置寄存器 69
5 RCC 时钟和复位 71
5.1 复位单元 71
5.1.1 简介 71
5.1.2 功能框图 71
5.1.3 主要特征 71
5.1.4 功能描述 71
5.2 时钟单元 73
5.2.1 简介 73
5.2.2 功能框图 74
5.2.3 主要特征 74

5.2.4 功能描述 74
5.3 寄存器 81
5.3.1 寄存器总览 81
5.3.2 RCC_CR 时钟控制寄存器 82
5.3.3 RCC_CFGR 时钟配置寄存器 84
5.3.4 RCC_CIR 时钟中断寄存器 86
5.3.5 RCC_APB2RSTR APB2 外设复位寄存器 88
5.3.6 RCC_APB1RSTR APB1 外设复位寄存器 90
5.3.7 RCC_AHBENR AHB 外设时钟使能寄存器 91
5.3.8 RCC_APB2ENR APB2 外设时钟使能寄存器 93
5.3.9 RCC_APB1ENR APB1 外设时钟使能寄存器 94
5.3.10 RCC_CSR 控制状态寄存器 96
5.3.11 RCC_AHBRSTR AHB 外设复位寄存器 98
5.3.12 RCC_CFGR2 时钟配置寄存器 2 99
5.3.13 RCC_SYSCFG 系统配置寄存器 100
5.3.14 RCC_PLLCFGR PLL 配置寄存器 101
6 CRC 循环冗余校验计算单元 103
6.1 简介 103
6.2 主要特征 103
6.3 功能描述 103
6.3.1 功能框图 103
6.3.2 功能概述 104
6.3.3 使用方法 104
6.4 寄存器 105
6.4.1 寄存器总览 105
6.4.2 CRC_DR CRC 数据寄存器 105
6.4.3 CRC_IDR CRC 独立数据寄存器 106
6.4.4 CRC_CR CRC 控制寄存器 106
6.4.5 CRC_MIR CRC 中间数据寄存器 107
7 HWDIV 硬件除法器 108
7.1 简介 108
7.2 主要特征 108
7.3 功能描述 108
7.4 寄存器描述 108
7.4.1 寄存器总览 108
7.4.2 HWDIV_DVDR 被除数寄存器 109
7.4.3 HWDIV_DVSR 除数寄存器 109
7.4.4 HWDIV_QUOTR 商寄存器 109
7.4.5 HWDIV_RMDR 余数寄存器 110
7.4.6 HWDIV_SR 状态寄存器 110
7.4.7 HWDIV_CR 控制寄存器 110
8 GPIO 通用端口 112
8.1 简介 112
8.2 主要特征 112

8.3 功能描述 113
8.3.1 功能框图 113
8.3.2 GPIO 端口配置 113
8.3.3 复用功能 114
8.3.4 GPIO 锁定机制 114
8.3.5 输入配置 115
8.3.6 输出配置 116
8.3.7 复用功能配置 116
8.3.8 模拟输入配置 117
8.3.9 外部时钟复用 GPIO 端口 118
8.3.10 SWD 复用功能重映射 118
8.4 GPIO 寄存器描述 118
8.4.1 寄存器总览 118
8.4.2 GPIOx_CRL 端口配置低寄存器 119
8.4.3 GPIOx_CRH 端口配置高寄存器 119
8.4.4 GPIOx_IDR 端口输入数据寄存器 120
8.4.5 GPIOx_ODR 端口输出数据寄存器 121
8.4.6 GPIOx_BSRR 端口设置/清除寄存器 121
8.4.7 GPIOx_BRR 端口位清除寄存器 122
8.4.8 GPIOx_LCKR 端口配置锁定寄存器 122
8.4.9 GPIOx_DCR 端口输出开漏控制寄存器 123
8.4.10 GPIOx_AFRL 端口复用功能低位寄存器 123
8.4.11 GPIOx_AFRH 端口复用功能高位寄存器 123
9 EXTI 中断和事件 125
9.1 简介 125
9.2 主要特征 125
9.3 功能描述 126
9.3.1 功能框图 126
9.3.2 中断和异常向量 126
9.3.3 唤醒事件管理 127
9.3.4 中断功能描述 128
9.3.5 硬件中断输出 128
9.3.6 硬件事件输出 128
9.3.7 软件中断与事件输出 128
9.3.8 外部中断映射 129
9.4 寄存器 129
9.4.1 寄存器总览 129
9.4.2 EXTl_lMR 中断屏蔽寄存器 130
9.4.3 EXTl_EMR 事件屏蔽寄存器 130
9.4.4 EXTl_RTSR 上升沿触发选择寄存器 131
9.4.5 EXTl_FTSR 下降沿触发选择寄存器 131
9.4.6 EXTl_SWlER 软件中断事件寄存器 131
9.4.7 EXTl_PR 软件中断事件挂起寄存器 132
10 DMA 直接存储器访问控制器 133

10.1 简介 133
10.2 功能框图 133
10.3 主要特征 133
10.4 中断 134
10.5 DMA 134
10.5.1 DMA 请求映像 134
10.6 功能描述 135
10.6.1 DMA 处理 135
10.6.2 仲裁器 135
10.6.3 DMA 通道 136
10.6.4 可编程的数据传输宽度，对齐方式和数据大小端 137
10.6.5 错误管理 139
10.7 DMA 寄存器描述 139
10.7.1 DMA_ISR DMA 中断状态寄存器 139
10.7.2 DMA_IFCR DMA 中断标志清除寄存器 140
10.7.3 DMA_CCRx DMA 通道 x 配置寄存器（x=1~7） 141
10.7.4 DMA_CNDTRx DMA 通道 x 传输数量寄存器（x=1~7） 143
10.7.5 DMA_CPARx DMA 通道 x 外设地址寄存器（x=1~7） 143
10.7.6 DMA_CMARx DMA 通道 x 存储器地址寄存器（x = 1~7） 144
11 COMP 比较器 145
11.1 简介 145
11.2 功能框图 145
11.3 主要特征 145
11.4 功能描述 146
11.4.1 比较器时钟和复位 146
11.4.2 比较器开关控制 146
11.4.3 比较器输入和输出 146
11.4.4 比较器通道选择 146
11.4.5 中断和唤醒 147
11.4.6 功耗模式 147
11.4.7 比较器锁定机制 147
11.4.8 迟滞电压 148
11.5 寄存器 148
11.5.1 比较器控制状态寄存器（COMPx_CSR）（x=1） 148
11.5.2 比较器外部参考电压寄存器（COMP_CRV） 150
11.5.3 比较器轮询寄存器（COMPx_POLL）（x=1） 151
12 ADC 模拟/数字转换 153
12.1 简介 153
12.2 功能框图 153
12.3 主要特征 154
12.4 中断 154
12.5 DMA 155
12.6 功能描述 155
12.6.1 时钟 155

12.6.2 数据补偿 155
12.6.3 数据对齐 156
12.6.4 可编程分辨率 156
12.6.5 可编程采样时间 157
12.6.6 数据通道寄存器 157
12.6.7 通道选择 157
12.7 ADC 开关 157
12.7.1 普通通道转换 158
12.7.2 任意通道转换 161
12.7.3 注入通道转换 164
12.7.4 ADC 触发信号 165
12.7.5 模拟看门狗 165
12.7.6 内部温度传感器 166
12.7.7 内部电压传感器 166
12.8 寄存器 167
12.8.1 寄存器总览 167
12.8.2 ADC_ADDATA 数据寄存器 167
12.8.3 ADC_ADCFG 配置寄存器 168
12.8.4 ADC_ADCR 控制寄存器 169
12.8.5 ADC_ADCHS 通道选择寄存器 172
12.8.6 ADC_ADCMPR 模拟看门狗比较寄存器 174
12.8.7 ADC_ADSTA 状态寄存器 175
12.8.8 ADC_ADDRn 通道数据寄存器(n=0~15） 175
12.8.9 ADC_ADSTA_EXT 扩展状态寄存器 176
12.8.10 ADC_CHANY0 任意通道的通道选择寄存器 0 177
12.8.11 ADC_CHANY1 任意通道的通道选择寄存器 1 179
12.8.12 ADC_ANY_CFG 任意通道配置寄存器 180
12.8.13 ADC_ANY_CR 任意通道控制寄存器 181
12.8.14 ADC_SMPR1 采样配置寄存器 1 183
12.8.15 ADC_SMPR2 采样配置寄存器 2 184
12.8.16 ADC_JOFRn 注入通道数据补偿寄存器(n=0~3） 185
12.8.17 ADC_JSQR 注入通道序列寄存器 186
12.8.18 ADC_JADDATA 注入数据寄存器 186
12.8.19 ADC_JDRn 注入通道数据寄存器(n=0~3） 188
13 TIM1 高级定时器 189
13.1 简介 189
13.2 功能框图 189
13.3 主要特征 190
13.4 功能描述 190
13.4.1 时钟 190
13.4.2 重复计数器 195
13.4.3 输入捕获 197
13.4.4 比较输出 199
13.4.5 从模式 211

13.4.6 定时器同步 215
13.4.7 定时器异或 218
13.4.8 调试模式 219
13.4.9 中断 220
13.4.10 DMA 220
13.5 寄存器描述 221
13.5.1 TIM1_CR1 控制寄存器 1 221
13.5.2 TIM1_CR2 控制寄存器 2 223
13.5.3 TIM1_SMCR 从模式控制寄存器 224
13.5.4 TIM1_DIER DMA/中断使能寄存器 227
13.5.5 TIM1_SR 状态寄存器 229
13.5.6 TIM1_EGR 事件产生寄存器 231
13.5.7 TIM1_CCMR1 捕获/比较模式寄存器 1 232
13.5.8 TIM1_CCMR2 捕获/比较模式寄存器 2 236
13.5.9 TIM1_CCER 捕获/比较使能寄存器 240
13.5.10 TIM1_CNT 计数器 242
13.5.11 TIM1_PSC 预分频器 243
13.5.12 TIM1_ARR 自动预装载寄存器 243
13.5.13 TIM1_RCR 重复计数寄存器 243
13.5.14 TIM1_CCR1 捕获/比较寄存器 1 244
13.5.15 TIM1_CCR2 捕获/比较寄存器 2 244
13.5.16 TIM1_CCR3 捕获/比较寄存器 3 245
13.5.17 TIM1_CCR4 捕获/比较寄存器 4 245
13.5.18 TIM1_BDTR 刹车和死区寄存器 245
13.5.19 TIM1_DCR DMA 控制寄存器 247
13.5.20 TIM1_DMAR 连续模式 DMA 地址寄存器 248
13.5.21 TIM1_CCMR3 捕获/比较模式寄存器 3 249
13.5.22 TIM1_CCR5 捕获/比较寄存器 5 249
13.5.23 TIM1_PDER PWM 移相/DMA repeat 更新请求使能寄存器 250
13.5.24 TIM1_CCRxFALL PWM 移相递减计数捕获/比较寄存器 250
13.5.25 TIM1_BKINF 刹车输入滤波寄存器 251
14 TIM2 通用定时器 253
14.1 简介 253
14.2 功能框图 253
14.3 主要特征 253
14.4 功能描述 254
14.4.1 时钟 254
14.4.2 输入捕获 259
14.4.3 比较输出 261
14.4.4 从模式 268
14.4.5 定时器同步 272
14.4.6 定时器异或 272
14.4.7 调试模式 273
14.4.8 中断 273

14.4.9 DMA 273
14.5 寄存器描述 274
14.5.1 TIM2_CR1 控制寄存器 1 274
14.5.2 TIM2_CR2 控制寄存器 2 276
14.5.3 TIM2_SMCR 从模式控制寄存器 277
14.5.4 TIM2_DIER DMA/中断使能寄存器 280
14.5.5 TIM2_SR 状态寄存器 281
14.5.6 TIM2_EGR 事件产生寄存器 283
14.5.7 TIM2_CCMR1 捕获/比较模式寄存器 1 284
14.5.8 TIM2_CCMR2 捕获/比较模式寄存器 2 287
14.5.9 TIM2_CCER 捕获/比较使能寄存器 291
14.5.10 TIM2_CNT 计数器 293
14.5.11 TIM2_PSC 预分频器 293
14.5.12 TIM2_ARR 自动预装载寄存器 294
14.5.13 TIM2_CCR1 捕获/比较寄存器 1 294
14.5.14 TIM2_CCR2 捕获/比较寄存器 2 295
14.5.15 TIM2_CCR3 捕获/比较寄存器 3 295
14.5.16 TIM2_CCR4 捕获/比较寄存器 4 296
14.5.17 TIM2_DCR DMA 控制寄存器 296
14.5.18 TIM2_DMAR 连续模式 DMA 地址寄存器 297
14.5.19 TIM2_OR 输入选项寄存器 297
15 TIM3 通用定时器 299
15.1 简介 299
15.2 功能框图 299
15.3 主要特征 299
15.4 功能描述 300
15.4.1 时钟 300
15.4.2 输入捕获 305
15.4.3 比较输出 307
15.4.4 从模式 314
15.4.5 定时器同步 318
15.4.6 定时器异或 318
15.4.7 调试模式 319
15.4.8 中断 319
15.4.9 DMA 319
15.5 寄存器描述 320
15.5.1 TIM3_CR1 控制寄存器 1 320
15.5.2 TIM3_CR2 控制寄存器 2 322
15.5.3 TIM3_SMCR 从模式控制寄存器 323
15.5.4 TIM3_DIER DMA/中断使能寄存器 326
15.5.5 TIM3_SR 状态寄存器 327
15.5.6 TIM3_EGR 事件产生寄存器 329
15.5.7 TIM3_CCMR1 捕获/比较模式寄存器 1 330
15.5.8 TIM3_CCMR2 捕获/比较模式寄存器 2 333

15.5.9 TIM3_CCER 捕获/比较使能寄存器 337
15.5.10 TIM3_CNT 计数器 339
15.5.11 TIM3_PSC 预分频器 339
15.5.12 TIM3_ARR 自动预装载寄存器 340
15.5.13 TIM3_CCR1 捕获/比较寄存器 1 340
15.5.14 TIM3_CCR2 捕获/比较寄存器 2 341
15.5.15 TIM3_CCR3 捕获/比较寄存器 3 341
15.5.16 TIM3_CCR4 捕获/比较寄存器 4 341
15.5.17 TIM3_DCR DMA 控制寄存器 342
15.5.18 TIM3_DMAR 连续模式 DMA 地址寄存器 342
15.5.19 TIM3_OR 输入选项寄存器 343
16 TIM14 基本定时器 344
16.1 简介 344
16.2 功能框图 344
16.3 主要特征 344
16.4 功能描述 345
16.4.1 时钟 345
16.4.2 输入捕获 346
16.4.3 比较输出 347
16.4.4 调试模式 350
16.4.5 中断 350
16.4.6 DMA 351
16.5 寄存器描述 351
16.5.1 TIM14_CR1 控制寄存器 1 351
16.5.2 TIM14_DIER DMA/中断使能寄存器 352
16.5.3 TIM14_SR 状态寄存器 353
16.5.4 TIM14_EGR 事件产生寄存器 354
16.5.5 TIM14_CCMR1 捕获/比较模式寄存器 1 355
16.5.6 TIM14_CCER 捕获/比较使能寄存器 357
16.5.7 TIM14_CNT 计数器 358
16.5.8 TIM14_PSC 预分频器 358
16.5.9 TIM14_ARR 自动预装载寄存器 359
16.5.10 TIM14_CCR1 捕获/比较寄存器 1 359
16.5.11 TIM14_BDTR 刹车和死区寄存器 360
17 TIM16/17 基本定时器 361
17.1 简介 361
17.2 功能框图 361
17.3 主要特征 361
17.4 功能描述 362
17.4.1 时钟 362
17.4.2 输入捕获 363
17.4.3 比较输出 364
17.4.4 定时器同步 372
17.4.5 调试模式 372

17.4.6 中断 372
17.4.7 DMA 372
17.5 寄存器描述 372
17.5.1 TIMx_CR1 控制寄存器 1 373
17.5.2 TIMx_CR2 控制寄存器 2 374
17.5.3 TIMx_DIER DMA/中断使能寄存器 375
17.5.4 TIMx_SR 状态寄存器 376
17.5.5 TIMx_EGR 事件产生寄存器 377
17.5.6 TIMx_CCMR1 捕获/比较模式寄存器 1 378
17.5.7 TIMx_CCER 捕获/比较使能寄存器 381
17.5.8 TIMx_CNT 计数器 382
17.5.9 TIMx_PSC 预分频器 383
17.5.10 TIMx_ARR 自动预装载寄存器 383
17.5.11 TIMx_CCR1 捕获/比较寄存器 1 383
17.5.12 TIMx_BDTR 刹车和死区寄存器 384
17.5.13 TIMx_BKINF 刹车滤波寄存器 386
18 WWDG 窗口看门狗 388
18.1 简介 388
18.2 功能框图 388
18.3 主要特征 388
18.4 功能描述 389
18.5 窗口看门狗超时时间 390
18.6 寄存器描述 390
18.6.1 控制寄存器（WWDG_CR） 391
18.6.2 配置寄存器（WWDG_CFGR） 391
18.6.3 状态寄存器（WWDG_SR） 392
19 IWDG 独立看门狗 393
19.1 简介 393
19.2 功能框图 394
19.3 主要特征 394
19.4 功能描述 395
19.4.1 流程框图 396
19.4.2 独立看门狗超时时间 397
19.4.3 中断 397
19.5 寄存器描述 397
19.5.1 寄存器总览 397
19.5.2 IWDG_KR 键寄存器 397
19.5.3 IWDG_PR 预分频寄存器 398
19.5.4 IWDG_RLR 重装载寄存器 399
19.5.5 IWDG_SR 状态寄存器 399
19.5.6 IWDG_CR 控制寄存器 400
19.5.7 IWDG_IGEN 中断生成寄存器 401
19.5.8 IWDG_CNT 计数寄存器 401
20 UART 通用异步收发器 403

20.1 UART 简介 403
20.2 UART 功能框图 403
20.3 UART 主要特征 403
20.4 UART 功能概述 404
20.4.1 UART 特性描述 405
20.4.2 分数波特率发生器 405
20.4.3 采样 406
20.4.4 容忍度 406
20.4.5 校验控制 406
20.4.6 发送器 407
20.4.7 接收器 408
20.4.8 自动波特率检测 409
20.4.9 九位数据通信 410
20.4.10 多处理器通信 410
20.4.11 单线半双工通信 412
20.4.12 智能卡 412
20.4.13 红外 IrDA 功能 414
20.5 中断 415
20.6 DMA 416
20.7 寄存器 416
20.7.1 寄存器总览 416
20.7.2 UART_TDR 发送数据寄存器 417
20.7.3 UART_RDR 接收数据寄存器 417
20.7.4 UART_CSR 当前状态寄存器 417
20.7.5 UART_ISR 中断状态寄存器 418
20.7.6 UART_IER 中断使能寄存器 420
20.7.7 UART_ICR 中断清除寄存器 421
20.7.8 UART_GCR 全局控制寄存器 422
20.7.9 UART_CCR 通用空制寄存器 423
20.7.10 UART_BRR 波特率寄存器 425
20.7.11 UART_FRA 分数波特率寄存器 425
20.7.12 UART_RXADDR 接收地址寄存器 426
20.7.13 UART_RXMASK 接收掩码寄存器 426
20.7.14 UART_SCR SCR 寄存器 427
20.7.15 UART_IDLR IDLE 数据长度寄存器 427
20.7.16 UART_ABRCR 自动波特率寄存器 428
20.7.17 UART_IRDA 红外功能控制寄存器 428
21 SPI_I2S 串行外设接口 430
21.1 SPI_I2S 功能框图 430
21.2 SPI_I2S 简述 430
21.3 SPI 功能描述 431
21.3.1 概述 431
21.3.2 SPI 主要特征 433
21.3.3 SPI 从模式 434

21.3.4 SPI 主模式 435
21.3.5 波特率设置 436
21.3.6 中断 436
21.3.7 DMA 传输 437
21.4 I2S 功能描述 437
21.4.1 I2S 主要特征 437
21.4.2 I2S 总线接口 438
21.4.3 数据格式 438
21.4.4 通信标准 438
21.4.5 从模式 441
21.4.6 主模式 441
21.4.7 时钟预分频器 442
21.4.8 中断 444
21.4.9 DMA 传输 445
21.5 寄存器 445
21.5.1 寄存器总览 445
21.5.2 SPI_I2S_TXREG 发送数据寄存器 445
21.5.3 SPI_I2S_RXREG 接收数据寄存器 446
21.5.4 SPI_I2S_CSTAT 当前状态寄存器 446
21.5.5 SPI_I2S_INTSTAT 中断状态寄存器 447
21.5.6 SPI_I2S_INTEN 中断使能寄存器 448
21.5.7 SPI_I2S_INTCLR 中断清除寄存器 449
21.5.8 SPI_I2S_GCTL 全局控制寄存器 450
21.5.9 SPI_I2S_CCTL 通用控制寄存器 452
21.5.10 SPI_I2S_SPBRG 波特率发生器 453
21.5.11 SPI_I2S_RXDNR 接收数据个数寄存器 454
21.5.12 SPI_I2S_NSSR 从机片选寄存器 454
21.5.13 SPI_I2S_EXTCTL 数据控制寄存器 455
21.5.14 SPI_I2S_I2SCFGR I2S 配置寄存器 455
22 I2C 内部集成电路接口 457
22.1 简介 457
22.2 主要特征 457
22.3 功能描述 458
22.3.1 功能框图 458
22.3.2 信号描述 459
22.3.3 I2C 协议 459
22.3.4 工作模式 466
22.3.5 中断 471
22.3.6 DMA 472
22.4 寄存器 472
22.4.1 寄存器总览 472
22.4.2 I2C_CR 控制寄存器 473
22.4.3 I2C_TAR 目标地址寄存器 475
22.4.4 I2C_SAR 从地址寄存器 476

22.4.5 I2C_DR 数据命令寄存器 476
22.4.6 I2C_SSHR 标准模式时钟高电平计数寄存器 477
22.4.7 I2C_SSLR 标准模式时钟低电平计数寄存器 477
22.4.8 I2C_FSHR 快速模式时钟高电平计数寄存器 478
22.4.9 I2C_FSLR 快速模式时钟低电平计数寄存器 478
22.4.10 I2C_ISR 中断状态寄存器 478
22.4.11 I2C_IMR 中断屏蔽寄存器 479
22.4.12 I2C_RAWISR RAW 中断寄存器 479
22.4.13 I2C_RXTLR 接收阈值 481
22.4.14 I2C_TXTLR 发送阈值 481
22.4.15 I2C_ICR 组合和独立中断清除寄存器 482
22.4.16 I2C_RX_UNDER 清除 RX_UNDER 中断寄存器 482
22.4.17 I2C_RX_OVER 清除 RX_OVER 中断寄存器 482
22.4.18 I2C_TX_OVER 清除 TX_OVER 中断寄存器 483
22.4.19 I2C_RD_REQ 清除 RD_REQ 中断寄存器 483
22.4.20 I2C_TX_ABRT 清除 TX_ABRT 中断寄存器 484
22.4.21 I2C_RX_DONE 清除 RX_DONE 中断寄存器 484
22.4.22 I2C_ACTIV 清除 ACTIVITY 中断寄存器 484
22.4.23 I2C_STOP 清除 STOP_DET 中断寄存器 485
22.4.24 I2C_START 清除 START_DET 中断寄存器 485
22.4.25 I2C_GC 清除 GEN_CALL 中断寄存器 486
22.4.26 I2C_ENR 使能寄存器 486
22.4.27 I2C_SR 状态寄存器 487
22.4.28 I2C_TXFLR 发送缓冲级别寄存器 488
22.4.29 I2C_RXFLR 接收缓冲级别寄存器 488
22.4.30 I2C_HOLD SDA 保持时间寄存器 488
22.4.31 I2C_DMA DMA 控制寄存器 489
22.4.32 I2C_SETUP SDA 建立时间寄存器 489
22.4.33 I2C_GCR 广播呼叫 ACK 寄存器 490
22.4.34 I2C_SLVMASK 从地址掩码寄存器 490
22.4.35 I2C_SLVRCVADDR 从器件接收地址寄存器 491
23 FlexCAN 控制器局域网 492
23.1 简介 492
23.2 主要特征 492
23.3 功能描述 493
23.3.1 功能框图 493
23.3.2 工作模式 494
23.3.3 传输流程 496
23.3.4 仲裁过程 497
23.3.5 接收流程 500
23.3.6 匹配过程 501
23.3.7 转移流程 504
23.3.8 数据一致性 506
23.3.9 Rx FIFO 508

23.3.10 CAN 协议 509
23.3.11 时钟限制 515
23.3.12 复位 515
23.3.13 初始化 516
23.3.14 中断 516
23.4 寄存器/内存映射 517
23.4.1 寄存器/内存映射总览 518
23.4.2 CAN_MCR 模块配置寄存器 519
23.4.3 CAN_CTRL1 控制寄存器 1 522
23.4.4 CAN_TIMER 自由运行计数器寄存器 525
23.4.5 CAN_RXMGMASK Rx 邮箱全局掩码寄存器 525
23.4.6 CAN_RX14MASK Rx 14 掩码寄存器 526
23.4.7 CAN_RX15MASK Rx 15 掩码寄存器 527
23.4.8 CAN_ECR 错误计数器寄存器 527
23.4.9 CAN_ESR1 错误和状态寄存器 1 528
23.4.10 CAN_IMASK1 中断掩码寄存器 1 531
23.4.11 CAN_IFLAG1 中断标志寄存器 1 532
23.4.12 CAN_CTRL2 控制寄存器 2 534
23.4.13 CAN_ESR2 错误和状态 2 寄存器 536
23.4.14 CAN_CRCR CRC 寄存器 537
23.4.15 CAN_RXFGMASK Rx FIFO 全局掩码寄存器 537
23.4.16 CAN_RXFIR Rx FIFO 信息寄存器 538
23.4.17 CAN_CBT CAN 位时序寄存器 539
23.4.18 CAN_RXIMRn Rx 私有掩码寄存器 540
23.4.19 报文缓冲区结构 541
23.4.20 MB 内存映射 544
23.4.21 Rx FIFO 结构 544
24 DBG 调试支持 547
24.1 简介 547
24.2 功能描述 547
24.2.1 功能框图 547
24.2.2 SWD 内部上拉与下拉 548
24.2.3 SWJ 调试端口 548
24.3 ID 代码和锁定机制 548
24.3.1 微控制器设备 ID 编码 548
24.3.2 Cortex JEDEC-106 ID 编码 548
24.4 SW 调试端口 549
24.4.1 SW 协议介绍 549
24.4.2 SW 协议序列 549
24.4.3 SW-DP 状态机 (Reset, Idle states, ID code) 550
24.4.4 DP 和 AP 读 / 写访问 550
24.4.5 SW-DP 寄存器 550
24.4.6 SW-AP 寄存器 551
24.5 MCU 调试模块 (DBGMCU) 551

24.5.1 低功耗模式的调试支持 551
24.5.2 支持定时器、看门狗 552
24.6 寄存器 552
24.6.1 寄存器总览 552
24.6.2 DBG_IDCODE ID 编码寄存器 552
24.6.3 DBG_CR 控制寄存器 552
25 Device Electronic Signature 器件电子签名 555
25.1 简介 555
25.2 寄存器描述 555
25.2.1 UID1 唯一标识码 555
25.2.2 UID2 唯一标识码 556
25.2.3 UID3 唯一标识码 556
26 修订记录 557

附图目录

图 1-1 系统架构框图 24
图 2-1 ISP 方式编程流程图 34
图 2-2 IAP 编程流程 35
图 3-1 电源控制功能框图 51
图 3-2 上电复位和掉电复位波形图 53
图 3-3 PVD 阈值波形图 54
图 5-1 复位功能框图 71
图 5-2 时钟树 74
图 5-3 高速晶振/陶瓷谐振器 75
图 5-4 外部高速输入时钟 75
图 6-1 CRC 功能框图 103
图 8-1 标准 I/O 端口 113
图 8-2 输入浮空/上拉/下拉配置 115
图 8-3 输出配置 116
图 8-4 复用功能配置 117
图 8-5 模拟输入 118
图 9-1 EXTI 结构框图 126
图 10-1 DMA 功能框图 133
图 11-1 比较器框图 145
图 11-2 比较器的迟滞 148
图 12-1 ADC 系统框图 153
图 12-2 数据对齐方式 156
图 12-3 单次转换模式时序图 158
图 12-4 单周期扫描下使能通道转换时序图 （通道方向从高到低） 159
图 12-5 单周期扫描下使能通道转换时序图 （通道方向从低到高） 159
图 12-6 连续扫描模式使能通道转换时序图 （通道方向由低到高） 160
图 12-7 连续扫描模式使能通道转换时序图 （通道方向由高到低） 160
图 12-8 单次转换模式下通道转换时序图 161
图 12-9 单周期扫描下通道转换时序图 162
图 12-10 连续扫描模式下通道转换时序图 163
图 12-11 连续扫描模式下动态更新配置时序图 163
图 12-12 自动注入通道转换单周期扫描通道转换时序图 164
图 12-13 自动注入通道转换连续转换时序图 165
图 13-1 TIM1 结构图 189
图 13-2 时钟选择 191
图 13-3 外部时钟模式 1 下的控制电路 192
图 13-4 外部时钟模式 2 下的控制电路 192
图 13-5 自动预装载 193
图 13-6 递增计数模式（UDIS=0） 193
图 13-7 递增计数模式（UDIS=1 禁止产生更新事件） 194

图 13-8 递减计数模式（UDIS＝0）..... 194
图 13-9 递减计数模式（UDIS=1 禁止产生更新事件）..... 194
图 13-10 中央计数模式（UDIS=0）..... 195
图 13-11 中央计数模式（UDIS=1 禁止产生更新事件）..... 195
图 13-12 中央对齐模式重复计数时序图..... 196
图 13-13 边沿对齐模式递增计数时序图..... 196
图 13-14 边沿对齐模式递减计数时序图..... 197
图 13-15 TIM1 输入捕获结构图..... 197
图 13-16 PWM 输入模式时序..... 199
图 13-17 比较输出部分结构图..... 200
图 13-18 比较输出模式，OC1 信号在匹配时翻转..... 201
图 13-19 边沿对齐递增计数时 PWM 模式 1 的波形..... 202
图 13-20 边沿对齐递减计数时 PWM 模式 1 的波形..... 203
图 13-21 中央对齐 PWM 模式 1 的波形..... 204
图 13-22 移相功能示意图..... 204
图 13-23 使用 COM 事件产生六步 PWM（OSSR = 1）..... 205
图 13-24 死区插入..... 206
图 13-25 响应刹车的输出（OISx=0，OISxN=0）..... 209
图 13-26 响应刹车的输出（OISx=0，OISxN=1）..... 209
图 13-27 响应刹车的输出（OISx=1，OISxN=0）..... 209
图 13-28 响应刹车的输出（OISx=1，OISxN=1）..... 209
图 13-29 外部事件清除 OCxREF..... 210
图 13-30 单脉冲模式..... 210
图 13-31 编码器模式下的计数器时序图..... 212
图 13-32 IC1FP1 反相编码器接口模式时序图..... 213
图 13-33 复位模式的控制时序图..... 213
图 13-34 门控模式下的控制时序图..... 214
图 13-35 触发器模式下的控制时序图..... 214
图 13-36 外部时钟模式 2+从模式（触发模式）控制时序图..... 215
图 13-37 定时器间互联..... 215
图 13-38 使用 TIM3 作为 TIM1 的预分频器..... 216
图 13-39 使用 TIM1 使能 TIM2..... 216
图 13-40 使用 TIM1 的更新事件启动 TIM2..... 217
图 13-41 TIM1 的 TI1 同步启动 TIM1 和 TIM2..... 217
图 13-42 （TI1 异或输入）输入捕获波形图..... 218
图 13-43 霍尔传感器接口实例..... 219
图 14-1 TIM2 结构图..... 253
图 14-2 时钟选择..... 255
图 14-3 外部时钟模式 1 下的控制电路..... 256
图 14-4 外部时钟模式 2 下的控制电路..... 256
图 14-5 自动预装载..... 257
图 14-6 递增计数模式（UDIS=0）..... 257
图 14-7 递增计数模式（UDIS=1 禁止产生更新事件）..... 258
图 14-8 递减计数模式（UDIS＝0）..... 258

图 14-9 递减计数模式（UDIS=1 禁止产生更新事件）..... 258
图 14-10 中央计数模式（UDIS=0）..... 259
图 14-11 中央计数模式（UDIS=1 禁止产生更新事件）..... 259
图 14-12 TIM2 输入捕获结构图..... 259
图 14-13 PWM 输入模式时序..... 261
图 14-14 比较输出部分结构图..... 262
图 14-15 比较输出模式，OC1 信号在匹配时翻转..... 263
图 14-16 边沿对齐递增计数时 PWM 模式 1 的波形..... 264
图 14-17 边沿对齐递减计数时 PWM 模式 1 的波形..... 265
图 14-18 中央对齐 PWM 模式 1 的波形..... 266
图 14-19 外部事件清除 OCxREF..... 267
图 14-20 单脉冲模式..... 267
图 14-21 编码器模式下的计数器时序图..... 269
图 14-22 IC1FP1 反相编码器接口模式时序图..... 269
图 14-23 复位模式的控制时序图..... 270
图 14-24 门控模式下的控制时序图..... 271
图 14-25 触发器模式下的控制时序图..... 271
图 14-26 外部时钟模式 2+从模式（触发模式）控制时序图..... 272
图 14-27 （TI1 异或输入）输入捕获波形图..... 272
图 15-1 TIM3 结构图..... 299
图 15-2 时钟选择..... 301
图 15-3 外部时钟模式 1 下的控制电路..... 302
图 15-4 外部时钟模式 2 下的控制电路..... 302
图 15-5 自动预装载..... 303
图 15-6 递增计数模式（UDIS=0）..... 303
图 15-7 递增计数模式（UDIS=1 禁止产生更新事件）..... 304
图 15-8 递减计数模式（UDIS＝0）..... 304
图 15-9 递减计数模式（UDIS=1 禁止产生更新事件）..... 304
图 15-10 中央计数模式（UDIS=0）..... 305
图 15-11 中央计数模式（UDIS=1 禁止产生更新事件）..... 305
图 15-12 TIM3 输入捕获结构图..... 305
图 15-13 PWM 输入模式时序..... 307
图 15-14 比较输出部分结构图..... 308
图 15-15 比较输出模式，OC1 信号在匹配时翻转..... 309
图 15-16 边沿对齐递增计数时 PWM 模式 1 的波形..... 310
图 15-17 边沿对齐递减计数时 PWM 模式 1 的波形..... 311
图 15-18 中央对齐 PWM 模式 1 的波形..... 312
图 15-19 外部事件清除 OCxREF..... 313
图 15-20 单脉冲模式..... 313
图 15-21 编码器模式下的计数器时序图..... 315
图 15-22 IC1FP1 反相编码器接口模式时序图..... 315
图 15-23 复位模式的控制时序图..... 316
图 15-24 门控模式下的控制时序图..... 317
图 15-25 触发器模式下的控制时序图..... 317

图 15-26 外部时钟模式 2+从模式（触发模式）控制时序图 318
图 15-27 （TI1 异或输入）输入捕获波形图 318
图 16-1 TIM14 结构图 344
图 16-2 自动预装载 345
图 16-3 递增计数模式（UDIS=0） 345
图 16-4 递增计数模式（UDIS=1 禁止产生更新事件） 346
图 16-5 TIM14 输入捕获结构图 346
图 16-6 比较输出部分结构图 347
图 16-7 比较输出模式，OC1 信号在匹配时翻转 349
图 16-8 边沿对齐递增计数时 PWM 模式 1 的波形 350
图 16-9 单脉冲模式 350
图 17-1 TIMx 结构图 361
图 17-2 自动预装载 362
图 17-3 递增计数模式（UDIS=0） 363
图 17-4 递增计数模式（UDIS=1 禁止产生更新事件） 363
图 17-5 TIMx 输入捕获结构图 363
图 17-6 比较输出部分结构图 365
图 17-7 比较输出模式，OC1 信号在匹配时翻转 366
图 17-8 边沿对齐递增计数时 PWM 模式 1 的波形 367
图 17-9 死区插入 368
图 17-10 响应刹车的输出（OISx=0，OISxN=0） 371
图 17-11 响应刹车的输出（OISx=0，OISxN=1） 371
图 17-12 响应刹车的输出（OISx=1，OISxN=0） 371
图 17-13 响应刹车的输出（OISx=1，OISxN=1） 371
图 17-14 单脉冲模式 371
图 18-1 WWDG 功能框图 388
图 19-1 功能框图 394
图 19-2 流程框图 396
图 20-1 UART 功能框图 403
图 20-2 UART 时序 405
图 20-3 RX 引脚采样方法 406
图 20-4 发送时状态位变化 408
图 20-5 UART 奇偶校验方框图 413
图 20-6 UART 采样 NACK 信号方框图 414
图 20-7 普通模式下 IrDA 发送和接收图 415
图 21-1 SPI_I2S 功能框图 430
图 21-2 单主和单从应用 431
图 21-3 数据时钟时序图 432
图 21-4 飞利浦标准示意图 439
图 21-5 MSB 对齐标准示意图 439
图 21-6 LSB 对齐标准示意图 440
图 21-7 PCM 标准示意图 440
图 21-8 I2S 从模式（SD 配置成 SDO 为发送器，配置成 SDI 为接收器） 441
图 21-9 I2S 主模式（SD 配置成 SDO 为发送器，配置成 SDI 为接收器） 442

图 21-10 I2S 时钟预分频器示意图 442
图 22-1 I2C 功能框图 458
图 22-2 起始和停止条件 459
图 22-3 7 位地址格式 460
图 22-4 10 位地址格式 460
图 22-5 主发送协议 461
图 22-6 主接收协议 461
图 22-7 带 RESTART（SR）信号的主发送和接收协议 462
图 22-8 起始字节传输 462
图 22-9 I2C_DR 寄存器 463
图 22-10 主发送，TX FIFO 为空 463
图 22-11 主接收，TX FIFO 为空 463
图 22-12 主发送，发生 RESTART 464
图 22-13 主接收，发生 RESTART 464
图 22-14 两个主器件仲裁 464
图 22-15 时钟同步（示意图） 465
图 22-16 时钟同步（时序图） 465
图 22-17 SCL 生成时序 466
图 22-18 流程图（I2C 接口作为从器件） 468
图 22-19 流程图（I2C 接口作为主器件） 470
图 22-20 I2C 中断机制 472
图 23-1 FlexCAN 框图 494
图 23-2 位时间内的段（使用 CAN_CTRL1 位时序变量的经典 CAN 格式） 512
图 23-3 匹配和移入时间段 513
图 23-4 仲裁和移出时间段 513
图 23-5 总线关闭结束时的仲裁和移出时间段 513
图 23-6 优化的 Tx 仲裁起点 514
图 23-7 信息寄存器结构示例 541
图 23-8 Rx FIFO 结构 545
图 23-9 ID 过滤表结构 545
图 24-1 调试功能框图 547

表格目录

表 1-1 存储器映像 25
表 1-2 启动模式 27
表 2-1 Flash 存储空间 29
表 2-2 信息块 30
表 2-3 选项字节组织结构 30
表 2-4 USER 的位含义 30
表 2-5 Latency 设置关系 32
表 2-6 编程方式 32
表 2-7 保护设置的状态变化 36
表 2-8 Flash 读保护状态 44
表 2-9 Flash 解除读保护状态 44
表 2-10 写保护区域 45
表 2-11 FLASH 寄存器概览 45
表 3-1 低功耗模式列表 55
表 3-2 SLEEPNOW 模式 56
表 3-3 SLEEPONEXIT 模式 57
表 3-4 停机模式 58
表 3-5 深度停机模式 59
表 3-6 待机模式 60
表 3-7 电源控制寄存器概览 61
表 4-1 SYSCFG 寄存器概览 66
表 5-1 RCC 全局中断表 78
表 5-2 MCO 与时钟源对应关系 81
表 5-3 RCC 寄存器概览 81
表 6-1 CRC 寄存器概览 105
表 7-1 HWDIV 寄存器描述概览 108
表 8-1 端口位配置表（port0 为例） 113
表 8-2 SWD 复用功能重映射 118
表 8-3 GPIO 寄存器概览 118
表 9-1 异常向量表 126
表 9-2 中断向量表 126
表 9-3 EXTI 触发源 129
表 9-4 EXTI 寄存器总览 129
表 10-1 DMA 中断请求 134
表 10-2 DMA 各个通道的 DMA 请求一览 134
表 10-3 可配置的数据传输宽度和大小端操作（当 PINC = MINC = 1），传输数目为 4 137
表 10-4 DMA 寄存器概览 139
表 11-1 COMP 寄存器概览 148
表 12-1 中断事件一览表 154

表 12-2 数据分辨率与数据补偿左对齐关系 155
表 12-3 寄存器概览 167
表 13-1 数字滤波器宽度与 ICxF 的对应关系表 198
表 13-2 死区时间计算 205
表 13-3 当 MOE=1，OSSI=0/1，OSSR=0 时： 207
表 13-4 当 MOE=1，OSSI=0/1，OSSR=1 时： 207
表 13-5 当 MOE=0，OSSI=0，OSSR=0/1 时： 207
表 13-6 当 MOE=0，OSSI=1，OSSR=0/1 时： 208
表 13-7 计数方向与编码器信号的关系 212
表 13-8 中断事件一览表 220
表 13-9 TIM1 寄存器概览 221
表 13-10 TIM1 内部触发连接 227
表 13-11 ICx 极性/电平选择表 242
表 14-1 数字滤波器宽度与 ICxF 的对应关系表 260
表 14-2 计数方向与编码器信号的关系 268
表 14-3 中断事件一览表 273
表 14-4 TIM2 寄存器概览 274
表 14-5 TIM2 内部触发连接 280
表 14-6 ICx 极性/电平选择表 293
表 15-1 数字滤波器宽度与 ICxF 的对应关系表 306
表 15-2 计数方向与编码器信号的关系 314
表 15-3 中断事件一览表 319
表 15-4 TIM3 寄存器概览 320
表 15-5 TIM3 内部触发连接 326
表 15-6 ICx 极性/电平选择表 339
表 16-1 数字滤波器宽度与 IC1F 的对应关系表 346
表 16-2 中断事件一览表 350
表 16-3 TIM14 寄存器概览 351
表 16-4 IC1 极性/电平选择表 358
表 17-1 数字滤波器宽度与 IC1F 的对应关系表 364
表 17-2 死区时间计算 367
表 17-3 当 MOE=1，OSSI=0/1，OSSR=0 时： 368
表 17-4 当 MOE=1，OSSI=0/1，OSSR=1 时： 369
表 17-5 当 MOE=0，OSSI=0，OSSR=0/1 时： 369
表 17-6 当 MOE=0，OSSI=1，OSSR=0/1 时： 369
表 17-7 中断事件一览表 372
表 17-8 TIMx 寄存器概览 372
表 17-9 IC1 极性/电平选择表 382
表 18-1 超时时间 390
表 18-2 WWDG 寄存器概览 390
表 19-1 IWDG 超时时间（ 40kHz 的输入时钟（LSI）） 397
表 19-2 IWDG 寄存器概览 397
表 20-1 UART 中断请求 415
表 20-2 UART 寄存器概览 416

表 21-1 波特率公式 436
表 21-2 SPI 状态 436
表 21-3 I2S 比特率计算公式 443
表 21-4 I2S 音频采样率 Fs 与 FI2SCLK 计算关系 443
表 21-5 I2S 音频采样率误差表 443
表 21-6 I2S 中断状态 444
表 21-7 SPI_I2S 寄存器概览 445
表 22-1 引脚定义 459
表 22-2 I2C 首字节 460
表 22-3 中断位的置位和清除 471
表 22-4 I2C 寄存器概览 472
表 22-5 DISSLAVE 和 MASTER 配置 475
表 23-1 本地优先级无效时仲裁值的构成 498
表 23-2 本地优先级使能时仲裁值的构成 498
表 23-3 匹配架构 502
表 23-4 匹配可能性及由此产生的接收结构 503
表 23-5 时间段语法 512
表 23-6 符合 Bosch CAN 2.0B 标准的位时间段设置 512
表 23-7 经典 CAN 格式 CAN 位的最少外设时钟数 515
表 23-8 寄存器访问和复位信息 517
表 23-9 FlexCAN 寄存器/内存映射概览 518
表 23-10 MG 位掩码邮箱过滤字段 526
表 23-11 FLEXCAN 状态相关位编码 531
表 23-12 Rx FIFO 过滤器数量 535
表 23-13 Rx FIFO 全局掩码位和 IDF 字段的对应关系 538
表 23-14 接收缓冲区代码 541
表 23-15 发送缓冲区代码 542
表 23-16 有效数据字节 544
表 23-17 MB 内存映射 544
表 24-1 SWD 调试端口管脚 548
表 24-2 ID 编码 548
表 24-3 8bit 请求包 549
表 24-4 3bit 应答包 549
表 24-5 33bit 数据包 550
表 24-6 SW-DP 寄存器 551
表 24-7 DBG 寄存器概览 552
表 25-1 存储器容量寄存器概览 555
表 26-1 修订记录表 557

1 系统和存储器架构

1.1 系统架构简介

MM32F0140 是基于 Arm®Cortex®-M0 处理器开发的 32 位微控制器产品，它同时具备了高性能和低功耗的特点。MM32F0140 采用矩阵总线结构，该矩阵包括两个 AHB 主机：CPU 和 DMA，三个从机分别是 SRAM、闪存存储、AHB 总线（含 AHB 到 APB 的总线桥）以及连接在 APB 总线的各种设备。




图 1-1 系统架构框图

1.1.1 系统总线

系统总线连接 CPU 内核和总线矩阵，从而达到数据传输的作用。CPU 和 DMA 作为主机驱动总线，总线矩阵会协调 CPU 内核和 DMA 之间的访问。

1.1.2 DMA 总线

DMA 总线作用是连接 DMA 和总线矩阵，从而达到数据传输的作用，总线矩阵协调着主机 DMA 到从机 SRAM，闪存和连接在 APB 线上的各种外设的访问控制。

1.1.3 总线矩阵

总线矩阵包括一个 AHB 互联矩阵，一个 AHB 总线和俩个桥接的 APB 总线。当 CPU 总线和 DMA 总线同时请求时，具备仲裁的功能。AHB 总线的外设（RCC，HWDIV，GPIO 和 CRC）通过 AHB 互联矩阵与系统总线连接。在 APB 和 AHB 总线之间连接通过 AHB2APB 桥进行数据交换。当 APB 寄存器进行 8 位 16 位访问，APB 会自动拓宽成 32 位，同样的，AHB2APB 桥也具备自动拓宽功能。

1.2 存储器介绍

程序存储器，数据存储器，寄存器和 I/O 接口都位于不同地址范围的存储器地址空间（线性 4GB 的地址空间）。4GB 的地址空间被分为 8 块，每块为 512MB。

1.2.1 存储器映像和寄存器编址

存储器映像请参考各外设对应章节的存储器映像表格。

表 1-1 存储器映像

总线	编址范围	大小	外设
Flash	0x0000 0000 - 0x0000 FFFF	64 KB	可映射为主闪存存储器、系统存储器或 SRAM，有赖于 BOOT 的配置
	0x0000 0000 - 0x07FF FFFF	~128 MB	Reserved
	0x0800 0000 - 0x0800 FFFF	64 KB	主存储区
	0x0801 0000 - 0x1FFD FFFF	~383 MB	Reserved
	0x1FFE 0000 - 0x1FFE 01FF	0.5 KB	Reserved
	0x1FFE 0200 - 0x1FFE 0FFF	3 KB	Reserved
	0x1FFE 1000 - 0x1FFE 11FF	0.5 KB	Reserved
	0x1FFE 1200 - 0x1FFE 1BFF	2.5 KB	保密空间
	0x1FFE 1C00 - 0x1FFF F3FF	~256 MB	Reserved
	0x1FFF F400 - 0x1FFF F7FF	1 KB	系统存储区
	0x1FFF F800 - 0x1FFF F9FF	0.5KB	选项字节

总线	编址范围	大小	外设
	0x1FFF FA00 - 0x1FFF FFFF	1.5KB	Reserved
SRAM	0x2000 0000 - 0x2000 1FFF	8 KB	SRAM
	0x2000 2000 - 0x2FFF FFFF	~255 MB	Reserved
APB1	0x4000 0000 - 0x4000 03FF	1 KB	TIM2
	0x4000 0400 - 0x4000 07FF	1 KB	TIM3
	0x4000 0800 - 0x4000 2BFF	9 KB	Reserved
	0x4000 2C00 - 0x4000 2FFF	1 KB	WWDG
	0x4000 3000 - 0x4000 33FF	1 KB	IWDG
	0x4000 3400 - 0x4000 37FF	1 KB	Reserved
	0x4000 3800 - 0x4000 3BFF	1 KB	SPI2
	0x4000 3C00 - 0x4000 43FF	2 KB	Reserved
	0x4000 4400 - 0x4000 47FF	1 KB	UART2
	0x4000 4800 - 0x4000 4BFF	1 KB	UART3
	0x4000 4C00 - 0x4000 53FF	2 KB	Reserved
	0x4000 5400 - 0x4000 57FF	1 KB	I2C1
	0x4000 5800 - 0x4000 6FFF	6 KB	Reserved
	0x4000 7000 - 0x4000 73FF	1 KB	PWR
	0x4000 7400 - 0x4000 83FF	4 KB	Reserved
	0x4000 8400 - 0x4000 87FF	1 KB	Reserved
	0x4000 8800 - 0x4000 BFFF	14 KB	Reserved
	0x4000 C000 - 0x4000 FFFF	16 KB	FlexCAN
APB2	0x4001 0000 - 0x4001 03FF	1 KB	SYSCFG
	0x4001 0400 - 0x4001 07FF	1 KB	EXTI
	0x4001 0800 - 0x4001 23FF	7 KB	Reserved
	0x4001 2400 - 0x4001 27FF	1 KB	ADC
	0x4001 2800 - 0x4001 2BFF	1 KB	Reserved
	0x4001 2C00 - 0x4001 2FFF	1 KB	TIM1
	0x4001 3000 - 0x4001 33FF	1 KB	SPI1
	0x4001 3400 - 0x4001 37FF	1 KB	DBGMCU
	0x4001 3800 - 0x4001 3BFF	1 KB	UART1
	0x4001 3C00 - 0x4001 3FFF	1 KB	COMP
	0x4001 4000 - 0x4001 43FF	1 KB	TIM14
	0x4001 4400 - 0x4001 47FF	1 KB	TIM16
	0x4001 4800 - 0x4001 4BFF	1 KB	TIM17
	0x4001 4C00 - 0x4001 7FFF	13 KB	Reserved
AHB	0x4002 0000 - 0x4002 03FF	1 KB	DMA
	0x4002 0400 - 0x4002 0FFF	3 KB	Reserved
	0x4002 1000 - 0x4002 13FF	1 KB	RCC
	0x4002 1400 - 0x4002 1FFF	3 KB	Reserved
	0x4002 2000 - 0x4002 23FF	1 KB	Flash Interface
	0x4002 2400 - 0x4002 2FFF	3 KB	Reserved
	0x4002 3000 - 0x4002 33FF	1 KB	CRC

总线	编址范围	大小	外设
	0x4002 3400 - 0x4002 FFFF	47 KB	Reserved
	0x4003 0000 - 0x4003 03FF	1 KB	HWDIV
	0x4003 0400 - 0x47FF FFFF	~127 MB	Reserved
	0x4800 0000 - 0x4800 03FF	1 KB	GPIOA
	0x4800 0400 - 0x4800 07FF	1 KB	GPIOB
	0x4800 0800 - 0x4800 0BFF	1 KB	GPIOC
	0x4800 0C00 - 0x4800 0FFF	1 KB	GPIOD
	0x4800 1000 - 0x5FFF FFFF	~384 MB	Reserved

1.2.2 内置的 SRAM

内置最大可到 8K 字节的静态 SRAM。它可以以字节（8 位）、半字（16 位）或字（32 位）进行访问。SRAM 起始地址为 0x2000 0000。

数据总线上最大可到 8K 字节的 SRAM。可以被 CPU 或者 DMA 用最快的系统时钟且不插入任何等待进行访问。

1.2.3 闪存存储器概述

闪存存储器分为两个存储区域：

- 由应用数据和用户数据区组成的主闪存存储块。
- 由选项字节和系统存储器组成的信息块：
- 选项字节（Option bytes）：包括硬件和存储保护用户配置选项。
- 系统存储器（System memory）：boot loader 代码。

闪存接口基于 AHB 协议执行指令和数据存取。闪存接口的预取缓冲功能可加速 CPU 执行代码的速度。

1.2.4 启动配置

在芯片中，可通过 BOOT0 引脚电平状态及 nBOOT1 位的配置选择三种不同的启动模式，如下表所示：

表 1-2 启动模式

启动模式	启动模式引脚选择	
	nBOOT1	BOOT0
主闪存存储器	x	0
系统存储器	1	1
内置 SRAM	0	1

用户通过设置 BOOT0 引脚值和 nBOOT1 位来选择三种启动模式，在器件复位后，芯片根据 nBOOT1

位和 BOOT0 的引脚值，从而确定启动模式。其中在待机模式中需要保持启动模式引脚的设置值，因为，每一次从待机模式唤醒时，CPU 会重新采样 nBOOT1 和 BOOT0 的值来重新确定启动模式。

器件复位后，CPU 先从 0x0000 0000 地址开始获取栈顶值，再从 0x0000 0004 地址获取引导代码 的基地址，并且从基地址开始执行程序。

启动模式主要分为三种： 主闪存存储器，系统存储器和内置 SRAM。

主闪存存储器启动（BOOT0=0）：主闪存存储器的起始地址是 0x0800 0000，当其被选为启动模式时，被映射到启动存储空间（0x0000 0000），但是闪存存储器的内容依旧可以从起始地址（0x0800 0000）访问，即当主闪存存储器被选为启动模式，启动地址和起始地址都可以访问闪存存储器。

系统存储器启动（nBOOT1= 0 & BOOT0 = 1）：系统存储器的起始地址是 0x1FFF F400，当其被选为启动模式时，被映射到启动存储空间（0x0000 0000），但是系统存储器的内容依旧可以从起始地址（0x1FFF F400)访问，即当系统存储器被选为启动模式，启动地址和起始地址都可以访问系统存储器。

内置 SRAM 启动（nBOOT1= 1 & BOOT0 = 1）：内置 SRAM 的起始地址是 0x2000 0000，当其被选为启动模式时，被映射到启动存储空间（0x0000 0000），但是内置 SRAM 的内容依旧可以从起始地址（0x2000 0000）访问，即当内置 SRAM 被选为启动模式，启动地址和起始地址都可以访问内置 SRAM.

1.2.5 引导程序

出厂后引导程序存放在系统存储器中，可以通过串口进行 ISP 编程。

2 Embedded FLASH 嵌入式闪存

2.1 简介

嵌入式闪存支持高达 64K Bytes 的片内 Main Flash，还提供了选项字节块与系统启动块（支持芯片 Boot 引导），还有保留的保密空间，提供了特殊应用的场景下的使用。闪存的控制器支持读操作、页擦除、整片擦除，可通过 16 位（半字）方式编程写入闪存，其擦写寿命可达 100000 次。闪存控制器在读取数据时，支持带预取缓冲器的数据接口，以支持 MCU 运行在更高的主频。

2.2 闪存构成与说明

2.2.1 闪存构成

- 闪存空间由 32 位宽的存储单元组成，既可以存代码又可以存数据。
- 主闪存块按 64 页（每页 1K 字节）或 16 个写保护块（每块 4K 字节）划分。
- 主闪存块可按页（每 1K 字节）擦除（Page Erase）。
- 以 4 页（4K 字节）为单位作为 1 个写保护块来设置写保护。
- 整个片内 Flash 由两部分组成：一部分是主存储块，另一部分是信息存储块。
- 主存储块用于存储用户代码和数据，用户代码可以对主存储器进行擦除、编程和读取操作。每个 1K 字节在主存储块中称为一页，可以执行最小单位的擦除；另外以 1 个写保护区为单位（4K 字节，4 页=1 个写保护块）进行写保护分配，如
- 表 2-1 所示。

表 2-1 Flash 存储空间

模块	区块名称	页名称	地址	大小（字节)
主存储块	写保护区 0	页 0	0x0800 0000 - 0x0800 03FF	1K
		页 1	0x0800 0400 - 0x0800 07FF	1K
		页 2	0x0800 0800 - 0x0800 0BFF	1K
		页 3	0x0800 0C00 - 0x0800 0FFF	1K
	…	…	…	…
	写保护区 7	页 28	0x0800 7000 - 0x0800 73FF	1K
		页 29	0x0800 7400 - 0x0800 77FF	1K
		页 30	0x0800 7800 - 0x0800 7BFF	1K
		页 31	0x0800 7C00 - 0x0800 7FFF	1K
	写保护区 8	页 32	0x0800 8000 - 0x080083FF	1K
	…	…	…	…
	写保护区 15	页 60	0x0800 F000 - 0x0800 F3FF	1K
		页 61	0x0800 F400 - 0x0800 F7FF	1K
		页 62	0x0800 F800 - 0x0800 FBFF	1K

模块	区块名称	页名称	地址	大小（字节)
		页 63	0x0800 FC00 - 0x0800 FFFF	1K

信息存储块中，除了“系统存储器 ISP”区域出厂锁定，用户不可写入外，其他区域在一定条件下用户可进行读写操作。信息存储器可分为保密空间、系统存储器 ISP 和选项字节三部分，保密空间用于存储需特别保护的数据与代码，系统存储 ISP 区用于存储出厂的 ISP Bootloader，选项字节（Option byte）部分中的前 12 个字节是主存储器的写和读保护信息，剩余字节可用于存放用户特殊的数据。对于选项字节部分，用户可以通过规定的流程对其擦除、编程和读取。仅 ISP 部分由于用于固化 ISP 升级的代码，不支持用户进行擦除和编程。

表 2-2 信息块

模块	名称	地址	大小（字节）
信息块	保密空间	0x1FFE 1200 - 0x1FFE 1BFF	2.5K
	系统存储 ISP	0x1FFF F400 - 0x1FFF F7FF	1K
	选项字节	0x1FFF F800 - 0x1FFF F9FF	0.5K

2.2.2 选项字节说明

在选项字节页中，内容主要有写保护使能，硬件看门狗使能等。Flash 控制器可以通过选项字节中值的设置，达到使能主存储器禁止写入功能，以避免非法写入；还可以使能硬件看门狗。相关信息存储在选项字节中，修改选项字节中内容后，需要复位或重新上电后才生效，写入时需按半字高低字节反码方式写入，如 nUser，nData 等。每次系统复位后，选项字节会重新装载选项字节信息块的数据，并做相应的判断与状态改变，这些状态保存在选项字节寄存器（FLASH_OBR 及 FLASH_WRPR）中。在信息块中每个选择位都有对应的反码位，在加载选择位时反码位用于验证选择位是否正确，如果在加载过程中发现有差别，将产生一个选项字节错误标志（OPTERR），如果开启了对应的中断，将触发中断。

选项字节块中选项字节的组织结构如下表所示（位 15 □ 8 中的值为位 7 □ 0 中选项字节 0 的反码）：

表 2-3 选项字节组织结构

地址	[15：8]	[7：0]	默认值
0x1FFF F800	nRDP	RDP	0x5AA5
0x1FFF F802	nUSER	USER	0xFFFF
0x1FFF F804	nData0	Data0	0xFFFF
0x1FFF F806	nData1	Data1	0xFFFF
0x1FFF F808	nWRP0	WRP0	0xFFFF
0x1FFF F80A	nWRP1	WRP1	0xFFFF

表 2-4 USER 的位含义

	Bit	Field	Type	Default	Description	FLASH_OBR
RDP	7：0	RDP	rw	0xA5	0xA5	FLASH_OBR. Bit1
nRDP	15：8	nRDP	rw	0x5A	0x5A	
User Byte	0	WDG_SW	rw	0x01	0：硬件看门狗 1：软件看门狗	FLASH_OBR. Bit2

	Bit	Field	Type	Default	Description	FLASH_OBR
	1	nRST_STOP	rw	0x01	0：当进入停机（STOP）模式时产生复位 1：进入停机（STOP）模式时不产生复位	FLASH_OBR. Bit3
	2	nRST_STANDBY	rw	0x01	0：当进入待机模式时产生复位 1：进入待机模式时不产生复位	FLASH_OBR. Bit4
	3	Reserved	rw	0x01	保留为 0x01	保留
	4	nBOOT1	rw	0x01	0：nBOOT1=0 1：nBOOT1=1	FLASH_OBR. Bit6
	5	Reserved	rw	0x01	保留为 0x01	保留
	6	Reserved	rw	0x01	保留为 0x01	保留
	7	Reserved	rw	0x01	保留为 0x01	保留
DATA0 Byte	0	DATA0.Bit0	rw	0x01	用户自定义	FLASH_OBR. Bit10
	1	DATA0.Bit1	rw	0x01	用户自定义	FLASH_OBR. Bit11
	2	DATA0.Bit2	rw	0x01	用户自定义	FLASH_OBR. Bit12
	3	DATA0.Bit3	rw	0x01	用户自定义	FLASH_OBR. Bit13
	4	DATA0.Bit4	rw	0x01	用户自定义	FLASH_OBR. Bit14
	5	DATA0.Bit5	rw	0x01	用户自定义	FLASH_OBR. Bit15
	6	DATA0.Bit6	rw	0x01	用户自定义	FLASH_OBR. Bit16
	7	DATA0.Bit7	rw	0x01	用户自定义	FLASH_OBR. Bit17
DATA1 Byte	0	DATA1.Bit0	rw	0x01	用户自定义	FLASH_OBR. Bit18
	1	DATA1.Bit1	rw	0x01	用户自定义	FLASH_OBR. Bit19
	2	DATA1.Bit2	rw	0x01	用户自定义	FLASH_OBR. Bit20
	3	DATA1.Bit3	rw	0x01	用户自定义	FLASH_OBR. Bit21
	4	DATA1.Bit4	rw	0x01	用户自定义	FLASH_OBR. Bit22
	5	DATA1.Bit5	rw	0x01	用户自定义	FLASH_OBR. Bit23
	6	DATA1.Bit6	rw	0x01	用户自定义	FLASH_OBR. Bit24
	7	DATA1.Bit7	rw	0x01	用户自定义	FLASH_OBR. Bit25

注意：在写保护值中，一个比特位对应四页，即 4096 Bytes。

2.2.3 保密空间说明

在保密空间中，Flash 控制器可以通过指定的操作字，对保密空间做直接的读写访问；通过指定的密钥配对操作，达到该块内容的读写保护，以避免非法访问。

2.3 闪存操作与流程

2.3.1 闪存读操作

用户代码和数据存储于主存储块中，闪存控制器可以按照 8bit/16bit/32bit 位读取数据或取指令。主闪存模块与普通外设一样统一寻址访问。基于读保护与写保护的要求，任何对主存储块的内容的读写操作都须经过特定的判断过程，以防止非法读取与写入。

闪存按 Flash 访问控制寄存器（FLASH_ACR）中的设定的方式，通过 AHB 总线执行取指令和取数据。结合 AHB 时钟，设定相应的访问时延（Latency），使能预取值缓冲区后，可提高 CPU 的取指令速度，从而提高 CPU 的运行速度。访问时延（Latency）在 SYSCLK 低于等于 24MHz，可以设定为 0，此后每增加 24MHz，需要增加一个时延。

上电复位后，闪存控制器默认设定预取指缓冲区是打开的。如需要关闭或重新打开预取指缓冲功能，必须设定 SYSCLK 低于 24MHz，并且 AHB 时钟没有经过任何分频的条件下（SYSCLK 必须等于 HCLK）才可以关闭或重新打开预取指缓冲功能。

为了保护对 Flash 的正确读取，必须在 Flash 访问控制寄存器中的 LATENCY[2：0] 中指定预取指控制器的速度比，这个数值等于每次访问 Flash 后到下次访问之间所需插入的等待周期的个数。复位后，这个值默认为零，也就是没有插入等待周期的状态，相应的系统时钟也复位为使用内置时钟 HSI=8MHz。复位后如果需要修改系统时钟，必须先配置好安全的 LATENCY[2：0] 值，而当 AHB 时钟的预分频器大于 1 时，预取指缓冲区也需设定相应的访问时延（Latency）。

表 2-5 Latency 设置关系

SYSCLK	AHB DIV	Latency
0MHz < SYSCLK <=24MHz	1	0
24MHz < SYSCLK <= 48MHz	1	1
48MHz < SYSCLK <= 72MHz	1	2

2.3.2 闪存编程方式与操作流程

嵌入式闪存支持如下三种编程方式。

表 2-6 编程方式

编程方式	编程说明
在电路编程（ICP）	ICP 是指通过特定烧写器，利用 SWD 接口，改变 Flash 的内容，将用户代码烧录到 MCU 中。

编程方式	编程说明
在系统编程（ISP）	ISP 是指通过 ISP Firmware，结合指定的 UART，或 I2C，SPI 等接口，改变 Flash 的内容，将用户代码烧录到 MCU 中。
在应用编程（IAP）	与 ICP 和 ISP 的方法不同的是，IAP（在应用编程） 能够使用 MCU 支持的任何通信接口（UART，I2C，SPI ，CAN，USB 等）下载程序或者数据。IAP 允许用户在运行程序的过程中重写应用程序，前提是一部分应用程序必须预先用 ICP 或 ISP 的方法烧写进去。

烧写和擦除操作在整个产品工作电压范围内都可以完成，在对 Flash 空间做写操作或擦除操作时，内部振荡器（HSI）必须处于开启状态，还需确保 AHB 时钟大于等于 8MHz。

只要 CPU 不去访问 Flash 空间，进行中的 Flash 写操作不会妨碍 CPU 的运行（从 RAM 或 ISP 中运行）。在对 Flash 进行写操作或擦除操作时，对 Flash 的读访问都会遇到总线停顿，直到写操作或擦除操作完成后才会继续执行，因此在写操作或擦除 Flash 时，不可以对它取指和访问数据。

闪存的编程操作由一系列的动作组合而成，主要包括：

- 对 Flash 操作的解锁与保护
- 对 Flash 擦除（页擦除与整片擦除）
- 对 Flash 编程（半字编程）
- 对信息块中各空间（如选项字节）操作的解锁与保护
- 对信息块中各空间（如选项字节）擦除
- 对信息块中各空间（如选项字节）编程（半字编程）

ISP、IAP 方式编程流程




图 2-1 ISP 方式编程流程图




图 2-2 IAP 编程流程

2.3.3 对闪存块操作限制的解除与使能

嵌入式闪存在复位后是处于受保护状态的，可避免意外的页擦除、全片擦除和写值等破坏 Flash 存储空间的操作。复位后，FLASH_CR 寄存器进入锁定状态，FLASH_CR 的 LOCK 位被控制器模块置为 1。只有通过先后向 FLASH_KEYR 寄存器写入 0x45670123 和 0xCDEF89AB 做解锁操作后，FLASH_CR 的 LOCK 位置为 0，才能开启对 FLASH_CR 的访问权限，否则 FLASH_CR 寄存器不允许

被改写。

可以通过软件设置 FLASH_CR 的 LOCK 位置为 1 再次锁定，使 Flash 存储器处于受保护状态。

解除保护操作代码：

```
#define FLASH_KEY1              ((unsigned int)0x45670123)
#define FLASH_KEY2          ((unsigned int)0xCDEF89AB)
void FLASH_Unlock()
{
    FLASH->KEYR = ((unsigned int)0x45670123);
    FLASH->KEYR = ((unsigned int)0xCDEF89AB);
}
```

不符合上述顺序的操作与写入错误的值，将会锁死 FLASH_CR ，并引发一个总线错误，直至下次复位。

使能保护操作代码：

```
#define FLASH_CR_LOCK_Pos           (7)
#define FLASH_CR_LOCK               (0x01U << FLASH_CR_LOCK_Pos)
void FLASH_Lock(void)
{
    FLASH->CR |= FLASH_CR_LOCK;
}
```

2.3.4 对选项字节区块操作限制的解除与使能

闪存控制器在复位后，它的选项字节区块默认是处于写保护的，并且任何时候都是可读的。同样是为了避免对选项字节区做块擦除和写值等破坏性操作，复位后， FLASH_CR 寄存器进入锁定状态，FLASH_CR 的 LOCK 位被控制器模块置为 1，而 OPTWRE 位被控制器模块清除为 0；因此需先后向 FLASH_KEYR 寄存器写入 0x45670123 和 0xCDEF89AB 做解锁 FLASH 操作，FLASH_CR 的 LOCK 位置为 0 后，才做选项字节区的解锁。通过向 FLASH_OPT_KEYR 寄存器先后写入 0x45670123 和 0xCDEF89AB ，从而使硬件将 FLASH_CR 寄存器的 OPTWRE 位置 1，才能对选项字节区执行块擦除，半字编程操作。可将 FLASH_CR 寄存器的 OPTWRE 位置 0，从而禁止对选项字节区执行块擦除，半字编程操作。

表 2-7 保护设置的状态变化

设置与状态	主闪存块	信息块	说明
上电复位 闪存控制器状态为 FLASH_CR.LOCK=1 FLASH_CR.OPTWRE=0	保护	保护	使能对主闪存块的操作保护 使能对选项字节区的操作保护

设置与状态	主闪存块	信息块	说明
设置 FLASH_KEYR=0x45670123 FLASH_KEYR=0xCDEF89AB 闪存控制器状态变为 FLASH_CR.LOCK=0 FLASH_CR.OPTWRE=0	解除保护	保护	解除对主闪存块的操作保护，可对主闪存块执行全片擦除，页擦除，半字编程 还保持使能对选项字节区的操作保护，不能对选项字节区执行块擦除，半字编程操作
FLASH_KEYR=0x45670123 FLASH_KEYR=0xCDEF89AB FLASH_OTPKEYR=0x45670123 FLASH_OTPKEYR=0xCDEF89AB 闪存控制器状态变为 FLASH_CR.LOCK=0 FLASH_CR.OPTWRE=1	解除保护	解除保护	解除对主闪存块的操作保护，可对主闪存块执行全片擦除，页擦除，半字编程 解除对选项字节区的操作保护，可对选项字节区执行块擦除，半字编程操作
设置 FLASH_CR.OPTWRE=0 保持 FLASH_CR.LOCK=0	解除保护	使能保护	仍处于解除对主闪存块的操作保护，使能对选项字节区的操作保护
设置 FLASH_CR.OPTWRE=0 设置 FLASH_CR.LOCK=1	使能保护	使能保护	使能了对主闪存块的操作保护，使能对选项字节区的操作保护

解除保护操作代码：

```
#define FLASH_KEY1              ((unsigned int)0x45670123)
#define FLASH_KEY2              ((unsigned int)0xCDEF89AB)
void FLASH_Unlock(void)
{
    FLASH->KEYR = ((unsigned int)0x45670123);
    FLASH->KEYR = ((unsigned int)0xCDEF89AB);
}
```

使能保护操作代码：

```
#define FLASH_CR_LOCK_Pos           (7)
#define FLASH_CR_LOCK               (0x01U << FLASH_CR_LOCK_Pos)
void FLASH_Lock(void)
{
    FLASH->CR |= FLASH_CR_LOCK;
}
```

解除选项字节区保护操作代码：

```
#define FLASH_KEY1              ((unsigned int)0x45670123)
#define FLASH_KEY2              ((unsigned int)0xCDEF89AB)
void FLASH_OPT_Unlock (void)
```

```
{
    FLASH->OPTKEYR = FLASH_KEY1;
    FLASH->OPTKEYR = FLASH_KEY2;
}
```

对选项字节区保护使能操作代码：


```
#define FLASH_CR_OPTWRE_Pos        (9)
#define FLASH_CR_OPTWRE            (0x01U << FLASH_CR_OPTWRE_Pos)
void FLASH_OPT_Lock(void)
{
    FLASH->CR &= ~FLASH_CR_OPTWRE;
}
```

2.3.5 主闪存块擦除


闪存控制器支持整片擦除主闪存块和以页为单位擦除主闪存中的页。

整片擦除功能将初始化主闪存块的所有内容，使所有的值为 0xFFFF ，但信息块不会受这个命令影响。

整片擦除操作的寄存器设置，具体步骤如下：

执行步骤	简易流程图
(1) 读 FLASH_CR 的 LOCK 位，确保解除 Flash 保护 (2) 否则执行 Flash Unlock (3) 设置 FLASH_CR 寄存器中的 MER 位为 1，使能对主闪存全片擦除功能 (4) 设置 FLASH_CR 寄存器中的 STRT 位为 1 (5) 开始对主闪存全擦除 (6) 检查 FLASH_SR 中的 BSY 位 (7) 等待对主闪存全擦除的操作完成 (8) 清除 FLASH_CR 寄存器中的 MER 位，使该位为 0 (9) 可选做 Blank 检查，以确保擦除成功	

页擦除操作的寄存器设置，具体步骤如下：

执行步骤	简易流程图
(1) 读 FLASH_CR 的 LOCK 位，确保解除 Flash 保护，否则执行 Flash Unlock (2) 设置 FLASH_CR 寄存器中的 PER 位为 1，使能页擦除功能 (3) 把待擦除页基地址写入 FLASH_AR 寄存器 (4) 设置 FLASH_CR 寄存器中的 STRT 位为 1，开始页擦除 (5) 检查 FLASH_SR 中的 BSY 位 (6) 等待页擦除的操作完成 (7) 清除 FLASH_CR 寄存器中的 PER 位，使该位为 0 (8) 可选对这一页的内容做检查，以确保页擦除成功 (9) 连续多页擦除，可以重复 2~7 操作；直到完成所有页面擦除	

2.3.6 主闪存块编程


主闪存只支持以 16 位半字编程，用来修改主存储闪存块内容。如果以 32 位整字或 8 位字节的长度编程，将引起硬件错误中断。当 FLASH_CR 中的 PG 位为 1 时，直接对相应的地址写一个半字（16 位），就是一次编程操作。

主闪存控制器会预读待编程半字是否为全 1（即是否为 0xFFFF），如果不是，这次编程操作会自动取消，并且在 FLASH_SR 寄存器的 PGERR 位上提示编程错误警告。

如果待编程地址所对应的写保护块在 FLASH_WRPR 中的写保护位有效，同样也不会有编程动作，同样也会产生编程错误警告，编程动作结束后，FLASH_SR 寄存器中得 EOP 位会给出提示。


注意：当 CPU 进入省电模式时，通过 SWD 接口，对闪存操作将产生错误。避免在主闪存中运行中断程序时进行擦除或编程操作。

主闪存块编程操作的寄存器设置，具体步骤如下：

执行步骤	简易流程图
(1) 读 FLASH_CR 的 LOCK 位，确保解除 Flash 保护，否则执行 Flash Unlock (2) 设置 FLASH_CR 寄存器中的 PG 位为 1，使能半字编程功能 (3) 以半字为单位向目标地址写入数据，目标地址需以半字对齐 (4) 检查 FLASH_SR 中的 BSY 位 (5) 等待半字编程操作完成 (6) 清除 FLASH_CR 寄存器中的 PG 位，使该位为 0 (7) 可选读目标地址数据，以确保半字编程成功 (8) 连续多个半字编程，可以重复 2~6 操作；直到完成所有目标地址的半字编程	

2.3.7 选项字节区块擦除

选项字节区块擦除操作的寄存器设置，具体步骤如下：

执行步骤	简易流程图
(1) 读 FLASH_CR 的 LOCK 位，确保解除 Flash 保护，否则执行 Flash Unlock (2) 读 FLASH_CR 的 OPTWRE 位，确保解除选项区块保护，否则执行选项区块 Unlock (3) 把待擦除区块基地址写入 FLASH_AR 寄存器 (4) 设置 FLASH_CR 寄存器中的 OPTER 位为 1，使能选项字节块擦除功能 (5) 设置 FLASH_CR 寄存器中的 STRT 位为 1 (6) 检查 FLASH_SR 中的 BSY 位 (7) 等待选项字节块擦除操作完成 (8) 清除 FLASH_CR 寄存器中的 OPTER 位，设置值为 0 (9) 可选对这一区块的内容做检查，以确保对该区块擦除成功 (10) 连续多块擦除，可以重复 3~8 操作；直到完成所有选项区块擦除	


2.3.8 选项字节区块编程

选项字节区块的编程与主闪存块地址的编程不同，因其写入值复位后加载到配置选项，需要更加严格的保护。解除对闪存控制器的访问限制后，还需要对选项字节区块解除访问限制。完成该操作后，FLASH_CR 寄存器中的 OPTWRE 位会被置 1，才能允许后续的编程操作。

选项字节有效数据为低 8 位，而高 8 位为低 8 位的反码，从而组成为 16 位数据。在编程过程中，软件将高 8 位设置为低 8 位的反码，保证选项字节的写入值总是对的，然后依次写入 16 位数据。

当选项字节被改变时，需要系统上电复位使之生效。

选项字节区块半字编程操作的寄存器设置，具体步骤如下：

执行步骤	简易流程图
(1) 读 FLASH_CR 的 LOCK 位，确保解除 Flash 保护，否则执行 Flash Unlock (2) 读 FLASH_CR 的 OPTWRE 位，确保解除选项区块保护，否则执行选项区块 Unlock (3) 设置 FLASH_CR 寄存器中的 OPTPG 位为 1，使能选项字节区块半字编程 (4) 写数据（半字）到目标地址，目标地址需以半字对齐 (5) 检查 FLASH_SR 中的 BSY 位 (6) 等待半字编程操作完成 (7) 清除 FLASH_CR 寄存器中的 OPTPG 位，使该位值为 0 (8) 可选读目标地址数据，以确保半字编程成功 (10) 连续多个半字编程，可以重复 3~7 操作；直到完成所有目标地址的半字编程	

2.3.9 闪存保护

主闪存块使能读写保护可以防范主闪存块的代码被不可信的代码读出，也可以防范在程序跑飞的时候对主闪存块的意外擦除与编程。使能读保护的范围是整个主闪存块，而使能写保护的最小单位是一个写保护块（即 4 页）。

2.3.9.1 主闪存块读保护

主闪存块使能或解除读保护是通过从内置 SRAM 或 ICP、ISP 方式设置 RDP 半字，然后系统重新上电复位，加载了新的 RDPs 后起作用的。设置读保护，需要执行一次上电复位，而不是系统复位，才能起作用。

使能读保护

按选项字节区块半字编程的操作方式，按顺序写 RDP 半字到对应地址

- 设置 FLASH AR 地址值为 0x1FFFF800，执行该选项区块擦除。
- 按选项字节区块半字编程的操作方式，按顺序写 0x807F 半字到对应地址。
- 进行上电复位以重新加载选项字节，此时读保护被使能。

当 RDP 字包含下列数值时，且被重新上电复位后主闪存块被置于保护状态。

表 2-8 Flash 读保护状态

使能读保护操作	读保护状态
对 0x1FFFF800 选项区块擦除 写 0x807F 半字到对应地址 0x1FFFF800 重新上电复位，读保护被使能	保护

当读保护半字被写入相应的值以后：

1. 只允许从用户代码执行对主闪存存储器的读操作（以非调试方式从主闪存存储器启动）。

2. 读保护后，调试模式下（sram SRAM boot 和 debug 模式）禁止对 Flash 进行操作。

3. MCU 可以通过在主闪存存储器中执行的代码进行编程（实现 IAP 或数据存储等功能），但不允许在调试模式下或从内部 SRAM 启动后执行主闪存块写或页擦除操作（整片擦除除外）。

4. 所有通过 SWD 向内置 SRAM 装载代码并执行代码的功能依然有效，亦可以通过 SWD 从内置 SRAM 启动，这个功能可以用来解除读保护。

5. 通过从内置 SRAM 执行代码访问主闪存存储器的操作，通过 DMA、SWD（串行线调试）对闪存的访问都将被禁止。

解除读保护

从内置 SRAM 或 ICP 方式解除读保护的过程是：

1. 设置 FLASH_AR 地址值为 0x1FFFF800，执行该选项区块擦除。

2. 按选项字节区块半字编程的操作方式，按流程写 0x5AA5 半字到对应地址。

3. 设置 FLASH_AR 地址值为 0x08000000，执行主 Flash 全片擦除。

4. 进行上电复位以重新加载选项字节，此时读保护被解除。

表 2-9 Flash 解除读保护状态

解除读保护操作	读保护状态
对 0x1FFFF800 选项区块擦除 写 0x5AA5 半字到对应地址 0x1FFFF800 对 0x08000000 的主 Flash 全片擦除 重新上电复位，读保护被解除	解除读保护

注：1.如选项字节块对应的地址值为非 0xFFFF，需先执行擦除选项字节块的动作，执行擦除选项字节块的动作不会导致自动的整片擦除操作，不会改变读保护状态。2.必需对 0x08000000 的主 Flash 全片擦除。

2.3.9.2 主闪存块写保护

使能写保护

写保护通过设置选项字节区块中的 WRP0~WRP1 中的 WRP 位为 0，来设置写保护，系统复位后将

加载新选项字节，使能写保护。如果试图写入或擦除一个受写保护的页，会引起 FLASH_SR 中的 WRPRTERR 标志位置位。

表 2-10 写保护区域

地址	[15：8]	[7：0]	默认值	注释
0x1FFF F808	nWRP0	WRP0	0xFFFF	
0x1FFF F80A	nWRP1	WRP1	0xFFFF	

解除写保护

解除写保护有下述 2 种情形：

1. 情形 1：解除写保护，同时解除读保护：

a. 使用闪存控制寄存器（FLASH_CR）的 OPTER 位擦除整个选项字节区块；写 0x5AA5 半字到对应地址 0x1FFFF800；

b. 对 0x08000000 的主 Flash 全片擦除；

c. 进行系统复位，重装载选项字节（包含新的 WRP 字节），写保护被解除。

使用这种方法，将解除全片主闪存模块的写保护同时擦除全片主闪存块。

2. 情形 2：解除写保护，同时保持读保护有效，这种情况常见于用户自己实现在程序中编程的启动程序中：

a. 使用闪存控制寄存器（FLASH_CR）的 OPTER 位擦除整个选项字节区块；

b. 进行系统复位，重装载选项字节（包含新的 WRP 字节），写保护被解除。

使用这种方法，将解除整个主闪存模块的写保护，同时保持读保护有效。

2.4 寄存器

2.4.1 寄存器总览

表 2-11 FLASH 寄存器概览

Offset	Acronym	Register Name	Reset
0x00	FLASH_ACR	闪存访问控制寄存器	0x00000038
0x04	FLASH_KEYR	FPEC 键寄存器	0x00000000
0x08	FLASH_OPTKEYR	闪存 OPTKEY 寄存器	0x00000000
0x0C	FLASH_SR	闪存状态寄存器	0x00000000
0x10	FLASH_CR	闪存控制寄存器	0x00000080
0x14	FLASH_AR	闪存地址寄存器	0x00000000
0x1C	FLASH_OBR	选项字节寄存器	0x03FFFC1C
0x20	FLASH_WRPR	写保护寄存器	0xFFFFFFFF

注意：Flash 寄存器只支持以 32 位的方式访问

2.4.2 FLASH_ACR 闪存访问控制寄存器

偏移地址：0x00

复位值：0x0000 0038

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.										PRFTBS	PRFTBE	Res.	LATENCY		
										r	rw		rw		

Bit	Field	Description
31：6	Res.	保留，必须保持复位值
5	PRFTBS	预取缓冲区状态（Prefetchbufferstatus） 0：预取缓冲区关闭 1：预取缓冲区开启
4	PRFTBE	预取缓冲区使能（Prefetch buffer enable） 0：关闭预取缓冲区 1：启用预取缓冲区 注释 1：只有当 LATENCY 为 0 时，通过此位才能控制预取缓冲区开关; 注释 2：当 RCC_CFGR 中 HPRE[3]位设置为非 0 值时，预取缓冲区硬件自动使能，PRFTBS 位置 1。
3	Res.	保留，必须保持复位值
2：0	LATENCY	时延（Latency） 这些位表示 SYSCLK（系统时钟）周期与闪存访问时间的比例。 000：零等待状态，当 0 < SYSCLK ≤ 24MHz 001：一个等待状态，当 24MHz < SYSCLK ≤ 48MHz 010：两个等待状态，当 48MHz < SYSCLK ≤ 72MHz

2.4.3 FLASH_KEYR FPEC 键寄存器

偏移地址：0x04

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	19	18	17	16	15
FKEYR															
w															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FKEYR															
w															

Bit	Field	Description
31：0	FKEYR	FPEC 键（Flash key） 这些位用于输入 FPEC 的解锁键。

注：所有这些位是只写的，读出时返回 0。

2.4.4 FLASH_OPTKEYR 闪存 OPTKEY 寄存器

偏移地址：0x08

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
OPTKEYR															
w															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OPTKEYR															
w															

Bit	Field	Description
31：0	OPTKEYR	选择字节键（Option byte key） 这些位用于输入选项字节的键以解除 OPTWRE。

注：所有这些位是只写的，读出时返回 0。

2.4.5 FLASH_SR 闪存状态寄存器

偏移地址：0x0C

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.										EOP	WRPRT ERR	Res.	PGERR	Res.	BSY
										rw	rw		rw		r

Bit	Field	Description
31:6	Res.	保留，必须保持复位值
5	EOP	操作结束（End of operation） 当闪存操作（编程 I 擦除）完成时，硬件设置这位为“1”，写入“1”可以清除这位状态。
4	WRPRTERR	写保护错误（Write protection error） 试图对写保护的闪存地址编程时，硬件设置这位为“1”，写入“1”可以清除这位状态。
3	Res.	保留，必须保持复位值

Bit	Field	Description
2	PGERR	编程错误（Programming error） 试图对内容不是“0xFFFF”的地址编程时，硬件设置这位为“1”，写入“1”可以清除这位状态。 注：进行编程操作之前，必须先清除 FLASH_CR 寄存器的 STRT 位。
1	Res.	保留，必须保持复位值
0	BSY	忙（Busy） 该位指示闪存操作正在进行。在闪存操作开始时，该位被置为“1”；在操作结束或发生错误时该位被清除为“0”。

2.4.6 FLASH_CR 闪存控制寄存器

偏移地址：0x10

复位值：0x0000 0080

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.						OPTWRE	Res.	LOCK	STRT	OPTER	OPTPG	Res.	MER	PER	PG
						rw		rw	rw	rw	rw		rw	rw	rw

Bit	Field	Description
31:10	Res.	保留，必须保持复位值
9	OPTWRE	允许写选项字节（Option byte write enable） 当该位为“1”时，允许对选项字节进行编程操作。当在 FLASH_OPTKEYR 寄存器写入正确的键序列后，该位被置为“1”。 软件写 0 可清除此位。
8	Res.	保留，必须保持复位值
7	LOCK	锁（Lock） 只能写“1”。当该位为“1”时表示 FPEC 和 FLASH_CR 被锁住。在检测到正确的解锁序列后，硬件自动清除此位为“0”。 在一次不成功的解锁操作后，下次系统复位前，该位不能再被改变。
6	STRT	开始（Start） 当该位为“1”时将触发一次擦除操作。该位只可由软件置为“1”并在 BSY 变为“1”时自动清“0”。
5	OPTER	擦除选项字节（Option byte erase） 擦除选项字节。
4	OPTPG	烧写选项字节（Option byte programming） 对选项字节编程。
3	Res.	保留，必须保持复位值
2	MER	全擦除（Mass erase） 选择擦除所有用户页。

Bit	Field	Description
1	PER	页擦除（Page erase） 选择擦除页。
0	PG	编程（Programming） 选择编程操作。

2.4.7 FLASH_AR 闪存地址寄存器

偏移地址：0x14

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
FAR															
w															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FAR															
w															

Bit	Field	Description
31：0	FAR	用户闪存地址（Flash Address） 当进行页擦除时选择要擦除的页。注意：当 FLASH_SR 中的 BSY 位为“1”时，不能写这个寄存器。

由硬件修改为当前最后使用的地址。页擦除操作中，必须修改这个寄存器以指定要擦除的页。

2.4.8 FLASH_OBR 选项字节寄存器

偏移地址：0x1C

复位值：0x03FF FC1C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.						Data1								Data0	
						r								r	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Data0						Res.			nBOOT1	Res.	nRST_STDBY	nRST_STOP	WDG_SW	RDPRT	OPTERR
r									r		r	r	r	r	r

Bit	Field	Description
31：26	Res.	保留，必须保持复位值
25：18	Data1	Data1
17：10	Data0	Data0
9：7	Res.	保留，必须保持复位值
6	nBOOT1	nBOOT1
5	Res.	保留，必须保持复位值

Bit	Field	Description
4	nRST_STANDBY	进入待机模式时的复位事件 0：当进入待机模式时产生复位 1：进入待机模式时不产生复位
3	nRST_STOP	进入停机模式时的复位事件 0：当进入停机（STOP）模式时产生复位 1：进入停机（STOP）模式时不产生复位
2	WDG_SW	选择看门狗事件 0：硬件看门狗 1：软件看门狗
1	RDPRT	读保护（Read protection level status） 当设置为“1”，表示闪存存储器被读保护。 注：该位为只读。
0	OPTERR	选项字节错误（Option byte error） 当该位为“1”时表示选项字节和它的反码不匹配。 注意：该位为只读。

2.4.9 FLASH_WRPR 写保护寄存器

偏移地址：0x20

复位值：0x0000 FFFF

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
WRP															
r															

Bit	Field	Description
31:16	Res.	保留，必须保持复位值
15:0	WRP	写保护（Write protect） 该寄存器包含由 OBL 加载的写保护选项字节。 0：写保护生效 1：写保护失效

3 PWR 电源控制

电源控制 PWR（Power Controller）主要涉及芯片的供电系统、电源管理器和低功耗模式等功能。

3.1 供电系统

芯片的电源分配分为以下四个部分：




图 3-1 电源控制功能框图

- 由 VDDA 和 VSSA 提供的模拟电源，为芯片模拟模块提供电压，用于 ADC 模块、内部基准电压、内部温度传感器和 PLL 等。
- 由 VDD 和 VSS 提供的数字电源，用于数字部分和 I/O 引脚工作。
- 在供电系统中要求在相应的电源引脚上外接 10uF 和 100nF 的电容，并尽量靠近引脚摆放。

注：

- 在有 VDDA 和 VSSA 的封装中，VDDA 和 VSSA 不可悬空，且 VDD 和 VDDA 电压差要小于 50mV 。
- 在没有 VDDA 和 VSSA 的封装中，已经在封装内部将 VDD 和 VDDA 连接，VSSA 和 VSS 连接。

3.1.1 模拟模块供电

模拟模块供电主要给 MCU 内部模拟电路提供电源，主要包括 ADC 模块、复位系统和 PLL 等，因此电源的稳定性影响模拟模块的工作的性能。

ADC 的精度有一部分取决于 ADC 模块供电的稳定性。针对有需要高精度的 ADC 的应用，为了过滤和屏蔽来自印刷电路板上的毛刺对 ADC 采样的干扰、提高 ADC 的转换精度，ADC 需要一个独立稳定的

外部电源供电。

- ADC 的电源引脚为 VDDA
- ADC 独立的电源地 VSSA

3.1.2 数字模块供电

VDD、VSS 是芯片数字模块供电电源端口，主要为 IO 供电以及通过稳压器为内核、内置数字外设和存储器等供电。

3.1.3 VDD 域

VDD 域主要给 PMU、IWDG 供电，在上电后保持工作状态。

3.1.4 1.5V 域

1.5V 域主要给芯片的内核、内存和外设提供供电，在上电后默认是开启状态，在进入低功耗待机模式时，芯片会硬件选择关闭该 1.5V 域，在唤醒后芯片会自动开启。主要有以下几种工作状态：

运行模式（Run Mode）：1.5V 域以正常的功耗模式运行，内存、外设都正常工作。

睡眠模式（Sleep Mode）：1.5V 域以正常的功耗模式工作，CPU 进入睡眠模式，内存、外设都以正常的功耗模式工作。

停机模式（Stop Mode）：1.5V 域以低功耗模式工作，只保持寄存器和 RAM 的内容。

深度停机模式（DeepStop Mode）：1.5V 域以更低功耗模式工作，只保持寄存器和 RAM 的内容。

待机模式（Standby Mode）：1.5V 域停止供电。除了备用电路和备份域外，其他所有寄存器和 SRAM 的内容全部丢失。

3.2 电源管理器

3.2.1 POR 上电复位和 PDR 掉电复位

芯片有一个完整的上电复位（POR）和掉电复位（PDR）电路。当供电电压达到芯片最低的工作电压后系统能正常工作，当供电电压低于芯片最低的工作电压时，系统处于非工作状态。在对芯片进行上电或者掉电操作时，上电操作的供电电压达到芯片最低的工作电压时，芯片产生的上电复位会被释放；芯片在掉电操作时，电压低于最低工作电压时，芯片会产生掉电复位。

当 VDD 低于指定的 POR/PDR 限位电压时，系统保持为复位状态，NRST 复位引脚处于低电平，关于复位持续时间（$t_{RSTTEMPO}$）等上电复位和掉电复位的细节请参考数据手册的电气特性部分。




图 3-2 上电复位和掉电复位波形图

3.2.2 PVD 可编程电压监测器

可编程电压监测器 PVD（Programmable Voltage Detector）可以用来监视芯片的供电电压，在供电电压下降到给定的阈值以下时，产生一个中断，软件可以做紧急处理。当供电电压又恢复到给定的阈值以上时，也会产生一个中断，软件处理供电恢复。供电下降的阈值与供电上升的阈值有一个固定的差值，这就是 PVD 迟滞电压，通过列出的 PVD 阈值数据可以看到这个差别。引入这个差值的目的是为了防止电压在阈值上下小幅抖动，而频繁地产生中断。

用户可以通过软件设置电源控制寄存器 PWR_CR 中的 PLS 位的阈值电压与芯片供电电压进行比较，用来监控电源。

通过设置电源控制寄存器 PWR_CR 中的 PVDE 位来使能 PVD。电源控制/状态寄存器 PWR_CSR 中的 PVDO 标志用来表明 VDD 是高于还是低于 PWR_CR 中的 PLS 位选择的阈值电压。

PVD 中断对应到外部中断 EXTI 16，如果用户有配置外部中断 EXTI 16，该事件就会产生中断，进入相应中断服务函数。当 VDD 下降到 PVD 阈值以下或当 VDD 升到 PVD 阈值以上时，根据设置的外部中断 EXTI 16 的上升/下降边沿触发，就会产生 PVD 中断 （也可以通过软件配置产生 PVD 复位）。用户可以在中断中做一些对应的操作，例如：当条件触发且掉电的速率慢于中断中处理程序的执行时间时，如果系统需要进入特别保护状态，那么可以通过执行紧急关闭任务，以保存系统一些重要数据，同时也对外设进行相应的保护等操作。




图 3-3 PVD 阈值波形图

3.3 功耗控制

3.3.1 功耗控制概述

为了延长电池供电类产品寿命，在 MCU 不需要工作时，可以利用 MCU 提供的多种低功耗模式来节省功耗；当需要 MCU 重新开始工作时，可以通过多种唤醒源唤醒 MCU，从而达到节省芯片电流消耗的目的。

芯片有四种低功耗模式，这些模式电源消耗不同、唤醒时间不同、唤醒源不同，用户可以根据应用需求，选择最佳的低功耗模式。

四种低功耗模式为：

睡眠模式（Sleep Mode）：CPU 停止，所有芯片外设包括 CPU 的外设，如 NVIC、SysTick 等仍在运行。

停机模式（Stop Mode）：1.5V 域以低功耗模式工作，CPU 及所有外设时钟都停止，只保持寄存器和 RAM 的内容。

深度停机模式（DeepStop Mode）：1.5V 域以更低功耗模式工作，CPU 及所有外设时钟都停止，只保持寄存器和 RAM 的内容。

待机模式（Standby Mode）：1.5V 域停止供电，寄存器和 SRAM 的内容全部丢失。

此外，在运行模式下，可以通过以下方式中的一种降低功耗：

- 降低系统时钟频率：在满足应用需求的同时可以选择低速时钟频率或采用高速时钟和低速时钟循环切换的方式来节省功耗。

- 关闭 APB 和 AHB 总线上未被使用的外设时钟：用户只使能应用需要的时钟，其他多余的时钟都选择关闭。
- 选择低电压供电：供电电压越高芯片的耗电越大，所以应用中在芯片安全的供电电压范围内可以选择合适的供电电压。

表 3-1 低功耗模式列表

模式	进入方式	唤醒方式	对 1.5V 域时钟的影响	对 VDD 域时钟的影响	电压稳压器	对数据和寄存器的影响	注意事项
睡眠模式（Sleep Mode）	WFI（Wait for Interrupt）	任一中断	CPU 时钟关，对其他时钟和 ADC 时钟无影响	无	开		外设时钟继续维持，寄存器和 SRAM 的内容保持
	WFE（Wait for Event）	唤醒事件					
停机模式（Stop Mode）	清除 LPDS 位；设置 SLEEPDEEP 位；WFI 或 WFE；	任一外部中断（在外部中断寄存器中设置）或事件、IWDG 中断（非复位）唤醒	所有使用 1.5V 域的时钟都已关闭	PLL、HSI 和 HSE 的振荡器关闭	开	寄存器和 SRAM 的内容保持	进入低功耗模式前不使用的 GPIO 应该设置模拟输入状态
深度停机模式（DeepStop Mode）	清除 PDDS 位；设置 LPDS 位；SLEEPDEEP 位；WFI 或 WFE；	任一外部中断（在外部中断寄存器中设置）或事件、IWDG 中断（非复位）唤醒			开	寄存器和 SRAM 的内容保持	进入低功耗前不使用的 GPIO 应该设置模拟输入状态
待机模式（Standby Mode）	设置 PDDS 位；SLEEPDEEP 位；WFI 或 WFE；	WKUP 引脚、NRST 引脚上的外部复位、IWDG 复位			关	寄存器和 SRAM 的内容全部丢失	唤醒相当于芯片复位

3.3.2 运行模式降低系统时钟

在满足应用需求的同时可以选择低速时钟频率或采用高速时钟和低速时钟循环切换的方式来节省功耗。

芯片的系统时钟可以灵活配置，用户可以选择不同的时钟源作为系统时钟；也可以通过配置不同时钟分频器来降低系统时钟（SYSCLK、HCLK、PCLK1、PCLK2）的频率。

进入睡眠模式前，降低外设的时钟频率可以有效节省睡眠模式下的功耗。

3.3.3 外设时钟的控制

在芯片执行程序过程中，可以通过关闭外设时钟来降低功耗。

使用睡眠模式时，在执行 WFI 或 WFE 指令前可以关闭外设的时钟，有效地降低睡眠模式下外设的电流消耗。

外设的时钟主要挂在 AHB 外设时钟使能寄存器（RCC_AHBENR）、APB2 外设时钟使能寄存器（RCC_APB2ENR）和 APB1 外设时钟使能寄存器（RCC_APB1ENR）总线上，用户可以单独配置寄存器外设控制位关闭外设时钟。

3.3.4 Sleep Mode 睡眠模式

3.3.4.1 睡眠模式进入

通过执行 WFI（Wait For Interrupt）/WFE（Wait for Event）指令，可以请求 MCU 进入睡眠模式。根据 CPU 系统控制寄存器（SCB->SCR）中的 SLEEPONEXIT 位的值，有两种可用于选择进入睡眠模式的机制：

SLEEPNOW：如果 SLEEPONEXIT 位被清除，当 WFI 或 WFE 被执行时，MCU 立即进入睡眠模式。

SLEEPONEXIT：如果 SLEEPONEXIT 位被置位，系统从最低优先级的中断处理程序中退出后 MCU 立即进入睡眠模式。

在睡眠模式下，所有的 I/O 引脚都保持在运行模式时的状态。

3.3.4.2 睡眠模式退出

中断或事件发生后，睡眠模式立即被唤醒。

表 3-2 SLEEPNOW 模式

SLEEP NOW 模式	说明
进入	在以下条件下执行 WFI（Wait for Interrupt） 或 WFE（Wait for Event） 指令： SLEEPDEEP = 0 SLEEPONEXIT = 0
退出	如果执行 WFI 进入睡眠模式：中断（参考中断向量表） 如果执行 WFE 进入睡眠模式：唤醒事件（参考唤醒事件管理）
唤醒延时	立即唤醒

表 3-3 SLEEPONEXIT 模式

SLEEP ON EXIT 模式	说明
进入	在以下条件下执行 WFI（Wait for Interrupt）指令： SLEEPDEEP = 0 SLEEPONEXIT = 1
退出	中断（参考中断向量表）
唤醒延时	立即唤醒

3.3.5 Stop Mode 停机模式

CPU 深度睡眠模式+外设的时钟控制组成了停机模式。停机模式下，CPU 进入深度睡眠模式，1.5V 域的所有时钟都被停止，PLL、HSI 和 HSE 振荡器的功能被禁止，SRAM 和寄存器内容被保留下来。

在停机模式下，所有的 I/O 引脚都保持在运行模式时的状态。

3.3.5.1 停机模式进入

通过对独立的控制位进行编程，停机模式根据唤醒方式的不同有两种进入方式：

- 等待外部中断线 WFI 方式进入停机模式：配置电源控制寄存器（PWR_CR）的 PDDS = 0 ，LPDS = 0 ；CPU 系统控制寄存器（SCR）的 SLEEPDEEP=1。当 WFI 被执行时，MCU 立即进入停机模式。
- 等待外部事件 WFE 方式进入停机模式：配置电源控制寄存器 （PWR_CR）的 PDDS = 0 ，LPDS = 0 ；CPU 系统控制寄存器（SCR）的 SLEEPDEEP=1。当 WFE 被执行时，MCU 立即进入停机模式。

进入停机模式时可选择以下功能：

- 独立看门狗 （IWDG）：可通过写入独立看门狗的键寄存器或硬件选择来启动独立看门狗，独立看门狗可以选择中断或者复位方式唤醒芯片，中断方式唤醒芯片后 MCU 继续执行进入低功耗前的程序，复位方式唤醒后 MCU 执行复位；用户可以选择关闭 LSI 时钟源从而关闭独立看门狗。
- 内部低速振荡器 （LSI 振荡器）：通过 RCC 控制/状态寄存器 （RCC_CSR） 的 LSION 和 LSI_OEN_LV 位来设置。

在停机模式下，如果在进入该模式前 ADC 没有被关闭，那么 ADC 仍然消耗电流。通过设置寄存器 ADC_ADCFG 的 ADEN 位为 0 可关闭这个外设。其它没有使用的 GPIO 需要设置模拟输入模式，否则有电流消耗。

3.3.5.2 停机模式退出

当停机模式被中断或事件唤醒且退出后，系统时钟源硬件自动选择为 HSI 振荡器，如果选择其它时钟源作为系统时钟需用户重新配置。

当电压稳压器处于运行模式下，系统从停机模式退出时，将会有一段额外的启动延时。

表 3-4 停机模式

停机模式	说明
进入	在以下条件下执行 WFI（Wait for Interrupt） 或 WFE（Wait for Event） 指令： 置位 CPU 系统控制寄存器中的 SLEEPDEEP 位； 复位电源控制寄存器（PWR_CR）中的 PDDS 位和 LPDS 位； 系统时钟切换至 LSI 或 HSI； 注：为了进入停机模式，所有的外部中断的请求位（中断事件挂起寄存器 EXTI_PR） 标志都必须被清除，否则停机模式的进入流程将会被跳过，程序继续运行。
退出	在以下条件下执行 WFI（Wait for Interrupt） 指令： 任一外部中断线被设置为中断模式 （相应的外部中断向量在 NVIC 中必须使能），参见中断向量表 Wait for Event； 在以下条件下执行 WFE（Wait for Event） 指令： 任一外部中断线被设置为事件模式，例如看门狗中断；
唤醒延时	LSI 或 HSI 的唤醒时间和电压稳压器唤醒产生的额外时间
注意事项	在进入停机模式时需将不使用的 GPIO 设置成模拟输入模式

3.3.6 DeepStop Mode 深度停机模式

深度停机是在 CPU 深度睡眠模式的基础上结合了外设的时钟控制和电压稳压器控制机制的一种低功耗模式。在深度停机模式下，1.5V 域的所有时钟都被停止，PLL、HSI 和 HSE 振荡器的功能被禁止，SRAM 和寄存器内容被保留下来。

在深度停机模式下，所有的 I/O 引脚都保持在运行模式时的状态。

3.3.6.1 深度停机模式进入

通过对独立的控制位进行编程，深度停机模式根据唤醒的方式不同有两种进入方式：

- 等待外部中断线 WFI 方式进入深度停机模式：配置电源控制寄存器（PWR_CR）的 PDDS = 0 ，LPDS = 1 ；CPU 系统控制寄存器（SCR）的 SLEEPDEEP=1。当 WFI 被执行时，MCU 立即进入深度停机模式。
- 等待外部事件 WFE 方式进入深度停机模式：配置电源控制寄存器 （PWR_CR）的 PDDS = 0 ，LPDS = 1 ；CPU 系统控制寄存器（SCR）的 SLEEPDEEP=1。当 WFE 被执行时，MCU 立即进入深度停机模式。

进入停机模式时可选择以下功能：

- 独立看门狗 （IWDG）：可通过写入独立看门狗的键寄存器或硬件选择来启动独立看门狗，独立看门狗可以选择中断或者复位方式唤醒芯片，中断方式唤醒芯片后 MCU 继续执行进入低功耗前的程序，复位方式唤醒后 MCU 执行复位；用户可以选择关闭 LSI 时钟源从而关闭独立看门狗。

- 内部低速振荡器（LSI 振荡器）：通过 RCC 控制/状态寄存器 （RCC_CSR） 的 LSION 和 LSI_OEN_LV 位来设置。

在深度停机模式下，如果在进入该模式前 ADC 没有被关闭，那么 ADC 仍然消耗电流。通过设置寄存器 ADC_ADCFG 的 ADEN 位为 0 可关闭这个外设。其他没有使用的 GPIO 需要设置模拟输入模式，否则有电流消耗。

3.3.6.2 深度停机模式退出

当深度停机模式被中断或事件唤醒且退出后，系统时钟为 HSI 振荡器，如果选择其它时钟源作为系统时钟需用户重新配置。

当电压稳压器处于运行低功耗模式下，系统从深度停机模式退出时，将会有一段额外的启动延时。

表 3-5 深度停机模式

深度停机模式	说明
进入	在以下条件下执行 WFI（Wait for Interrupt） 或 WFE（Wait for Event） 指令： 置位 CPU 系统控制寄存器中的 SLEEPDEEP 位； 复位电源控制寄存器（PWR_CR）中的 PDDS 和 LPDS 位； 系统时钟切换至 LSI 或 HSI 注：为了进入深度停机模式，所有的外部中断的请求位（中断事件挂起寄存器 EXTI_PR） 标志都必须被清除，否则深度停机模式的进入流程将会被跳过，程序继续运行。
退出	在以下条件下执行 WFI（Wait for Interrupt） 指令： 任一外部中断引线被设置为中断模式 （相应的外部中断向量在 NVIC 中必须使能），参见中断向量表 Wait for Event； 在以下条件下执行 WFE（Wait for Event） 指令： 任一外部中断线被设置为事件模式，例如看门狗中断；
唤醒延时	LSI 或 HSI 的唤醒时间和电压稳压器唤醒产生的额外时间
注意事项	在进入深度停机模式时需将不使用的 GPIO 设置成模拟输入模式

3.3.7 Standby Mode 待机模式

待机模式是在 CPU 深睡眠模式的基础上关闭电压稳压器。整个 1.5V 可关断域被断电，PLL、HSI 和 HSE 振荡器也被断电，SRAM 和寄存器内容丢失，只有备份域的寄存器和待机电路维持供电。待机模式是芯片的最低功耗模式，唤醒后芯片将复位。

3.3.7.1待机模式进入

通过对独立的控制位进行编程，待机模式进入方式：

- 配置电源控制寄存器（PWR_CR）的 PDDS = 1；CPU 系统控制寄存器（SCR）的 SLEEPDEEP=1。当 WFI/WFE 被执行时，MCU 立即进入待机模式。

进入待机模式时可选择以下功能：

- 独立看门狗 （IWDG）：通过写入独立看门狗的键寄存器或硬件选择来启动独立看门狗，可以通过独立看门狗的复位唤醒方式来唤醒芯片，唤醒后程序重新开始执行；用户可以选择关闭 LSI 时钟源从而关闭独立看门狗。
- 内部低速振荡器 （LSI 振荡器）：通过 RCC 控制/状态寄存器 （RCC_CSR） 的 LSION 和 LSI_OEN_LV 位来设置。

3.3.7.2 待机模式退出

当待机模式被唤醒事件唤醒且退出后，产生待机复位。SRAM 和寄存器内容丢失，只有备份域的寄存器保留，系统从待机模式退出时，将会有一段启动延时。

表 3-6 待机模式

待机模式	说明
进入	在以下条件下执行 WFI（Wait for Interrupt） 或 WFE（Wait for Event） 指令： 置位 CPU 系统控制寄存器中的 SLEEPDEEP 位； 置位电源控制寄存器（PWR_CR）中的 PDDS 位； 复位电源状态寄存器（PWR_SR）中的 WUF 位； 注意：为确保芯片可以被正常唤醒，进入 Standby 模式前需关闭中断使能。
退出	WKUP 引脚上升沿或者下降沿、 NRST 引脚外部复位、 IWDG 复位
唤醒延时	复位阶段时电压稳压器的启动
注意事项	在进入待机模式时需配置正确的唤醒源，否则进入待机模式后可能无法正常唤醒从而造成二次下载

待机模式下的输入/输出端口状态

在待机模式下，所有的 I/O 引脚处于高阻态，除了以下的引脚：

- 复位引脚
- 被使能的唤醒引脚，用户需要正确的配置对应的唤醒边沿信号

调试模式

默认情况下，如果在进行调试微处理器时，使微处理器进入停止或待机模式，将失去调试连接，这是因为 CPU 内核失去了时钟，因此需要设置正确的唤醒源。

3.3.7.3 快速唤醒功能

通过配置 PWR_CR 寄存器的 STDBY_FS_WK 位,可以调节从唤醒事件发生到唤醒事件有效的时间。

3.4 电源控制寄存器

访问：与标准的 APB 读写相比，读写 PWR 寄存器需要额外的 APB 周期

表 3-7 电源控制寄存器概览

Offset	Acronym	RegisterName	Reset
0x00	PWR_CR	电源控制寄存器	0x00000600
0x04	PWR_CSR	电源控制状态寄存器	0x00000000
0x0C	PWR_CR1	电源控制寄存器 1	0x00000000
0x10	PWR_ SR1	电源状态寄存器 1	0x00000000
0x14	PWR_SCR	电源状态清除寄存器	0x00000000
0x24	PWR_CFGR	电源配置寄存器	0x00000160

3.4.1 PWR_CR 电源控制寄存器

地址偏移：0x00

复位值：0x00000600（从待机模式唤醒时清除）

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
STDBY_FS_WK		Res	PLS				Res				PVDE	CSBF	CWUF	PDDS	LPDS
rw			rw								rw	rc_w1	rc_w1	rw	rw

Bit	Field	Description
31:16	Reserved	保留，始终读为 0
15:14	STDBY_FS_WK	快速唤醒 STANDBY 模式选择位： 00：9 个 LSI40K 周期唤醒 standby 01：7 个 LSI40K 周期唤醒 standby 10：5 个 LSI40K 周期唤醒 standby 11：2 个 LSI40K 周期唤醒 standby 注：使用快速唤醒模式必须先开启 LSI_CLK。
13	Reserved	保留，始终读为 0
12：9	PLS	PVD 电平选择（PVD level selection） 这些位用于选择电源电压监测器的电压阀值。 0000：1.8V　0100：3.0V　1000：4.2V 0001：2.1V　0101：3.3V　1001：4.5V 0010：2.4V　0110：3.6V　1010：4.8V 0011：2.7V　0111：3.9V　其他：保留 注：详细说明参见数据手册中的电气特性部分。
8:5	Reserved	保留，始终读为 0
4	PVDE	电源电压监测器（PVD）使能（Power voltage detector enable） 1 = 开启 PVD 0 = 禁止 PVD

Bit	Field	Description
3	CSBF	清除待机标志位 （Clear Standby Flag） 始终读出为 0 1：清除 SBF 待机位 （写） 0：无功效
2	CWUF	清除唤醒标志位（Clear Wakeup flag） 始终读出为 0 1 = 清除 WUF 唤醒位（写） 0 = 无功效
1	PDDS	掉电深睡眠（Power Down Deepsleep） 1： CPU 进入深睡眠时进入待机模式 0： CPU 进入深睡眠时进入停机模式
0	LPDS	深睡眠下的低功耗 （Low Power Deepstop） PDDS = 0 时，与 PDDS 位协同操作 1：进入停机模式时，电压稳压器处于低功耗模式。 0：进入停机模式时，电压稳压器处于正常功耗模式。 当进入停机模式时，LPDS = 1 时的电流小于 LPDS = 0 时的电流。详见该芯片对应的数据手册。

3.4.2 PWR_CSR 电源控制/状态寄存器

地址偏移：0x04

复位值：0x00000000（从待机模式唤醒时不被清除）

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res							EWUP	Res					PVDO	SBF	WUF
r							rw						r	r	r

Bit	Field	Description
31:9	Reserved	保留，始终读为 0
8	EWUP	使能 WKUP 引脚（Enable WKUP pin） 1 = WKUP 引脚用于将 CPU 从待机模式唤醒，WKUP 引脚被强置为输入下拉的配置（WKUP 引脚上的上升沿将系统从待机模式唤醒） 0 = WKUP 引脚为通用 I/O。WKUP 引脚上的事件不能将 CPU 从待机模式唤醒 注：在系统复位时清除这一位。
7:3	Reserved	保留，始终读为 0

Bit	Field	Description
2	PVDO	PVD 输出（PVD output） 当 PVD 被 PVDE 位使能后该位才有效。 1 = VDD/VDDA 低于由 PLS[3：0]选定的 PVD 阀值 0 = VDD/VDDA 高于由 PLS[3：0]选定的 PVD 阀值 注：在待机模式下 PVD 被停止。因此，待机模式后或复位后，直到设置 PVDE 位之前，该位为 0。
1	SBF	待机标志 （Standby Flag） 该位由硬件设置，并只能由 POR/PDR （上电/掉电复位） 或设置电源控制寄存器 （PWR_CR） 的 CSBF 位清除。 1：系统进入待机模式 0：系统不在待机模式
0	WUF	唤醒标志（Wakeup flag） 该位由硬件设置，并只能由 POR/PDR（上电/掉电复位）或设置电源控制寄存器（PWR_CR）的 CWUF 位清除。 1 = 在 WKUP 引脚上发生唤醒事件 0 = 没有发生唤醒事件 注：当 WKUP 引脚已经是高电平时，在（通过设置 EWUP 位）使能 WKUP 引脚时，会检测到一个额外的事件。

3.4.3 PWR_CR1 电源控制寄存器 1

地址偏移：0x0C

复位值：0x00000000

寄存器在退出待机模式时不进行复位，也不会在 RCC_APB1RSTR.PWR/DBG 有效后复位

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res															WKP_EDGE
															rw

Bit	Field	Description
31:1	Reserved	保留，始终读为 0
0	WKP_EDGE	WKUP 唤醒引脚极性 这个位定义了 WKUP 外部唤醒 pin 上用于事件检测的极性： 0 = 高电平检测（上升沿），唤醒引脚默认有下拉电阻 1 = 低电平检测（下降沿），唤醒引脚默认有下拉电阻

3.4.4 PWR_SR1 电源状态寄存器

地址偏移：0x10

复位值：0x00000000

访问：写寄存器需要额外的 3 个 APB 周期，读需要额外的 2 个 APB 周期。

寄存器在退出待机模式时不进行复位，也不会在 RCC_APB1RSTR.PWR/DBG 有效后复位

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res															WUF1
															rw

Bit	Field	Description
31:1	Reserved	保留，始终读为 0
0	WUF1	唤醒标志 1 当 wkup1 唤醒引脚检测到唤醒事件时设置此位。通过在 PWR_SCR 寄存器的 wuf1_clr 位上写入 1 来清除它。

3.4.5 PWR_SCR 电源状态清除寄存器

地址偏移：0x14

复位值：0x00000000

访问：写寄存器需要额外的 3 个 APB 周期，读需要额外的 2 个 APB 周期。

寄存器在退出待机模式时不进行复位，也不会在 RCC_APB1RSTR.PWR/DBG 有效后复位

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res															WUF1_CLR
															rw

Bit	Field	Description
31:1	Reserved	保留，始终读为 0
0	WUF1_CLR	清除唤醒标志 1 将该位置 1 会清除 PWR_SR1 寄存器中的 wuf1 标志。

3.4.6 PWR_CFGR 电源配置寄存器

地址偏移：0x24

复位值：0x00000160

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res						LSICAL					LSICALSEL				
						rw					w				

Bit	Field	Description
31:10	Reserved	保留，始终读为 0
9:5	LSICAL	内部低速时钟校准位（Internal Low-speed Clock Calibration Bits） 在系统启动时，这些位被自动初始化为出厂校准值，用户可以写入其他校准值，但读出始终为出厂校准值。如果 LSICALSEL=0x1F，写入的值可以重新校正 LSI 频率，否则写入的值不起作用
4:0	LSICALSEL	内部低速时钟校准值选择方式 （Internal Low-speed Calibration Select ） 初值为 0，当写入不同值时： 写入 1F：选择寄存器 LSICAL 的值，写入 1F 后仍读出为 0。 写入其他：选择出厂校准值

4 SYSCFG 系统控制器

4.1 简介

该芯片具有一组系统配置寄存器。这些寄存器的主要功能如下：

- 管理连接到 GPIO 口的外部中断（引脚配置）
- 重映射存储器到代码起始区域
- 部分外设的系统级配置

4.2 寄存器

4.2.1 寄存器总览

表 4-1 SYSCFG 寄存器概览

Offset	Acronym	Register Name	Reset
0x00	SYSCFG_CFGR	SYSCFG 配置寄存器	0x0000000X
0x08	SYSCFG_EXTICR1	SYSCFG 外部中断配置寄存器 1	0x00000000
0x0C	SYSCFG_EXTICR2	SYSCFG 外部中断配置寄存器 2	0x00000000
0x10	SYSCFG_EXTICR3	SYSCFG 外部中断配置寄存器 3	0x00000000
0x14	SYSCFG_EXTICR4	SYSCFG 外部中断配置寄存器 4	0x00000000
0x18	SYSCFG_PADHYS	SYSCFG PAD 配置寄存器	0x00000000

4.2.2 SYSCFG_CFGR 配置寄存器

该寄存器具有两位控制位 MEM_MODE，可以用来配置不同存储器到起始地址 0x00000000 的映射。软件配置这两个控制位可用来屏蔽 BOOT 的选择。复位后，此控制位值由实际的 BOOT PIN 配置决定。

偏移地址：0x00

复位值：0x0000 000X

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.			TIM17_DMA_RMP	TIM16_DMA_RMP	UART1_RX_DMA_RMP	UART1_TX_DMA_RMP	ADC_DMA_RMP	Res.						MEM_MODE	
			rw	rw	rw	rw	rw							rw	

Bit	Field	Description
31：13	Reserved	保留，必须保持复位值
12	TIM17_DMA_RMP	TIM17 DMA 重映射（TIM17 DMA Remap） 0：TIM17 的 DMA 功能映射到 channel1 1：TIM17 的 DMA 功能重映射到 channel2
11	TIM16_DMA_RMP	TIM16DMA 重映射（TIM16 DMA Remap） 0：TIM16 的 DMA 功能映射到 channel3 1：TIM16 的 DMA 功能重映射到 channel4
10	UART1_RX_DMA_RMP	UART1 RX DMA 重映射（UART1 RX DMA Remap） 0：UART1_RX 的 DMA 功能映射到 channel3 1：UART1_RX 的 DMA 功能重映射到 channel5
9	UART1_TX_DMA_RMP	UART1 TX DMA 重映射（UART1 TX DMA Remap） 0：UART1_TX 的 DMA 功能映射到 channel2 1：UART1_TX 的 DMA 功能重映射到 channel4
8	ADC_DMA_RMP	ADC DMA 重映射（ADC DMA Remap） 0：ADC 的 DMA 功能映射到 channel1 1：ADC 的 DMA 功能重映射到 channel2
7:2	Reserved	保留，必须保持复位值
1:0	MEM_MODE	存储映射选择位 (Memory Selection Bit) 控制存储器内部映射到地址 0x0000 0000。 由软件设置和清除这些位。当复位后这些位值由 BOOT0 的引脚配置值和 nBOOT1 bit 值决定。 x0：主闪存存储器映射到 0x0000 0000 01：系统闪存映射到 0x0000 0000 11：嵌入式 RAM 映射到 0x0000 0000

4.2.3 SYSCFG_EXTICR1 外部中断配置寄存器 1

偏移地址：0x08

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EXTI3				EXTI2				EXTI1				EXTI0			
rw				rw				rw				rw			

Bit	Field	Description
31:16	Reserved	保留，必须保持复位值

Bit	Field	Description
15:0	EXTIx	EXTIx 配置（x=0…3）（EXTIx Configuration） 选择 EXTIx 外部中断的输入源。 0000： PA[x] 管脚 0001： PB[x] 管脚 0010： PC[x] 管脚 0011： PD[x] 管脚

4.2.4 SYSCFG_EXTICR2 外部中断配置寄存器 2

偏移地址：0x0C

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EXTI7				EXTI6				EXTI5				EXTI4			
rw				rw				rw				rw			

Bit	Field	Description
31:16	Reserved	保留，必须保持复位值
15:0	EXTIx	EXTIx 配置（x=4…7）（EXTIx Configuration） 选择 EXTIx 外部中断的输入源。 0000： PA[x] 管脚 0001： PB[x] 管脚 0010： PC[x] 管脚 0011： PD[x] 管脚

4.2.5 SYSCFG_EXTICR3 外部中断配置寄存器 3

偏移地址：0x10

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EXTI11				EXTI10				EXTI9				EXTI8			
rw				rw				rw				rw			

Bit	Field	Description
31:16	Reserved	保留，必须保持复位值
15:0	EXTIx	EXTIx 配置（x=8…11）（EXTIx Configuration） 选择 EXTIx 外部中断的输入源。 0000： PA[x] 管脚 0001： PB[x] 管脚 0010： PC[x] 管脚 0011： PD[x] 管脚

4.2.6 SYSCFG_EXTICR4 外部中断配置寄存器 4

偏移地址：0x014

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EXTI15				EXTI14				EXTI13				EXTI12			
rw				rw				rw				rw			

Bit	Field	Description
31:16	Reserved	保留，必须保持复位值
15:0	EXTIx	EXTIx 配置（x=12…15）（EXTIx Configuration） 选择 EXTIx 外部中断的输入源。 0000： PA[x] 管脚 0001： PB[x] 管脚 0010： PC[x] 管脚 0011： PD[x] 管脚

4.2.7 SYSCFG_PADHYS PAD 配置寄存器

偏移地址：0x18

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															I2C1_MODE_SEL
															rw

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.															

Bit	Field	Description
31:17	Reserved	保留，必须保持复位值
16	I2C1_MODE _SEL	I2C1 端口模式选择位 0：开漏模式 1：推挽模式
15:0	Reserved	保留，必须保持复位值

5 RCC 时钟和复位

5.1 复位单元

5.1.1 简介

系统共有两大类复位：电源复位、系统复位。

5.1.2 功能框图




图 5-1 复位功能框图

5.1.3 主要特征

- 复位事件判定：通过控制状态寄存器（RCC_CSR）中的复位标志位来进行判断。
- 电源复位：复位所有寄存器。
- 系统复位：除了 RCC_CSR 中的复位标志、内部低速振荡器使能位、PWR_CSR 中的待机和唤醒标志、DBG_CR 不受系统复位影响，其余寄存器都将被系统复位。

5.1.4 功能描述

5.1.4.1 电源复位（POR Reset）

电源复位有以下方式：

- 上电复位 (Power-on Reset)
- 掉电复位 (Power-down Reset)
- 待机复位 (Standby Reset)

5.1.4.2 系统复位（System Reset）

系统复位有以下几种方式：

- 外部复位（NRST Reset）
- 窗口看门狗复位（WWDG Reset）
- 独立看门狗复位（IWDG Reset）
- 软件复位（Software Reset）
- CPU 死锁复位（CPU Lockup Reset）
- PVD 复位（PVD Reset）
- 低功耗复位（Low Power Reset）

外部复位（NRST Reset）：

- 当通过 NRST Pin 输入低电平时，将会发生外部复位。

窗口看门狗复位（WWDG Reset）：

- 当计数器的值大于配置寄存器（WWDG_CFGR）设定的值时喂狗，将会发生窗口看门狗复位。
- 当计数器的值小于 0x40 时，将会发生窗口看门狗复位。
- 具体请参考窗口看门狗章节

独立看门狗复位（IWDG Reset）：

- 计数器开始从其复位值 0xFFF 开始递减，当递减到达 0x0000 时，将会发生独立看门狗复位。
- 如果程序异常，无法正常喂狗，将会发生独立看门狗复位。
- 具体请参考独立看门狗章节

软件复位（Software Reset）：

- 可以通过将 SCB_AIRCR[SYSRESETREQ]置 1，将会发生软件复位

CPU 死锁复位（CPU Lockup Reset）：

- 配置控制状态寄存器（RCC_CSR）的 LOCKUPEN 位为 1，CPU 死锁复位使能；

- 当 CPU 进入锁定状态将会发生 CPU 死锁复位。

PVD 复位（PVD Reset）：

- 配置控制状态寄存器（RCC_CSR）的 PVDRSTEN 位为 1，PVD 复位使能；
- 配置电源控制寄存器（PWR_CR）的 PVDE 位为 1，使能 PVD；
- 配置电源控制寄存器（PWR_CR）的 PLS 位进行 PVD 阈值选择；
- 检测 VDD 电源，当 VDD 电源低于选择的阈值电压时将会发生 PVD 复位。

低功耗复位（Low Power Reset）：

- 为防止应用程序误进入低功耗模式，可以通过配置选项字节空间 nRST_STDBY 位或 nRST_STOP 位为 0，在误进入低功耗模式前进行系统复位。
- 通过配置选项字节空间 nRST_STDBY 位为 0，系统将被复位，而不是进入待机模式。
- 通过配置选项字节空间 nRST_STOP 位为 0，系统将被复位，而不是进入停机模式或者深度停机模式。
- 具体请参考嵌入式闪存章节

5.2 时钟单元

5.2.1 简介

四个可配置的的独立时钟：

- 外部高速时钟（HSE）
- 内部高速时钟（HSI）
- 锁相环（PLL）
- 内部低速时钟（LSI）

5.2.2 功能框图




图 5-2 时钟树

5.2.3 主要特征

通过时钟配置寄存器（RCC_CFGR）的预分频控制位来分别配置 AHB、APB1 和 APB2 总线的时钟频率。AHB 和 APB1，APB2 总线时钟的最大频率是 72MHz。

5.2.4 功能描述

5.2.4.1 外部高速时钟（HSE）

外部高速时钟的时钟源有以下两种：

- 外部高速晶振/陶瓷谐振器输入时钟

其具有非常精确的特点。




图 5-3 高速晶振/陶瓷谐振器

上图为外部高速晶振/陶瓷谐振器输入模块示意图，具体请参考数据手册。

- 外部高速输入时钟

通过配置时钟控制寄存器（RCC_CR）的 HSEBYP 和 HSEON 位来选择此时钟输入方式。




图 5-4 外部高速输入时钟

上图为外部高速输入时钟模块框图

外部高速时钟具有以下特征：

- 必须提供外部高速时钟源或晶体振荡器
- 输入频率范围 4~24MHz
- 推荐外部高速时钟信号为 50%占空比（方波、正弦波），详情请参阅数据手册中有关电气特性部分
- 使能 HSE 时，必须驱动 OSC_IN 管脚，而 OSC_OUT 引脚在未被使用时应该保持悬空

注意事项：

- 当使用外部高速输入时钟时，必须将时钟控制寄存器（RCC_CR）的 HSEBYP 位置“1”。
- 一旦 HSE 启用，HSE 相关配置就不能更改。如需更改配置，必须先禁止 HSE。

启用 HSE 配置流程如下：

- 配置时钟控制寄存器（RCC_CR）中的 HSEON 位为 1，使能 HSE；
- 等待时钟控制寄存器（RCC_CR）中的 HSERDY 位被置位为 1，表示 HSE 稳定，会输出有效时钟信号，此时才可被选择使用作为系统时钟或外设时钟源。

5.2.4.2 内部高速时钟（HSI）

HSI 时钟信号由内部 8MHz 振荡器产生，HSI 时钟源在芯片上电后默认启用。

优点：HSI 振荡器能够在不需要任何外部器件的条件下提供系统时钟，启动时间比 HSE 晶体振荡器快。

缺点：即使经过校准，频率也不如外部晶体振荡器或陶瓷谐振器精确。

HSI 具有如下作用：

- 可直接用作系统时钟
- 可以作为 PLL 输入时钟源
- 如果 HSE 晶体振荡器发生故障，HSI 信号也可以用作备用时钟源，参考时钟安全系统（CSS）章节

使能 HSI 配置步骤：

- 配置时钟控制寄存器（RCC_CR）中的 HSION 位为 1，使能 HSI；
- 等待时钟控制寄存器（RCC_CR）中的 HSIRDY 位被置位为 1，表示 HSI 稳定，可输出有效时钟，此时才可被选择使用作为系统时钟或外设时钟源。

注意事项：

- 一旦 HSI 启用，HSI 相关配置就不能更改。如需更改配置，必须先禁止 HSI。

5.2.4.3 锁相环（PLL）

PLL 的输入参考时钟有以下三种，可以通过 PLL 配置寄存器（RCC_PLLCFGR）中的 PLLXTPRE 和 PLLSRC 位进行选择：

- HSI 振荡器输出时钟

- HSE 输出时钟
- HSE 输出时钟的两分频时钟

PLL 的输入时钟 f_{PLL_IN} 和输出时钟 f_{PLL_OUT} 之间关系为：

$$\frac{f_{PLL_IN}}{(PLLDIV[2:0]+1)*(PLLPDIV[2:0]+1)} = \frac{f_{PLL_OUT}}{PLLMUL[7:0]+1}$$

PLLMUL 和 PLLPDIV、PLLDIV 是 PLL 的倍频器和分频器的分频比设置控制位。

注意事项：

- 在使能 PLL 之前，必须进行 PLL 配置（选择 PLL 输入时钟源和选择倍频因子和分频因子）。一旦 PLL 启用，PLL 配置就不能被更改。如需更改配置，必须先禁止 PLL。
- PLL 配置寄存器（RCC_PLLCFGR）中 PLLDIV 建议设置为奇数（1 或 3 或 5 或 7）；

使能 PLL 配置步骤：（选择 HSI 为 PLL 时钟源）

- 配置时钟控制寄存器（RCC_CR）中的 HSION 位为 1，使能 HSI；
- 等待时钟控制寄存器（RCC_CR）中的 HSIRDY 位被置位为 1，表示 HSI 稳定，可输出有效时钟，此时才可被选择使用作为系统时钟或外设时钟源；
- 配置 PLL 配置寄存器 （RCC_PLLCFGR）中 PLLMUL（倍频系数）、PLLPDIV（PLL_IN 分频系数）和 PLLDIV（分频系数）控制位；
- 配置时钟控制寄存器（RCC_CR）中的 PLLON 位为 1，使能 PLL；
- 等待时钟控制寄存器（RCC_CR）中的 PLLRDY 位被置位为 1，表示 PLL 稳定，可输出有效时钟，此时才可被选择使用作为系统时钟或外设时钟源。

使能 PLL 配置步骤：（选择 HSE 为 PLL 时钟源）

- 配置时钟控制寄存器（RCC_CR）中的 HSEON 位为 1，使能 HSE；
- 等待时钟控制寄存器（RCC_CR）中的 HSERDY 位被置位为 1，表示 HSE 稳定，可输出有效时钟，此时才可被选择使用作为系统时钟或外设时钟源；
- 配置 PLL 配置寄存器（RCC_PLLCFGR）中的 PLLSRC 位为 1，选择 HSE 时钟用作 PLL 输入时钟源；
- 配置 PLL 配置寄存器（RCC_PLLCFGR）中的 PLLXTPRE 位，选择 HSE 或者 HSE 2 分频时钟为 PLL 输入时钟源；
- 配置 PLL 配置寄存器 （RCC_PLLCFGR）中 PLLMUL（倍频系数）、PLLPDIV（PLL_IN 分频系数）和 PLLDIV（分频系数）控制位；
- 配置时钟控制寄存器（RCC_CR）中的 PLLON 位为 1，使能 PLL；
- 等待时钟控制寄存器（RCC_CR）中的 PLLRDY 位被置位为 1，表示 PLL 稳定，可输出有效时钟，此时才可被选择使用作为系统时钟或外设时钟源。

5.2.4.4 内部低速时钟（LSI）

LSI 作为一个低功耗时钟源，为独立看门狗提供时钟源。时钟中心频率在 40kHz 左右。详情请参阅数据手册中有关电气特性部分。

使能 LSI 配置步骤：

- 配置控制状态寄存器（RCC_CSR）的 LSION 位置位为 1，使能 LSI；
- 等待控制状态寄存器（RCC_CSR）中的 LSIRDY 位被置位为 1，表示 LSI 稳定， 可输出有效时钟。

注意事项：

- 一旦 LSI 启用，LSI 相关配置就不能更改。如需更改配置，必须先禁止 LSI。

5.2.4.5 中断

表 5-1 RCC 全局中断表

中断事件	事件标志位	使能控制位	标志清除位
RCC_PLLRDY	PLLRDYF	PLLRDYIE	PLLRDYC
RCC_HSERDY	HSERDYF	HSERDYIE	HSERDYC
RCC_HSIRDY	HSIRDYF	HSIRDYIE	HSIRDYC
RCC_LSIRDY	LSIRDYF	LSIRDYIE	LSIRDYC

注：如上标志位/控制位/清除位都可通过时钟中断寄存器（RCC_CIR）进行配置。

5.2.4.6 系统时钟选择（SWS）

四个系统时钟源：

- 内部高速时钟（HSI 上电后默认）
- 外部高速时钟（HSE）
- 锁相环（PLL）：当 HSI（或 HSE）作为 PLL 时钟源时，HSI（或 HSE）不可禁止
- 内部低速时钟（LSI）

系统时钟配置步骤：

- 使能需要的系统时钟源（HSI，HSE，PLL，LSI），每个时钟使能方式不同，具体方式请查看（HSI，HSE，PLL，LSI 章节）；
- 等待被选择的时钟源 RDY 信号被置位为 1，表示系统时钟源稳定（当目标时钟源稳定后，系统时钟才可以切换）；

- 通过配置时钟配置寄存器（RCC_CFGR）的 SW 位来选择系统时钟；
- 通过读取时钟配置寄存器（RCC_CFGR）的 SWS 位，判断当前系统时钟的时钟源。

5.2.4.7 系统时钟频率切换

系统时钟频率从低速到高速切换，或者从高速到低速切换，推荐先切换到中速频率过度，高速低速切换间隔至少 1us。

5.2.4.8 外设复位

可以通过 APB2 外设复位寄存器（RCC_APB2RSTR）、APB1 外设复位寄存器（RCC_APB1RSTR）和 AHB 外设复位寄存器（RCC_AHBRSTR）来实现相应外设的软件复位。

5.2.4.9 时钟安全系统（CSS）

时钟安全系统的具体工作方式包括软件启动和中断处理。

软件启动：通过时钟控制寄存器（RCC_CR）的 CSSON 置位为 1 启动时钟安全系统。时钟检测器在 HSE 振荡器启动并稳定后延迟启用，当此 HSE 振荡器关闭时禁止此安全系统。

触发中断：当检测到 HSE 时钟故障时，CSS 将自行禁止 HSE 振荡器，将时钟故障事件发送到高级定时器的刹车输入端，并触发时钟安全系统中断，请求软件执行救援操作。CSS 中断连接到 CPU 的 NMI 中断。

中断判断标志及清除方式：当时钟中断寄存器（RCC_CIR）中的 CSSF 位由硬件置位为 1，表示 HSE 时钟失效导致了时钟安全系统中断。通过软件将时钟中断寄存器（RCC_CIR）中 CSSC 位写 1 来清除安全系统中断标志位 CSSF。

注意事项：

- 一旦启用 CSS，如果 HSE 时钟发生故障，CSS 中断发生，并自动生成 NMI 中断。除非 CSS 中断挂起位被清除，否则 NMI 将被不停地执行。因此，在 NMI 的处理程序中，用户必须通过设置时钟中断寄存器（RCC_CIR）的 CSSC 位为 1 来清除 CSS 中断。
- 当故障发生时，如果直接使用 HSE 振荡器作为系统时钟，系统时钟将自动切换到内部高速振荡器 HSI，并禁止 HSE 振荡器；如果 HSE 振荡器用作 PLL 输入时钟，PLL 时钟用作系统时钟，则 PLL 也被同时禁止。
- 在启动时钟安全系统前，需使能 LSI，详情请参考内部低速时钟章节。

HSE 当系统时钟配置使用步骤：

- 配置时钟控制寄存器（RCC_CR）中的 HSEON 置位为 1 ，使能 HSE；
- 等待时钟控制寄存器（RCC_CR） 中的 HSERDY 位被置位为 1，表示 HSE 稳定，可输出有效时钟；
- 通过配置时钟配置寄存器 （RCC_CFGR）的 SW 位为 2’b01 来选择 HSE 为系统时钟；
- 通过读取时钟配置寄存器（RCC_CFGR）的 SWS 位，判断当前系统时钟的时钟源是否为 HSE；
- 配置控制状态寄存器 （RCC_CSR）的 LSION 位为 1 和 LSIOE 位为 1 ，使能 LSI；
- 等待控制状态寄存器 （RCC_CSR） 中的 LSIRDY 位被置位为 1，表示 LSI 稳定，可输出有效时钟；
- 配置时钟控制寄存器（RCC_CR）中的 CSSON 位为 1，时钟安全系统使能。

HSE 间接当系统时钟配置使用步骤：

- 配置时钟控制寄存器（RCC_CR）中的 HSEON 位为 1，使能 HSE；
- 等待时钟控制寄存器（RCC_CR）中的 HSERDY 位被置位为 1，表示 HSE 稳定，可输出有效时钟；
- 配置 PLL 配置寄存器（RCC_PLLCFGR）中的 PLLSRC 位为 1，选择 HSE 时钟用作 PLL 输入时钟；
- 配置 PLL 配置寄存器（RCC_PLLCFGR）中的 PLLXTPRE 位，选择 HSE 或者 HSE2 分频为 PLL 输入时钟；
- 配置 PLL 配置寄存器（RCC_PLLCFGR）中 PLLMUL（倍频系数）、PLLPDIV（PLL_IN 分频系数）和 PLLDIV（分频系数）控制位；
- 配置时钟控制寄存器（RCC_CR）中的 PLLON 位为 1，使能 PLL；
- 等待时钟控制寄存器（RCC_CR） 中的 PLLRDY 位被置位为 1，表示 PLL 稳定，可输出有效时钟，此时才可被选择使用作为系统时钟或外设时钟源；
- 通过配置时钟配置寄存器 （RCC_CFGR）的 SW 位为 2’b10 来选择 PLL 为系统时钟；
- 通过读取时钟配置寄存器 （RCC_CFGR）的 SWS 位，判断当前系统时钟的时钟源是否为 PLL；
- 配置控制状态寄存器 （RCC_CSR）的 LSION 位为 1 和 LSIOE 位为 1，使能 LSI；
- 等待控制状态寄存器 （RCC_CSR） 中的 LSIRDY 位被置位为 1，表示 LSI 稳定，可输出有效时钟；
- 配置时钟控制寄存器（RCC_CR）中的 CSSON 位为 1 ，时钟安全系统使能。

5.2.4.10 微控制器时钟输出（MCO）

微控制器时钟输出（MCO）允许时钟输出到外部 MCO 引脚上。相应 GPIO 端口的配置寄存器必须被

配置为复用输出功能。可以选择以下五个时钟信号中的一个作为 MCO 输出时钟：

表 5-2 MCO 与时钟源对应关系

时钟配置寄存器（RCC_CFGR）的 MCO 位	时钟源
00x	没有时钟输出
010	LSI
011	没有时钟输出
100	SYSCLK
101	HSI
110	HSE
111	PLL/2

5.2.4.11 定时器时钟

当时钟配置寄存器（RCC_CFGR）的 PPRE1 为 3’b0xx（不分频）时，挂在 APB1 上的定时器的时钟频率和 APB1 总线频率一样；否则挂在 APB1 上的定时器的时钟频率是 APB1 总线频率的两倍；挂在 APB2 上的定时器同理。

当时钟配置寄存器（RCC_CFGR）的 HPRE 为 4’b0xxx（不分频）时，高级定时器（TIM1）的时钟频率和挂在 APB2 上的定时器的时钟频率一样，否则高级定时器（TIM1）的时钟频率是挂在 APB2 上的定时器的时钟频率的两倍。

5.2.4.12 独立看门狗时钟

硬件启动独立看门狗，LSI 振荡器将被自动开启，并且不能被关闭；

软件启动独立看门狗，则 LSI 振荡器需通过软件使能开启，在 LSI 振荡器稳定输出后，时钟供应给 IWDG，LSI 可以被软件关闭。

5.3 寄存器

5.3.1 寄存器总览

表 5-3 RCC 寄存器概览

Offset	Acronym	Register Name	Reset
0x00	RCC_CR	时钟控制寄存器	0x00000021
0x04	RCC_CFGR	时钟配置寄存器	0x00000000
0x08	RCC_CIR	时钟中断寄存器	0x00000000

Offset	Acronym	Register Name	Reset
0x0C	RCC_APB2RSTR	APB2 外设复位寄存器	0x00000000
0x10	RCC_APB1RSTR	APB1 外设复位寄存器	0x00000000
0x14	RCC_AHBENR	AHB 外设时钟使能寄存器	0x00000014
0x18	RCC_APB2ENR	APB2 外设时钟使能寄存器	0x20000000
0x1C	RCC_APB1ENR	APB1 外设时钟使能寄存器	0x40000000
0x24	RCC_CSR	控制状态寄存器	0x0C000000
0x28	RCC_AHBRSTR	AHB 外设复位寄存器	0x00000000
0x2C	RCC_CFGR2	时钟配置寄存器 2	0x40030000
0x40	RCC_SYSCFG	系统配置寄存器	0x00000103
0x50	RCC_PLLCFGR	PLL 配置寄存器	0x000E011C

5.3.2 RCC_CR 时钟控制寄存器

偏移地址：0x00

复位值：0x0000 0021

访问：无等待状态，字，半字和字节访问

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved						PLLRDY	PLLON	Reserved				CSSON	HSEBYP	HSERDY	HSEON
						r	rw					rw	rw	r	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved		HSIDIV			Reserved		HSEOUTPUTSEL	HSEDEGLITCHSEL	HSEDEGLITCHBYP	HSELPFSEL	HSELPFBYP	Reserved		HSIRDY	HSION
		rw					rw	rw	rw	rw	rw			r	rw

Bit	Field	Description
31：26	Reserved	保留，必须保持复位值
25	PLLRDY	PLL 时钟稳定标志（PLL Clock Ready Flag） 由硬件设置 0：PLL 未稳定 1：PLL 已稳定
24	PLLON	PLL 使能（PLL Enable） 通过软件置“1”或清“0”。 当进入停机或待机模式时，由硬件清除。 如果 PLL 时钟已经或将要作为系统时钟，则禁止重置此位。 0：禁止 PLL 1：使能 PLL
23：20	Reserved	保留，必须保持复位值

Bit	Field	Description
19	CSSON	时钟安全系统使能（Clock Security System Enable） 通过软件置“1”或清“0”。 0：禁止时钟安全监测器 1：如果外部高速振荡器稳定，使能时钟安全监测器
18	HSEBYP	外部高速时钟旁路（External High-speed Clock Bypass） 由软件置“1”来旁路外部晶体振荡器。 只有当 HSE 振荡器被禁止时，才能写入 HSEBYP 位。 0：禁止外部高速晶体振荡器旁路模式 1：使能外部高速晶体振荡器旁路模式
17	HSERDY	外部高速时钟稳定标志（External High-speed Clock Ready Flag） 由硬件设置。 0：外部高速晶体振荡器未稳定 1：外部高速晶体振荡器已稳定
16	HSEON	外部高速时钟使能（External High-speed Clock Enable） 通过软件置“1”或清“0”。 当进入待机或停机模式时，此位由硬件清“0”。当系统时钟已经或将要使用 HSE 作为时钟源时，则禁止重置此位。 0：禁止外部高速晶体振荡器 1：使能外部高速晶体振荡器
15：14	Reserved	保留，必须保持复位值
13：11	HSIDIV	HSIDIV：内部高速时钟分频系数（Internal high-speed clock division factor） 000：HSI 不分频 001：HSI 2 分频 010：HSI 4 分频 011：HSI 8 分频 100：HSI 16 分频 101：HSI 32 分频 110：HSI 64 分频 111：HSI 128 分频
10：9	Reserved	保留，必须保持复位值
8	HSEOUTPUTSEL	HSEOUTPUTSEL：输出模式选择 0：直接输出 1：滤波输出
7	HSEDEGLITCHSEL	HSEDEGLITCHSEL:去毛刺宽度控制位 0: 典型值 8ns 1: 典型值 5nS
6	HSEDEGLITCHBYP	HSEDEGLITCHBYP:去毛刺电路的 bypass 控制位 0：正常采用去毛刺功能， 1：bypass 掉去毛刺功能
5	HSELPFSEL	HSELPFSEL:LPF 滤波模式控制 0：LPF 滤波后信号放大输出 1：LPF 滤波后输出

Bit	Field	Description
4	HSELPFBYP	HSELPFBYP:LPF 输入信号直连输出的使能信号 0：经过 LPF 滤波输出 1：LPF_IN 直连输出
3：2	Reserved	保留，必须保持复位值
1	HSIRDY	内部高速时钟稳定标志（Internal High-speed Clock Ready Flag） 由硬件置“1”，表示内部时钟已经稳定。 在 HSION 位被清除后，HSIRDY 在 3 个 AHB 时钟周期后变“0”。 0：内部高速时钟未稳定 1：内部高速时钟已稳定
0	HSION	内部高速时钟使能（Internal High-speed Clock Enable） 通过软件置“1”或清“0”。 当退出待机或停机模式或外部振荡器用作系统时钟并且发生故障时，此位由硬件置“1”，来迫使内部振荡器使能。当系统时钟已经或将要使用 HSI 作为时钟源时，则禁止重置此位。 0：禁止内部高速时钟 1：使能内部高速时钟

5.3.3 RCC_CFGR 时钟配置寄存器

偏移地址：0x04

复位值：0x0000 0000

访问：无等待状态，字，半字和字节访问

只有当访问发生在时钟切换时，才会插入 1 或 2 个等待周期。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved					MCO			Reserved							
					rw										
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	Reserved	PPRE2			PPRE1			HPRE				SWS		SW	
	rw	rw			rw			rw				r		rw	

Bit	Field	Description
31：27	Reserved	保留，必须保持复位值

Bit	Field	Description
26：24	MCO	微控制器时钟输出（Micro Controller Clock Output） 由软件置“1”或清“0” 00x：没有时钟输出 010：LSI 时钟输出 011：没有时钟输出 100：SYSCLK 系统时钟输出 101：HSI 时钟输出 110：HSE 时钟输出 111：PLL 时钟 2 分频后输出 注意： 该时钟输出在启动和切换 MCO 时钟源时可能会被停止。 系统时钟通过 MCO 管脚输出时，请保证输出时钟频率不超过 50MHz。
23：15	Reserved	保留，必须保持复位值
14	Reserved	保留，必须保持复位值。
13：11	PPRE2	PPRE2：APB2 预分频系数 通过软件设置来控制 APB2 时钟（PCLK2）预分频系数。 0xx：HCLK 不分频 100：HCLK 2 分频 101：HCLK 4 分频 110：HCLK 8 分频 111：HCLK 16 分频
10：8	PPRE1	PPRE1：APB1 预分频系数 通过软件设置来控制 APB1 时钟（PCLK1）预分频系数。 0xx：HCLK 不分频 100：HCLK 2 分频 101：HCLK 4 分频 110：HCLK 8 分频 111：HCLK 16 分频
7：4	HPRE	AHB 预分频系数 通过软件设置来控制 AHB 时钟的预分频系数。 0xxx：SYSCLK 不分频 1000：SYSCLK 2 分频 1001：SYSCLK 4 分频 1010：SYSCLK 8 分频 1011：SYSCLK 16 分频 1100：SYSCLK 64 分频 1101：SYSCLK 128 分频 1110：SYSCLK 256 分频 1111：SYSCLK 512 分频 注： 当 AHB 时钟的预分频系数大于 1 时，必须开启预取缓冲器，详见闪存访问控制寄存器章节。

Bit	Field	Description
3：2	SWS	系统时钟选择状态（System Clock Switch Status） 00：选择 HSI 输出用作系统时钟 01：选择 HSE 输出用作系统时钟 10：选择 PLL 输出用作系统时钟 11：选择 LSI 输出用作系统时钟
1：0	SW	系统时钟选择（System Clock Switch） 通过软件配置来选择系统时钟源 当从停止或待机模式中返回时，当直接或间接作为系统时钟的 HSE 出现故障时，硬件都会强制选择 HSI 作为系统时钟。 00：选择 HSI 输出用作系统时钟 01：选择 HSE 输出用作系统时钟 10：选择 PLL 输出用作系统时钟 11：选择 LSI 输出用作系统时钟

5.3.4 RCC_CIR 时钟中断寄存器

偏移地址：0x08

复位值：0x0000 0000

访问：无等待周期，字，半字和字节访问

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved								CSSC	Reserved		PLLRDYC	HSERDYC	HSIRDYC	Reserved	LSIRDYC
								w1c			w1c	w1c	w1c		w1c
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved			PLLRDYIE	HSERDYIE	HSIRDYIE	Reserved	LSIRDYIE	CSSF		Reserved	PLLRDYF	HSERDYF	HSIRDYF	Reserved	LSIRDYF
			rw	rw	rw		rw	r			r	r	r		r

Bit	Field	Description
31：24	Reserved	保留，必须保持复位值
23	CSSC	时钟安全系统中断清除（Clock Security System Interrupt Clear） 通过软件置“1”来清除安全系统中断标志位 CSSF。 0：无效 1：清除安全系统中断标志位 CSSF
22：21	Reserved	保留，必须保持复位值
20	PLLRDYC	清除 PLL 稳定中断（PLL Ready Interrupt Clear） 通过软件置“1”来清除 PLL 稳定中断标志位 PLLRDYF。 0：无效 1：清除 PLL 稳定中断标志位 PLLRDYF

Bit	Field	Description
19	HSERDYC	清除 HSE 稳定中断（HSE Ready Interrupt Clear） 通过软件置“1”来清除 HSE 稳定中断标志位 HSERDYF。 0：无效 1：清除 HSE 稳定中断标志位 HSERDYF
18	HSIRDYC	清除 HSI 稳定中断（HSI Ready Interrupt Clear） 通过软件置“1”来清除 HSI 稳定中断标志位 HSIRDYF。 0：无效 1：清除 HSI 稳定中断标志位 HSIRDYF
17	Reserved	保留，必须保持复位值
16	LSIRDYC	清除 LSI 稳定中断（LSI Ready Interrupt Clear） 通过软件置“1”来清除 LSI 稳定中断标志位 LSIRDYF。 0：无效 1：清除 LSI 稳定中断标志位 LSIRDYF
15：13	Reserved	保留，必须保持复位值
12	PLLRDYIE	PLL 稳定中断使能（PLL Ready Interrupt Enable） 通过软件置“1”来使能或清“0”来禁止 PLL 稳定中断。 0：禁止 PLL 稳定中断 1：使能 PLL 稳定中断
11	HSERDYIE	HSE 稳定中断使能（HSE Ready Interrupt Enable） 通过软件置“1”来使能或清“0”来禁止外部振荡器稳定中断。 0：禁止 HSE 稳定中断 1：使能 HSE 稳定中断
10	HSIRDYIE	HSI 稳定中断使能（HSI Ready Interrupt Rnable） 通过软件置“1”来使能或清“0”来禁止内部振荡器稳定中断。 0：禁止 HSI 稳定中断 1：使能 HSI 稳定中断
9	Reserved	保留，必须保持复位值
8	LSIRDYIE	LSI 稳定中断使能（LSI Ready Interrupt Enable） 通过软件置“1”来使能或清“0”来禁止内部 40KHz 振荡器稳定中断。 0：禁止 LSI 稳定中断 1：使能 LSI 稳定中断
7	CSSF	时钟安全系统中断标志（Clock Security System Interrupt Flag） 在外部振荡器时钟出现故障时，由硬件置“1”。 通过软件将 CSSC 位置“1”来清除。 0：无 HSE 时钟失效产生的安全系统中断 1：HSE 时钟失效导致时钟安全系统中断
6：5	Reserved	保留，必须保持复位值
4	PLLRDYF	PLL 稳定中断标志（PLL Ready Interrupt Flag） 在 PLL 稳定时，由硬件置“1”。 通过软件将 PLLRDYC 位置“1”来清除。 0：无 PLL 锁定产生的时钟稳定中断 1：PLL 锁定导致时钟稳定中断

Bit	Field	Description
3	HSERDYF	HSE 稳定中断标志（HSE Ready Interrupt Flag） 在外部高速时钟稳定时，由硬件置“1”。 通过软件将 HSERDYC 位置“1”来清除。 0：无外部振荡器产生的时钟稳定中断 1：外部振荡器导致时钟稳定中断
2	HSIRDYF	HSI 稳定中断标志（HSI Ready Interrupt Flag） 在内部高速时钟稳定时，由硬件置“1”。 通过软件将 HSIRDYC 位置“1”来清除。 0：无内部 HSI 振荡器产生的时钟稳定中断 1：内部 HSI 振荡器导致时钟稳定中断
1	Reserved	保留，必须保持复位值
0	LSIRDYF	LSI 稳定中断标志（LSI Ready Interrupt Flag） 在内部低速时钟稳定时，由硬件置“1”。 通过软件将 LSIRDYC 位置“1”来清除。 0：无内部 40KHz 振荡器产生的时钟稳定中断 1：内部 40KHz 振荡器导致时钟稳定中断

5.3.5 RCC_APB2RSTR APB2 外设复位寄存器

偏移地址：0x0C

复位值：0x0000 0000

访问：无等待周期，字，半字和字节访问

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved									DBG	Reserved			TIM17	TIM16	TIM14
									rw				rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
COMP	UART1	Reserved	SPI1	TIM1	Reserved	ADC	Reserved								SYSCFG
rw	rw		rw	rw		rw									rw

Bit	Field	Description
31：23	Reserved	保留，必须保持复位值
22	DBG	DBG 复位（DBG Reset） 由软件置“1”或清“0” 0：无效 1：复位
21：19	Reserved	保留，必须保持复位值

Bit	Field	Description
18	TIM17	TIM17 定时器复位（TIM17 Reset） 由软件置“1”或清“0” 0：无效 1：复位
17	TIM16	TIM16 定时器复位（TIM16 Reset） 由软件置“1”或清“0” 0：无效 1：复位
16	TIM14	TIM14 定时器复位（TIM14 Reset） 由软件置“1”或清“0” 0：无效 1：复位
15	COMP	比较器复位（Comparator reset） 由软件置“1”或清“0”。 0：无效 1：复位
14	UART1	UART1 复位（UART1 Reset） 由软件置“1”或清“0” 0：无效 1：复位
13	Reserved	保留，必须保持复位值
12	SPI1	SPI1 复位（SPI1 Reset） 由软件置“1”或清“0” 0：无效 1：复位
11	TIM1	TIM1 定时器复位（TIM1 Reset） 由软件置“1”或清“0” 0：无效 1：复位
10	Reserved	保留，必须保持复位值
9	ADC	ADC 复位（ADC Reset） 由软件置“1”或清“0” 0：无效 1：复位
8：1	Reserved	保留，必须保持复位值
0	SYSCFG	SYSCFG 复位（SYSCFG Reset） 由软件置“1”或清“0” 0：无效 1：复位

5.3.6 RCC_APB1RSTR APB1 外设复位寄存器

偏移地址：0x10

复位值：0x0000 0000

访问：无等待周期，字，半字和字节访问

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved			PWR	Reserved		FLEXCAN	Reserved			I2C1	Reserved		UART3	UART2	Reserved
			rw			rw				rw			rw	rw	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	SPI2	Reserved	Reserved	WWDG	Reserved									TIM3	TIM2
	rw	rw		rw										rw	rw

Bit	Field	Description
31：29	Reserved	保留，必须保持复位值
28	PWR	PWR 复位（Power Interface Reset） 由软件置“1”或清“0” 0：无效 1：复位
27：26	Reserved	保留，必须保持复位值
25	FLEXCAN	FLEXCAN：FLEXCAN 复位（FLEXCAN reset） 通过软件置“1”或清除 0：无效 1：复位
24：22	Reserved	保留，必须保持复位值
21	I2C1	I2C1 复位（I2C1 Reset） 由软件置“1”或清“0” 0：无效 1：复位
20：19	Reserved	保留，必须保持复位值
18	UART3	UART3 复位（UART3 Reset） 由软件置“1”或清“0” 0：无效 1：复位
17	UART2	UART2 复位（UART2 Reset） 由软件置“1”或清“0” 0：无效 1：复位
16：15	Reserved	保留，必须保持复位值

Bit	Field	Description
14	SPI2	SPI2 复位（SPI2 Reset） 由软件置“1”或清“0” 0：无效 1：复位
13	Reserved	保留，必须保持复位值。
12	Reserved	保留，必须保持复位值
11	WWDG	WWDG 复位（Window Watchdog Reset） 由软件置“1”或清“0” 0：无效 1：复位
10：2	Reserved	保留，必须保持复位值
1	TIM3	TIM3 定时器复位（TIM3 Reset） 由软件置“1”或清“0” 0：无效 1：复位
0	TIM2	TIM2 定时器复位（TIM2 Reset） 由软件置“1”或清“0” 0：无效 1：复位

5.3.7 RCC_AHBENR AHB 外设时钟使能寄存器

偏移地址：0x14

复位值：0x0000 0014

访问：无等待周期，字，半字和字节访问

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved					HWDIV	Reserved					GPIOD	GPIOC	GPIOB	GPIOA	Reserved
					rw						rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									CRC	Reserved	FLASH	Reserved	SRAM	Reserved	DMA
									rw		rw	rw	rw	rw	rw

Bit	Field	Description
31：27	Reserved	保留，必须保持复位值

Bit	Field	Description
26	HWDIV	除法器时钟使能（HWDIV clock enable） 由软件置“1”或清“0” 0：时钟关闭 1：时钟开启
25：21	Reserved	保留，必须保持复位值
20	GPIOD	GPIOD 时钟使能（GPIOD Clock Enable） 由软件置“1”或清“0” 0：时钟关闭 1：时钟开启
19	GPIOC	GPIOC 时钟使能（GPIOC Clock Enable） 由软件置“1”或清“0” 0：时钟关闭 1：时钟开启
18	GPIOB	GPIOB 时钟使能（GPIOB Clock Enable） 由软件置“1”或清“0” 0：时钟关闭 1：时钟开启
17	GPIOA	GPIOA 时钟使能（GPIOA Clock Enable） 由软件置“1”或清“0” 0：时钟关闭 1：时钟开启
16：7	Reserved	保留，必须保持复位值
6	CRC	CRC 时钟使能（CRC Clock Enable） 由软件置“1”或清“0” 0：时钟关闭 1：时钟开启
5	Reserved	保留，必须保持复位值
4	Flash	FLASH 时钟使能（FLASH Clock Enable） 由软件置“1”或清“0” 0：时钟关闭 1：时钟开启
3	Reserved	保留，必须保持复位值
2	SRAM	SRAM 时钟使能（SRAM Clock Enable） 由软件置“1”或清“0” 0：时钟关闭 1：时钟开启
1	Reserved	保留，必须保持复位值
0	DMA	DMA 时钟使能（DMA clock enable） 由软件置“1”或清“0”。 0：时钟关闭 1：时钟开启

5.3.8 RCC_APB2ENR APB2 外设时钟使能寄存器

偏移地址：0x18

复位值：0x2000 0000

访问：无等待周期，字，半字和字节访问

注：当外设时钟没有启动时，软件不能读出外设寄存器的数值

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved		EXTI	Reserved						DBG	Reserved			TIM17	TIM16	TIM14
		rw							rw				rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
COMP	UART1	Reserved	SPI1	TIM1	Reserved	ADC	Reserved								SYSCFG
rw	rw		rw	rw		rw									rw

Bit	Field	Description
31：30	Reserved	保留，必须保持复位值
29	EXTI	EXTI 时钟使能（EXTI Clock Enable） 由软件置“1”或清“0” 0：时钟禁止 1：时钟使能
28:23	Reserved	保留，必须保持复位值
22	DBG	DBG 时钟使能（DBG Clock Enable） 由软件置“1”或清“0” 0：时钟禁止 1：时钟使能
21：19	Reserved	保留，必须保持复位值
18	TIM17	TIM17 定时器时钟使能（TIM17 Clock Enable） 由软件置“1”或清“0” 0：时钟禁止 1：时钟使能
17	TIM16	TIM16 定时器时钟使能（TIM16 Clock Enable） 由软件置“1”或清“0” 0：时钟禁止 1：时钟使能
16	TIM14	TIM14 定时器时钟使能（TIM14 Clock Enable） 由软件置“1”或清“0” 0：时钟禁止 1：时钟使能

Bit	Field	Description
15	COMP	比较器时钟使能（Comparator Clock Enable） 由软件置“1”或清“0”。 0：时钟禁止 1：时钟使能
14	UART1	UART1 时钟使能（UART1 Clock Enable） 由软件置“1”或清“0” 0：时钟禁止 1：时钟使能
13	Reserved	保留，必须保持复位值
12	SPI1	SPI1 时钟使能（SPI1 Clock Enable） 由软件置“1”或清“0” 0：时钟禁止 1：时钟使能
11	TIM1	TIM1 定时器时钟使能（TIM1 Clock Enable） 由软件置“1”或清“0” 0：时钟禁止 1：时钟使能
10	Reserved	保留，必须保持复位值
9	ADC	ADC 时钟使能（ADC Clock Enable） 由软件置“1”或清“0” 0：时钟禁止 1：时钟使能
8：1	Reserved	保留，必须保持复位值
0	SYSCFG	SYSCFG 时钟使能（SYSCFG Clock Enable） 由软件置“1”或清“0” 0：时钟禁止 1：时钟使能

5.3.9 RCC_APB1ENR APB1 外设时钟使能寄存器

偏移地址：0x1C

复位值：0x4000 0000

访问：无等待周期，字，半字和字节访问

注：当外设时钟没有启动时，软件不能读出外设寄存器的数值

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved	IWDG	Reserved	PWR	Reserved		FLEXCAN	Reserved			I2C1	Reserved		UART3	UART2	Reserved
	rw		rw			rw				rw			rw	rw	

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	SPI2	Reserved	Reserved	WWDG	Reserved									TIM3	TIM2
	rw	rw		rw										rw	rw

Bit	Field	Description
31	Reserved	保留，必须保持复位值
30	IWDG	IWDG 时钟使能（IWDG Clock Enable） 由软件置“1”或清“0” 0：时钟禁止 1：时钟使能
29	Reserved	保留，必须保持复位值
28	PWR	PWR 时钟使能（Power Clock Enable） 由软件置“1”或清“0” 0：时钟禁止 1：时钟使能
27：26	Reserved	保留，必须保持复位值
25	FLEXCAN	FLEXCAN：FLEXCAN 时钟使能（FLEXCAN Clock Enable） 通过软件置“1”或清除 0：时钟禁止 1：时钟使能
24：22	Reserved	保留，必须保持复位值
21	I2C1	I2C1 时钟使能（I2C1 Clock Enable） 由软件置“1”或清“0” 0：时钟禁止 1：时钟使能
20：19	Reserved	保留，必须保持复位值
18	UART3	UART3 时钟使能（UART3 Clock Enable） 由软件置“1”或清“0” 0：时钟禁止 1：时钟使能
17	UART2	UART2 时钟使能（UART2 Clock Enable） 由软件置“1”或清“0” 0：时钟禁止 1：时钟使能
16：15	Reserved	保留，必须保持复位值
14	SPI2	SPI2 时钟使能（SPI2 Clock Enable） 由软件置“1”或清“0” 0：时钟禁止 1：时钟使能
13	Reserved	保留，必须保持复位值。
12	Reserved	保留，必须保持复位值

Bit	Field	Description
11	WWDG	WWDG 时钟使能（Window Watchdog Clock Enable） 由软件置“1”或清“0” 0：时钟禁止 1：时钟使能
10：2	Reserved	保留，必须保持复位值
1	TIM3	TIM3 定时器时钟使能（TIM3 Clock Enable） 由软件置“1”或清“0” 0：时钟禁止 1：时钟使能
0	TIM2	TIM2 定时器时钟使能（TIM2 Clock Enable） 由软件置“1”或清“0” 0：时钟禁止 1：时钟使能

5.3.10 RCC_CSR 控制状态寄存器

偏移地址：0x24

复位值：0x0C00 0000

访问：0-3 等待周期，字，半字和字节访问

当连续对该寄存器进行访问时，将插入等待状态。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
LPWRRSTF	WWDGRSTF	IWDGRSTF	SFTRSTF	PORRSTF	PINRSTF	Reserved	RMVF	LOCKUPF	PVDRSTF	Reserved					
r	r	r	r	r	r		w1c	r	r						
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								LOCKUPEN	PVDRSTEN	LSIOE	Reserved			LSIRDY	LSION
								rw	rw	rw				r	rw

Bit	Field	Description
31	LPWRRSTF	低功耗管理复位标志（Low Power Reset Flag） 在低功耗管理复位发生时由硬件置“1”，且只能由电源复位清除或由软件通过写 RMVF 位清除。 0：无低功耗管理复位 1：发生低功耗管理复位

Bit	Field	Description
30	WWDGRSTF	窗口看门狗复位标志（Window Watchdog Reset Flag） 在窗口看门狗复位发生时由硬件置“1”，且只能由电源复位清除或由软件通过写 RMVF 位清除。 0：无窗口看门狗复位发生 1：发生窗口看门狗复位
29	IWDGRSTF	独立看门狗复位标志（Independent Watchdog Reset Flag） 在独立看门狗复位发生时由硬件置“1”，且只能由电源复位清除或由软件通过写 RMVF 位清除。 0：无独立看门狗复位发生 1：发生独立看门狗复位
28	SFTRSTF	软件复位标志（Software Reset Flag） 在软件复位发生时由硬件置“1”，且只能由电源复位清除或由软件通过写 RMVF 位清除。 0：无软件复位发生 1：发生软件复位
27	PORRSTF	上电/掉电复位标志（POR/PDR Reset Flag） 在上电/掉电复位发生时由硬件置“1”，且只能由电源复位清除或由软件通过写 RMVF 位清除。 0：无上电/掉电复位发生 1：发生上电/掉电复位
26	PINRSTF	NRST 管脚复位标志（PIN Reset Flag） 在 NRST 管脚复位发生时由硬件置“1”，且只能由电源复位清除或由软件通过写 RMVF 位清除。 0：无 NRST 管脚复位发生 1：发生 NRST 管脚复位
25	Reserved	保留，必须保持复位值
24	RMVF	清除复位标志（Remove Reset Flag） 由软件置“1”来清除复位标志。 0：无效 1：清除复位标志
23	LOCKUPF	CPU 死锁复位标志（CPU Lockup Reset Flag） 在 CPU 发生死锁复位时由硬件置“1”，且只能由电源复位清除或由软件通过写 RMVF 位清除。 0：无 CPU 死锁复位发生 1：发生 CPU 死锁复位
22	PVDRSTF	PVD 复位标志（PVD Reset Flag） 在 PVD 复位发生时由硬件置“1”，且只能由电源复位清除或由软件通过写 RMVF 位清除。 0：无 PVD 复位发生 1：发生 PVD 复位
21：8	Reserved	保留，必须保持复位值

Bit	Field	Description
7	LOCKUPEN	CPU 死锁复位使能（CPU Lockup Reset Enable） 0：禁止 CPU 死锁复位 1：使能 CPU 死锁复位
6	PVDRSTEN	PVD 复位使能（PVD Reset Enable） 0：禁止 PVD 产生复位 1：使能 PVD 产生复位
5	LSIOE	LSI 输出使能（LSI Output Enable） 通过软件置“1”或清“0”，或由电源复位清除。 0：LSI 输出禁止 1：LSI 输出使能 注： 使用 LSI 时需要同时置位 LSION 和 LSIOE,不使用时需要同时关闭 LSION 和 LSIOE
4：2	Reserved	保留，必须保持复位值
1	LSIRDY	内部低速时钟稳定（Internal Low-speed Oscillator Ready） 由硬件置“1”或清“0”来指示内部 40KHz 振荡器是否稳定。 在 LSION 清“0”后，3 个 AHB 时钟后 LSIRDY 被清“0”。 0：内部 40KHz 振荡器时钟未稳定 1：内部 40KHz 振荡器时钟稳定
0	LSION	内部低速振荡器使能（Internal Low-speed Oscillator Enable） 通过软件置“1”或清“0”，或由电源复位清除。 0：禁止内部 40KHz 振荡器 1：使能内部 40KHz 振荡器

5.3.11 RCC_AHBRSTR AHB 外设复位寄存器

偏移地址：0x28

复位值：0x0000 0000

访问：无等待周期，字，半字和字节访问

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved					HWDIV	Reserved					GPIOD	GPIOC	GPIOB	GPIOA	Reserved
					rw						rw	rw	rw	rw	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									CRC	Reserved					DMA
									rw						rw

Bit	Field	Description
31：27	Reserved	保留，必须保持复位值
26	HWDIV	除法器复位（HWDIV Reset） 由软件置“1”或清“0” 0：无效 1：复位
25：21	Reserved	保留，必须保持复位值
20	GPIOD	GPIOD 复位（GPIOD Reset） 由软件置“1”或清“0” 0：无效 1：复位
19	GPIOC	GPIOC 复位（GPIOC Reset） 由软件置“1”或清“0” 0：无效 1：复位
18	GPIOB	GPIOB 复位（GPIOB Reset） 由软件置“1”或清“0” 0：无效 1：复位
17	GPIOA	GPIOA 复位（GPIOA Reset） 由软件置“1”或清“0” 0：无效 1：复位
16：7	Reserved	保留，必须保持复位值
6	CRC	CRC 复位（CRC Reset） 由软件置“1”或清“0” 0：无效 1：复位
5：1	Reserved	保留，必须保持复位值
0	DMA	DMA 复位（DMA Reset） 由软件置“1”或清“0”。 0：无效 1：复位

5.3.12 RCC_CFGR2 时钟配置寄存器 2

偏移地址：0x2C

复位值：0x40003 0000

访问：无等待状态，字，半字和字节访问

只有当访问发生在时钟切换时，才会插入 1 或 2 个等待周期。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16

Reserved								MCO_PRE				APB1_CLK_HV_PRE			
								rw				rw			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved															

Bit	Field	Description
31：24	Reserved	保留，必须保持复位值
23：20	MCOPRE	MCOPRE： MCO 时钟预分频系数 0xxx：MCO 不分频 1000：MCO 2 分频 1001：MCO 4 分频 1010：MCO 8 分频 1011：MCO 16 分频 1100：MCO 64 分频 1101：MCO 128 分频 1110：MCO 256 分频 1111：MCO 512 分频
19：16	APB1_CLK_HV_PRE	APB1_HV 输出时钟分频系数 0011：8 分频 0100：10 分频 0101：12 分频 0110：14 分频 0111：16 分频 1000：18 分频 1001：20 分频 1010：22 分频 1011：24 分频 1100：26 分频 1101：28 分频 1110：30 分频 1111：32 分频 注：配置值必须介于 0x03-0x0F
15：0	Reserved	保留，必须保持复位值

5.3.13 RCC_SYSCFG 系统配置寄存器

偏移地址：0x40

复位值：0x0000 0103

访问：0-3 等待周期，字，半字和字节访问

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	HSELPFEN	Reserved				HSE_RFB_SEL		Reserved						Reserved	PROG_CHECK_EN
	rw					rw								rw	r

Bit	Field	Description
31：15	Reserved	保留，必须保持复位值
14	HSELPFEN	外接晶振低通滤波使能 0：禁止 1：使能
13：10	Reserved	保留，必须保持复位值
9：8	HSE_RFB_SEL	HSE_RFB_SEL：反馈电阻选择： 00：2M 01：1M （默认适用 8M~12M 晶振） 10：500k 11：200K
7：2	Reserved	保留，必须保持复位值
1	Reserved	保留，必须保持复位值。
0	PROG_CHECK_EN	写 Flash 时是否检查 Flash 内的数据是否是 0xFF 0：不检查 1：检查（硬件固定为 1）

5.3.14 RCC_PLLCFGR PLL 配置寄存器

偏移地址：0x50

复位值：0x000E 011C

访问：无等待状态，字，半字和字节访问

只有当访问发生在时钟切换时，才会插入 1 或 2 个等待周期。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PLLPDIV			Reserved					PLLMUL							
rw								rw							

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved					PLLDIV			Reserved		PLL_LDS		PLL_ICTRL		PLLXTPRE	PLLSRC
					rw					rw		rw		rw	rw

Bit	Field	Description
31：29	PLLPDIV	PLL 预分频系数（PLL Pre-divider Factor）
28：24	Reserved	保留，必须保持复位值
23：16	PLLMUL	PLL 倍频系数（PLL Multiplication Factor）
15：11	Reserved	保留，必须保持复位值
10：8	PLLDIV	PLL 分频系数（PLL Divide Factor）
7：6	Reserved	保留，必须保持复位值
5：4	PLL_LDS	PLL 锁定检测器精度选择（PLL Lock Detector Accuracy Select）
3：2	PLL_ICTRL	PLL Charge Pump 电流控制信号（PLL CP Current Control Signals） 默认值为 2'b11。当 PLL 输入时钟源低于 8MHz 时，推荐设置此位为 2'b01。
1	PLLXTPRE	HSE 时钟用作 PLL 输入时的分频选择 通过软件置"1"或清除来分频 HSE 时钟后用作 PLL 输入时钟。 只有当 PLL 被禁止时，才能写入此位。 0：HSE 时钟不分频 1：HSE 时钟 2 分频
0	PLLSRC	PLL 输入时钟源选择（PLL Entry Clock Source Selection） 通过软件置"1"或清除来选择 PLL 输入时钟源。 只有当 PLL 被禁止时，才能写入此位。 0：HSI 时钟用作 PLL 输入时钟 1：HSE 时钟用作 PLL 输入时钟

注：配置 RCC_PLLCFGR 寄存器请参考功能描述的 PLL 章节。

6 CRC 循环冗余校验计算单元

6.1 简介

CRC 计算单元利用固定的多项式来计算 8 位、16 位或者 32 位数据的 CRC 校验值，用于对数据传输或数据存储的完整性进行验证。

6.2 主要特征

- 统一计算多项式 0x4C11DB7：

$X^{32} + X^{26} + X^{23} + X^{22} + X^{16} + X^{12} + X^{11} + X^{10} + X^{8} + X^{7} + X^{5} + X^{4} + X^{2} + X + 1$

该多项式与以太网计算多项式相同

- 支持 8、16、32 位宽的数据输入寄存器、32 位宽的数据输出寄存器
- 硬件计算时间为 3 个 HCLK 周期
- 带有可存放中间计算过程的 32 位宽的数据寄存器
- 支持 CRC-32 和 CRC-32/MPEG-2 两种算法
- 支持输入数据和输出数据的大小端选择

6.3 功能描述

6.3.1 功能框图




图 6-1 CRC 功能框图

6.3.2 功能概述

- CRC 运算时，对 CRC 数据寄存器（CRC_DR）进行写操作后，新写入的数据会与上一次的 CRC 计算结果进行 CRC 运算，得到一个新的 CRC 结果，这个 CRC 结果会存放于 CRC 数据寄存器（CRC_DR）中。
- 进行 CRC 运算时，可以连续的将需要计算的数据依次写入到 CRC 数据寄存器（CRC_DR）中，最后通过读取 CRC 数据寄存器（CRC_DR）获取 CRC 的运算结果。
- 通过置位 CRC 控制寄存器（CRC_CR）中的 RST 位，可以将 CRC 数据寄存器（CRC_DR）和 CRC 中间数据寄存器（CRC_MIR）的值恢复到默认值 0xFFFFFFFF。但不会影响 CRC 独立数据寄存器（CRC_IDR）的值。
- 提供 8 位独立的数据寄存器（CRC_IDR），作为缓存寄存器，任何时候都可以对其进行读写操作。
- 可以通过 CRC 控制寄存器（CRC_CR）的 AS 位来选择不同的 CRC 计算算法。
- 可以通过 CRC 控制寄存器（CRC_CR）的 ISIZE 位来选择输入数据的位宽；当输入数据为 8 位宽时，CRC 数据寄存器（CRC_DR）的取值范围为[0x00, 0xFF]，当输入数据为 16 位宽时，CRC 数据寄存器（CRC_DR）的取值范围为[0x0000, 0xFFFF]，当输入数据为 32 位宽时，CRC 数据寄存器（CRC_DR）的取值范围为[0x00000000, 0xFFFFFFFF]。
- 可以通过 CRC 控制寄存器（CRC_CR）的 IES 位来设置输入数据的大小端，OES 位来设置输出数据的大小端。
- 可以通过操作 CRC 中间数据寄存器（CRC_MIR），实现多串数据之间的交错 CRC 计算。

6.3.3 使用方法

6.3.3.1 CRC 计算操作步骤

- 使能 CRC 模块时钟；
- 复位 CRC 模块；
- 配置 CRC_CR 寄存器：
  - ◆ 选择算法：CRC-32 或者 CRC-32/MPEG-2；
  - ◆ 选择输入数据位宽：8 位、16 位或者 32 位；

（举例：数值 0x00000012，输入数据 8 位位宽时，CRC_DR 应赋值为 0x12；16 位位宽时，CRC_DR 应赋值为 0x0012；32 位位宽时，CRC_DR 应赋值为 0x00000012）

  - ◆ 选择输入、输出的大小端。

（如 0x12345678，大端为 0x78563412，小端为 0x12345678）

- 通过配置 CRC 控制寄存器（CRC_CR）的 RST 位，将 CRC 恢复到初始状态；
- 将数据依次写入 CRC 数据寄存器（CRC_DR）；

- 读取 CRC 数据寄存器（CRC_DR），得到 CRC 计算结果。

6.3.3.2 交错 CRC 计算操作步骤

当在第一串数据未计算完插入第二串数据的情况的步骤：

- 将第一串数据计算的中间结果从 CRC 中间数据寄存器（CRC_MIR）中读出并进行存储；
- 通过置位 CRC 控制寄存器（CRC_CR）的 RST 位来复位 CRC 数据寄存器（CRC_DR）；
- 依次将第二串数据写入到 CRC 数据寄存器（CRC_DR）中，在完成 CRC 运算后，将第二串数据的 CRC 运算结果从 CRC 数据寄存器（CRC_DR）中读出并进行存储；
- 再次通过置位 CRC 控制寄存器（CRC_CR）的 RST 位来复位 CRC 数据寄存器（CRC_DR），并把 CRC 计算模式设置成与第一串数据的模式相同；
- 将存储的第一串数据中间计算结果写入 CRC 中间数据寄存器（CRC_MIR）中，然后将第一串数据中剩余的数据依次写入 CRC 数据寄存器（CRC_DR），硬件将自动继续进行计算第一串未完成的数据，待计算完成，可以从 CRC 数据寄存器（CRC_DR）中读取出第一串数据的 CRC 运算结果。

6.4 寄存器

6.4.1 寄存器总览

表 6-1 CRC 寄存器概览

Offset	Acronym	Register Name	Reset
0x00	CRC_DR	CRC 数据寄存器	0xFFFFFFFF
0x04	CRC_IDR	CRC 独立数据寄存器	0x00000000
0x08	CRC_CR	CRC 控制寄存器	0x00000000
0x0C	CRC_MIR	CRC 中间数据寄存器	0xFFFFFFFF

6.4.2 CRC_DR CRC 数据寄存器

偏移地址：0x00

复位值：0xFFFF FFFF

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
DR															
rw															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DR															
rw															

Bit	Field	Description
31：0	DR	数据寄存器（Data Register） 写入时，作为输入寄存器，将写入的数据和前一次的结果做 CRC 计算 读取时，返回 CRC 计算的结果

6.4.3 CRC_IDR CRC 独立数据寄存器

偏移地址：0x04

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.								IDR							
								rw							

Bit	Field	Description
31：8	Reserved	保留，必须保持复位值
7：0	IDR	8 位通用数据寄存器（General-purpose 8-bit Data Register） 临时存放 1 个字节的数据空间。 不受 CRC 控制寄存器（CRC_CR）的 RST 位影响。

6.4.4 CRC_CR CRC 控制寄存器

偏移地址：0x08

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.										OES	IES	ISIZE		AS	RST
										rw	rw	rw		rw	w

Bit	Field	Description
31：6	Reserved	保留，必须保持复位值
5	OES	输出大小端选择（Output Endian Selection） 0：小端（Little-endian） 1：大端（Big-endian）

Bit	Field	Description
4	IES	输入大小端选择（Input Endian Selection） 0：小端（Little-endian） 1：大端（Big-endian）
3：2	ISIZE	输入数据宽度（Input Size） 00：输入为 32 位 01：输入为 16 位 10：输入为 8 位 11：保留
1	AS	CRC 算法选择（CRC Algorithm Selection） 0：算法为 CRC-32/MPEG-2 1：算法为 CRC-32
0	RST	复位 CRC 计算单元（CRC Reset） CRC 数据寄存器（CRC_DR）和 CRC 中间数据寄存器（CRC_MIR）复位为 0xFFFF FFFF 该位只能写“1”，硬件自动清“0”

6.4.5 CRC_MIR CRC 中间数据寄存器

偏移地址：0x0C

复位值：0xFFFF FFFF

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
MIR															
rw															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MIR															
rw															

Bit	Field	Description
31：0	MIR	中间数据寄存器（Middle Data Register） 用于读取计算的中间结果，读写都是 32 位操作 如果将读取的值重新写入，可以继续之前的 CRC 计算。在多个数据序列做 CRC 计算的时候，可以将计算结果的读出保存，在其他 CRC 计算完成后，将保存值写入到寄存器继续之前被中断的计算。

7 HWDIV 硬件除法器

7.1 简介

硬件除法器能自动执行有符号或者无符号的 32 位整数除法运算。

7.2 主要特征

- 32 位除数和被除数，输出 32 位的商和余数
- 8 个 HCLK 周期完成一次除法运算
- 如果除数为零，会产生溢出中断标志位
- 写除数寄存器自动执行除法运算
- 读商和余数寄存器时硬件自动等待运算结束
- 有符号或者无符号整数除法运算

7.3 功能描述

硬件除法单元包括 4 个 32 位数据寄存器，分别为被除数，除数，商和余数，可以做有符号或者无符号的 32 位除法运算。通过硬件除法控制寄存器 HWDIV_CR 的 USIGN 位可以选择是有符号除法还是无符号除法。

每次写除数寄存器，会自动触发除法运算，在运算结束后，结果会写入到商和余数寄存器里。如果在运算结束前读商寄存器、余数寄存器或者状态寄存器，读操作会保持，直到当前运算结束才返回运算结果。如果除数为零，会产生溢出中断标志位。

每次必须先初始化除数与被除数寄存器，才能读取商、余数、状态寄存器的值。

7.4 寄存器描述

7.4.1 寄存器总览

表 7-1 HWDIV 寄存器描述概览

Offset	Acronym	Register Name	Reset
0x00	HWDIV_DVDR	被除数寄存器	0x00000000
0x04	HWDIV_DVSR	除数寄存器	0x00000001
0x08	HWDIV_QUOTR	商寄存器	0x00000000
0x0C	HWDIV_RMDR	余数寄存器	0x00000000

Offset	Acronym	Register Name	Reset
0x10	HWDIV_SR	状态寄存器	0x00000000
0x14	HWDIV_CR	控制寄存器	0x00000001

7.4.2 HWDIV_DVDR 被除数寄存器

偏移地址：0x00

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
DIVIDEND															
rw															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DIVIDEND															
rw															

Bit	Field	Description
31:0	DIVIDEND	被除数寄存器位（Dividend data）

7.4.3 HWDIV_DVSR 除数寄存器

偏移地址：0x04

复位值：0x0000 0001

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
DIVISOR															
rw															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DIVISOR															
rw															

Bit	Field	Description
31:0	DIVISOR	除数寄存器位（Divisor data）写完该寄存器后，自动触发除法运算。

7.4.4 HWDIV_QUOTR 商寄存器

偏移地址：0x08

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
QUOTIENT															
r															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

QUOTIENT
r

Bit	Field	Description
31:0	QUOTIENT	商寄存器位（Quotient data）

7.4.5 HWDIV_RMDR 余数寄存器

偏移地址：0x0C

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
REMAINDER															
r															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
REMAINDER															
r															

Bit	Field	Description
31:0	REMAINDER	余数寄存器位（Remainder data）

7.4.6 HWDIV_SR 状态寄存器

偏移地址：0x10

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.															OVF
															r

Bit	Field	Description
31:0	Reserved	保留，始终读为 0
0	OVF	除零溢出状态标志位（overflow）在下次除法操作前由软件写 1 清除 1：当前操作除数为零。 0：当前操作除数不为零。

7.4.7 HWDIV_CR 控制寄存器

偏移地址：0x14

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.														OVFE	USIGN
														rw	rw

Bit	Field	Description
31:2	Reserved	保留，始终读为 0
1	OVFE	除零溢出中断使能（Oerflow interrupt enable） 1：除零溢出中断使能 0：除零溢出中断不使能
0	USIGN	无符号除法使能（Unsigned enable） 1：无符号除法 0：有符号除法

8 GPIO 通用端口

8.1 简介

每个通用 I/O 端口都可以通过两个 32 位的控制寄存器（GPIOx_CRL/GPIOx_CRH）和两个 32 位的复用控制寄存器（GPIOx_AFRL/GPIOx_AFRH）配置为 8 种模式：模拟输入、浮空输入、上拉输入、下拉输入、推挽输出、开漏输出、复用推挽输出和复用开漏输出。

可以自由编程控制每个 I/O 端口，支持字（32 位）、半字（16 位）或字节（8 位）访问所有寄存器。GPIO 寄存器组有 GPIOx_BSRR 和 GPIOx_BRR 位控制寄存器，通过写操作这两个寄存器可以独立的按位控制 GPIOx_ODR 输出 0 或 1。

8.2 主要特征

- 每次 AHB 的写操作，可以更改 GPIOx_ODR 对应的一位或多位
- 所有 I/O 支持编程 EXTI 配置寄存器输出外部触发中断
- 支持配置 GPIO 锁定机制
- 输入支持浮空、上拉、下拉、模拟
- 输出支持推挽与开漏上拉或开漏下拉
- 默认浮空输入，输入输出方向可配
- I/O 输出速度可配

8.3 功能描述

8.3.1 功能框图




图 8-1 标准 I/O 端口

8.3.2 GPIO 端口配置

表 8-1 端口位配置表（port0 为例）

引脚模式		上下拉	DCRx[1:0]		CNF0		MODE0	ODRx
模拟输入		x	x	x	0	0	00	x
通用输入 复用输入		浮空	x	x	0	1		x
		上拉	x	x	1	0		1
		下拉	x	x	1	0		0
通用输出	推挽	x	x	x	0	0	01 10 11	0 or 1
	开漏	浮空	x	0	0	1		0 or 1
		上拉	1	1	0	1		0 or 1
		下拉	0	1	0	1		0 or 1
复用输出	推挽	x	x	x	1	0		x
	开漏	浮空	x	0	1	1		x
		上拉	1	1	1	1		x
		下拉	0	1	1	1		x

注：x 表示 I/O 在对应的模式下不用关心，ODR0 代表输出数据寄存器第 0 位。

输入输出参考配置如下：

- 通用输入：

用户只需配置 GPIOx_CRL 中的 CNF0 选择输入模式

- 通用输出：

推挽输出：用户配置 MODE0 选择输出速度，配置 CNF0=00；

开漏输出：用户配置 MODE0 选择输出速度，配置 CNF0=01，如果对 pin 上下拉有要求，需要单独配置 GPIOx_DCR 寄存器，非开漏输出模式，上下拉失效。

- 复用功能：

配置 AFRLx[3:0]与 AFRHx[3:0]寄存器选择复用功能：

推挽复用输出：用户配置 MODE0 选择输出速度，配置 CNF0=10；

推挽开漏输出：用户配置 MODE0 选择输出速度，配置 CNF0=11。

如果输出模式下对 IO 上下拉有要求，需要单独配置 GPIOx_DCR 寄存器，非开漏输出模式，上下拉失效。

在复位期间或复位之后，GPIO 端口被配置成浮空输入模式，串行线调试端口（Serial-Wired Debug pins）默认为为输入 PU/PD 模式。

配置为通用输出模式后，输出数据寄存器（GPIOx_ODR）的值会输出到相应的 I/O 引脚。在每个 AHB 时钟周期，输入数据寄存器（GPIOX_IDR）捕捉 I/O 引脚上的数据。

注：并不是所有芯片都包括 JTAG 和 SWD 调试端口，芯片具体配置可参考芯片数据手册。

- PA14：SWCLK 置于下拉模式
- PA13：SWDIO 置于上拉模式

8.3.3 复用功能

配置复用功能寄存器打开 IO 对应的复用功能。

- 配置 IO 为复用输入功能时，端口选择上拉、下拉或浮空输入。
- 配置 IO 为复用输出功能时，端口选择推挽或开漏输出模式。
- IO 配置为双向复用功能时，端口选择推挽或开漏输出模式，输入变为浮空输入，开漏模式下可配置 GPIOx_DCR 寄存器选择弱上拉或下拉电阻。

当配置端口为复用输出功能时，端口与片上外设输出信号连接。如果仅仅通过软件方式配置 GPIO 引脚为复用输出功能，外设没有被激活，此时输出不确定。

8.3.4 GPIO 锁定机制

GPIO 存在锁定机制，能够保持设定 IO 配置不被改变。当对某一端口执行锁定机制后，在下一次复位之前，不能改变端口对应的配置。锁定键写序列为：

- GPIOx_LCKR[16]=’1’+LCKR[15:0]。

- GPIOx_LCKR[16]=’0’+LCKR[15:0]。
- GPIOx_LCKR[16]=’1’+LCKR[15:0]。

使能 GPIOA 的 PA[0]端口锁定参考配置如下：

- GPIOA->GPIOA_LCKR=0x10001。
- GPIOA->GPIOA_LCKR=0x00001。
- GPIOA->GPIOA_LCKR=0x10001。

当执行完上述三个步骤后，GPIOA_LCKR 寄存器的第 16 位置 1，在下一次软件复位之前，写 GPIOA_LCKR 寄存器无效，GPIOA_LCKR 寄存器的第 16 保持为 1，不会被更改，PA[0]会一直保持锁定之前的配置不变。

当端口被锁定后，只能在软件复位之后才能再次更改端口位的配置，GPIOx_LCKR 寄存器的一个锁定位锁定端口配置寄存器（GPIOx_CRL）与（GPIOx_CRH）中的 4 个位。

注意事项：

以上配置只是锁定了 PA[0]的配置，对于 PA[15:1]以及其它 GPIO 控制寄存器的配置操作依然有效。

8.3.5 输入配置

当 I/O 端口配置为输入时：

- 施密特触发输入使能。
- 输出缓冲被禁用。
- 可以选择浮空、上拉或下拉输入模式。
- I/O 脚上的数据在每个 AHB 时钟被采样到输入数据寄存器。
- 读访问输入数据寄存器可得到 I/O 状态。

下图给出了 I/O 端口的输入配置：




图 8-2 输入浮空/上拉/下拉配置

GPIOA 的 PA[0]端口输入上拉参考配置如下：

- GPIOA->GPIOA_ODR=0x0001。
- GPIOA->GPIOA_CRL=0x00000008。

GPIOA 的 PA[0]端口输入下拉参考配置如下：

- GPIOA->GPIOA_ODR=0x0000。
- GPIOA->GPIOA_CRL=0x00000008。

注意事项：

当端口配置上拉输入时，需要首先配置对应端口的 GPIO_ODR 寄存器对应位输出 1。

当端口配置下拉输入时，需要首先配置对应端口的 GPIO_ODR 寄存器对应位输出 0。

8.3.6 输出配置

当 GPIO 配置为输出时：

- 施密特触发输入使能。
- 输出缓冲使能。
- 通用输出模式下，弱上拉和弱下拉电阻被禁用。
- 开漏模式：端口输出数据寄存器配置为 0 时，对应的引脚输出低电平，端口输出数据寄存器配置为 1 时，对应的管脚处于高阻态。
- 推挽模式：输出寄存器配置为 0 时，对应的引脚输出低电平，输出寄存器配置为 1 时，对应的管脚输出高电平。
- 对端口输出数据寄存器读操作，返回上次写入值。
- 对端口输入数据寄存器进行读操作，获得当前 I/O 的状态。

下图为 I/O 端口的输出配置：




图 8-3 输出配置

8.3.7 复用功能配置

当配置引脚为复用功能时：

- 施密特触发输入使能。

- 输出缓冲器可以配置为开漏或推挽。
- 在开漏输出模式下，通过配置 GPIOx_DCR 寄存器选择弱上拉或下拉电阻。
- 当配置为输入时，可选弱上拉或弱下拉电阻。
- I/O 脚上数据在每个 AHB 时钟周期被采样到输入数据寄存器。

下图为 I/O 端口复用功能的配置，具体见 AFRL 与 AFRH 寄存器与数据手册部分。




图 8-4 复用功能配置

8.3.8 模拟输入配置

当 I/O 端口被配置成模拟输入配置时：

- 输出缓冲器禁用。
- 施密特触发输入禁用。
- 弱上拉与弱下拉电阻禁用。
- 端口输入数据寄存器保持为 0。

下图为 I/O 端口的模拟输入配置




图 8-5 模拟输入

8.3.9 外部时钟复用 GPIO 端口

外部 HSE/LSE 时钟复用 GPIO，当对应的时钟 PAD 用做 GPIO 功能时，需先关闭外部时钟，再按照正常的 GPIO 功能操作，具体映射关系参考芯片数据手册部分。

8.3.10 SWD 复用功能重映射

SWD 调试接口信号被映射到 GPIO 端口上，如下表所示：

表 8-2 SWD 复用功能重映射

复用功能	GPIO 端口
SWDIO	PA13
SWCLK	PA14

8.4 GPIO 寄存器描述

8.4.1 寄存器总览

表 8-3 GPIO 寄存器概览

Offset	Acronym	Register Name	Reset
0x00	GPIOx_CRL	端口配置低寄存器	0x44444444
0x04	GPIOx_CRH	端口配置高寄存器	0x44444444
0x08	GPIOx_IDR	端口输入数据寄存器	0x0000XXXX
0x0C	GPIOx_ODR	端口输出数据寄存器	0x00000000
0x10	GPIOx_BSRR	端口设置/清除寄存器	0x00000000
0x14	GPIOx_BRR	端口位清除寄存器	0x00000000
0x18	GPIOx_LCKR	端口配置锁定寄存器	0x00000000
0x1C	GPIOx_DCR	端口输出开漏控制寄存器	0x00000000
0x20	GPIOx_AFRL	端口复用功能低位寄存器	0xFFFFFFFF

Offset	Acronym	Register Name	Reset
0x24	GPIOx_AFRH	端口复用功能高位寄存器	0xF00FFFFF

注：GPIOx 中“x”的可能范围是 A 到 H，但并不是所有芯片均包括所有 GPIOA 到 GPIOH 组，各芯片的具体配置可参考各芯片的数据手册。

8.4.2 GPIOx_CRL 端口配置低寄存器

偏移地址：0x00

复位值：0x4444 4444

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CNF7		MODE7		CNF6		MODE6		CNF5		MODE5		CNF4		MODE4	
rw		rw		rw		rw		rw		rw		rw		rw	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNF3		MODE3		CNF2		MODE2		CNF1		MODE1		CNF0		MODE0	
rw		rw		rw		rw		rw		rw		rw		rw	

Bit	Field	Description
31:30	CNF7	端口配置位（y=7..0） 配置 MODEy 等于 0，端口为输入模式，此时配置 CNFy 位选择输入模式： 00：模拟输入模式 01：浮空输入模式 10：上拉/下拉输入模式 11：保留 配置 MODEy 不等于 0，端口为输出模式，此时配置 CNFy 位选择输出模式： 00：通用推挽输出模式 01：通用开漏输出模式 10：复用功能推挽输出模式 11：复用功能开漏输出模式 端口输入输出配置（MODEy）（y = 0..7） 软件配置相应的 I/O 端口；参考端口位配置表 配置 MODEy 不等于 0 时，不同配置输出速度不同： 00：输入模式； 其它配置输出速度参考芯片数据手册部分。
27:26	CNF6	
23:22	CNF5	
19:18	CNF4	
15:14	CNF3	
11:10	CNF2	
7:6	CNF1	
3:2	CNF0	
29:28	MODE7	
25:24	MODE6	
21:20	MODE5	
17:16	MODE4	
13:12	MODE3	
9:8	MODE2	
5:4	MODE1	
1:0	MODE0	

8.4.3 GPIOx_CRH 端口配置高寄存器

偏移地址：0x04

复位值：0x4444 4444

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CNF15		MODE15		CNF14		MODE14		CNF13		MODE13		CNF12		MODE12	

rw		rw		rw		rw		rw		rw		rw		rw	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNF11		MODE11		CNF10		MODE10		CNF9		MODE9		CNF8		MODE8	
rw		rw		rw		rw		rw		rw		rw		rw	

Bit	Field	Description
31:30	CNF15	端口配置位（y=15..8）
27:26	CNF14	配置 MODEy 等于 0，端口为输入模式，此时配置 CNFy 位选择输入模式：
23:22	CNF13	00：模拟输入模式
19:18	CNF12	01：浮空输入模式
15:14	CNF11	10：上拉/下拉输入模式
11:10	CNF10	11：保留
7:6	CNF9	配置 MODEy 不等于 0，端口为输出模式，此时配置 CNFy 位选择输出模式：
3:2	CNF8	00：通用推挽输出模式
29:28	MODE15	01：通用开漏输出模式
25:24	MODE14	10：复用功能推挽输出模式
21:20	MODE13	11：复用功能开漏输出模式
17:16	MODE12	端口输入输出配置（MODEy）（y = 15..8）
13:12	MODE11	软件配置相应的 I/O 端口；参考端口位配置表
9:8	MODE10	配置 MODEy 不等于 0 时，不同配置输出速度不同：
5:4	MODE9	00：输入模式；
1:0	MODE8	其它配置输出速度参考芯片数据手册部分。

8.4.4 GPIOx_IDR 端口输入数据寄存器

偏移地址：0x08

复位值：0x0000 XXXX

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IDRY(y=15~0)															
r															

Bit	Field	Description
31:16	Reserved	始终读为 0
15:0	IDRY	端口输入数据（y=15..0） 读出的值代表对应的 I/O 状态

8.4.5 GPIOx_ODR 端口输出数据寄存器

偏移地址：0xC

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ODRY(y=15~0)															
rw															

Bit	Field	Description
31:16	Reserved	始终读为 0
15:0	ODRY	端口输出数据（y=15..0） 配置为通用输出模式时，写入值输出到对应的 IO 注：操作 GPIOx_BSRR（x=A..D）寄存器可以分别独立的对各个 ODR 位置 1 或清 0。

8.4.6 GPIOx_BSRR 端口设置/清除寄存器

偏移地址：0x10

复位值：0x0000 000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
BRy(y=15~0)															
w															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BSy(y=15~0)															
w															

Bit	Field	Description
31:16	BRy	端口清除位 y（y=15..0） 写 0 相应的 ODRY 位保持不变 写 1 清除对应的 ODRY 位为 0
15:0	BSy	端口置位 y（y=15..0） 写 0 相应的 ODRY 位保持不变 写 1 置位对应的 ODRY 位为 1 注：同时写 BSy 位与 BRy 位为 1 时，BSy 的优先级高于 BRy

8.4.7 GPIOx_BRR 端口位清除寄存器

偏移地址：0x14

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BRy(y=15~0)															
w															

Bit	Field	Description
31:16	Reserved	始终读为 0
15:0	BRy	端口清除位 y（y=15..0） 写 0 相应的 ODRY 位保持不变 写 1 清除对应的 ODRY 位为 0

8.4.8 GPIOx_LCKR 端口配置锁定寄存器

地址偏移：0x18

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res															LCKK
															rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LCKy(y=15~0)															
w															

Bit	Field	Description
31:17	Reserved	始终读为 0
16	LCKK	锁键（Lock key） 该位可随时读出,它只可通过锁键写入序列修改。 0：端口配置锁键位未被激活 1：端口配置锁键位被激活,下次软件复位前 GPIOx_LCKR 寄存器被锁住 锁键序列：写 1->写 0->写 1
15:0	LCKy	端口 x 的锁位 y（y = 15..0） 这些位可读可写但只能在 LCKK 位为 0 时写入。 0：不锁定端口的配置 1：锁定端口的配置

8.4.9 GPIOx_DCR 端口输出开漏控制寄存器

偏移地址：0x1C

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PX15		PX14		PX13		PX12		PX11		PX10		PX9		PX8	
rw															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PX7		PX6		PX5		PX4		PX3		PX2		PX1		PX0	
rw															

Bit	Field	Description
31:2	PX15-PX1	见 PX0
1:0	PX0	PX0[1：0]： 11：开漏输出模式下，端口上拉 01：开漏输出模式下，端口下拉 x0：开漏输出模式下，端口无上下拉

8.4.10 GPIOx_AFRL 端口复用功能低位寄存器

偏移地址：0x20

复位值：GPIOx_AFRL（x = A..D）：0xFFFF FFFF

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
AFR7				AFR6				AFR5				AFR4			
rw				rw				rw				rw			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
AFR3				AFR2				AFR1				AFR0			
rw				rw				rw				rw			

Bit	Field	Description
31:0	AFRy	端口 x 的位 y（y = 0..7）的复用功能选择位，软件写配置。 0000：AF0　0001：AF1　0010：AF2 0011：AF3　0100：AF4　0101：AF5 0110：AF6　0111：AF7　1000：AF8 1001：AF9　1010：AF10　1011：AF11 1100：AF12　1101：AF13　1110：AF14 1111：AF15

8.4.11 GPIOx_AFRH 端口复用功能高位寄存器

偏移地址：0x24

复位值：GPIOx_AFRH（x = B..D）：0xFFFF FFFF，GPIOA_AFRH：0xF00F FFFF

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
AFR15				AFR14				AFR13				AFR12			
rw				rw				rw				rw			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
AFR11				AFR10				AFR9				AFR8			
rw				rw				rw				rw			

Bit	Field	Description
31:0	AFRy	端口 x 的位 y（y = 8..15）的复用功能选择位，软件写配置。 0000：AF0　0001：AF1　0010：AF2 0011：AF3　0100：AF4　0101：AF5 0110：AF6　0111：AF7　1000：AF8 1001：AF9　1010：AF10　1011：AF11 1100：AF12　1101：AF13　1110：AF14 1111：AF15

9 EXTI 中断和事件

9.1 简介

嵌套向量中断控制器（NVIC）连接处理器核，管理低延迟的异常和中断处理。NVIC 内部包含 2 位的中断优先级配置位，从而可提供 4 个中断优先级等级，其它更多的异常与 NVIC 编程的细节请参考《Cortex-Mx 技术参考手册》。

EXTI 模块包括边沿检测电路，能够产生中断请求或者唤醒事件，边沿检测支持上升沿、下降沿、任意边沿配置。每一个边沿检测电路支持独立的使能与屏蔽。

9.2 主要特征

- 独立触发与屏蔽每个中断
- 软件配置中断/事件输出
- 产生唤醒事件唤醒低功耗模式
- 挂起寄存器保存对应每条中断线的状态
- 所有 GPIO 支持配置为 EXTI 的触发源
- 支持上升沿触发，下降沿触发和任意边沿触发

9.3 功能描述

9.3.1 功能框图




图 9-1 EXTI 结构框图

9.3.2 中断和异常向量

在 Handler 模式下，Cortex-M0 处理器与内嵌中断向量控制（NVIC）对所有的异常进行优先级区分处理。当异常发生时，系统会将当前处理的工作压栈，执行完中断服务程序后出栈。取向量与当前工作的压栈并行进行的，提高了中断的效率，下表分别列出了异常类型与中断向量。

表 9-1 异常向量表

位置	优先级	优先级类型	名称	说明	地址
				保留	0x0000 0000
	-3	固定	Reset	复位	0x0000 0004
	-2	固定	NMI	不可屏蔽中断 RCC 时钟安全系统(CSS)连接到 NMI	0x0000 0008
	-1	固定	硬件失效 (HardFault)	所有类型的失效	0x0000 000C

表 9-2 中断向量表

位置	优先级	优先级类型	名称	说明	地址
	3	可设置	SVCall	通过 SWI 指令的系统服务调用	0x0000 002C
		-		保留	0x0000 0030
				保留	0x0000 0034
	6	可设置	PendSV	可挂起的系统服务	0x0000 0038

位置	优先级	优先级类型	名称	说明	地址
	7	可设置	SysTick	系统嘀嗒定时器	0x0000 003C
0	8	可设置	WWDG_IWDG	窗口看门狗中断与连到 EXTI17 的独立看门狗中断	0x0000_0040
1	9	可设置	PVD_VDT	连到 EXTI16 的电源电压检测(PVD)中断	0x0000_0044
2	10			保留	0x0000_0048
3	11	可设置	Flash	闪存全局中断	0x0000_004C
4	12	可设置	RCC_CRS	RCC 和 CRS 全局中断	0x0000_0050
5	13	可设置	EXTI0_1	EXTI 线[1：0]中断	0x0000_0054
6	14	可设置	EXTI2_3	EXTI 线[3：2]中断	0x0000_0058
7	15	可设置	EXTI4_15	EXTI 线[15：4]中断	0x0000_005C
8	16	可设置	HWDIV	Hard_Divider	0x0000_0060
9	17	可设置	DMA 通道 1	DMA 通道 1 全局中断	0x0000_0064
10	18	可设置	DMA 通道 2、3	DMA 通道 2、3 全局中断	0x0000_0068
11	19	可设置	DMA 通道 4、5	DMA 通道 4、5 全局中断	0x0000_006C
12	20	可设置	ADC _COMP	ADC 全局中断与连接到 EXTI19 的比较器 1 输出	0x0000_0070
13	21	可设置	TIM1_BRK_UP_TRG_COM	TIM1 刹车、更新、触发、COM 中断	0x0000_0074
14	22	可设置	TIM1_CC	TIM1 捕捉比较中断	0x0000_0078
15	23	可设置	TIM2	TIM2 全局中断	0x0000_007C
16	24	可设置	TIM3	TIM3 全局中断	0x0000_0080
17	25			保留	0x0000_0084
18	26			保留	0x0000_0088
19	27	可设置	TIM14	TIM14 全局中断	0x0000_008C
20	28			保留	0x0000_0090
21	29	可设置	TIM16	TIM16 全局中断	0x0000_0094
22	30	可设置	TIM17	TIM17 全局中断	0x0000_0098
23	31	可设置	I2C1	I2C1 全局中断	0x0000_009C
24	32			保留	0x0000_00A0
25	33	可设置	SPI1	SPI1 全局中断	0x0000_00A4
26	34	可设置	SPI2	SPI2 全局中断	0x0000_00A8
27	35	可设置	UART1	UART1 全局中断	0x0000_00AC
28	36	可设置	UART2	UART2 全局中断	0x0000_00B0
29	37	可设置	UART3	UART3 全局中断	0x0000_00B4
30	38	可设置	FLEX_CAN	FLEX_CAN 全局中断	0x0000_00B8

9.3.3 唤醒事件管理

EXTI 模块支持产生中断或者事件用于将系统从低功耗模式下唤醒，用户执行 WFE 指令进入相应的低

功耗模式后，可以通过配置 EXTI 线产生事件输出唤醒系统，用户执行 WFI 进入低功耗模式后，可以通过配置 EXTI 线产生中断输出唤醒系统，具体详细配置参考电源控制章节。

9.3.4 中断功能描述

要使能中断功能，产生中断，首先配置边沿检测触发寄存器为需要的触发类型，打开相应的中断屏蔽寄存器的对应位允许中断请求。在对应的外部中断线检测到配置的触发条件时，产生一个中断请求，挂起寄存器对应位置 1，通过对挂起寄存器对应位写 1，将清除中断。

配置产生事件，首先配置边沿检测触发寄存器为需要的触发类型，打开相应的事件屏蔽寄存器的对应位允许事件请求。在对应的外部中断线检测到配置的触发条件时，产生一个事件请求。

使能软件中断/事件寄存器的对应位，也能够产生中断/事件请求。

9.3.5 硬件中断输出

配置硬件中断源的具体步骤如下：

- 打开对应中断线的屏蔽位（EXTI_IMR），使能中断。
- 配置对应中断线的触发寄存器位（EXTI_RTSR/EXTI_FTSR）。
- 打开对应连接到 NVIC 的中断通道，使得中断请求能够传递到 CPU，被正确的响应。

当配置 EXTIx（x=31~0）线产生中断输出后，EXTI_PR 寄存器的对应位会置 1，需要清除 EXTI_PR 寄存器的对应挂起位才能再次检测 EXTIx（x=31~0）线的翻转并产生中断。

清除 EXTI_PR 寄存器挂起位有以下三种方式：

- EXTI_PR 寄存器的挂起位写 1。
- 如果配置了上升沿触发选择寄存器（EXTI_RTSR），对应位写 0 会清除挂起位。如果配置了下降沿触发选择寄存器（EXTI_FTSR），对应位写 0 会清除挂起位。
- 通过改变 EXTI 线的边沿检测极性清除。

9.3.6 硬件事件输出

配置硬件事件源的具体步骤如下：

- 打开对应事件线的屏蔽位（EXTI_EMR）。
- 配置对应事件线的触发寄存器位（EXTI_RTSR/EXTI_FTSR）。

9.3.7 软件中断与事件输出

支持通过软件的方式配置产生中断与事件，具体步骤如下：

- 使能事件或中断使能位（EXTI_IMR，EXTI_EMR）。

- 配置软件中断事件寄存器对应位为 1（EXTI_SWIER）。

9.3.8 外部中断映射

所有的 GPIO 均可用做 EXTI 的触发源用于产生中断或事件请求，通过配置 SYSCFG 章节的 SYSCFG_EXTICRx 寄存器，同时支持内部模块（包括 PVD、RTC、USB、比较器、IWDG）触发。具体存在的连接关系如下表所示。

表 9-3 EXTI 触发源

外部中断线	IO 映射	控制位
EXTI0	PA0;PB0;PD0	SYSCFG_EXTICR1 寄存器中的 EXTI0
EXTI1	PA1;PB1; PD1	SYSCFG_EXTICR1 寄存器中的 EXTI1
EXTI2	PA2;PB2; PD2	SYSCFG_EXTICR1 寄存器中的 EXTI2
EXTI3	PA3;PB3; PD3	SYSCFG_EXTICR1 寄存器中的 EXTI3
EXTI4	PA4;PB4; PD4	SYSCFG_EXTICR2 寄存器中的 EXTI4
EXTI5	PA5;PB5; PD5	SYSCFG_EXTICR2 寄存器中的 EXTI5
EXTI6	PA6;PB6; PD6	SYSCFG_EXTICR2 寄存器中的 EXTI6
EXTI7	PA7;PB7	SYSCFG_EXTICR2 寄存器中的 EXTI7
EXTI8	PA8;PB8	SYSCFG_EXTICR3 寄存器中的 EXTI8
EXTI9	PA9;PB9	SYSCFG_EXTICR3 寄存器中的 EXTI9
EXTI10	PA10;PB10	SYSCFG_EXTICR3 寄存器中的 EXTI10
EXTI11	PA11;PB11	SYSCFG_EXTICR3 寄存器中的 EXTI11
EXTI12	PA12;PB12	SYSCFG_EXTICR4 寄存器中的 EXTI12
EXTI13	PA13;PB13;PC13	SYSCFG_EXTICR4 寄存器中的 EXTI13
EXTI14	PA14;PB14;PC14	SYSCFG_EXTICR4 寄存器中的 EXTI14
EXTI15	PA15;PB15;PC15	SYSCFG_EXTICR4 寄存器中的 EXTI15

其他的外部中断/事件控制器的连接如下：

- EXTI 线 16 连接到 PVD 输出
- EXTI 线 19 连接到比较器 1 输出
- EXTI 线 24 连接到 IWDG 输出

9.4 寄存器

9.4.1 寄存器总览

表 9-4 EXTI 寄存器总览

Offset	Acronym	Register Name	Reset
0x00	EXTI_IMR	中断屏蔽寄存器	0x00000000
0x04	EXTI_EMR	事件屏蔽寄存器	0x00000000
0x08	EXTI_RTSR	上升沿触发选择寄存器	0x00000000

Offset	Acronym	Register Name	Reset
0x0C	EXTI_FTSR	下降沿触发选择寄存器	0x00000000
0x10	EXTI_SWIER	软件中断事件寄存器	0x00000000
0x14	EXTI_PR	挂起寄存器	0x00000000

9.4.2 EXTI_IMR 中断屏蔽寄存器

偏移地址：0x0

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.							IMR24	IMR23	IMR22	IMR21	IMR20	IMR19	IMR18	IMR17	IMR16
							rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IMR15	IMR14	IMR13	IMR12	IMR11	IMR10	IMR9	IMR8	IMR7	IMR6	IMR5	IMR4	IMR3	IMR2	IMR1	IMR0
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Description
31:25	Reserved	保留，始终读为 0
24:0	IMRx	线 x 中断使能位 1：配置该位为 1，使能线 x 对应的中断 0：配置该位为 0，禁止线 x 对应的中断

9.4.3 EXTI_EMR 事件屏蔽寄存器

偏移地址：0x04

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.							EMR24	EMR23	EMR22	EMR21	EMR20	EMR19	EMR18	EMR17	EMR16
							rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EMR15	EMR14	EMR13	EMR12	EMR11	EMR10	EMR9	EMR8	EMR7	EMR6	EMR5	EMR4	EMR3	EMR2	EMR1	EMR0
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Description
31:25	Reserved	保留，始终读为 0
24:0	EMRx	线 x 事件使能位 1：配置该位为 1，使能线 x 对应的事件 0：配置该位为 0，禁止线 x 对应的事件

9.4.4 EXTI_RTSR 上升沿触发选择寄存器

偏移地址：0x08

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.							TR24	TR23	TR22	TR21	TR20	TR19	TR18	TR17	TR16
							rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TR15	TR14	TR13	TR12	TR11	TR10	TR9	TR8	TR7	TR6	TR5	TR4	TR3	TR2	TR1	TR0
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Description
31:25	Reserved	保留，始终读为 0
24:0	TRx	线 x 对应中断或事件的触发极性 1：配置该位为 1，使能线 x 对应的上升沿触发中断或事件 0：配置该位为 0，禁止线 x 对应的上升沿触发中断或事件

9.4.5 EXTI_FTSR 下降沿触发选择寄存器

偏移地址：0x0C

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.							TR24	TR23	TR22	TR21	TR20	TR19	TR18	TR17	TR16
							rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TR15	TR14	TR13	TR12	TR11	TR10	TR9	TR8	TR7	TR6	TR5	TR4	TR3	TR2	TR1	TR0
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Description
31:25	Reserved	保留，始终读为 0
24:0	TRx	线 x 对应中断或事件的触发极性 1：配置该位为 1，使能线 x 对应的下降沿触发中断或事件 0：配置该位为 0，禁止线 x 对应的下降沿触发中断或事件

9.4.6 EXTI_SWIER 软件中断事件寄存器

偏移地址：0x10

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16

Res.							SWIER24	SWIER23	SWIER22	SWIER21	SWIER20	SWIER19	SWIER18	SWIER17	SWIER16
							rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SWIER15	SWIER14	SWIER13	SWIER12	SWIER11	SWIER10	SWIER9	SWIER8	SWIER7	SWIER6	SWIER5	SWIER4	SWIER3	SWIER2	SWIER1	SWIER0
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Description
31:25	Reserved	保留，始终读为 0
24:0	SWIERx	线 x 上的软件配置中断或事件使能 写 1 将设置 EXTI_PR 寄存器中相应的挂起位，同时配置 EXTI_IMR 或 EXTI_EMR 中对应位为 1，能够产生中断或事件。
		注：向 EXTI PR 寄存器的对应位写 1，可以清除该位

9.4.7 EXTI_PR 软件中断事件挂起寄存器

偏移地址：0x14

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.							PR24	PR23	PR22	PR21	PR20	PR19	PR18	PR17	PR16
							rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PR15	PR14	PR13	PR12	PR11	PR10	PR9	PR8	PR7	PR6	PR5	PR4	PR3	PR2	PR1	PR0
rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1

Bit	Field	Description
31:25	Reserved	保留，始终读为 0
24:0	PRx	线 x 触发挂起位 1：发生了选择的触发请求 0：没有发生触发请求 外部中断线上出现选择的边沿事件时，该位被置 1，写 1 清除该位，也可以通过改变边沿检测的极性清除。

10 DMA 直接存储器访问控制器

10.1 简介

DMA 控制器通过共享系统总线，实现无需 CPU 参与的快速自动数据传输。

DMA 控制器有 5 个通道，多个外设 DMA 请求发送到对应通道上处理。

10.2 功能框图




图 10-1 DMA 功能框图

10.3 主要特征

- 5 个独立的通道，可通过寄存器配置相关功能。
- 硬件发出的 DMA 请求与对应专用 DMA 通道直连。通过软件配置寄存器的方式也可以触发 DMA 通道请求。
- 可以通过软件的方式配置寄存器决定 5 个通道请求之间的处理优先级（共有四级：很高、高、中等和低），若优先级相同，则由硬件自动决定，处理顺序（低编号通道请求优先处理）。
- 数据源头与目的地的传输宽度可独立配置为字节、半字、全字。
- 按照数据源的宽度配置进行打包，并在目的地按照目的地的宽度配置进行拆包。要求源和目标地址必须根据各自配置的数据传输宽度对齐。
- 支持循环缓冲器控制。

- 每个通道支持 DMA 半传输， DMA 传输完成和 DMA 传输出错 3 种事件标志。各通道单独的中断请求由这 3 种事件标志逻辑或起来。
- 支持存储器对存储器传输。
- 支持数据传输方向为外设到存储器，存储器到外设。
- 数据访问的源和目标可以是：SRAM、APB1、APB2 和 AHB 总线上的外设。
- 数据的传输数量可以通过软件配置对应寄存器，最大值为 65535。

10.4 中断

DMA 半传输，DMA 传输完成和 DMA 传输出错为每个 DMA 通道都会产生的 3 种事件标志。各通道单独的中断请求由这 3 种事件标志逻辑或起来。

可以配置寄存器的对应位来使能这些中断，以满足程序的不同需求。

表 10-1 DMA 中断请求

中断事件	事件标志位	使能控制位
半传输	HTIF	HTIE
传输结束	TCIF	TCIE
传输出错	TEIF	TEIE

10.5 DMA

10.5.1 DMA 请求映像

从外设产生的多个传输请求，通过 DMAMUX 输入到 DMA 控制器，为了避免冲突，在一个通道中，同时只能有一个外设 DMA 请求有效。参见下图的 DMA 请求映像。

外设本身的控制寄存器应有对应的 DMA 使能位，来独立控制外设是否发送传输请求。

表 10-2 DMA 各个通道的 DMA 请求一览

外设	DMA 通道 1	DMA 通道 2	DMA 通道 3	DMA 通道 4	DMA 通道 5
ADC	ADC(1)	ADC(2)	-	-	-
SPI	-	SPI1_RX	SPI1_TX	SPI2_RX	SPI2_TX
UART	-	UART1_TX(1) UART3_TX	UART1_RX(1) UART3_RX	UART1_TX(2) UART2_TX	UART1_RX(2) UART2_RX
I2C	-	I2C1_TX	I2C1_RX	-	-
TIM1	-	TIM1_CH1	TIM1_CH2	TIM1_CH4 TIM1_TRIG TIM1_COM	TIM1_CH3 TIM1_UP TIM1_CH5
TIM2	TIM2_CH3	TIM2_UP	TIM2_CH2	TIM2_CH4	TIM2_CH1
TIM3	-	TIM3_CH3	TIM3_CH4 TIM3_UP	TIM3_CH1 TIM3_TRIG	-

外设	DMA 通道 1	DMA 通道 2	DMA 通道 3	DMA 通道 4	DMA 通道 5
TIM16	-	-	TIM16_CH1(1) TIM16_UP(1)	TIM16_CH1(2) TIM16_UP(2)	-
TIM17	TIM17_CH1(1) TIM17_UP(1)	TIM17_CH1(2) TIM17_UP(2)	-	-	-
FlexCAN	FlexCAN	-	-	-	-

- 1. 如果 SYSCFG_CFGR 寄存器的对应映射位被复位，DMA 请求被映射在这个 DMA 通道。
- 2. 如果 SYSCFG_CFGR 寄存器的对应映射位被置位，DMA 请求被映射在这个 DMA 通道。

10.6 功能描述

DMA 与 CPU 都是通过系统总线实现对存储器或外设数据的访问。当 CPU 和 DMA 访问冲突时，DMA 请求可能会占用系统总线，此时 CPU 只能等待 DMA 传输完成释放总线。为了防止总线一直被 DMA 占用导致 CPU 无法工作，总线仲裁器会执行相关的循环调度，以此保证 CPU 至少可以获得一半的系统总线控制权。

10.6.1 DMA 处理

外设产生一个相关事件后，会将 DMA 请求信号发送到 DMA 控制器对应通道。按照软件配置的 DMA 通道优先级，或者硬件默认规则，DMA 控制器依次处理这些请求。DMA 响应外设请求，通过总线访问外设的同时，DMA 控制器会发送给外设一个应答信号，告知外设本次请求已响应。外设得到 DMA 的应答信号后，会立即释放掉本次请求。DMA 侦测到外设请求消失后，对应的应答信号也会随之释放掉，本次 DMA 传输完成。

综上，每个 DMA 传送由 3 个操作组成：

- 加载源地址数据，地址由软件配置。
- 存储数据到目的地址，地址由软件配置。
- 执行一次 DMA 传输，计数器 DMA_CNDTRx 从配置的传输数量开始递减，表示剩余还有多少次 DMA 传输。

10.6.2 仲裁器

仲裁器决定 DMA 控制器优先解决哪个 DMA 请求。优先级分软硬件 2 种逻辑控制：

- 软件：4 个等级优先级，每个通道的优先级可在 DMA_CCRx 寄存器配置：
  - 最高优先级
  - 高优先级
  - 中等优先级
  - 低优先级

- 硬件：先处理软件优先级高的请求，软件优先级配置相同则默认更低编号的通道优先。

10.6.3 DMA 通道

外设寄存器与存储器的固定地址通过 DMA 通道进行 DMA 传输。数据的传输数量可以通过软件配置对应寄存器，最大值为 65535。从配置的传输数量开始，每次传输后 DMA_CNDTRx 都会递减，指示剩余还需多少次 DMA 传输。

10.6.3.1 可编程数据宽度

配置 DMA_CCRx 寄存器中的 PSIZE 和 MSIZE 位，可以控制外设和存储器对应的传输数据宽度。

10.6.3.2 指针增量

配置 DMA_CCRx 寄存器中 PINC 和 MINC 标志位，外设与存储器的访问地址可以按照步长累加，不需要每次都去设置访问地址。

清零增量模式寄存器则每次 DMA 传输固定访问同一个地址。

配置为增量模式时，下一个要传输的地址将是前一个地址加上步长，步长取决与所选的数据宽度 1（8 位）、2 （16 位）或 4（32 位）。首个传输的地址存放在 DMA_CPARx / DMA_CMARx 寄存器中。

通道配置为非循环模式，DMA_CNDTRx 递减为 0 后，不会继续进行 DMA 传输。

10.6.3.3 通道配置

以下为 DMA 通道 x 的配置流程 （x 表示通道编号）：

- 操作 DMA_CPARx 寄存器，配置外设寄存器的地址。DMA 传输时该外设地址为源或目标地址取决于 DMA 传输方向。
- 操作 DMA_CMARx 寄存器，配置数据存储器的地址。DMA 传输时需要从该存储器地址加载或者存储数据取决于 DMA 传输方向。
- 操作 DMA_CNDTRx，配置 DMA 传输数量。DMA 传输完成一次，该值减 1，且在 DMA 传输期间该寄存器不可被软件写操作。
- 操作 DMA_CCRx 寄存器的 PL[1:0] 位，配置通道的优先级。
- 操作 DMA_CCRx 寄存器，配置数据传输方向、循环模式、外设和存储器的增量模式、外设和存储器的数据宽度、中断产生种类。
- 操作 DMA_CCRx 寄存器的 ENABLE 位，使能这个通道。该通道使能后，就可以进行正常的 DMA 工作，响应外设请求，进行 DMA 传输。

半传输标志（HTIF）被硬件置‘1’，表示当前 DMA 传输数量为配置传输数量的一半。若想产生中断，则需使能半传输中断位（HTIE）。

传输完成标志（TCIF）被硬件置‘1’，表示当前 DMA 配置的传输数据已全部传输完毕。若想产生中断，则需使能传输完成中断位（TCIE）。

10.6.3.4 循环模式

如果需要循环读写缓冲区或者是进行连续的数据传输（如 ADC 的扫描模式），可以进入循环模式。置‘1’DMA_CCRx 寄存器中的 CIRC 位，使能循环模式。在循环模式下，DMA_CNDTRx 被递减为 0 时，会自动重新加载先前配置的数值，随后重新进行递减操作，DMA 会继续传输数据。

10.6.3.5 存储器到存储器模式

DMA 支持存储器到存储器的访问，不需要外设的参与。置‘1’DMA_CCRx 寄存器中的 MEM2MEM 位，同时置‘1’DMA_CCRx 寄存器中的通道使能位，即可开始 DMA 传输。若 DMA_CNDTRx 递减为 0，则 DMA 传输结束。

存储器到存储器的访问不支持循环模式。

10.6.4 可编程的数据传输宽度，对齐方式和数据大小端

当 PSIZE 和 MSIZE 不相同时，DMA 模块按照下表进行数据对齐。

源数据比特位对齐写入目标地址，

若目标数据传输宽度大于源数据传输宽度，则目标数据宽度多余位补 0 处理。

若目标数据传输宽度小于源数据传输宽度，则源数据宽度多余部分截断处理。

表 10-3 可配置的数据传输宽度和大小端操作（当 PINC = MINC = 1），传输数目为 4

组合类型	传输宽度		传输操作	
	源端	目标	源（地址 I 数据）	目标（地址 I 数据）
源端传输宽度 等于 目标传输宽度 地址步长、数据宽度一致	8	8	在 0x0 读 B0[7:0] 在 0x1 读 B1[7:0] 在 0x2 读 B2[7:0] 在 0x3 读 B3[7:0]	在 0x0 写 B0[7:0] 在 0x1 写 B1[7:0] 在 0x2 写 B2[7:0] 在 0x3 写 B3[7:0]
	16	16	在 0x0 读 B1B0[15:0] 在 0x2 读 B3B2[15:0] 在 0x4 读 B5B4[15:0] 在 0x6 读 B7B6[15:0]	在 0x0 写 B1B0[15:0] 在 0x2 写 B3B2[15:0] 在 0x4 写 B5B4[15:0] 在 0x6 写 B7B6[15:0]
	32	32	在 0x0 读 B3B2B1B0[31:0] 在 0x4 读 B7B6B5B4[31:0] 在 0x8 读 BBBAB9B8[31:0] 在 0xC 读 BFBEBDBC[31:0]	在 0x0 写 B3B2B1B0[31:0] 在 0x4 写 B7B6B5B4[31:0] 在 0x8 写 BBBAB9B8[31:0] 在 0xC 写 BFBEBDBC[31:0]
源端传输宽度 小于 目标传输宽度	8	16	在 0x0 读 B0[7:0] 在 0x1 读 B1[7:0] 在 0x2 读 B2[7:0]	在 0x0 写 00B0[15:0] 在 0x2 写 00B1[15:0] 在 0x4 写 00B2[15:0]

组合类型	传输宽度		传输操作	
	源端	目标	源（地址 I 数据）	目标（地址 I 数据）
地址步长为传输宽度 ÷8 目标数据多余 bit 位补 0			在 0x3 读 B3[7:0]	在 0x6 写 00B3[15:0]
	8	32	在 0x0 读 B0[7:0] 在 0x1 读 B1[7:0] 在 0x2 读 B2[7:0] 在 0x3 读 B3[7:0]	在 0x0 写 000000B0[31:0] 在 0x4 写 000000B1[31:0] 在 0x8 写 000000B2[31:0] 在 0xC 写 000000B3[31:0]
	16	32	在 0x0 读 B1B0[15:0] 在 0x2 读 B3B2[15:0] 在 0x4 读 B5B4[15:0] 在 0x6 读 B7B6[15:0]	在 0x0 写 0000B1B0[31:0] 在 0x4 写 0000B3B2[31:0] 在 0x8 写 0000B5B4[31:0] 在 0xC 写 0000B7B6[31:0]
源端传输宽度大于目标传输宽度 地址步长为传输宽度 ÷8 目标数据不足 bit 位截断	16	8	在 0x0 读 B1B0[15:0] 在 0x2 读 B3B2[15:0] 在 0x4 读 B5B4[15:0] 在 0x6 读 B7B6[15:0]	在 0x0 写 B0[7:0] 在 0x1 写 B2[7:0] 在 0x2 写 B4[7:0] 在 0x3 写 B6[7:0]
	32	8	在 0x0 读 B3B2B1B0[31:0] 在 0x4 读 B7B6B5B4[31:0] 在 0x8 读 BBBAB9B8[31:0] 在 0xC 读 BFBEBDBC[31:0]	在 0x0 写 B0[7:0] 在 0x1 写 B4[7:0] 在 0x2 写 B8[7:0] 在 0x3 写 BC[7:0]
	32	16	在 0x0 读 B3B2B1B0[31:0] 在 0x4 读 B7B6B5B4[31:0] 在 0x8 读 BBBAB9B8[31:0] 在 0xC 读 BFBEBDBC[31:0]	在 0x0 写 B1B0[15:0] 在 0x2 写 B5B4[15:0] 在 0x4 写 B9B8[15:0] 在 0x6 写 BDBC[15:0]

10.6.4.1 操作一个不支持字节或半字写的 AHB 设备

AHB 总线传输通过 HSIZE 表示传输数据的宽度，目标设备不支持字节/半字操作意味着对应从设置没有处理 HSIZE 的逻辑，目标设备统一认为传输数据为一个字 32bit。

AHB 设备通常都支持字（32bit）操作，而当有的 AHB 设备不支持字节（8bit）或者半字（16bit）写操作时，DMA 会将数据处理扩展为字（32bit）。同时对应目标地址步长应变改与 32bit 对应的 4，目标数据宽度应配置为 32bit。

举例说明，存储器配置为数据源，传输宽度为 8bit，待传输数据为 0xDA，我们希望能够传输到目标设备地址的 0x2 上面，由于对应从设备不支持 8bit/16bit 操作，意味着从设备会认为自己接收的是 32bit 的 0x0000_00DA,并且写 32bit 的 0x0000_00DA 到 0x0 地址上（因为是 32bit 操作，地址单位为 0x4），也就是说 0x2 的地址对应的数据为 0x00。

因此需要对数据进行复制扩展操作，0xDA 会被复制扩展为 4 个 8bit 组合为一个 32bit 数据 0xDADA_DADA，目标地址的 0x2，从设备接收到 32bit 的 0xDADA_DADA，会写 32bit 数据 0xDADA_DADA 到 0x0 地址上。这样目的地址 0x2 上的数据即为想要的 0xDA。

这种方法会写冗余的数据到目标寄存器上，但是可以保证写入目的地址上的数据是程序想要的，不会发生错误。

源数据宽度 8bit，会被复制扩充为 4 x 8bit = 32bit 数据，如 0x12 会被扩充为 0x1212_1212。

源数据宽度 16bit，会被复制扩充为 2 x 16bit = 32bit 数据，如 0x1234 会被扩充为 0x1234_1234。

只支持 32bit 传输，不支持 8bit / 16bit 的从设备数据宽度应配为 32bit。

10.6.5 错误管理

地址空间会存在不允许被访问的保留区域，DMA 传输地址自动递增或者指定地址时有可能会访问到这些保留地址区域。DMA 传输错误标志（TEIF）会在 DMA 操作一个保留的地址空间时置‘1’，同时该 DMA 通道对应的使能位会被硬件清零，以停止该通道上的错误传输。此时，在 DMA_IFT 寄存器中对应该通道的传输错误中断标志位 （TEIF） 将被置位。若想产生中断，需配置 DMA_CCRx 寄存器中对应的传输错误中断使能位。

10.7 DMA 寄存器描述

表 10-4 DMA 寄存器概览

Offset	Acronym	Register Name	Reset
0x00	DMA_ISR	DMA 中断状态寄存器	0x00000000
0x04	DMA_IFCR	DMA 中断标志清除寄存器	0x00000000
0x08+20×（n-1）	DMA_CCRx	DMA 通道 x 配置寄存器	0x00000000
0x0C+20×（n-1）	DMA_CNDTRx	DMA 通道 x 传输数量寄存器	0x00000000
0x10+20×（n - 1）	DMA_CPARx	DMA 通道 x 外设地址寄存器	0x00000000
0x14+20×（n - 1）	DMA_CMARx	DMA 通道 x 存储器地址寄存器	0x00000000

10.7.1 DMA_ISR DMA 中断状态寄存器

偏移地址：0x00

复位值：0x0000 0000

注：该寄存器包含了所有 7 个 DMA 通道的寄存器配置，本产品 DMA 只有 5 个 DMA 通道，则通道 6，7 的寄存器为预留位，需保持复位值不变。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.				TEIF7	HTIF7	TCIF7	GIF7	TEIF6	HTIF6	TCIF16	GIF6	TEIF5	HTIF5	TCIF5	GIF5
				r	r	r	r	r	r	r	r	r	r	r	r
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TEIF4	HTIF4	TCIF4	GIF4	TEIF3	HTIF3	TCIF3	GIF3	TEIF2	HTIF2	TCIF2	GIF2	TEIF1	HTIF1	TCIF1	GIF1
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

Bit	Field	Description
31:28	Reserved	保留，始终读为 0

Bit	Field	Description
27,23,19,15,11,7,3	TEIFx	通道 x 的传输错误标志 （x=1~7）（Channel x transfer error flag） 该位软件只读，由硬件写 1 或清 0。置‘1’DMA_IFCR 寄存器对应位，可以清 0 此标志位。 0:对应通道 x 的 DMA 传输正常（TE） 1:对应通道 x 的 DMA 访问保留地址，传输错误（TE）
26,22,18,14,10,6,2	HTIFx	通道 x 的半传输标志（x=1~7）（Channel x half transfer flag） 该位软件只读，由硬件写 1 或清 0。置‘1’DMA_IFCR 寄存器对应位，可以清 0 此标志位。 0:对应通道 x 的 DMA 传输未到一半（HT） 1:对应通道 x 的 DMA 传输已到一半（HT）
25,21,17,13,9,5,1	TCIFx	通道 x 的传输完成标志（x=1~7）（Channel x transfer complete flag） 该位软件只读，由硬件写 1 或清 0。置‘1’DMA_IFCR 寄存器对应位，可以清 0 此标志位。 0:对应通道 x 的 DMA 传输未完成（TC） 1:对应通道 x 的 DMA 传输完毕（TC）
24,20,16,12,8,4,0	GIFx	通道 x 的全局中断标志（x=1~7）（Channel x global interrupt flag） 该位软件只读，由硬件写 1 或清 0。置‘1’DMA_IFCR 寄存器对应位，可以清 0 此标志位。 0:对应通道 x 上 TE、HT、TC 事件都没有产生 1:对应通道 x 有 TE、HT、TC 事件中的任一事件产生

10.7.2 DMA_IFCR DMA 中断标志清除寄存器

偏移地址：0x04

复位值：0x0000 0000

注：该寄存器包含了所有 7 个 DMA 通道的寄存器配置，本产品 DMA 只有 5 个 DMA 通道，则通道 6，7 的寄存器为预留位，需保持复位值不变。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.				CTEIF7	CHTIF7	CTCIF7	CGIF7	CTEIF6	CHTIF6	CTCIF6	CGIF6	CTEIF5	CHTIF5	CTCIF5	CGIF5
				w1c	w1c	w1c	w1c	w1c	w1c	w1c	w1c	w1c	w1c	w1c	w1c
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CTEIF4	CHTIF4	CTCIF4	CGIF4	CTEIF3	CHTIF3	CTCIF3	CGIF3	CTEIF2	CHTIF2	CTCIF2	CGIF2	CTEIF1	CHTIF1	CTCIF1	CGIF1
w1c	w1c	w1c	w1c	w1c	w1c	w1c	w1c	w1c	w1c	w1c	w1c	w1c	w1c	w1c	w1c

Bit	Field	Description
31:28	Reserved	保留，始终读为 0
27,23,19,15,11,7,3	CTEIFx	清除通道 x 的传输错误标志（x=1~7）（Channel x transfer error clear） 该位由软件置‘1’或清零。 0:无效 1:清’0’DMA_ISR 寄存器中的对应 TEIF 标志

Bit	Field	Description
26,22,18,14,10,6,2	CHTIFx	清除通道 x 的半传输标志（x=1~7）（Channel x half transfer clear） 该位由软件置‘1’或清零。 0:无效 1:清’0’DMA_ISR 寄存器中的对应 HTIF 标志
25,21,17,13,9,5,1	CTCIFx	清除通道 x 的传输完成标志（x=1~7）（Channel x transfer complete clear） 该位由软件置‘1’或清零。 0:无效 1:清’0’DMA_ISR 寄存器中的对应 TCIF 标志
24,20,16,12,8,4,0	CGIFx	清除通道 x 的全局中断标志（x=1~7）（Channel x global interrupt clear） 该位由软件置‘1’或清零。 0:无效 1:清’0’DMA_ISR 寄存器中的对应的 GIF、TEIF、HTIF 和 TCIF 标志

10.7.3 DMA_CCRx DMA 通道 x 配置寄存器（x=1~7）

偏移地址：0x08+20x（通道编号-1）

复位值：0x0000 0000

注：该寄存器包含了所有 7 个 DMA 通道的寄存器配置，本产品 DMA 只有 5 个 DMA 通道，则通道 6，7 的寄存器为预留位，需保持复位值不变。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															BURSTEN
															rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ARE	MEM2MEM	PL		MSIZE		PSIZE		MINC	PINC	CIRC	DIR	TEIE	HTIE	TCIE	EN
rw	rw	rw		rw		rw		rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Description
31:17	Reserved	保留，始终读为 0
16	BURSTEN	突发传输使能（Burst transfer enable） 该位由软件置‘1’或清零。 0:关闭突发传输 1:使能突发传输 Flexcan dma 传输一定要使能突发传输，其他模块 dma 传输一定要关闭突发传输
15	ARE	自动重装载（Auto reload） 该位由软件置‘1’或清零。 1:使能自动重装载传输数量 0:禁止自动重装载传输数量

Bit	Field	Description
14	MEM2MEM	存储器到存储器模式（Memory to memory mode） 该位由软件置‘1’或清零。 0:关闭存储器到存储器模式 1:使能存储器到存储器模式
13:12	PL	通道优先级（Channel priority level） 该位由软件置‘1’或清零。 00:低 01:中 10:高 11:最高
11:10	MSIZE	存储器数据宽度（Memory size） 该位由软件置‘1’或清零。 00:8 bit 01:16 bit 10:32 bit 11:保留，未定义
9:8	PSIZE	外设数据宽度（Peripheral size） 该位由软件置‘1’或清零。 00:8 bit 01:16 bit 10:32 bit 11:保留，未定义
7	MINC	存储器地址递增模式（Memory increment mode） 该位由软件置‘1’或清零。 0:关闭存储器地址递增操作 1:使能存储器地址递增操作
6	PINC	外设地址递增模式（Peripheral increment mode） 该位由软件置‘1’或清零。 0:关闭外设地址递增操作 1:使能外设地址递增操作
5	CIRC	循环模式（Circular mode） 该位由软件置‘1’或清零。 0:关闭循环操作 1:使能循环操作
4	DIR	数据传输方向（Date transfer direction） 该位由软件置‘1’或清零。 0:从外设读 1:从存储器读
3	TEIE	传输错误中断使能（Transfer error interrupt enable） 该位由软件置‘1’或清零。 0:关闭 TE 中断 1:使能 TE 中断

Bit	Field	Description
2	HTIE	半传输中断使能（Half transfer interrupt enable） 该位由软件置‘1’或清零。 0:关闭 HT 中断 1:使能 HT 中断
1	TCIE	传输完成中断使能（Transfer complete interrupt enable） 该位由软件置‘1’或清零。 0:关闭 TC 中断 1:使能 TC 中断
0	EN	通道使能（Channel enable） 该位由软件置‘1’或清零。 0:通道关闭 1:通道使能

10.7.4 DMA_CNDTRx DMA 通道 x 传输数量寄存器（x=1~7）

偏移地址：0x0C+20x（通道编号-1）

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
NDT															
rw															

Bit	Field	Description
31:16	Reserved	保留，始终读为 0
15:0	NDT	数据传输数量（Number of data to transfer） 数据传输数量为 0~65535。这个寄存器只能在通道关闭 （DMA_CCRx 的 EN=0）时写入。通道使能后该寄存器软件变为不可写只读，表示剩余多少次 DMA 传输。每次 DMA 传输后，该寄存器数值递减。寄存器数值递减为 0，表示数据全部传输完毕。此时若通道配置为自动重加载模式时，寄存器的内容将被自动重新加载为之前配置时的数值。 与通道是否使能无关，只要该寄存器为 0，DMA 就不会传输数据。

10.7.5 DMA_CPARx DMA 通道 x 外设地址寄存器（x=1~7）

偏移地址：0x10+20x（通道编号-1）

复位值：0x0000 0000

当使能通道（DMA_CCRx 的 EN=1）时不能写该寄存器。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PA															
rw															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PA															
rw															

Bit	Field	Description
31:0	PA	外设地址（Peripheral address） 外设数据寄存器的基地址，作为数据传输的源或目标。 当 PSIZE='01'（16 位），地址基本单位为 0x2，最低位 PA[0]不必使用。操作自动地与半字地址对齐。 当 PSIZE='10'（32 位），地址基本单位为 0x4，倒数 2 位 PA[1:0]不必使用。操作自动地与字地址对齐。

10.7.6 DMA_CMARx DMA 通道 x 存储器地址寄存器（x = 1~7）

偏移地址：0x14+20x（通道编号-1）

复位值：0x0000 0000

当开启通道（DMA_CCRx 的 EN=1）时不能写该寄存器。

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
MA															
rw															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MA															
rw															

Bit	Field	Description
31:0	MA	存储器地址（Memory address） 存储器地址作为数据传输的源或目标。 当 MSIZE='01'（16 位），地址基本单位为 0x2，最低位 MA[0] 不必使用。操作自动地与半字地址对齐。 当 MSIZE='10'（32 位），地址基本单位为 0x4，倒数 2 位 MA[1:0]不必使用。操作自动地与字地址对齐。

11 COMP 比较器

11.1 简介

芯片内嵌 1 个通用比较器（COMPx，x=1），比较器集成数字滤波器，其比较结果可输出至定时器或产生中断，或产生触发低功耗模式唤醒事件。也可与定时器结合使用，与定时器输出的 PWM 相结合，组成周期性的电流控制回路。

11.2 功能框图




图 11-1 比较器框图

11.3 主要特征

- 模拟输入为可复用的 I/O 引脚；
- 可编程迟滞电压；
- 支持多种速率和功耗；
- 支持比较结果的滤波功能，滤波周期可配置；
- 输出送至 I/O 引脚或定时器；
- 支持通过外部事件 EXTI 把 CPU 从睡眠和停机模式唤醒 ；
- 每个比较器支持 4 个正相输入和 5 个反相输入，带有轮询功能：

- 可以实现定周期切换的轮询功能；
- 可控制轮询通道 1/2/3 或 1/2；
- 正向输入和反向输入可同步轮询，或可选固定反向输入端。

11.4 功能描述

11.4.1 比较器时钟和复位

COMP 的输入时钟与 APB2 CLK 同步。在使用比较器之前，要先通过设置 RCC 控制器中的对应比较器时钟使能位来使能比较器时钟。配置 RCC 控制器中对应的比较器复位控制位可进行比较器的软件复位操作。

11.4.2 比较器开关控制

在使用比较器之前，需要置位 COMPx_CSR 寄存器的 EN 位给 COMP 上电。设置 EN 位为 1 时，它将 COMP 从断电状态唤醒，清除 EN 位（EN 位置 0）可停止比较器工作。

11.4.3 比较器输入和输出

当 I/O 用作比较器输入时，必须在 GPIO 寄存器中将其设置为模拟输入模式。模拟比较器比较的结果经过 Filter 滤波模块，再经过极性配置后输出，送入其他模块使用；当 OUT_ANA_SEL=1 时，模拟比较器的比较结果不经过任何模块，直接输出。比较器的输出可选择滤波功能（参考 COMPx_CSR 寄存器的 OFLT 的配置），可以作为内部各种定时器的输入（参考 COMPx_CSR 寄存器的 OUT_SEL 的配置），也可以输出到 I/O。

11.4.4 比较器通道选择

每个 COMP 有 4 个正相输入和 5 个反相输入通道，正相输入可从四个外部引脚之间选取，反相输入可从 4 个外部引脚和 CRV 电压分压值选取。CRV 的电压可选择 VDDA 或者内部 1.2V 基准电压（V_{REFINT}）的分压。

COMP 可以在普通工作模式下通过软件选择输入通道，也可以在轮询工作模式下通过硬件轮询的方式分时监测多个通道的比较结果，从逻辑上类似于多个比较器同时工作。

在普通工作模式下，比较器比较所选择的 INP 和 INM 端口上的信号，具体流程如下：

配置 COMPx_CSR 寄存器的 INP_SEL 位和 INM_SEL 位，选择所要比较的信号；

配置 COMPx_CSR 寄存器的 EN 位，比较器开始上电工作；

比较的结果存放于 COMPx_CSR 寄存器的 OUT 位。

另外，当 COMP 的 INM_SEL 选择 CRV 时，需要配置 COMP_CRV 寄存器的 CRV_SEL 位，然后将

CRV_EN 置位（在上面步骤 2 之前）。

在轮询工作模式下，COMP 的 INP 端口上的信号将会周期性的轮询变化，而 INM 端口的信号可以配置 COMPx_POLL 寄存器的 FIXN 位选择跟随 INP 端口变化或者由 COMPx_CSR 的 INM_SEL 位来配置。需要注意的是，当启动轮询功能以后，COMPx_CSR 的 INP_SEL 位将失去作用，同样的，如果 COMPx_POLL 寄存器的 FIXN 位选择 INM 端口跟随 INP 轮询变化，COMPx_CSR 的 INM_SEL 位也将失去作用。具体流程如下：

配置 COMPx_POLL 寄存器的 PERIOD 位来选择所需要的轮询等待周期；

配置 COMPx_POLL 寄存器的 FIXN 位来决定 INM 端口的信号是否跟随 INP 端口轮询变化；

配置 COMPx_POLL 寄存器的 POLL_CH 位决定所需要轮询的通道是 1/2/3 或者 1/2；

配置 COMPx_POLL 寄存器的 POLL_EN 位，启动轮询功能；

配置 COMPx_CSR 寄存器的 EN 位，比较器开始上电工作；

轮询比较的结果存放于 COMPx_POLL 寄存器的 POUT 位，其中 POUT[2]、POUT[1]、POUT[0] 位分别存放轮询通道 3/2/1 的比较结果。

11.4.5 中断和唤醒

比较器的输出可以芯片内部硬件连接到事件控制器。每个比较器有自己的 EXTI 信号，能产生事件来退出低功耗模式。详细内容可以参考手册的中断和事件部分。

11.4.6 功耗模式

在具体应用中可以通过调整比较器功耗和响应时间得到最优的结果。

COMPx_CSR 寄存器的 MODE 位有下面 4 种设置：

- 00：高速/高功耗；
- 01：中速/中等功耗；
- 10：低速/低功耗；
- 11：极低速/极低功耗。

11.4.7 比较器锁定机制

比较器能用于安全的用途，比如过流或者过热保护。在某些特定的应用中，有必要保证比较器设置不能被随意改写或者程序计数器破坏所改变。

为了这个目的，比较器控制和状态寄存器可以设为只读。

一旦设置完成，LOCK 位被设置为 1，这导致整个 COMPx_CSR 寄存器变成只读，包括 LOCK 位在内，只能通过 MCU 复位所清除。（详细参考 COMPx_CSR 关于 LOCK 位的配置）

11.4.8 迟滞电压

为了避免噪声信号导致的无效输入，比较器支持可配置的迟滞电压，（详细参考 COMPx_CSR 的 HYST 位的配置）。




图 11-2 比较器的迟滞

11.5 寄存器

表 11-1 COMP 寄存器概览

Offset	Acronym	Register Name	Reset
0x0	COMPx_CSR（x=1）	比较器 x（x=1）控制和状态寄存器	0x0000000
0x18	COMP_CRV	比较器外部参考电压寄存器	0x0000000
0x1C	COMPx_POLL（x=1）	比较器 x（x=1）轮询寄存器	0x0000000

11.5.1 比较器控制状态寄存器（COMPx_CSR）（x=1）

偏移地址：0x0

复位值：0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
LOCK	OUT	OUT_ANA_SEL	Res.								OFLT			HYST	
rw	r	rw									rw			rw	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
POL	Res.	OUT_SEL				Res.	INP_SEL		INM_SEL			MODE		Res.	EN

rw		rw		rw	rw	rw		rw

Bit	Field	Description
31	LOCK	比较器寄存器锁（Comparator Register Lock） 该位只能写一次，由软件置'1'，由系统复位清零。一旦设置，比较器 x 的所有控制位为只读。 1：COMPx_CSR 只读 0：COMPx_CSR 可读可写
30	OUT	比较器 x 输出（Comparator x Output） 反映比较器 x 输出状态。 1：高输出（正相输入高于反相输入） 0：低输出（正相输入低于反相输入）
29	OUT_ANA_SEL	比较器 x 输出来源选择（Comparator x output source selection） 1：选择模拟输出信号 0：选择经过同步的模拟输出信号
28 : 21	Reserved	始终读为 0。
20 : 18	OFLT	比较器 x 输出滤波周期（Comparator Output Filter Period） 这些位控制比较器 x 的输出滤波周期，当比较器输出信号小于滤波周期宽度时，被认为是无效信号而被过滤掉，否则认为是有效信号,其中 n 代表 COMPx_POLL - >PERIOD 配置的轮询等待周期。 111：128 * n 个时钟周期 110：64 * n 个时钟周期 101：32 * n 个时钟周期 100：16 * n 个时钟周期 011：8 * n 个时钟周期 010：4 * n 个时钟周期 001：2 * n 个时钟周期 000：无滤波
17 : 16	HYST	比较器 x 迟滞电压（Comparator x Hysteresis） 这些位控制比较器 x 的迟滞电压。 当 MODE = 00， 11：85mV, 10：45mV 01：22mV 00：0mV 当 MODE = 01、10 或 11 时 11：60mV, 10：32mV 01：15mV 00：0mV
15	POL	比较器 x 输出极性控制（Comparator x Output Polarity） 该位用于选择比较器 x 输出极性。 1：输出端反相输出 0：输出端同相输出
14	Reserved	始终读为 0。

Bit	Field	Description
13 : 10	OUT_SEL	比较器 x 输出选择（Comparator x Output Selection） 这些位用来选择比较器 x 的输出目标。 0010：定时器 1 刹车输入 0110：定时器 1 Ocrefclear 输入 0111：定时器 1 输入捕捉 1 1000：定时器 2 输入捕捉 4 1001：定时器 2 OCrefclear 输入 1010：定时器 3 输入捕捉 1 1011：定时器 3 Ocrefclear 输入 其他：无选择
9	Reserved	始终读为 0。
8: 7	INP_SEL	比较器 x 正相输入选择（Comparator x Normal Phase Input Selection） 这些位用于选择连接到比较器 x 正相输入端的信号源。 00：COMP1_INP0（PA1），即正相输入端通道 0； 01：COMP1_INP1（PA2），即正相输入端通道 1； 10：COMP1_INP2（PA3），即正相输入端通道 2； 11：COMP1_INP3（PA4），即正相输入端通道 3；
6: 4	INM_SEL	比较器 x 反相输入选择（Comparator x Inverting Input Selection） 这些位用于选择连接到比较器 x 反相输入端的信号源。 000：COMP1_INM0（PA5），即反相输入端通道 0； 001：COMP1_INM1（PA6），即反相输入端通道 1； 010：COMP1_INM2（PA7），即反相输入端通道 2； 011：COMP1_INM3（PD6），即反相输入端通道 3； 100：COMP1_INM4（CRV），即反相输入端通道 4； 其他：无选择
3: 2	MODE	比较器 x 模式（Comparator x Mode） 比较器 x 的工作模式控制位，允许调整速率和功耗。 11：极低功率/极低速 10：低功率/低速 01：中等功率/中速 00：高功率/高速
1	Reserved	始终读为 0。
0	EN	比较器 x 使能（Comparator x Enable） 该位是比较器开关使能位。 1：比较器 x 使能 0：比较器 x 禁止

11.5.2 比较器外部参考电压寄存器（COMP_CRV）

偏移地址：0x18

复位值：0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16

Res.

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.										CRV_SRC	CRV_EN	CRV_SEL			
										rw	rw	rw			

Bit	Field	Description
31:6	Reserved	保留，始终读为 0
5	CRV_SRC	比较器参考电压源选择（Comparator Reference Voltage Source Select） 0：VREFINT（内部电压） 1：VDDA（外部电压） 备注：当选用内部电压作比较器的参考电压源时，需要提前配置 ADC_ADCFG 来打开内部电压传感器使能
4	CRV_EN	比较器参考电压使能（Comparator Reference Voltage Enable） 1：比较器参考电压（CRV）使能 0：比较器参考电压（CRV）禁止
3: 0	CRV_SEL	比较器参考电压选择（Comparator Reference Voltage Select） 0000：1/20 VDDA 或 1/20 V_{REFINT} 0001：2/20 VDDA 或 2/20 V_{REFINT} 0010：3/20 VDDA 或 3/20 V_{REFINT} 0011：4/20 VDDA 或 4/20 V_{REFINT} 0100：5/20 VDDA 或 5/20 V_{REFINT} 0101：6/20 VDDA 或 6/20 V_{REFINT} 0110：7/20 VDDA 或 7/20 V_{REFINT} 0111：8/20 VDDA 或 8/20 V_{REFINT} 1000：9/20 VDDA 或 9/20 V_{REFINT} 1001：10/20 VDDA 或 10/20 V_{REFINT} 1010：11/20 VDDA 或 11/20 V_{REFINT} 1011：12/20 VDDA 或 12/20 V_{REFINT} 1100：13/20 VDDA 或 13/20 V_{REFINT} 1101：14/20 VDDA 或 14/20 V_{REFINT} 1110：15/20 VDDA 或 15/20 V_{REFINT} 1111：16/20 VDDA 或 16/20 V_{REFINT}

11.5.3 比较器轮询寄存器（COMPx_POLL）（x=1）

偏移地址：0x1C

复位值：0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.					POUT			Res.	PERIOD			Res.	FIXN	POLL_CH	POLL_EN
					r			rw	rw			rw	rw	rw	rw

Bit	Field	Description
31:11	Reserved	保留，始终读为 0
10 : 8	POUT	轮询通道输出（Polling Output） 只读，反映轮询通道输出状态，POUT[0]对应通道 1，POUT[1]对应通道 2，POUT[2]对应通道 3。 1：高输出（正相输入高于反相输入） 0：低输出（正相输入低于反相输入）
7	Reserved	始终读为 0。
6: 4	PERIOD	轮询等待周期（Polling Wait Cycle） 每 n 个 PCLK2 周期切换到下一个轮询通道。 111：128 个时钟周期 110：64 个时钟周期 101：32 个时钟周期 100：16 个时钟周期 011：8 个时钟周期 010：4 个时钟周期 001：2 个时钟周期 000：1 个时钟周期
3	Reserved	始终读为 0。
2	FIXN	轮询通道反相输入端固定（Polling Inverting Input Fix） 1：轮询通道反相输入固定。由 CSR 寄存器 INM_SEL 决定，此时，INP_SEL 无效。 0：轮询通道反相输入不固定。与 INP 通道同时变化，此时 INM_SEL 和 INP_SEL 无效。
1	POLL_CH	比较器轮询通道（Comparator Polling Channel） 1：轮询通道 1/2/3 0：轮询通道 1/2
0	POLL_EN	比较器轮询模式使能（Comparator Polling Enable） 1：比较器轮询模式使能 0：比较器轮询模式禁止

12 ADC 模拟/数字转换

12.1 简介

ADC 是 12 位的逐次逼近型（SAR）模拟数字转换器，可以将模拟信号转换成数字信号。

ADC 有 16 个通道可测量内部或外部信号源，其中 ADC 有 14 路外部输入通道和 2 路内部通道。ADC 的通道可以单次、单周期和连续进行转换。根据不同的方式又可以选择普通通道转换、任意通道转换、注入通道转换。

ADC 的输入时钟不得超过 16M,他是由 APB2 时钟(PCLK2)分频产生。

12.2 功能框图




图 12-1 ADC 系统框图

注：T_SENSOR（温度传感器）通道在 ADC 的 AIN14 通道，V_SENSOR（内部参考电压）通道在

ADC 的 AIN15 通道。

12.3 主要特征

- 高达 1Msps 转换速率
- 支持普通通道转换
  - 单次转换模式：在指定通道完成一次转换
  - 单周期扫描模式：对所有指定通道（从低序号通道到高序号通道，或从高序号通道到低序号通道）完成一个周期转换
  - 连续扫描模式：连续执行单周期扫描模式直到软件停止 A/D 转换。若需要修改转换通道只能停止 A/D 转换，等待完成寄存器配置再重新开启转换
- 支持任意通道转换
  - 单次转换模式：在指定通道完成一次转换
  - 单周期扫描模式：在所有指定通道按照通道设置完成一个周期转换
  - 连续扫描模式：连续执行单周期扫描模式直到软件停止 A/D 转换。若需要转换期间修改通道，用户不必停止转换，可配置相应通道寄存器，配置的新通道将在下一个扫描周期进行转换
- 支持注入通道转换
  - 自动注入：在任意通道转换方式下，完成任意通道转换后自动开始进行注入通道工作
- 可编程通道采样时间
- 最高 12 位可编程分辨率 SAR
- 支持 DMA 传输
- A/D 转换开始条件
  - 软件启动
  - 触发启动，可配置触发延时
- 模拟看门狗功能。转换结果与指定的阈值区间进行比较，当转换值超出设定的阈值区间时，如果 ADC_ADCR.AWDIE 置位，则产生中断

12.4 中断

ADC 的中断及标志位如下表所示。当配置中断使能后，中断事件发生将产生相应的中断请求。

表 12-1 中断事件一览表

中断	标志位
模拟看门狗比较器中断	AWDIF

中断	标志位
通道序列转换结束中断	EOSIF
单通道转换结束中断	EOCIF
采样结束中断	EOSMPIF
注入通道序列转换结束中断	JEOSIF
注入通道转换结束中断	JEOCIF
注入通道采样结束中断	JEOSMPIF

12.5 DMA

A/D 转换结果存储在数据寄存器 ADC_ADDATA 中，当多个通道连续转换时可以使用 DMA 访问保存数据，避免转换数据丢失。

DMA 使能开启，当通道转换结束后将产生 DMA 请求，将转换数据从 ADC_ADDATA 寄存器传输到软件指定的目的地址。

每个通道有对应的数据寄存器 ADC_ADDRn，可以访问这些寄存器获取各通道的转换结果。

12.6 功能描述

12.6.1 时钟

ADC 的输入时钟与 PCLK2 同步。在使用 ADC 之前，要先使能 RCC 控制器中的 ADC 时钟控制位。

12.6.2 数据补偿

非注入通道数据没有数据补偿。

注入通道转换数据减去 ADC_JOFRn 寄存器定义的偏移量后保存到注入通道数据寄存器 ADC_JADDATA 和 ADC_JDRn。补偿后的结果可能为负值，因此注入通道转换的结果是有符号数据（数据对齐 SEXT 位是扩展的符号值）。

如果配置 ADC_JOFRn.JOFFSET 不为 0，则注入通道数据寄存器 ADC_JADDATA 和 ADC_JDRn 数据为有符号值，否则为无符号值。

下面表格描述了数据分辨率与数据补偿左对齐关系：

表 12-2 数据分辨率与数据补偿左对齐关系

分辨率选择	模拟转换数据 SAR_DATA，左移	补偿值	结果	说明
12bit	SAR_DATA[11:0]	ADC_JOFRn.JOFFESET	12 位有符号数据	-

分辨率选择	模拟转换数据 SAR_DATA，左移	补偿值	结果	说明
11bit	SAR_DATA[11:1],0	ADC_JOFRn.JOFFESET	11 位有符号数据	用户必须配置 ADC_JOFRn.JOFFSET[0]为“0”
10bit	SAR_DATA[11:2],00	ADC_JOFRn.JOFFESET	10 位有符号数据	用户必须配置 ADC_JOFRn.JOFFSET[1:0]为“00”
9bit	SAR_DATA[11:3],000	ADC_JOFRn.JOFFESET	9 位有符号数据	用户必须配置 ADC_JOFRn.JOFFSET[2:0]为“000”
8bit	SAR_DATA[11:4],0000	ADC_JOFRn.JOFFESET	8 位有符号数据	用户必须配置 ADC_JOFRn.JOFFSET[3:0]为“0000”

12.6.3 数据对齐

通过配置 ADC_ADCR.ALIGN 位，可以选择转换后数据储存格式为左对齐或右对齐。

如下图所示：




图 12-2 数据对齐方式

12.6.4 可编程分辨率

ADC 转换有效位可通过 ADC_ADCFG.RSLTCTL[2:0]位配置，有效数据位默认是 12 位数据右对齐，通过配置低分辨率可加快数据转换速率。

12.6.5 可编程采样时间

ADC 转换通道的采样时间可通过 ADC_SMPR1 和 ADC_SMPR2 寄存器中的 SAMPCTL0~SAMPCTL15 配置。

ADC 的转换时钟 ADC_CLK 由 PCLK2 分频得到，分频系数可通过设置 ADC_ADCFG. ADCPRE 位来确定，即 PCLK2/(ADCPRE+2)分频后作为 ADC 转换时钟。ADC 使用若干个 ADC_CLK 周期对输入电压采样，采样周期数目 m 可以通过配置 ADC_SMPR1 和 ADC_SMPR2 寄存器来更改。设置 ADC 分辨率为 n 位（n=8，9，10，11，12），每个通道采样周期为 m*T(T 为 ADC 模块的时钟周期)。

转换频率计算如下：

$F_{sample} = F_{ADC_CLK} /(m+n+0.5)$。

假设分辨率 n 配置为 12bit，每个通道采样周期 m 为 3.5T，则 $F_{sample}=F_{ADC_CLK}/16$。

总转换时间计算如下：

T_{CONV}=采样时间+12.5 个转换周期。

例如当 ADC_CLK=16MHz，采样时间为 3.5T，$T_{CONV}=(3.5+12.5)*T=16*T$，总转换时间为 1μs。

12.6.6 数据通道寄存器

ADC 的转换完成后，非注入通道转换结果存储在寄存器 ADC_ADDATA 中，ADC_ADDATA.CHANNELSEL 表示当前数据对应的通道号。

注入通道转换结果存储在寄存器 ADC_JADDATA 中，ADC_JADDATA.JCHANNELSEL 表示当前数据对应的注入通道号。

12.6.7 通道选择

ADC 有 14 路外部输入通道 0~13、内部温度传感器通道 14 和内部 1.2V 参考电压通道 15。

不同工作方式下可以通过不同寄存器来使能通道：普通通道转换可设置寄存器 ADC_ADCHS；任意通道转换可设置寄存器 ADC_ANY_CFG、ADC_CHANY0、ADC_CHANY1，任意通道转换顺序从寄存器位 CHANY_SEL0~15 优先级由高到低依次转换；注入通道转换可设置寄存器 JSQR，注入通道转换顺序从寄存器位 JSQ0~3 优先级由高到低依次转换。

12.7 ADC 开关

ADC_ADCFG.ADEN 位可控制 A/D 转换模块，ADEN 位为 0 时，模拟转换模块进入掉电模式。设置 ADEN 位为 1，A/D 转换模块从掉电模式唤醒，通过清除 ADC_ADCFG.ADEN 位可以停止转换且 ADC 进

入掉电模式，掉电后 ADC 几乎不耗电。

12.7.1 普通通道转换

12.7.1.1 单次采样

配置 ADC_ADCR.ADMODE 为单次转换，配置的通道执行一次转换操作后进入空闲状态，具体流程如下：

- 通过外部触发输入、定时器触发、软件三种方式可以置位 ADC_ADCR.ADST，开始 A/D 转换。
- 采样输出 SAMPL 默认被置位 2.5 个 ADC 时钟后清除。
- A/D 转换完成时，SAR 转换结果 SAR_DATA 将存储于数据寄存器 ADC_ADDATA 和 ADC_ADDRn 中。
- A/D 转换结束时，状态寄存器 ADC_ADSTA.EOSIF 位置 1，若此时控制寄存器 ADC_ADCR.EOSIE 位置 1，将产生 AD 转换结束中断请求。
- A/D 转换期间，ADC_ADCR.ADST 位保持为 1，A/D 通道转换结束以后，ADC_ADCR.ADST 位自动硬件清 0，A/D 转换器进入空闲状态。

注：在单次转换模式下，如果软件使能多于一个通道，序号最小的通道被转换，其它通道被忽略。




图 12-3 单次转换模式时序图

12.7.1.2 单周期扫描模式

配置 ADC_ADCR.ADMODE 为单周期转换，在单周期扫描模式下，通过配置 ADC_ADCR.SCANDIR 选择扫描通道方向，按 ADC_ADCHS.CHENy(y=0~15)使能的通道顺序进行 A/D 转换，操作步骤如下：

- 触发或软件置位 ADC_ADCR.ADST 可以开启 A/D 转换，触发事件可配置触发延时，方向设置默认从最小序号通道到最大序号通道的 A/D 转换。

- 通道输出按照转换通道配置有序输出。
- 各通道的 A/D 转换结束后，A/D 转换结果 SAR_DATA 将有序装载到相应通道的数据寄存器 ADC_ADDATA 和 ADC_ADDRn 中，当前通道转换结束后 ADC_ADSTA_EXT.EOCIF 标志被置位，如果设置转换结束中断，则产生通道转换结束中断请求。序列转换结束后 ADC_ADSTA.EOSIF 标志被置位，ADC_ADSTA.EOSIF 序列转换结束标志被置位，如果设置使能了序列转换结束中断，则产生序列转换结束中断请求。
- 所有 A/D 通道转换结束后，ADC_ADCR.ADST 位自动硬件清 0，A/D 转换器会进入空闲状态。




图 12-4 单周期扫描下使能通道转换时序图 （通道方向从高到低）




图 12-5 单周期扫描下使能通道转换时序图 （通道方向从低到高）

12.7.1.3 连续扫描模式

配置 ADC_ADCR.ADMODE 为连续转换，在连续扫描模式下，通过配置 ADC_ADCR.SCANDIR 选择扫描通道方向，按 ADC_ADCHS.CHENy(y=0~15)使能的通道顺序进行 A/D 转换，操作步骤如下：

- 触发或软件置位 ADC_ADCR.ADST 可以开启 A/D 转换，触发事件可配置触发延时，方向设置默认从最小序号通道到最大序号通道的 A/D 转换。
- 通道输出按照转换通道配置有序输出。
- 各通道的 A/D 转换结束后，A/D 转换结果 SAR_DATA 将有序装载到相应通道的数据寄存器 ADC_ADDATA 和 ADC_ADDRn 中，当前通道转换结束后 ADC_ADSTA_EXT.EOCIF 标志被置位，如果设置转换结束中断，则产生通道转换结束中断请求。序列转换结束后 ADC_ADSTA.EOSIF 标志被置位，ADC_ADSTA.EOSIF 序列转换结束标志被置位，如果设置使能了序列转换结束中断，则产生序列转换结束中断请求。
- 只要 ADC_ADCR.ADST 位保持为 1，就可以持续进行 A/D 转换。当 ADC_ADCR.ADST 位被清除，转换停止，进入空闲状态。当 ADC_ADCR.ADST 位被清除，A/D 转换将结束当前转换。




图 12-6 连续扫描模式使能通道转换时序图 （通道方向由低到高）




图 12-7 连续扫描模式使能通道转换时序图 （通道方向由高到低）

12.7.2 任意通道转换

12.7.2.1 单次转换模式

配置 ADC_ADCR.ADMODE 为单次转换，配置的通道执行一次转换操作后进入空闲状态。具体流程如下：

- 软件配置寄存器 ADC_ANY_CFG、ADC_CHANY0、ADC_CHANY1，将需要转换的通道配置结束后置位 ADC_ANY_CR.CHANY_MDEN。
- 通过触发或软件置位 ADC_ADCR.ADST，触发事件可配置触发延时，转换通道选择可通过寄存器 ADC_CHANY0 和 ADC_CHANY1 任意配置。
- 采样输出 SAMPL 默认被置位 2.5 个 ADC 时钟后清除。
- A/D 转换结束后，A/D 转换结果 SAR_DATA 将装载到 ADC_ADDATA 和 ADC_ADDR0，通道转换结束后 ADC_ADSTA.EOSIF 标志被置位，如果设置使能了转换结束中断，则产生转换结束中断请求。
- 所有 A/D 通道转换结束后，ADST 位将被硬件自动清除，A/D 转换器会进入空闲状态。




图 12-8 单次转换模式下通道转换时序图

12.7.2.2 单周期扫描模式

配置 ADC_ADCR.ADMODE 为单周期转换，在单周期扫描模式下，A/D 转换通道按照软件配置执行一遍，具体流程如下：

- 软件配置寄存器 ADC_ANY_CFG、ADC_CHANY0、ADC_CHANY1，将需要转换的通道和数量配置结束后置位 ADC_ANY_CR.CHANY_MDEN。

- 通过触发或软件置位 ADC_ADCR.ADST，触发事件可配置触发延时。A/D 转换通道数量由 ADC_ANY_CFG.CHANY_NUM 配置，每次转换的输入通道可以由寄存器位 CHANY_SEL0 到 CHANY_SEL15 任意配置，可以完全相同或不同。
- 通道输出按照转换通道配置有序输出。
- 各通道的 A/D 转换结束后，A/D 转换结果 SAR_DATA 将有序装载到相应通道的数据寄存器 ADC_ADDATA 和 ADC_ADDRn 中，当前通道转换结束后 ADC_ADSTA_EXT.EOCIF 标志被置位，如果设置转换结束中断，则产生通道转换结束中断请求。序列转换结束后 ADC_ADSTA.EOSIF 标志被置位，ADC_ADSTA.EOSIF 序列转换结束标志被置位，如果设置使能了序列转换结束中断，则产生序列转换结束中断请求。
- 所有 A/D 通道转换结束后，ADST 位硬件自动清 0，A/D 转换器进入空闲状态。
- 若在 A/D 转换过程中，软件更新 ADC_ANY_CFG、ADC_CHANY0、ADC_CHANY1 寄存器后，这些配置不会立即生效，等待所有通道转换结束后生效。软件置位 ADC_ADCR.ADST 开启下一次转换。




图 12-9 单周期扫描下通道转换时序图

12.7.2.3 连续扫描模式

配置 ADC_ADCR.ADMODE 为连续转换，在连续扫描模式下，A/D 转换通道按照软件配置一直执行，直到软件禁止。具体流程如下：

- 软件配置寄存器 ADC_ANY_CFG、ADC_CHANY0、ADC_CHANY1，将需要转换的通道和数量配置结束后置位 ADC_ANY_CR.CHANY_MDEN。
- 通过触发或软件置位 ADC_ADCR.ADST，触发事件可配置触发延时。A/D 转换通道数量由 ADC_ANY_CFG.CHANY_NUM 配置，每次转换的输入通道可以由寄存器位 CHANY_SEL0 到

CHANY_SEL15 任意配置，可以完全相同或不同。

- 通道输出按照转换通道配置有序输出。
- 各通道的 A/D 转换结束后，A/D 转换结果 SAR_DATA 将有序装载到相应通道的数据寄存器 ADC_ADDATA 和 ADC_ADDRn 中，当前通道转换结束后 ADC_ADSTA_EXT.EOCIF 标志被置位，如果设置转换结束中断，则产生通道转换结束中断请求。序列转换结束后 ADC_ADSTA.EOSIF 标志被置位，如果设置使能了序列转换结束中断，则产生序列转换结束中断请求。
- 只要 ADC_ADCR.ADST 位保持为 1，就可以持续进行 A/D 转换。当 ADC_ADCR.ADST 位被软件清除，当前 A/D 转换结束后停止，A/D 转换器进入空闲状态。
- 若在 A/D 转换过程中，用户更新 ADC_ANY_CFG、ADC_CHANY0、ADC_CHANY1 寄存器后，这些配置不会立即生效，等待所有通道转换结束后生效，即下一个扫描周期开始新的通道转换。




图 12-10 连续扫描模式下通道转换时序图




图 12-11 连续扫描模式下动态更新配置时序图

12.7.3 注入通道转换

12.7.3.1 自动注入通道转换

在配置任意通道转换后，如果使能了自动注入通道转换，任意通道转换结束后，自动进入注入通道的转换。如果任意通道是连续扫描模式，需要清除 ADC_ADCR.ADST 才能停止 A/D 转换。

- 软件配置寄存器 ADC_ANY_CFG、ADC_CHANY0、ADC_CHANY1、ADC_JSQR，置位 ADC_ANY_CFG.JAUTO，将需要转换的通道和数量配置结束后置位 ADC_ANY_CR.JCEN、ADC_ANY_CR.CHANY_MDEN。
- 通过触发或软件置位 ADC_ADCR.ADST，触发事件可配置触发延时，A/D 转换任意通道数量由 ADC_ANY_CFG.CHANY_NUM 配置，每次转换的输入通道可以由寄存器位 CHANY_SEL0 到 CHANY_SEL15 任意配置。任意通道转换结束后开始进行注入通道转换，转换通道数量由 JCHANY_NUM 配置，每次转换的输入通道可以由寄存器位 JSQ0 到 JSQ3 配置。
- 通道输出按照转换通道配置有序输出。
- 各通道的 A/D 转换结束后，A/D 转换结果 SAR_DATA 将有序装载到相应通道的数据寄存器 ADC_ADDATA 和 ADC_ADDRn、ADC_JDATA 和 ADC_JDRn 中，当前通道转换结束后 ADC_ADSTA_EXT.EOCIF 和 ADC_ADSTA_EXT.JEOCIF 转换结束标志被置位，如果设置使能了转换结束中断，则产生通道转换结束中断请求。连续转换结束后 ADC_ADSTA.EOSIF 和 ADC_ADSTA_EXT.JEOSIF 标志被置位，如果设置使能了序列转换结束中断，产生序列转换结束中断请求。
- 如果是非连续扫描模式，ADC_ADCR.ADST 在转换结束后被硬件自动清除。连续模式下只要 ADC_ADCR.ADST 位保持为 1，就可以持续进行 A/D 转换。当 ADC_ADCR.ADST 位被清除，当前 A/D 转换结束后停止，A/D 转换器进入空闲状态。




图 12-12 自动注入通道转换单周期扫描通道转换时序图




图 12-13 自动注入通道转换连续转换时序图

12.7.4 ADC 触发信号

除了软件触发，ADC 转换的触发源还包括定时器和外部事件。

在触发信号产生后，延时 N（可配）个 PCLK2 的时钟周期再开始采样。如果是触发扫描模式，只有第一个通道采样被延时，其余通道采样是在上一个通道转换结束后就立即开始。

通过设置 ADC_ADCR.TRGEN 位可以使用外部事件触发非注入通道转换。

通过设置 ADC_ADCR.TRGSEL 位可以选择非注入通道转换外部触发源。

具体的外部触发源选择情况，可以参考 A/D 控制寄存器 ADC_ADCR.TRGSEL 位的描述。外部触发可设置延时控制，具体参考 AD 控制寄存器 ADC_ADCR.TRGSHIFT 相关位的描述。

12.7.5 模拟看门狗

看门狗比较发生在数据对齐操作前。看门狗比较器提供了上限和下限两个比较寄存器。可配置寄存器位 ADC_ADCR.CMPCH 位选择监控通道。当 ADC_ADCMPR.CPMHDATA 大于或等于 ADC_ADCMPR.CPMLDATA 时，若使能 ADC_ADCFG.AWDEN 非注入通道转换模拟看门狗使能且非注入通道结果大于或等于 ADC_ADCMPR.CMPHDATA 值或者小于 ADC_ADCMPR.CMPLDATA 值，状态寄存器 ADC_ADSTA.AWDIF 位置 1，使能 ADC_ADCFG.JAWDEN 注入通道转换模拟看门狗使能且注入通道结果大于或等于 ADC_ADCMPR.CMPHDATA 值或者小于 ADC_ADCMPR.CMPLDATA 值，状态寄存器 ADC_ADSTA.AWDIF 位也会置 1。

当 ADC_ADCMPR.CPMHDATA 小于 ADC_ADCMPR.CPMLDATA 时，若使能 ADC_ADCFG.AWDEN 非注入通道转换模拟看门狗使能且非注入通道结果等于 ADC_ADCMPR.CPMHDATA 值或者处于两个指定值之间，则状态寄存器 ADC_ADSTA. AWDIF 位会置 1。

若使能 ADC_ADCFG.JAWDEN 注入通道转换模拟看门狗使能且注入通道结果等于 ADC_ADCMPR.CPMHDATA 值或者处于两个指定值之间，则状态寄存器 ADC_ADSTA. AWDIF 位也会置 1。

如果控制寄存器 ADC_ADCR.AWDIE 被置位，将产生中断请求。

12.7.6 内部温度传感器

内置的温度传感器仅用来检测器件内部的温度变化（TA）。如果需要测量精确的温度，则需要使用外置的温度传感器。

通过设置 ADC_ADCFG.TSEN 位可以打开温度传感器，清除 TSEN 位可以关闭温度传感器。

通过设置 ADC_ADCHS.CHENTS 位选择温度传感器通道。

温度数值计算如下：

$T(℃)=(V_{SENSE}-V_{25})$ /Avg_Slope+25

V_{25}： 25℃时的温度传感器转换值，存放在 flash 空间 0x1FFFF7F6。

V_{SENSE}： 温度传感器当前的输出电压

V_{SENSE} = Value * V_{dd} /4096（Value 是 ADC 的转换结果数据）

Avg_Slope： 温度与 V_{SENSE} 曲线的平均斜率（以 mV/℃ 或 μV/℃ 表示）

V_{25} 和 Avg_Slope 的典型值请参考数据手册温度传感器章节。

12.7.7 内部电压传感器

ADC 的内部信号源通道连接了一个 1.2V 内部基准参考电压 Vref，此通道把 1.2V 的参考电压输出转换为数字值，通过计算获得内部参考电压值。

例如：12bit ADC 的电压 VDD 为 3.3V, V_SENSOR 通道转换值为 ADC_ADDR(VSensor)计算公式如下：

3.3/4096 = Vref/ ADC_ADDR(VSensor)

Vref= (ADC_ADDR*3.3)/ 4096

内部参考电压在出厂时会被校准，得到的校准值存放在 flash 空间 0x1FFFF7E0，用户可以根据该校准值反向推出当前系统模拟参考电压值，计算公式如下：

Vref_calc / ADC_ADDR(VSensor) = VDDA / 4096

VDDA = (Vref_calc * 4096) / ADC_ADDR(VSensor)

Vref_calc ：内部参考电压出厂校准值，单位 mv

内部参考电压有单独的使能位，可通过设置寄存器 ADC_ADCFG.VSEN 位开启或关闭。

12.8 寄存器

12.8.1 寄存器总览

表 12-3 寄存器概览

Offset	Acronym	Register Name	Reset
0x00	ADC_ADDATA	A/D 数据寄存器	0x00000000
0x04	ADC_ADCFG	A/D 配置寄存器	0x00000000
0x08	ADC_ADCR	A/D 控制寄存器	0x00000000
0x0C	ADC_ADCHS	A/D 通道选择寄存器	0x00000000
0x10	ADC_ADCMPR	A/D 模拟看门狗比较寄存器	0x00000000
0x14	ADC_ADSTA	A/D 状态寄存器	0x00000000
0x18~0x54	ADC_ADDR 0~15	A/D 通道数据寄存器	0x00000000
0x58	ADC_ADSTA_EXT	A/D 扩展状态寄存器	0x00000000
0x5C	ADC_CHANY0	A/D 任意通道通道选择寄存器 0	0x00000000
0x60	ADC_CHANY1	A/D 任意通道通道选择寄存器 1	0x00000000
0x64	ADC_ANY_CFG	A/D 任意通道配置寄存器	0x00000000
0x68	ADC_ANY_CR	A/D 任意通道控制寄存器	0x00000000
0x70	ADC_SMPR1	A/D 采样配置寄存器 1	0x00000000
0x74	ADC_SMPR2	A/D 采样配置寄存器 2	0x00000000
0x7C~0x88	ADC_JOFR0~3	A/D 注入通道数据补偿寄存器	0x00000000
0x8C	ADC_JSQR	A/D 注入通道序列寄存器	0x00000000
0x90	ADC_JADDATA	A/D 注入数据寄存器	0x00000000
0xB0~0xBC	ADC_JDR0~3	A/D 注入通道数据寄存器	0x00000000

12.8.2 ADC_ADDATA 数据寄存器

偏移地址：0x00

复位值：0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.										VAILD	OVERRUN	CHANNELSEL			
										r	r	r			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATA															
r															

Bit	Field	Description
31:22	Reserved	保留，必须保持复位值。
21	VALID	数据有效标志位（只读）（Valid Flag） 1： DATA[11:0] 位数据有效 0： DATA[11:0] 位数据无效 通道转换完成后硬件置位，读 ADC_ADDATA 寄存器后该位自动清除。
20	OVERRUN	数据覆盖标志位（只读）（Overrun Flag） 1： DATA[11:0] 上一次转换数据被覆盖 0： DATA[11:0] 上一次转换数据未被覆盖 若数据装载至 DATA[11:0] 数据寄存器位之前，若上一次 DATA[11:0]没有被读取，则 OVERRUN 将置位，读 ADC_ADDATA 寄存器后该位自动清除。
19:16	CHANNELSEL	该 4 位显示当前数据寄存器中的数据所对应的通道 （Channel Selection） 0000 ： 表示当前数据寄存器所属通道为通道 0 0001 ： 表示当前数据寄存器所属通道为通道 1 0010 ： 表示当前数据寄存器所属通道为通道 2 0011 ： 表示当前数据寄存器所属通道为通道 3 0100 ： 表示当前数据寄存器所属通道为通道 4 0101 ： 表示当前数据寄存器所属通道为通道 5 0110 ： 表示当前数据寄存器所属通道为通道 6 0111 ： 表示当前数据寄存器所属通道为通道 7 1000 ： 表示当前数据寄存器所属通道为通道 8 1001 ： 表示当前数据寄存器所属通道为通道 9 1010 ： 表示当前数据寄存器所属通道为通道 10 1011 ： 表示当前数据寄存器所属通道为通道 11 1100 ： 表示当前数据寄存器所属通道为通道 12 1101 ： 表示当前数据寄存器所属通道为通道 13 1110 ： 表示当前数据寄存器所属通道为通道 14（对应数据为温度传感器的转换数据) 1111 ： 表示当前数据寄存器所属通道为通道 15（对应数据为内部参考电压的转换数据）
15:0	DATA	12 位 A/D 当前通道转换结果（Conversion Data） 软件选择对齐方式。

12.8.3 ADC_ADCFG 配置寄存器

偏移地址：0x04

复位值：0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															JAWDEN

															rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	ADCPREL	Res.				RSLTCTL			ADCPREH			VSEN	TSEN	AWDEN	ADEN
	rw					rw			rw			rw	rw	rw	rw

Bit	Field	Description
31:17	Reserved	保留，必须保持复位值。
16	JAWDEN	A/D 注入通道转换结果狗使能（Analog Watchdog Enable for Injected Channels） 1：注入通道 A/D 模拟看门狗使能 0：注入通道 A/D 模拟看门狗禁止
15	Reserved	保留，必须保持复位值
14	ADCPREL	ADC 时钟预分频低位（ADC Prescaler Low Bits） 预分频系数 ADCPRE={ADCPREH, ADCPREL}
13: 10	Reserved	保留，必须保持复位值
9: 7	RSLTCTL	ADC 转换数据分辨率选择（Data Resolution Selection） 000：12 位有效 001：11 位有效 010：10 位有效 011：9 位有效 100：8 位有效 其它：保留
6: 4	ADCPREH	ADC 时钟预分频高位（ADC Prescaler High Bits） 预分频系数 ADCPRE={ADCPREH, ADCPREL} ADC 时钟分频：div= (ADCPRE+2)
3	VSEN	内部参考电压使能（Voltage Sensor Enable） 1：内部电压传感器使能 0：内部电压传感器禁止
2	TSEN	温度传感器使能控制位（Temperature Sensor Enable） 1：温度传感器使能 0：温度传感器禁止
1	AWDEN	非注入通道转换结果模拟看门狗使能（Analog Watchdog Enable ） 1：非注入通道转换结果模拟看门狗使能 0：非注入通道转换结果模拟看门狗禁止
0	ADEN	A/D 转换使能 （ADC Enable） 1： 使能 0： 禁止

12.8.4 ADC_ADCR 控制寄存器

偏移地址：0x08

复位值：0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.				EOCIE	EOSMPIE	TRG_EDGE		Res.		TRGSHIFT			TRGSELH		SCANDIR
				rw	rw	rw				rw			rw		rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CMPCH				ALIGN	ADMD		ADST	Res.	TRGSELL			DMAEN	TRGEN	AWDIE	EOSIE
rw				rw	rw		rw		rw			rw	rw	rw	rw

Bit	Field	Description
31:28	Reserved	保留，必须保持复位值
27	EOCIE	A/D 通道转换结束中断使能（Interrupt Enable for End of Conversion） 1：使能 A/D 单次转换结束中断 0：禁止 A/D 单次转换结束中断 如果 EOCIF 置位，A/D 转换结束后产生中断请求。
26	EOSMPIE	A/D 通道采样结束中断使能（Interrupt Enable for End of Sample） 1：使能 A/D 采样结束中断 0：禁止 A/D 采样结束中断 若 EOSMPIF 置位，则在 A/D 采样结束后产生中断请求。
25 : 24	TRG_EDGE	触发源边沿选择(Trigger Sources Edge Selection) 00：双沿触发 01：下沿触发 10：上沿触发 11：保留
23:22	Reserved	保留，必须保持复位值。
21 : 19	TRGSHIFT	外部触发源采样延时（External Trigger Sources Shift For Sample） 在触发产生后，延时 N 个 PCLK2 的时钟周期再开始采样（N=1, 2, 3…）。 000：不延时 001：4 个周期 010：16 个周期 011：32 个周期 100：64 个周期 101：128 个周期 110：256 个周期 111：512 个周期 如果是触发扫描，则其它通道采样是在上一个转换结束后立即开始。
18 :17	TRGSELH	外部触发源选择高位（External Trigger Sources Select For High Bits） TRGSEL={TRGSELH,TRGSELL}
16	SCANDIR	ADC 通道扫描方向 （ADC Scan Direction） 仅在普通通道转换有效 1：ADC 通道选择寄存器按从高到低的顺序扫描 0：ADC 通道选择寄存器按从低到高的顺序扫描

Bit	Field	Description
15 : 12	CMPCH	模拟看门狗通道选择 （Compare Channel Selection For Analog Watchdog） 0000 ： 选择通道 0 转换结果作为比较对象 0001 ： 选择通道 1 转换结果作为比较对象 0010 ： 选择通道 2 转换结果作为比较对象 0011 ： 选择通道 3 转换结果作为比较对象 0100 ： 选择通道 4 转换结果作为比较对象 0101 ： 选择通道 5 转换结果作为比较对象 0110 ： 选择通道 6 转换结果作为比较对象 0111 ： 选择通道 7 转换结果作为比较对象 1000 ： 选择通道 8 转换结果作为比较对象 1001 ： 选择通道 9 转换结果作为比较对象 1010 ： 选择通道 10 转换结果作为比较对象 1011 ： 选择通道 11 转换结果作为比较对象 1100 ： 选择通道 12 转换结果作为比较对象 1101 ： 选择通道 13 转换结果作为比较对象 1110 ： 选择通道 14 转换结果作为比较对象（即选择比较温度传感器的转换结果为比较对象） 1111 ： 选择通道 15 转换结果作为比较对象（即选择所有扫描通道转换结果为比较对象）
11	ALIGN	数据对齐格式（Data Alignment） 1：左对齐 0：右对齐
10 : 9	ADMD	A/D 转换模式（ADC Mode） 00：单次转换 01：单周期扫描 10：连续扫描 11：保留 当改变转换模式时，软件要先清除 ADST 位。
8	ADST	A/D 转换开始（ADC Start） 1：转换开始 0：转换结束或空闲状态 ADST 清除有下列两种方式： 在单次模式或者单周期模式下，转换完成后 ADST 将硬件自动清除。 在连续扫描模式下， ADST 由软件或系统复位清除，否则 A/D 转换将一直进行。
7	Reserved	保留，必须保持复位值。

Bit	Field	Description
6: 4	TRGSELL	外部触发源选择低位（External Trigger sources Select for Low bits） TRGSEL={TRGSELH,TRGSELL} ADC 选择外部触发源 TRGSEL： 00000：TIM1_CC1 00001：TIM1_CC2 00010：TIM1_CC3 00011：TIM2_CC2 00100：TIM3_TRGO 00101：TIM1_CC4 和 TIM1_CC5 00110：TIM3_CC1 00111：EXTI 11 01000：TIM1_TRGO 01001：EXTI 4 01010：EXTI 5 01011：TIM2_CC1 01100：TIM3_CC4 01101：TIM2_TRGO 01111：EXTI 15 10000：TIM1_CC4 10001：TIM1_CC5 其它：无效
3	DMAEN	DMA 使能（Direct Memory Access Enable） 1： DMA 请求使能 0： DMA 请求禁止
2	TRGEN	外部硬件触发源使能（External Trigger Sources Enable） 1：使用外部触发信号启动 A/D 转换 0：禁止外部触发信号启动 A/D 转换
1	AWDIE	A/D 模拟看门狗中断使能（Interrupt Enable of Analog Watchdog） 1：使能 A/D 模拟看门狗中断 0：禁止 A/D 模拟看门狗中断
0	EOSIE	A/D 非注入通道转换的通道序列转换结束中断使能（Interrupt Enable for End of Sequence） 1：使能 A/D 中断 0：禁止 A/D 中断 如果 EOSIF 置位，A/D 转换结束后会产生中断请求。

12.8.5 ADC_ADCHS 通道选择寄存器

偏移地址：0x0C

复位值：0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CHENVS	CHENTS	CHEN13	CHEN12	CHEN11	CHEN10	CHEN9	CHEN8	CHEN7	CHEN6	CHEN5	CHEN4	CHEN3	CHEN2	CHEN1	CHEN0
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Description
31:16	Reserved	保留，必须保持复位值
15	CHEN15	ADC：内部参考电压使能 (Voltage Sensor Enable) 1：使能 0：禁止
14	CHEN14	ADC：温度传感器使能 (Temperature Sensor Enable) 1：使能 0：禁止
13	CHEN13	模拟输入通道 13 使能（Analog Input Channel 13 Enable） 1：使能 0：禁止
12	CHEN12	模拟输入通道 12 使能（Analog Input Channel 12 Enable） 1：使能 0：禁止
11	CHEN11	模拟输入通道 11 使能（Analog Input Channel 11 Enable） 1：使能 0：禁止
10	CHEN10	模拟输入通道 10 使能（Analog Input Channel 10 Enable） 1：使能 0：禁止
9	CHEN9	模拟输入通道 9 使能（Analog Input Channel 9 Enable） 1：使能 0：禁止
8	CHEN8	模拟输入通道 8 使能（Analog Input Channel 8 Enable） 1：使能 0：禁止
7	CHEN7	模拟输入通道 7 使能（Analog Input Channel 7 Enable） 1：使能 0：禁止
6	CHEN6	模拟输入通道 6 使能（Analog Input Channel 6 Enable） 1：使能 0：禁止
5	CHEN5	模拟输入通道 5 使能（Analog Input Channel 5 Enable） 1：使能 0：禁止

Bit	Field	Description
4	CHEN4	模拟输入通道 4 使能（Analog Input Channel 4 Enable） 1：使能 0：禁止
3	CHEN3	模拟输入通道 3 使能（Analog Input Channel 3 Enable） 1：使能 0：禁止
2	CHEN2	模拟输入通道 2 使能（Analog Input Channel 2 Enable） 1：使能 0：禁止
1	CHEN1	模拟输入通道 1 使能（Analog Input Channel 1 Enable） 1：使能 0：禁止
0	CHEN0	模拟输入通道 0 使能（Analog Input Channel 0 Enable） 1：使能 0：禁止

注： 1）如果通道使能都关闭，则开启转换时根据 SCANDIR 设置，默认转换通道为 0 或 0xF 。

2）在 ADC_ADSTA.BUSY 无效时才能操作此寄存器。

12.8.6 ADC_ADCMPR 模拟看门狗比较寄存器

偏移地址：0x10

复位值：0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.				CMPHDATA											
				rw											
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.				CMPLDATA											
				rw											

Bit	Field	Description
31:28	Reserved	保留，必须保持复位值
27: 16	CMPHDATA	模拟看门狗比较数值高阈值（Compare High Threshold Data For Analog Watchdog） 看门狗比较阈值的高限
15:12	Reserved	保留，必须保持复位值。
11 : 0	CMPLDATA	模拟看门狗比较数值低阈值（Compare Low Threshold Data For Analog Watchdog） 看门狗比较阈值的低限

12.8.7 ADC_ADSTA 状态寄存器

偏移地址：0x14

复位值：0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
OVERRUN												VALID			
r												r			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VALID								CHANNEL				Res.	BUSY	AWDIF	EOSIF
r								r					r	rc_w1	rc_w1

Bit	Field	Description
31:20	OVERRUN	通道 0~11 的数据覆盖标志位（Overrun Flag）
19:8	VALID	通道 0~11 的数据有效标志位（Valid Flag）
7:4	CHANNEL	当前转换通道（Current Convert Channel） 注：BUSY=1 时表示当前转换中的通道；BUSY=0 时表示即将转换的通道。
3	Reserved	保留，必须保持复位值
2	BUSY	非注入通道转换忙/空闲（Busy） 1= A/D 转换器忙碌 0= A/D 转换器空
1	AWDIF	模拟看门狗标志位（Analog Watchdog Flag） 该标志位写“1”清零。 1：模拟看门狗事件发生 0：模拟看门狗事件未发生
0	EOSIF	A/D 通道序列转换结束标志位（End of Sequential Conversion Flag） 该位由硬件在通道序列转换结束时置位，由软件清除。 1： A/D 转换结束 0： A/D 转换未结束 该标志位写“1”清零。

12.8.8 ADC_ADDRn 通道数据寄存器(n=0~15）

偏移地址：0x18~0x54

复位值：0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.										VAILD	OVERRUN	Res.			
										r	r				
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATA															
r															

Bit	Field	Description
31:22	Reserved	保留，必须保持复位值。
21	VALID	有效标志位（只读）（Valid Flag） 1： DATA[11:0]位数据有效 0： DATA[11:0]位数据无效 对应通道转换完成后硬件置位，读 ADC_ADDRn 寄存器自动清除。
20	OVERRUN	数据覆盖标志位（只读）（Overrun Flag） 1： DATA [11:0]数据被覆盖 0： DATA [11:0]数据最近一次转换结果 若在装载至 DATA[11:0] 数据寄存器之前，上一次 DATA[11:0]数据没有被读取，OVERRUN 将置位。读 ADC_ADDRn 寄存器硬件自动清除。
19 : 16	Reserved	保留，必须保持复位值。
15 : 0	DATA	通道 n 的 12 位 A/D 转换结果（Covert Data） 软件选择对齐方式。

12.8.9 ADC_ADSTA_EXT 扩展状态寄存器

偏移地址：0x58

复位值：0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.										JBUSY	JEOSIF	JEOCIF	JEOSMPIF	EOCIF	EOSMPIF
										r	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.								OVERRUN		VALID					
								r		r					

Bit	Field	Description
31:22	Reserved	保留，必须保持复位值。
21	JBUSY	注入通道转换忙/空闲（Busy/Idle Flag） 1： A/D 转换器注入通道忙碌 0： A/D 转换器注入通道空闲
20	JEOSIF	A/D 注入通道序列转换结束标志位（End of Injected Sequence Flag） 该位由硬件在通道序列转换结束时置位，由软件清除。 1： A/D 转换结束 0： A/D 转换未结束 该标志位写”1”清零。

Bit	Field	Description
19	JEOCIF	A/D 注入通道转换结束标志位（End of Injected Conversion Flag） 该位由硬件在通道转换结束时置位，由软件清除。 1： A/D 转换结束 0： A/D 转换未结束 该标志位写“1”清零。
18	JEOSMPIF	A/D 注入通道采样结束标志位（End of Injected Sample Flag） 该位由硬件在通道采样结束时置位，由软件清除。 1： A/D 采样结束 0： A/D 采样未结束 该标志位写”1”清零。
17	EOCIF	A/D 转换结束标志位（End of Conversion Flag） 该位由硬件在通道转换结束时置位，由软件清除。 1： A/D 转换结束 0： A/D 转换未结束 该标志位写”1”清零。
16	EOSMPIF	A/D 采样结束标志位（End of Sample Flag） 该位由硬件在通道采样结束时置位，由软件清除。 1： A/D 采样转换结束 0： A/D 采样未结束 该标志位写”1”清零。
15:8	Reserved	保留，必须保持复位值。
7: 4	OVERRUN	通道的数据覆盖标志位（Overrun Flag） 1000：内部参考电压（V_SENSOR） 0100：温度传感器（T_SENSOR） 0010：通道 13 0001：通道 12
3:0	VALID	通道的有效标志位（Valid Flag） 1000：内部参考电压（V_SENSOR） 0100：温度传感器（T_SENSOR） 0010：通道 13 0001：通道 12

12.8.10 ADC_CHANY0 任意通道的通道选择寄存器 0

偏移地址：0x5C

复位值：0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CHANY_SEL7				CHANY_SEL6				CHANY_SEL5				CHANY_SEL4			
rw				rw				rw				rw			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CHANY_SEL3				CHANY_SEL2				CHANY_SEL1				CHANY_SEL0			

rw	rw	rw	rw

Bit	Field	Description
31:28	CHANY_SEL7	任意通道转换序列第 7 次转换选择 (7th Conversion Select for Any Channel sequence) 0000~1111：可配置为通道 0~通道 15 中的任意一个通道为任意通道转换的输入通道
27:24	CHANY_SEL6	任意通道转换序列第 6 次转换选择 (6th Conversion Select for Any Channel sequence) 0000~1111：可配置为通道 0~通道 15 中的任意一个通道为任意通道转换的输入通道
23:20	CHANY_SEL5	任意通道转换序列第 5 次转换选择 (5th Conversion Select for Any Channel sequence) 0000~1111：可配置为通道 0~通道 15 中的任意一个通道为任意通道转换的输入通道
19:16	CHANY_SEL4	任意通道转换序列第 4 次转换选择 (4th Conversion Select for Any Channel sequence) 0000~1111：可配置为通道 0~通道 15 中的任意一个通道为任意通道转换的输入通道
15:12	CHANY_SEL3	任意通道转换序列第 3 次转换选择 (3th Conversion Select for Any Channel sequence) 0000~1111：可配置为通道 0~通道 15 中的任意一个通道为任意通道转换的输入通道
11:8	CHANY_SEL2	任意通道转换序列第 2 次转换选择 (2th Conversion Select for Any Channel sequence) 0000~1111：可配置为通道 0~通道 15 中的任意一个通道为任意通道转换的输入通道
7:4	CHANY_SEL1	任意通道转换序列第 1 次转换选择 (1th Conversion Select for Any Channel sequence) 0000~1111：可配置为通道 0~通道 15 中的任意一个通道为任意通道转换的输入通道
3:0	CHANY_SEL0	任意通道转换序列第 0 次转换选择 (0th Conversion Select for Any Channel sequence) 0000~1111：可配置为通道 0~通道 15 中的任意一个通道为任意通道转换的输入通道

注：单周期扫描或连续扫描模式下，硬件会启动 ADC_CHANY0 影子寄存器。在 ADC 工作期间，若更改 ADC_CHANY0 的值，只会更新到其影子寄存器中，在 ADC 转换最后一个通道时，影子寄存器的值才会更新至 ADC_CHANY0，实现通道动态切换。

12.8.11 ADC_CHANY1 任意通道的通道选择寄存器 1

偏移地址：0x60

复位值：0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CHANY_SEL15				CHANY_SEL14				CHANY_SEL13				CHANY_SEL12			
rw				rw				rw				rw			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CHANY_SEL11				CHANY_SEL10				CHANY_SEL9				CHANY_SEL8			
rw				rw				rw				rw			

Bit	Field	Description
31:28	CHANY_SEL15	任意通道转换序列第 15 次转换选择 (15th Conversion Select for Any Channel sequence) 0000~1111：可配置为通道 0~通道 15 中的任意一个通道为任意通道转换的输入通道
27:24	CHANY_SEL14	任意通道转换序列第 14 次转换选择 (14th Conversion Select for Any Channel sequence) 0000~1111：可配置为通道 0~通道 15 中的任意一个通道为任意通道转换的输入通道
23:20	CHANY_SEL13	任意通道转换序列第 13 次转换选择 (13th Conversion Select for Any Channel sequence) 0000~1111：可配置为通道 0~通道 15 中的任意一个通道为任意通道转换的输入通道
19:16	CHANY_SEL12	任意通道转换序列第 12 次转换选择 (12th Conversion Select for Any Channel sequence) 0000~1111：可配置为通道 0~通道 15 中的任意一个通道为任意通道转换的输入通道
15:12	CHANY_SEL11	任意通道转换序列第 11 次转换选择 (11th Conversion Select for Any Channel sequence) 0000~1111：可配置为通道 0~通道 15 中的任意一个通道为任意通道转换的输入通道
11:8	CHANY_SEL10	任意通道转换序列第 10 次转换选择 (10th Conversion Select for Any Channel sequence) 0000~1111：可配置为通道 0~通道 15 中的任意一个通道为任意通道转换的输入通道
7:4	CHANY_SEL9	任意通道转换序列第 9 次转换选择 (9th Conversion Select for Any Channel sequence) 0000~1111：可配置为通道 0~通道 15 中的任意一个通道为任意通道转换的输入通道

Bit	Field	Description
3:0	CHANY_SEL8	任意通道转换序列第 8 次转换选择 (8th Conversion Select for Any Channel sequence) 0000~1111：可配置为通道 0~通道 15 中的任意一个通道为任意通道转换的输入通道

注：单周期扫描或连续扫描模式下，硬件会启动 ADC_CHANY1 影子寄存器。在 ADC 工作期间，若更改 ADC_CHANY1 的值，只会更新到其影子寄存器中，在 ADC 转换最后一个通道时，影子寄存器的值才会更新至 ADC_CHANY1，实现通道动态切换。

12.8.12 ADC_ANY_CFG 任意通道配置寄存器

偏移地址：0x64

复位值：0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.												CHANY_NUM			
												rw			

Bit	Field	Description
31:4	Reserved	保留，必须保持复位值
3: 0	CHANY_NUM	转换通道数配置(Number of Any Channel Mode)： 0000：CHANY_SEL0 通道 0001：CHANY_SEL0~CHANY_SEL1 通道 0010：CHANY_SEL0~CHANY_SEL2 通道 0011：CHANY_SEL0~CHANY_SEL3 通道 0100：CHANY_SEL0~CHANY_SEL4 通道 0101：CHANY_SEL0~CHANY_SEL5 通道 0110：CHANY_SEL0~CHANY_SEL6 通道 0111：CHANY_SEL 0~CHANY_SEL7 通道 1000：CHANY_SEL0~CHANY_SEL8 通道 1001：CHANY_SEL0~CHANY_SEL9 通道 1010：CHANY_SEL0~CHANY_SEL10 通道 1011：CHANY_SEL0~CHANY_SEL11 通道 1100：CHANY_SEL0~CHANY_SEL12 通道 1101：CHANY_SE 0~CHANY_SEL13 通道 1110：CHANY_SEL0~CHANY_SEL14 通道 1111：CHANY_SEL0~CHANY_SEL15 通道

注：单周期扫描或连续扫描模式下，硬件会启动 ADC_NUM 影子寄存器。在 ADC 工作期间，若更改 ADC_ NUM 的值，只会更新到其影子寄存器中，在 ADC 转换最后一个通道时，影子寄存器的值才会更新至 ADC_ NUM，实现通道动态切换。

12.8.13 ADC_ANY_CR 任意通道控制寄存器

偏移地址：0x68

复位值：0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.														JTRG_EDGE	
														rw	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
JTRGSHIFT			JTRGSEL					JTRGEN	JADST	JAUTO	JEOSIE	JEOCIE	JEOSMPIE	JCEN	CHANY_MDEN
rw			rw					rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Description
31:18	Reserved	保留，必须保持复位值
17:16	JTRG_EDGE	注入通道转换的外部触发源边沿选择(Trigger sources Edge Selection for Injected Channels) 00：双沿触发 01：下沿触发 10：上沿触发 11：屏蔽触发
15:13	JTRGSHIFT	注入通道转换的外部触发源延时采样（External Trigger Shift Sample for Injected Channels） 在触发信号产生后，延时 N 个 PCLK2 的时钟周期再开始采样。 如果是触发扫描，其它通道是在上一个采样结束后立即开始。 000：不延时 001：4 个周期 010：16 个周期 011：32 个周期 100：64 个周期 101：128 个周期 110：256 个周期 111：512 个周期

Bit	Field	Description
12:8	JTRGSEL	ADC 注入通道转换的外部触发源选择（External Trigger Sources Selection For Injected Channel） 00000：TIM1_CC1 00001：TIM1_CC2 00010：TIM1_CC3 00011：TIM2_CC2 00100：TIM3_TRGO 00101：TIM1_CC4 和 TIM1_CC5 00110：TIM3_CC1 00111：EXTI 11 01000：TIM1_TRGO 01001：EXTI 4 01010：EXTI 5 01011：TIM2_CC1 01100：TIM3_CC4 01101：TIM2_TRGO 01111：EXTI 15 10000：TIM1_CC4 10001：TIM1_CC5 其它：无效
7	JTRGEN	注入通道转换的外部硬件触发源使能（External Trigger Enable For Injected Channels） 1：使能外部触发信号启动 A/D 转换 0：禁止外部触发信号启动 A/D 转换
6	JADST	注入通道转换的 A/D 转换开始（ADC Start for Injected Channels）：先开启 JCEN 1：注入通道转换开始 0：注入通道转换结束或进入空闲状态 JADST 清除有下列两种方式： 在注入通道转换完成后，JADST 将被硬件自动清除； JCEN 为 0 时 JADST 被清除；系统复位时 JADST 被清除。
5	JAUTO	自动注入转换（Automatic Injected Conversion） 1：开启自动注入转换 0：关闭自动注入转换
4	JEOSIE	A/D 注入通道序列转换结束中断使能（Interrupt Enable for JEOS） 1：使能 A/D 序列转换结束中断 0：禁止 A/D 序列转换结束中断 如果 JEOSIE 置位，通道序列 A/D 转换结束后产生中断请求。
3	JEOCIE	A/D 注入通道转换结束中断使能（Interrupt Enable for JEOC） 1：使能 A/D 转换结束中断 0：禁止 A/D 转换结束中断 如果 JEOCIF 置位，A/D 转换结束后产生中断请求。

Bit	Field	Description
2	JEOSMPIE	A/D 注入通道采样结束中断使能（Interrupt Enable for JEOSAMP） 1：使能 A/D 采样结束中断 0：禁止 A/D 采样结束中断 如果 JEOSMPIF 置位，A/D 转换结束后产生中断请求。
1	JCEN	A/D 注入通道转换使能 （Conversion Enable for Injected Channels） 1： 使能注入转换 0： 禁止注入转换
0	CHANY_ MDEN	任意通道转换使能位(Any Channel Mode Enable)： 1：使能任意通道转换 0：禁止任意通道转换

注：任意通道转换的单周期或连续扫描模式时，关闭 ADC 必须先等待 ADC_ADCR.ADST 和 ADC_ADSTA.BUSY 为 0，再清除 ADC_ANY_CR.CHANY_MDEN 位。

12.8.14 ADC_SMPR1 采样配置寄存器 1

偏移地址：0x70

复位值：0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
SAMP7				SAMP6				SAMP5				SAMP4			
rw				rw				rw				rw			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SAMP3				SAMP2				SAMP1				SAMP0			
rw				rw				rw				rw			

Bit	Field	Description
31 : 0	SAMP7~ SAMP0	选择通道 0~7 的采样时间选择（Channel Sample Time Selection） 这些位用于独立地选择每个通道的采样时间。在采样周期中通道选择位必须保持不变。 0000：2.5 周期 0100：42.5 周期 0001：8.5 周期 0101：56.5 周期 0010：14.5 周期 0110：72.5 周期 0011：29.5 周期 0111：240.5 周期 1000：3.5 周期 1001：4.5 周期 1010：5.5 周期 1011：6.5 周期 1100：7.5 周期 其它：保留

12.8.15 ADC_SMPR2 采样配置寄存器 2

偏移地址：0x74

复位值：0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
SAMP15				SAMP14				SAMP13				SAMP12			
rw				rw				rw				rw			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SAMP11				SAMP10				SAMP9				SAMP8			
rw				rw				rw				rw			

Bit	Field	Description
31 : 0	SAMP15~ SAMP8	选择通道 8~15 的采样时间选择（Channel Sample Time Selection） 这些位用于独立地选择每个通道的采样时间。在采样周期中通道选择位必须保持不变。 0000：2.5 周期 0100：42.5 周期 0001：8.5 周期 0101：56.5 周期 0010：14.5 周期 0110：72.5 周期 0011：29.5 周期 0111：240.5 周期 1000：3.5 周期 1001：4.5 周期 1010：5.5 周期 1011：6.5 周期 1100：7.5 周期 其它：保留

12.8.16 ADC_JOFRn 注入通道数据补偿寄存器(n=0~3）

偏移地址：0x7C~0x88

复位值：0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.				JOFFSET[11:0]											
				rw											

Bit	Field	Description
31:12	Reserved	保留，必须保持复位值
11: 0	JOFFSET	12 位 A/D 注入通道 n 的转换结果补偿寄存器(Data Offset Register for Injected Channel) 注入通道 n 的转换结果减去 JOFFSET 补偿值后，注入通道转换补偿后的结果保存在寄存器 JADDATA 和 ADC_JDRn. 注：该位在 JADST=0 时允许进行写操作

12.8.17 ADC_JSQR 注入通道序列寄存器

偏移地址：0x8C

复位值：0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.										JNUM		JSQ3			
										rw		rw			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
JSQ3.	JSQ2					JSQ1				JSQ0					
rw	rw					rw				rw					

Bit	Field	Description
23:22	Reserved	保留，必须保持复位值。
21:20	JNUM	注入通道转换的通道数配置(Channel Number for Injected Sequence) 00： JSQ0 通道 01： JSQ0~JSQ1 通道 10： JSQ0~JSQ2 通道 11： JSQ0~JSQ3 通道
19:15	JSQ3	注入通道序列第 3 次转换(3th Conversion for Injected Sequence) 00000~01111：可配置为通道 0~通道 15 中的任意通道为注入通道 其它：保留
14:10	JSQ2	注入通道序列第 2 次转换(2th Conversion for Injected Sequence) 00000~01111：可配置为通道 0~通道 15 中的任意通道为注入通道 其它：保留
9:5	JSQ1	注入通道序列第 1 次转换(1th Conversion for Injected Sequence) 00000~01111：可配置为通道 0~通道 15 中的任意通道为注入通道。 其它：保留
4:0	JSQ0	注入通道序列第 0 次转换(0th Conversion for Injected Sequence) 00000~01111：可配置为通道 0~通道 15 中的任意通道为注入通道。 其它：保留

注：单周期扫描或连续扫描模式下，硬件会启动 ADC_JSQR 影子寄存器。在 ADC 工作期间，若更改 ADC_JSQR 的值，只会更新到其影子寄存器中，在 ADC 转换最后一个通道时，影子寄存器的值才会更新至 ADC_JSQR，实现通道动态切换。

12.8.18 ADC_JADDATA 注入数据寄存器

偏移地址：0x90

复位值：0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16

Res.									JVAILD	JOVERRUN	Res.	JCHANNELSEL			
									r	r		r			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
JDATA															
r															

Bit	Field	Description
31:23	Reserved	保留，必须保持复位值
22	JVALID	注入通道有效标志位（只读）（Valid Flag for Injected Channels） 1： JDATA[11:0] 位数据有效 0： JDATA[11:0] 位数据无效 对应通道转换完成后硬件置位，读 ADC_JADDATA 寄存器自动清除。
21	JOVERRUN	注入通道数据覆盖标志位（只读）（Overrun Flag for Injected Channels） 1： JDATA[11:0] 数据被覆盖 0： JDATA[11:0] 数据最近一次转换结果。 新的转换结果装载至寄存器之前，若 JDATA[11:0] 的数据没有被读取，JOVERRUN 将置位；读 ADC_JADDATA 寄存器硬件自动清除。
20	Reserved	保留，必须保持复位值
19:16	JCHANNELSEL	该 4 位显示当前数据所对应的注入通道（Injected Channel Selection） 0000 = 通道 0 的转换数据 0001 = 通道 1 的转换数据 0010 = 通道 2 的转换数据 0011 = 通道 3 的转换数据 0100 = 通道 4 的转换数据 0101 = 通道 5 的转换数据 0110 = 通道 6 的转换数据 0111 = 通道 7 的转换数据 1000 = 通道 8 的转换数据 1001 = 通道 9 的转换数据 1010 = 通道 10 的转换数据 1011 = 通道 11 的转换数据 1100 = 通道 12 的转换数据 1101 = 通道 13 的转换数据 1110 = 温度传感器的转换数据 1111 = 内部参考电压的转换数据 其它：无效
15:0	JDATA	12 位 A/D 当前注入通道转换结果（Transfer Data for Injected Channels） 软件选择对齐方式。

12.8.19 ADC_JDRn 注入通道数据寄存器(n=0~3）

偏移地址：0xB0~0xBC

复位值：0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.									JVALID	JOVERRUN	Res.				
									r	r					
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
JDATA															
r															

Bit	Field	Description
31:23	Reserved	保留，必须保持复位值
22	JVALID	注入通道有效标志位（Valid Flag for Injected Channels） 1： JDATA[11:0]位数据有效 0： JDATA[11:0]位数据无效 对应通道转换完成后硬件置位，读 ADC_JADR 寄存器自动清除
21	JOVERRUN	注入通道数据覆盖标志位（Overrun Flag for Injected Channels） 1： JDATA [11:0]数据被覆盖 0： JDATA [11:0]数据最近一次转换结果 新的转换结果装载至寄存器之前，若 JDATA[11:0]的数据没有被读取，JOVERRUN 将置位，读 JDRn 寄存器硬件自动清除。
20: 16	Reserved	保留，必须保持复位值。
15: 0	JDATA	A/D 注入通道 n 的转换结果（Transfer Data for Injected Channels） 软件可选择对齐方式，参考数据对齐章节。

13 TIM1 高级定时器

13.1 简介

TIM1 由一个 16 位可实时编程预分频器和一个 16 位计数方向可调的自动重装载计数器组成，可以为用户提供便捷的计数定时功能，计数器时钟由预分频器分频得到。高级定时器具有多种用途，如输入功能（测量输入信号的脉冲宽度、频率，PWM 输入等），输出功能（PWM 输出、死区时间可编程的互补输出、单脉冲模式输出等）。

13.2 功能框图




图 13-1 TIM1 结构图

上图为 TIM1 的结构框图，主要由输入单元、输出单元、时基单元、捕获/比较模块、刹车单元等结构组成。

13.3 主要特征

- 16 位可实时编程预分频器，分频系数：1–65536 可调
- 时钟源可选：内部时钟源，外部时钟输入（TIx、ETRx），内部触发输入(ITRx)
- 16 位自动重装载计数器（计数方向：递增、递减、递增/递减）
- 8 位可编程重复计数功能，重复计数器可自动重装载（定时器到指定时间后自动更新重复寄存器）
- 外部信号控制定时器并且能够实现定时器间互连的同步电路
- 输入捕获：输入信号的脉冲宽度、周期的测量
- 触发输入可以作为外部时钟或者逐周期管理
- 支持编码器、霍尔传感器等接口
- 4 个输出通道，通道 1/2/3 有互补输出通道，通道 4 无互补输出通道
- 比较输出（控制输出波形或指示定时器已经计时结束）
- PWM 输出（死区时间可调；边沿对齐或中央对齐模式）
- 刹车输入可将计时器的输出信号置于安全状态（复位态或已知态，用户可选）
- 单脉冲输出
- 产生中断/DMA 请求的事件：更新事件、触发事件、输入捕获、比较输出或者刹车输入

13.4 功能描述

13.4.1 时钟

13.4.1.1 时钟选择

计数器的时钟源有以下几种：

- 内部时钟（INT_CK）
- 外部时钟模式 1：外部触发输入 TRGI（包含 TIx、ITRx、ETRx）
- 外部时钟模式 2：外部触发输入 ETR（包含 ETRx）
- 编码器模式

上述几种时钟选择示意图如下：




图 13-2 时钟选择

13.4.1.1.1 内部时钟源（INT_CK）

当配置 TIM1_SMCR 寄存器的 SMS=000、关闭从模式时，计数器使能打开，预分频器的时钟直接由内部时钟驱动。此时计数器时钟为内部时钟分频后的时钟。

13.4.1.1.2 外部时钟模式 1（外部触发输入 TRGI，包含 TIx、ITRx、ETRx）

当配置 TIM1_SMCR 寄存器的 SMS = 111 时，选择外部时钟模式 1（TRGI）。计数器由选定的输入信号的每个上升沿或下降沿驱动。

例：计数器在 TI1 输入端的上升沿递增计数，具体配置如下：

1. 配置 TIM1_CCMR1 寄存器的 CC1S=01，CC1 通道被配置为输入，IC1 映射在 TI1 上；配置 TIM1_CCMR1 寄存器的 IC1F[3：0]，设置输入滤波器带宽；配置 TIM1_CCER 寄存器 CC1P=0，选择上升沿为有效沿。

2. 配置 TIM1_SMCR 寄存器的 TS=101，选择 TI1 的作为触发输入源；配置 TIM1_SMCR 寄存器的 SMS=111，选择外部时钟模式 1。

3. 配置 TIM1_CR1 寄存器的 DIR=0，选择递增计数模式，配置 TIM1_CR1 寄存器的 CEN=1，启动计数器。

当 TI1 出现有效边沿时，计数器递增计数一次。TI1 的有效边沿和计数器的实际时钟之间的延时取决于 TI1 输入端同步电路设计。




图 13-3 外部时钟模式 1 下的控制电路

13.4.1.1.3 外部时钟模式 2（外部触发输入 ETR，包含 ETRx）

当配置 TIM1_SMCR 寄存器的 ECE=1 时，使能外部时钟模式 2，计数器由 ETR 信号上的有效边沿驱动。

例：ETR 的每 4 个下降沿计数一次，递增计数，具体配置如下：

1. 配置 TIM1_SMCR 寄存器的 ETF[3：0] = 0010，每 4 个 ETR 信号的有效边沿驱动计数器计数一次；配置 TIM1_SMCR 寄存器的 ETP=1，选择下降沿有效；配置 TIM1_SMCR 寄存器的 ECE=1，选择外部时钟模式 2。

2. 配置 TIM1_CR1 寄存器的 DIR=0，选择递增计数模式；配置 TIM1_CR1 寄存器的 CEN=1 ，启动计数器。

在 ETR 的下降沿和计数器实际时钟之间的延时取决于在 ETR 信号端的同步电路设计。




图 13-4 外部时钟模式 2 下的控制电路

13.4.1.1.4 编码器模式

具体参考从模式-编码器接口章节。

13.4.1.2 时基单元

TIM1 的时基单元主要包括：计数器寄存器（TIM1_CNT）、预分频器寄存器（TIM1_PSC）、自动预装载寄存器（TIM1_ARR）和重复计数器寄存器（TIM1_RCR）。

计数单元由一个 16 位的计数器和对应的自动预装载寄存器组成，可以实现递增计数，递减计数，递增和递减计数的功能。

计数器的时钟由预分频器提供，预分频器由预分频计数器和对应的寄存器组成，分频系数为 1-65536，可以随时写入，在下一次更新事件时生效。

自动预装载寄存器有预装载功能的 16 位影子寄存器，通过设置 TIM1_CR1 寄存器的 ARPE 位选择写入 ARR 寄存器的值立即生效或发生更新事件时载入影子寄存器。




图 13-5 自动预装载

13.4.1.3 计数模式

通过配置 TIM1_CR1 寄存器的 DIR 位和 CMS 位可以选择计数器的计数模式，可以分为三种计数模式，递增计数模式、递减计数模式和中央对齐计数模式（递增/递减计数模式），下面对每种计数模式做详细介绍。

13.4.1.3.1 递增计数模式

配置 TIM1_CR1 寄存器 CMS=0，DIR＝0，选择递增计数模式。

递增计数模式下，在使能 TIM1_CR1 寄存器的 CEN 后计数器由 0 开始递增计数，直至 TIM1_ARR 的值，产生一个计数器上溢事件（更新事件），并从 0 开始重新递增计数。当用户启用了重复计数功能，重复计数器在每次上溢事件时递减计数，只有当重复计数器从设定值递减到 0 时，才会产生更新事件。设置 TIM1_EGR 寄存器的 UG=1，同样可以产生一个更新事件。




图 13-6 递增计数模式（UDIS=0）

通过配置 TIM1_CR1 寄存器的 UDIS=1，可禁止产生更新事件，当计数器发生上溢事件时，不产生更新事件。此时若配置 UG=1，不产生更新事件，但是计数器和预分频器计数器会被初始化，从零开始递增计数。




图 13-7 递增计数模式（UDIS=1 禁止产生更新事件）

注：发生更新事件时

- 重复计数器被载入 RCR 寄存器中的值，并重新开始递减计数。
- ARR 寄存器中的值被载入 ARR 影子寄存器中。
- 预分频器的预装载值生效。

13.4.1.3.2 递减计数模式

配置 TIM1_CR1 寄存器的 CMS=0，DIR＝1，选择递减计数模式。

递减计数模式下，计数器从自动预装载值 TIM1_ARR 开始递减计数，计数到 0 时，产生一个下溢事件（更新事件）。当用户启用了重复计数功能后，重复计数器在每次下溢事件时递减计数，只有当重复计数器从设定值递减到 0 时，才会产生更新事件；设置 TIM1_EGR 寄存器的 UG=1，同样可以产生一个更新事件，更新事件后计数器从自动预装载值 TIM1_ARR 开始重新递减计数（TIM1_CR1 寄存器 UDIS=0）。




图 13-8 递减计数模式（UDIS＝0）

通过配置 TIM1_CR1 寄存器的 UDIS=1，可禁止产生更新事件，当计数器发生下溢事件时，不产生更新事件。此时若配置 UG=1，同样不产生更新事件，但是计数器和预分频器计数器会被初始化，从 TIM1_ARR 开始计数。




图 13-9 递减计数模式（UDIS=1 禁止产生更新事件）

13.4.1.3.3 中央计数模式（递增/递减计数模式）

配置 TIM1_CR1 寄存器的 CMS ≠ 0（此时写入 DIR 无效），选择中央对齐计数模式。

中央对齐计数模式，递增计数和递减计数交替进行。递增计数到 ARR-1 时，产生一个上溢事件，然后从 ARR 开始递减计数到 1，产生一个下溢事件，再从 0 开始递增计数。

当用户启用了重复计数功能后，重复计数器在每次上溢事件或下溢事件时递减重复计数器值，只有当重复计数器从设定值递减到 0 时，才会产生更新事件；设置 TIM1_EGR 寄存器的 UG=1，同样可以产生一个更新事件，更新事件后计数器从 0 开始重新递增计数（TIM1_CR1 寄存器 UDIS=0）。




图 13-10 中央计数模式（UDIS=0）

通过配置 TIM1_CR1 寄存器的 UDIS=1，可禁止产生更新事件，当计数器发生上溢或下溢事件时，不产生更新事件。此时若配置 UG=1，同样不产生更新事件，但是计数器和预分频器计数器会被初始化，从零开始重新计数。




图 13-11 中央计数模式（UDIS=1 禁止产生更新事件）

13.4.2 重复计数器

重复计数器可以用来调整更新事件产生的频率。边沿对齐模式下，向上计数时，重复计数器在计数器每次上溢时递减；向下计数时，重复计数器在计数器每次下溢时递减。中央对齐模式下，重复计数器在计数器上溢和下溢时皆递减。通过配置 TIM1_RCR 寄存器的 REP 来调整更新事件产生的频率，重复计数器在 REP+1 个计数周期后产生更新事件。在中央对齐模式下，更新事件在上溢还是在下溢时产生，由写入 REP 的值来决定。

发生更新事件，REP 的值会更新至实时重复计数器 REP_CNT 中。允许对 REP_CNT 实时写入以实现对更新事件发生时间点的灵活调整。

通过配置 TIM1_PDER 寄存器的 CCDREPE，可以调整 DMA 请求的发生频率。CCDREPE=0，DMA 请求需要根据重复计数寄存器的值来产生；CCDREPE=1，DMA 请求在每次上溢或下溢时都会产生。




图 13-12 中央对齐模式重复计数时序图




图 13-13 边沿对齐模式递增计数时序图




图 13-14 边沿对齐模式递减计数时序图

13.4.3 输入捕获

13.4.3.1 输入捕获

输入捕获部分包括数字滤波器、多路复用、预分频器等，其结构如下图所示：




图 13-15 TIM1 输入捕获结构图

通过配置 TIM1_CCMRx 寄存器的 ICxF，可以设置数字滤波器的滤波宽度（滤波器的采样频率及数字滤波宽度如下表所示），当数字滤波器的输入信号宽度大于滤波宽度时，输入信号有效；数字滤波器对输入

引脚 TIx 的输入信号采样后，产生一个滤波后的信号 TIxF，然后通过极性可选的边沿检测器，产生一个有效信号 TIxFPx，这个信号可以作为从模式控制器的触发输入信号，同时该信号经过预分频器产生一个信号 ICxPS，用于触发输入捕获事件。

表 13-1 数字滤波器宽度与 ICxF 的对应关系表

IC1F[3：0]	采样频率和滤波宽度	IC1F[3：0]	采样频率和滤波宽度
0000	无滤波器，以 f_{DTS} 采样	1000	采样频率 $f_{sampling}=f_{DTS}/8$，N=6
0001	采样频率 $f_{sampling}=f_{INT_CK}$，N=2	1001	采样频率 $f_{sampling}=f_{DTS}/8$，N=8
0010	采样频率 $f_{sampling}=f_{INT_CK}$，N=4	1010	采样频率 $f_{sampling}=f_{DTS}/16$，N=5
0011	采样频率 $f_{sampling}=f_{INT_CK}$，N=8	1011	采样频率 $f_{sampling}=f_{DTS}/16$，N=6
0100	采样频率 $f_{sampling}=f_{DTS}/2$，N=6	1100	采样频率 $f_{sampling}=f_{DTS}/16$，N=8
0101	采样频率 $f_{sampling}=f_{DTS}/2$，N=8	1101	采样频率 $f_{sampling}=f_{DTS}/32$，N=5
0110	采样频率 $f_{sampling}=f_{DTS}/4$，N=6	1110	采样频率 $f_{sampling}=f_{DTS}/32$，N=6
0111	采样频率 $f_{sampling}=f_{DTS}/4$，N=8	1111	采样频率 $f_{sampling}=f_{DTS}/32$，N=8

输入捕获模式下，当检测到信号 ICx 上的有效边沿后，计数器的当前值被锁存到对应的影子寄存器上，再复制到对应的捕获比较寄存器中。当开启了中断或 DMA 使能，发生捕获事件时，将产生相应的中断或 DMA 请求。发生捕获事件时，会将状态寄存器（TIM1_SR）中的捕获标志位 CCxIF 置 1，通过配置 CCxIF=0 或读取 TIM1_CCRx 中的数据，清除 CCxIF 标志位。当 CCxIF 未被清零时，发生输入捕获事件，重复捕获标志位 CCxOF 将会被置 1，通过配置 CCxOF=0，可以清除 CCxOF 标志位。

例如，通过采样 TI1 输入信号的有效沿，在 TI1 的上升沿来到时捕获当前计数器的值，锁存到 TIM1_CCR1 寄存器中，步骤如下：

1. 配置 TIM1_CCMR1 寄存器的 CC1S=01，CC1 通道被配置为输入，IC1 映射在 TI1 上。
2. 配置 TIM1_CCMR1 寄存器的 IC1F[3：0]，配置数字滤波器的滤波宽度（按需配置）。
3. 配置 TIM1_CCER 寄存器的 CC1P=0，选择捕获发生在 TI1 信号的上升沿。
4. 配置 TIM1_CCMR1 寄存器的 IC1PSC[1:0] ，选择预分频系数。
5. 配置 TIM1_CCER 寄存器的 CC1E = 1，开启输入/捕获通道 1 的捕获使能。
6. 配置 TIM1_DIER 寄存器的 CC1IE=1，使能通道 1 的捕获/比较通道 1 中断请求；如果芯片有内置 DMA，配置 TIM1_DIER 寄存器的 CC1DE=1，允许捕获/比较通道 1 的 DMA 请求。

注：

- 当通道配置为输入模式时，TIM1_CCRx 寄存器属性变为只读。
- 如果发生了两次以上连续捕获，但 CCxIF 标志未被清零，则重复捕获标志 CCxOF 被置 1。为了避免丢失重复捕获标志 CCxOF 置 1 之前可能产生的捕获信息，建议在读出重复捕获标志之前读取数据。
- 设置 TIM1_EGR 寄存器中相应的 CCxG 位，可以通过软件产生输入捕获中断或 DMA 请求。

13.4.3.2 PWM 捕获

PWM 输入模式的操作配置与一般输入捕获有以下不同点：

- 两个边沿有效且极性相反的 ICx 信号被映射至同一个 TIx 输入。
- 配置从模式为复位模式，将其中一路 TIxFP 作为触发输入信号。

例：测量 TI1 的 PWM 信号的宽度（TIM1_CCR1 寄存器）和占空比（TIM1_CCR2 寄存器），测量值取决于内部时钟 INT_CK 的频率和预分频器的值。具体步骤如下：

1. 配置 TIM1_CR1 寄存器 DIR=0，选择计数器计数模式为递增计数模式。
2. 配置 TIM1_CCMR1 寄存器的 CC1S = 01，将 IC1 映射在 TI1 上，选择 TIM1_CCR1 的有效输入。
3. 配置 TIM1_CCER 寄存器的 CC1P =0，选择 TI1FP1 的有效极性（上升沿有效）（将计数器的值捕获到 TIM1_CCR1 中并清除计数器）。
4. 配置 TIM1_CCMR1 寄存器的 CC2S =10，将 IC2 映射在 TI1 上，选择 TIM1_CCR2 的有效输入。
5. 配置 TIM1_CCER 寄存器的 CC2P =1，选择 TI2FP2 的有效极性（下降沿有效）（将计数器的值捕获到 TIM1_CCR2 中）。
6. 配置 TIM1_SMCR 寄存器中的 TS = 101，选择 TI1FP1 为有效的触发输入信号。
7. 配置 TIM1_SMCR 中的 SMS = 100，从模式控制器设置为复位模式。
8. 配置 TIM1_CCER 寄存器中 CC1E=1 且 CC2E = 1。开启 CC1 通道和 CC2 通道的捕获使能。




图 13-16 PWM 输入模式时序

注：由于从模式控制器只连接了 TI1FP1 和 TI2FP2，所以 PWM 输入模式只适用于 TIM1_CH1/TIM1_CH2 端口输入信号。

13.4.4 比较输出

捕获比较通道的比较输出部分由比较器、输出控制电路和捕获/比较寄存器组成，其结构图如下图所示：




图 13-17 比较输出部分结构图

在比较输出模式下，捕获比较寄存器的内容被载入到影子寄存器中，然后影子寄存器的内容和计数器当前值进行比较。捕获/比较模块包括一个捕获/比较寄存器（预装载寄存器）和一个影子寄存器，读写过程仅操作捕获/比较寄存器。

13.4.4.1 强制输出

配置 TIM1_CCMRx 寄存器的 CCxS = 00，将通道 CCx 设置为输出模式，通过配置 TIM1_CCMRx 寄存器 OCxM 位，可以直接将比较输出信号直接强制为有效或无效状态，不依赖于比较结果。配置 TIM1_CCMRx 寄存器 OCxM = 100，强置比较输出信号为无效状态。此时 OCxREF 被强置为低电平。配置 TIM1_CCMRx 寄存器 OCxM = 101，强置比较输出信号为有效状态。此时 OCxREF 被强置为高电平（OCxREF 始终为高电平有效）。

注：强制输出模式下，在 TIM1_CCRx 影子寄存器和计数器之间的比较输出仍在进行，比较结果的相应标志位也会被修改，如果开启了对应的中断和 DMA 请求，仍会产生对应的中断和 DMA 请求。

13.4.4.2 比较输出

比较输出模式下，当计数器与捕获比较寄存器值相同时，可以根据 TIM1_CCMRx 寄存器的 OCxM 位的配置用来输出不同的波形。

例如，当计数器与捕获/比较寄存器的内容匹配时，比较输出模式下的操作如下：

1. 在比较匹配时，OCxM 的值不同，输出通道 x 信号 OCx 的操作不同：
   - OCxM = 000：OCx 信号保持它的电平
   - OCxM = 001：OCx 信号被设置成有效电平
   - OCxM = 010：OCx 信号被设置成无效电平
   - OCxM = 011：OCx 信号进行翻转
2. 匹配时中断状态寄存器中的标志位置 1（TIM1_SR 寄存器中的 CCxIF 位）。

3. 当配置了 TIM1_DIER 寄存器中的 CCxIE =1，匹配时则产生一个中断。

4. 当配置了 TIM1_DIER 寄存器中的 CCxDE =1，匹配时则产生一个 DMA 请求（仅适用于有内置 DMA 的产品）。

比较输出模式也可以用来输出一个单脉冲（单脉冲输出模式）。

例如，通道 1 的比较输出模式的配置步骤如下：

1. 配置计数器的时钟（选择时钟源，配置预分频系数）。
2. 配置 TIM1_ARR 和 TIM1_CCR1 寄存器。
3. 配置 TIM1_DIER 寄存器的 CC1IE =1，使能捕获/比较 1 中断。
4. 配置输出模式：
   - 配置 TIM1_CCMR1 寄存器的 OC1M = 011，OC1 比较匹配时翻转。
   - 配置 TIM1_CCMR1 寄存器的 OC1PE = 0 ，禁止 TIM1_CCR1 寄存器的预装载功能。
   - 配置 TIM1_CCER 寄存器的 CC1P = 1，OC1 低电平有效。
   - 配置 TIM1_CCER 寄存器的 CC1E = 1，开启输出/比较 1 输出使能，OC1 信号输出到对应的输出引脚。
5. 配置 TIM1_CR1 寄存器的 CEN =1，启动计数器。

当配置 TIM1_CCMRx 寄存器中 OCxPE=0，禁止 TIM1_CCRx 寄存器的预装载功能时，可以随时写入 TIM1_CCRx 寄存器，并且写入的值立即生效。当配置 TIM1_CCMRx 寄存器中 OCxPE=1，启用 TIM1_CCRx 寄存器的预装载功能时，读写仅对预装载寄存器进行操作，TIM1_CCRx 预装载寄存器的值在下次更新事件到来时生效。下图给出了一个例子。




图 13-18 比较输出模式，OC1 信号在匹配时翻转

注：比较输出模式下，更新事件不会对输出结果产生影响。强制输出模式下，在 TIM1_CCRx 影子寄存器和计数器之间的比较输出仍在进行，比较结果的相应标志位也会被修改，如果开启了对应的中断和 DMA 请求，仍会产生对应的中断和 DMA 请求。

13.4.4.3 PWM 输出

在 PWM 模式下，根据 TIM1_ARR 寄存器和 TIM1_CCRx 寄存器的值，产生一个频率、占空比可控的 PWM 波形。

配置与通道 x 对应的 TIM1_CCMRx 寄存器的 OCxM=110 或 OCxM=111，选择通道 x 进入 PWM 模式 1 或 PWM 模式 2。PWM 模式下，计数器和 CCRx 会一直进行比较，根据配置和比较结果，通道 x 输出不同的信号，因此 TIM1 可以产生 4 个同频率下独立占空比的 PWM 输出信号。PWM 模式下可开启 TIM1_CCRx 的预装载功能和 TIM1_ARR 寄存器的预装载功能。写入 TIM1_CCRx 预装载寄存器和

TIM1_ARR 预装载寄存器的值在发生下个更新事件时，才会生效，载入相应的影子寄存器。PWM 模式下，使能计数器前设置 TIM1_EGR 的 UG=1，产生更新事件用于初始化所有的寄存器。

配置 TIM1_CCER 寄存器的 CCxP 选择 OCx 的有效极性。配置 TIM1_CCER 寄存器的 CCxE、CCxNE 位和 TIM1_BDTR 寄存器的 MOE、OSSI、OSSR 位控制 OCx 的输出使能。配置 TIM1_CR1 寄存器的 CMS 位，可以选择产生边沿对齐或中央对齐的 PWM 信号。

- CMS=00，边沿对齐模式，再进一步配置 DIR，选择递增或递减计数模式。
- CMS=01，中央对齐模式 1。
- CMS=10，中央对齐模式 2。
- CMS=11，中央对齐模式 3。

13.4.4.3.1 PWM 边沿对齐模式——递增计数模式

在递增计数模式配置的基础上，配置 TIM1_CCMRx 寄存器的 CCxS=00，选择输出模式，OCxM=110，选择 PWM 模式 1，当 TIM1_CNT < TIM1_CCRx 时通道 x（OCxREF）为有效电平，否则为无效电平。如果 TIM1_CCRx 中的比较值大于自动重装载值（TIM1_ARR），则 OCxREF 保持为有效电平。如果比较值为 0，则 OCxREF 保持为无效电平。下图为 CCR1=1，CCR2=4，CCR3=7，CCR4=b，ARR=a 时边沿对齐递增计数时 PWM 模式 1 的波形实例。




图 13-19 边沿对齐递增计数时 PWM 模式 1 的波形

13.4.4.3.2 PWM 边沿对齐模式——递减计数模式

在递减计数模式配置的基础上，配置 TIM1_CCMRx 寄存器的 CCxS=00，选择输出模式，OCxM=110，

选择 PWM 模式 1，当 TIM1_CNT > TIM1_CCRx 时通道 x（OCxREF）为无效电平，否则有效电平。下图为 CCR1=4，CCR2=6，CCR3=9，CCR4=b，ARR=a 时边沿对齐递减计数时 PWM 模式 1 的波形实例。




图 13-20 边沿对齐递减计数时 PWM 模式 1 的波形

13.4.4.3.3 PWM 中央对齐模式

首先配置 TIM1 计数器为中央对齐计数模式，配置 TIM1_CCMRx 寄存器的 CCxS=00，选择输出模式，根据配置不同的 CMS，比较输出中断标志位在计数器递减计数时被设置（CMS=01）、在计数器递增计数时被设置（CMS=10）、或在计数器递增或递减计数时被设置（CMS=11）。下图为 CCR1=4，CCR2=6，CCR3=9，CCR4=b，ARR=a 时中央对齐 PWM 模式 1 的波形实例。




图 13-21 中央对齐 PWM 模式 1 的波形

13.4.4.3.4 PWM 中央对齐模式下移相功能

设置 PDER 寄存器（通道 x 输出 PWM 移相使能位）和 CCRxFALL 寄存器（通道 x 在 PWM 中央对齐模式递减计数时的捕获/比较值），可以实现各通道输出 PWM 移相。根据需要移动相位，配置 CCRxFALL 以及 CCRx，即可实现 PWM 输出可编程的移相波形，可左移或是右移。




图 13-22 移相功能示意图

注：

- 进入中央对齐模式时，使用当前的递增/递减计数配置，计数方向取决于当前的 DIR 的值。
- 在中央对齐模式下，最好不要修改计数器的值，可能会产生不可预知的结果。当计数器处于递增计数时，写入计数器的值 > TIM1_ARR，计数器会继续递增计数。直接写入 0 或 ARR，会立即更新计数方向，但不会产生更新事件。
- 建议使用中央对齐模式时，在启动计数器之前配置 TIM1_EGR 寄存器的 UG=1，产生一个软件更新，更新所有寄存器，启动计数器后不要修改计数器的值。

13.4.4.3.5 六步 PWM 输出

通过配置 OCxM 选择输出模式，CCxE=1 和 CCxNE=1 打开通道 x 和互补通道的输出使能，可以在通道 x 产生互补输出，这几个功能位为预装载位，在发生 COM 换相事件时，这些预装载位被装载到对应的影子寄存器中。这样可以在写入这些位时不会影响现在的输出，并可以同时载入所有通道配置。配置 TIM1_EGR 寄存器的 COMG=1 或在 TRGI 上升沿都可以产生 COM 事件。

发生 COM 事件时，COM 中断标记会被硬件置 1；当配置了 TIM1_DIER 寄存器 COMIE=1 和 COMDE = 1，发生 COM 事件会产生一个 COM 中断和一个 DMA 请求（产生 DMA 请求仅适用于有内置 DMA 的产品）。

下图显示当发生 COM 事件时，不同配置下 OCx 和 OCxN 输出。




图 13-23 使用 COM 事件产生六步 PWM（OSSR = 1）

13.4.4.4 互补输出和死区插入

OCx 和 OCxN 是一对互补输出通道，TIM1 的通道 1/2/3 能够输出三路可以管理瞬时关断和瞬时接通的互补信号，同时具有可调的死区时间。用户根据连接的输出器件和它们的特性（电平转换的延时、电源开关的延时等）来调整死区时间。

TIM1_BDTR 寄存器 DTG[7：0]位定义了插入互补输出之间的死区持续时间，具体计算方式如下表：

表 13-2 死区时间计算

DTG[7：5]	DT
0xx	DT= DTG[7：0] x T_{dtg}（T_{dtg}=T_{DTS}）

DTG[7：5]	DT
10x	DT=（64+DTG[5：0]）x T_{dtg}（T_{dtg} =2xT_{DTS}）
110	DT=（32+DTG[4：0]）x T_{dtg}（T_{dtg} =8xT_{DTS}）
111	DT=（32+DTG[4：0]）x T_{dtg}（T_{dtg} =16xT_{DTS}）

例如，如果 T_{DTS}=125ns，可能的死区时间为：

- 若步长时间为 125ns，死区时间为 0 至 15875ns。
- 若步长时间为 250ns，死区时间为 16μs 至 31750ns。
- 若步长时间为 1μs，死区时间为 32μs 至 63μs。
- 若步长时间为 2μs，死区时间为 64μs 至 126μs。

当不存在刹车电路时，同时配置 CCxE=1 和 CCxNE=1，开启死区插入，否则还需要配置 MOE=1。

配置 TIM1_CCER 寄存器的 CCxP 和 CCxNP 位，可以为每一个输出独立地选择极性（主输出 OCx 或互补输出 OCxN）。

通过配置 TIM1_CCER 寄存器的 CCxE 和 CCxNE 位，TIM1_BDTR 和 TIM1_CR2 寄存器中的 MOE、OISx、OISxN、OSSI 和 OSSR 位的不同组合可以控制互补信号 OCx 和 OCxN 的输出。具体的组合控制配置见本章表 3、表 4、表 5 和表 6 的互补输出通道 OCx 和 OCxN 的控制位。

例：OCx 和 OCxN 都为高有效，PWM 模式下，发生匹配时，输出参考信号 OCxREF 信号翻转，输出信号 OCx 与参考信号相同，但是 OCx 信号的上升沿对于参考信号的上升沿有一个延时；互补输出信号 OCxN 与参考信号相反，OCxN 信号的上升沿对于参考信号的下降沿同样有一个延时。

注：死区时间不能大于或等于 OCx 或 OCxN 信号的占空比，否则 OCx 或 OCxN 信号一直为无效值。

下列几张图显示了死区发生器的输出信号和当前参考信号 OCxREF 之间的关系。




图 13-24 死区插入

13.4.4.5 刹车功能

TIM1 的刹车源有引脚输入、时钟失效事件和比较器输出三种类型。时钟失效事件由复位时钟控制器中的时钟安全系统产生。

使用刹车功能时，OCx 和 OCxN 输出信号电平被以下功能位组合控制：TIM1_BDTR 寄存器中的 MOE、OSSI 和 OSSR 位，TIM1_CR2 寄存器中的 OISx 和 OISxN 位。发生刹车事件时，OCx 和 OCxN 输出不能同时有效。具体的带刹车功能的互补输出通道 OCx 和 OCxN 的输出状态如下列表格所示。

表 13-3 当 MOE=1，OSSI=0/1，OSSR=0 时：

CCxE	CCxNE	OCx	OCxN
0	0	OCx=0，OCx_EN=0	OCxN=0，OCxN_EN=0
0	1	OCx=0，OCx_EN=0	OCxN=OCxREF+Polarity，OCxN_EN=1
1	0	OCx=OCxREF+Polarity，OCx_EN=1	OCxN=0，OCxN_EN=0
1	1	OCx=OCxREF+Polarity+死区时间，OCx_EN=1	OCxN=OCxREF 反相+Polarity+死区时间，OCxN_EN=1

表 13-4 当 MOE=1，OSSI=0/1，OSSR=1 时：

CCxE	CCxNE	OCx	OCxN
0	0	OCx=0，OCx_EN=0	OCxN=0，OCxN_EN=0
0	1	OCx=CCxP，OCx_EN=1	OCxN=OCxREF+Polarity，OCxN_EN=1
1	0	OCx=OCxREF+Polarity，OCx_EN=1	OCxN=CCxNP，OCxN_EN=1
1	1	OCx=OCxREF+Polarity+死区时间，OCx_EN=1	OCxN=OCxREF 反相+Polarity+死区时间，OCxN_EN=1

表 13-5 当 MOE=0，OSSI=0，OSSR=0/1 时：

CCxE	CCxNE	OCx	OCxN
0	0	OCx_EN=0，OCxN_EN=0 异步的：OCx=CCxP，OCxN=CCxNP 若时钟存在：经过一个死区时间后，OCx=OISx，OCxN=OISxN OISx 和 OISxN 都不对应 OCx 和 OCxN 的有效电平	
0	1	OCx_EN=0，OCxN_EN=0 异步的：OCx=CCxP，OCxN=CCxNP 若时钟存在：经过一个死区时间后，OCx=OISx，OCxN=OISxN OISx 和 OISxN 都不对应 OCx 和 OCxN 的有效电平	
1	0	OCx_EN=0，OCxN_EN=0 异步的：OCx=CCxP，OCxN=CCxNP 若时钟存在：经过一个死区时间后，OCx=OISx，OCxN=OISxN	

CCxE	CCxNE	OCx	OCxN
		OISx 和 OISxN 都不对应 OCx 和 OCxN 的有效电平	
1	1	OCx_EN=0，OCxN_EN=0 异步的：OCx=CCxP，OCxN=CCxNP 若时钟存在：经过一个死区时间后，OCx=OISx，OCxN=OISxN OISx 和 OISxN 都不对应 OCx 和 OCxN 的有效电平	

表 13-6 当 MOE=0，OSSI=1，OSSR=0/1 时：

CCxE	CCxNE	OCx	OCxN
0	0	OCx_EN=1，OCxN_EN=1 异步的：OCx=CCxP，OCxN=CCxNP 若时钟存在：经过一个死区时间后，OCx=OISx，OCxN=OISxN OISx 和 OISxN 都不对应 OCx 和 OCxN 的有效电平	
0	1	OCx_EN=1，OCxN_EN=1 异步的：OCx=CCxP，OCxN=CCxNP 若时钟存在：经过一个死区时间后，OCx=OISx，OCxN=OISxN OISx 和 OISxN 都不对应 OCx 和 OCxN 的有效电平	
1	0	OCx_EN=1，OCxN_EN=1 异步的：OCx=CCxP，OCxN=CCxNP 若时钟存在：经过一个死区时间后，OCx=OISx，OCxN=OISxN OISx 和 OISxN 都不对应 OCx 和 OCxN 的有效电平	
1	1	OCx_EN=1，OCxN_EN=1 异步的：OCx=CCxP，OCxN=CCxNP 若时钟存在：经过一个死区时间后，OCx=OISx，OCxN=OISxN OISx 和 OISxN 都不对应 OCx 和 OCxN 的有效电平	

注：当通道的输出和互补输出都关闭时，OISx，OISxN，CCxP 和 CCxNP 都必须配置为 0。

系统复位后，MOE=0，刹车功能禁止，需要配置 TIM1_BKINF 寄存器的 BKIN_SEL，选择刹车源，支持选择多路刹车源，任意一路刹车信号有效都会触发刹车。配置 TIM1_BKINF 寄存器的 BKINFE，选择刹车信号滤波功能是否有效。配置 TIM1_BKINF 寄存器的 BKINF，选择刹车数字滤波的采样频率。更改刹车数字滤波采样频率前应先关闭刹车滤波功能。配置 TIM1_BDTR 寄存器的 BKE=1，使能刹车功能信号。配置 TIM1_BDTR 寄存器的 BKP 位选择刹车输入信号的极性。BKP 和 BKE 可以同时写入，且会在一个时钟周期后生效。

由于 MOE 被异步清除，因此在实际信号和同步控制位间插入了一个再同步电路，用于在同步信号和异步信号间产生延迟（当 MOE 状态为 0 时写入 1，写入后读取前需要插入一个空指令用于延时，否则无法保证正确读取）。

发生刹车事件时，MOE 被异步清零，此时根据 OSSI 的配置 OCx/OCxN 的输出将置于无效状态、空闲状态或复位状态；MOE=0 时，输出由 TIM1_CR2 寄存器的 OISx 位决定，OSSI=0 时，定时器关闭输

出使能，否则打开输出使能。当使用互补输出时，输出首先置于复位状态，然后死区重新生成，在死区之后输出电平由 OISx 和 OISxN 决定。

配置 TIM1_DIER 寄存器的 BIE=1，当发生刹车事件时，产生一个刹车中断；配置 TIM1_BDTR 寄存器的 AOE = 1，则在下一个更新事件到来时自动置位 MOE 位。

注：刹车输入为电平有效。所以，当刹车输入有效时，不能（自动地或者通过软件）设置 MOE，并且状态标志 BIF 不能被清除。

刹车电路中实现了写保护以保证应用程序的安全，允许用户锁住死区长度，OCx/OCxN 极性和被禁止的状态，OCxM 配置，刹车使能和极性等参数。通过 TIM1_BDTR 寄存器中的 LOCK 位，可以选择 lock 等级（总共三级 lock）。Lock 在系统复位后只能修改一次。

下图显示响应刹车的输出实例：




图 13-25 响应刹车的输出（OISx=0，OISxN=0）




图 13-26 响应刹车的输出（OISx=0，OISxN=1）




图 13-27 响应刹车的输出（OISx=1，OISxN=0）




图 13-28 响应刹车的输出（OISx=1，OISxN=1）

13.4.4.6 外部事件清除 OCxREF

在配置 TIM1_CCMR 寄存器的 OCxCE=1 时，OCxREF 可以被 ETR 输入端的有效电平拉低直到发生下一次更新事件（UEV）。此功能只能用于比较输出模式和 PWM 模式，不能用于强制输出模式。

例，OCxREF 信号连到一个外部输入时，ETR 配置如下：

1. 配置 TIM1_SMCR 寄存器的 ETPS[1：0]=00，关闭外部触发预分频。
2. 配置 TIM1_SMCR 寄存器 ECE=0，禁用外部时钟模式 2。
3. 配置 TIM1_SMCR 寄存器 ETF[3：0]和 ETP，配置 ETR 信号的触发极性和滤波宽度。

下图显示了当 ETR 输入变化触发 ETRF 为高时，对应不同 OCxCE 的值，OCxREF 信号的动作（PWM 模式）。




图 13-29 外部事件清除 OCxREF

13.4.4.7 单脉冲输出

单脉冲模式（OPM）下，计数器响应一个激励，产生一个脉宽可调的脉冲。配置 TIM1_CR1 寄存器的 OPM=1，选择单脉冲模式，触发信号有效沿或配置 CEN=1 都可以启动计数器，直到下个更新事件发生或配置 CEN=0 时，计数器停止计数。

产生脉冲的必要条件是比较值与计数器的初始值不同。所以在计数器启动之前的必要配置如下：

- 递增计数方式：计数器 CNT < CCRx ≤ ARR。
- 递减计数方式：计数器 CNT > CCRx。




图 13-30 单脉冲模式

例如，在 TI2 检测到上升沿，延迟 t_{DELAY} 之后，在 OC2 上产生一个长度为 t_{PULSE} 的正脉冲。

配置 TI2FP2 作为触发源：

1. 配置 TIM1_CCMR1 寄存器中的 CC2S = 01，将 TI2FP2 映射到 TI2。
2. 配置 TIM1_CCER 寄存器中的 CC2P = 0，检测 TI2FP2 的上升沿。
3. 配置 TIM1_SMCR 寄存器中的 TS = 110，TI2FP2 作为从模式控制器的触发（TRGI）。

4. 配置 TIM1_SMCR 寄存器中的 SMS = 110，选择触发模式，TI2FP2 使能计数器工作。

OPM 的波形由 TIM1_ARR 和 TIM1_CCR1 决定（要考虑时钟频率和计数器预分频器）：由 TIM1_CCR1 寄存器的值和 CNT 初始值决定触发信号与单脉冲开始之间的延迟 t_{DELAY}，TIM1_ARR - TIM1_CCR1 的值为脉冲的宽度 t_{PULSE}。

下面是一个产生负脉冲的例子，即发生比较匹配时产生从 1 到 0 的波形，计数器达到预装载值时产生一个从 0 到 1 的波形：

1. 配置 TIM1_CCMR1 寄存器 OC1M = 111，选择 PWM 模式 2。
2. 配置 TIM1_CCER 寄存器 CC1P = 1，输出低电平有效。
3. 配置 TIM1_CCMR1 中 OC1PE = 1 和 TIM1_CR1 寄存器中 ARPE=1，使能预装载寄存器。
4. 配置 TIM1_CCR1 寄存器和 TIM1_ARR 寄存器。
5. 配置 TIM1_EGR 寄存器 UG=1 产生一个更新事件。
6. 等待在 TI2 上的一个外部触发事件。

此例中，TIM1_CR1 寄存器中的 DIR=0、CMS=0、OPM= 1，在下一个更新事件（当计数器从自动装载值返回到 0）时停止计数。

13.4.4.7.1 OCx 快速使能

OCx 快速使能，是单脉冲模式的一种特殊情况。在单脉冲模式下，通过设置 TIM1_CCMR 寄存器的 OCxFE=1，强制 OCxREF 直接响应激励而不是依赖计数器和比较值之间的比较结果，输出波形和比较匹配时的波形一样。这样可以去除比较的时间，快速输出比较结果。OCx 快速输出使能只在 PWM 模式下生效。

13.4.5 从模式

13.4.5.1 编码器接口

编码器接口模式就是计数器在 TI1 和 TI2 正交信号相互作用下计数，在输入源改变期间，计数方向被硬件自动修改。通过配置 TIM1_SMCR 寄存器 SMS 位可以选择输入源，根据输入源的不同，可以将编码器接口模式分为 3 种模式，SMS=001，编码器接口模式 1；SMS=010，编码器接口模式 2；SMS=011，编码器接口模式 3；三种模式具体计数操作如下表所示。两个输入 TI1 和 TI2 被用来作为正交编码器的接口。

编码器模式下，计数器开启之前必须先配置好 ARR 寄存器，因为使用编码器接口模式相当于使用了一个带有方向选择的外部时钟。计数器在 0 到 TIM1_ARR 寄存器的自动装载值之间连续计数（递增计数和递减计数由外部时钟控制）。

注：编码器模式不支持外部时钟模式 2。

编码器接口模式下，计数器依照增量编码器的速度和方向被自动的修改，因此计数器的内容始终指示

着编码器的位置。计数方向与相连的传感器旋转的方向对应。下表列出了所有可能的组合，假设 TI1 和 TI2 不同时变换。

表 13-7 计数方向与编码器信号的关系

计数模式	相对电平（TI1FP1 相对于 TI2，TI2FP2 相对于 TI1）	TI1FP1 信号		TI2FP2 信号	
		上升	下降	上升	下降
编码器接口模式 1（只在 TI2 计数）	高电平	-	-	递增计数	递减计数
编码器接口模式 1（只在 TI2 计数）	低电平	-	-	递减计数	递增计数
编码器接口模式 2（只在 TI1 计数）	高电平	递减计数	递增计数	-	-
编码器接口模式 2（只在 TI1 计数）	低电平	递增计数	递减计数	-	-
编码器接口模式 3（在 TI1 和 TI2 计数）	高电平	递减计数	递增计数	递增计数	递减计数
编码器接口模式 3（在 TI1 和 TI2 计数）	低电平	递增计数	递减计数	递减计数	递增计数

下例是计数器在编码器接口模式下的配置和时序图，从图中可以看出计数信号的产生和方向控制。具体配置如下：

1. 配置 TIM1_CCMR 寄存器的 CC1S=01，将 IC1FP1 映射到 TI1 上。
2. 配置 TIM1_CCMR 寄存器的 CC2S =01，将 IC2FP2 映射到 TI2 上。
3. 配置 TIM1_CCER 寄存器的 CC1P =0，IC1 不反相，此时 IC1=TI1。
4. 配置 TIM1_CCER 寄存器的 CC2P =0，IC2 不反相，此时 IC1=TI2。
5. 配置 TIM1_SMCR 寄存器的 SMS =011，选择编码器模式 3，根据另一个信号的输入电平，计数器在 TI1FP1 和 TI2FP2 的边沿计数。
6. 配置 TIM1_CR1 寄存器的 CEN =1，开启计数器。




图 13-31 编码器模式下的计数器时序图

下图为当 IC1FP1 反相时计数器的时序图（CC1P = 1，其他配置不变）




图 13-32 IC1FP1 反相编码器接口模式时序图

编码器接口模式下，计数器可以提供传感器当前位置的信息。通过使用另一个配置在捕获模式的定时器测量两个编码器事件的间隔周期来获得动态的信息（速度，加速度，减速度）。根据两个编码器事件的间隔周期，可以定期读取计数器。可以通过把计数器的值锁存到第三个输入捕获寄存器（捕获信号必须是周期性的并且可以由另一个定时器产生）来实现计数器的定期读取。若芯片内置 DMA，还可以通过 DMA 请求来读取它的值。

13.4.5.2 复位模式

配置 TIM1_SMCR 寄存器的 SMS=100，从模式选择复位模式。此模式下，TRGI 输入事件会使计数器清零重启。

例如，TI2 输入端的下降沿触发计数器重启：

1. 配置 TIM1_CCMR1 寄存器的 CC2S=01，CC2 通道被配置为输入模式；IC2 映射在 TI2 上，配置 TIM1_CCER 寄存器的 CC2P=1，检测下降沿。

2. 配置 TIM1_SMCR 寄存器的 SMS = 100，从模式选择复位模式；配置 TIM1_SMCR 寄存器的 TS = 110，选择滤波后的定时器输入 2（TI2FP2）作为同步计数器的触发输入。

3. 配置 TIM1_CR1 寄存器的 DIR=0，选择计数方向为递增计数；配置 PSC=0，不分频；配置 CEN=1，使能计数器。

计数器的时钟源由内部时钟提供，当检测到 TI2 的下降沿，计数器被清零重启。此时触发器中断标记被硬件置 1。

下图为复位模式下 TIM1_ARR = 0x13 的时序图。




图 13-33 复位模式的控制时序图

13.4.5.3 门控模式

配置 TIM1_SMCR 寄存器 SMS=101，从模式选择门控模式。此模式下，根据 TIM1_CCER 寄存器 CCxP 的值来选择有效电平（0：高电平有效，1：低电平有效）。TRGI 输入为有效电平时，计数器始终开启，否则计数器停止（但不发生复位操作），计数器的开启和停止可控。

例如，计数器只在 TI1 为高时计数：

1. 配置 TIM1_CCMR1 寄存器的 CC1S=01，CC1 通道被配置为输入模式，IC1 映射在 TI1 上；配置 TIM1_CCER 寄存器的 CC1P=0，检测 TI1 上的高电平。

2. 配置 TIM1_SMCR 寄存器的 SMS=101，从模式选择为门控模式；配置 TIM1_SMCR 寄存器的 TS=101，选择滤波后的定时器输入 1（TI1FP1）作为同步计数器的触发输入。

3. 配置 TIM1_CR1 寄存器的 DIR=0，选择计数方向为递增计数；配置 PSC=0，不分频；配置 CEN=1，使能计数器。

计数器的时钟源由内部时钟提供，当检测到 TI1 的高电平，计数器开始计数，当 TI1 为低电平时，计数器停止计数。计数器停止会将 TIF 置 1。

下图为门控模式下 TIM1_ARR=0xf 的时序图。




图 13-34 门控模式下的控制时序图

13.4.5.4 触发模式

配置 TIM1_SMCR 寄存器 SMS=110，从模式选择触发模式。根据 TIM1_CCER 寄存器 CCxP 的值来选择有效边沿（0：上升沿有效，1：下降沿有效），TRGI 输入为有效边沿时，计数器开始计数。计数器的启动可控，停止不可控。

例如，计数器在 TI1 输入的上升沿开始计数：

1. 配置 TIM1_CCMR1 寄存器的 CC1S=01，CC1 通道被配置为输入模式，IC1 映射在 TI1 上，配置 TIM1_CCER 寄存器的 CC1P=0，检测上升沿。

2. 配置 TIM1_SMCR 寄存器的 SMS = 110，从模式选择为触发模式; 配置 TIM1_SMCR 寄存器的 TS=101，选择滤波后的定时器输入 1（TI1FP1）作为计数器的触发输入。

3. 配置 TIM1_CR1 寄存器的 DIR=0，选择计数方向为递增计数；配置 PSC=0，不分频。

计数器的时钟源由内部时钟提供，当检测到 TI1 的上升沿，计数器开始计数。

下图为触发模式下 TIM1_ARR=0xf 的时序图。




图 13-35 触发器模式下的控制时序图

13.4.5.5 外部时钟模式 2+从模式

当时钟源选择外部时钟模式 2、ETR 信号被用作外部时钟的输入时，可以与从模式一起使用。这种使用方式时，从模式仅支持复位模式、门控模式、触发模式，不支持外部时钟模式 1 和编码器模式。

例如，从模式选择触发模式，计数器在 ETR 的每一个上升沿计数一次：

1. 配置 TIM1_SMCR 寄存器的 ETF = 0000，不使用数字滤波器；配置 TIM1_SMCR 寄存器的 ETPS

= 00，关闭预分频；配置 TIM1_SMCR 寄存器的 ETP = 0，检测 ETR 的上升沿；配置 TIM1_SMCR 寄存器的 ECE = 1，使能外部时钟模式 2。

2. 配置 TIM1_CCMR1 寄存器的 CC1S=01，CC1 通道被配置为输入，IC1 映射在 TI1 上作为输入捕获源；配置 TIM1_CCER 寄存器的 CC1P=0，选择上升沿有效。

3. 配置 TIM1_SMCR 寄存器的 SMS = 110，从模式选择为触发模式。配置 TIM1_SMCR 寄存器的 TS = 101，选择 TI1 作为输入源。

4. 配置 TIM1_CR1 寄存器的 DIR=0，选择计数方向为递增计数；配置 PSC=0，不分频。

计数器在 TI1 的上升沿开始计数，并将 TIF 置 1。ETR 信号的上升沿和计数器实际计数时钟间的延时取决于 ETR 输入端的同步电路设计。

下图为外部时钟模式 2+从模式（触发模式）下 TIM1_ARR=13 时的时序图。




图 13-36 外部时钟模式 2+从模式（触发模式）控制时序图

13.4.6 定时器同步

不同的 TIM1 定时器在内部连接，可以实现定时器之间的级联或同步。

定时器间的同步互联示意图如下：




图 13-37 定时器间互联

以下是几种典型的互联应用。

使用一个定时器作为另一个定时器的预分频器

例：使用 TIM3 作为 TIM1 的预分频器，时序图如下图所示：

1. TIM3 为主模式，配置 TIM3_CR2 寄存器的 MMS=010，TIM3 的更新事件作为触发输出（TRGO），TIM3 在每次更新事件时输出一个周期信号。

2. 配置 TIM3_ARR 寄存器，作为 TIM3 的输出周期。

3. 配置 TIM1_SMCR 寄存器的 TS=010，选择 TIM1 的触发源为 TIM3_TRGO。

4. 配置 TIM1_SMCR 寄存器的 SMS=111，从模式选择外部时钟模式 1。

5. 配置 TIM3_CR1 寄存器的 CEN=1，启动 TIM3。

6. 配置 TIM1_CR1 寄存器的 CEN=1，启动 TIM1。




图 13-38 使用 TIM3 作为 TIM1 的预分频器

使用一个定时器使能另一个定时器

例：使用 TIM1 使能 TIM2，时序图如下图所示：

当 TIM1 的 OC1REF 为高时，TIM2 的计数器才开始计数。两个 TIM 的计数时钟为 CK_CNT 的三分频。具体配置如下：

1. TIM1 为主模式，配置 TIM1_CR2 寄存器的 MMS=100，选择 TIM1 的比较输出参考信号（OC1REF）作为触发输出（TRGO）。

2. 配置 TIM1_CCR1 寄存器，TIM1_ARR 寄存器，TIM1_CCMR1 寄存器的 OC1M 位，CC1S 位等相关控制位，配置 TIM1 输出信号 TRGO 的输出波形。

3. 配置 TIM2_SMCR 寄存器的 TS=000，选择 TIM1 的 OC1REF 作为 TIM2 的触发输入。

4. 配置 TIM2_SMCR 寄存器的 SMS=101，选择 TIM2 为门控模式。

5. 配置 TIM2_CR1 寄存器的 CEN=1，启动 TIM2。

6. 配置 TIM1_CR1 寄存器的 CEN=1，启动 TIM1。




图 13-39 使用 TIM1 使能 TIM2

使用一个定时器启动另一个定时器

例：使用 TIM1 的更新事件启动 TIM2，时序图如下图所示：

当 TIM1 产生更新事件时，TIM2 接收到触发信号，TIM2 的 CEN 由硬件自动置 1，TIM2 的计数器开始计数。两个 TIM 的计数时钟为 CK_CNT 的三分频。具体配置如下：

1. 配置 TIM1_CR2 寄存器的 MMS=010，选择 TIM1 的更新事件为触发输出（TRGO）；

2. 配置 TIM1_ARR 寄存器，作为更新事件产生的周期；

3. 配置 TIM2_SMCR 寄存器的 TS=000，选择 TIM1 的 TRGO 作为 TIM2 的触发输入；

4. 配置 TIM2_SMCR 寄存器的 SMS=110，选择 TIM2 为触发模式；

5. 配置 TIM1_CR1 寄存器的 CEN=1，启动 TIM1。




图 13-40 使用 TIM1 的更新事件启动 TIM2

使用一个外部触发同步启动两个定时器

例：使用 TIM1 的 TI1 上升沿，启动 TIM1 的同时启动 TIM2，时序图如下图所示：

为了确保两个定时器同时开启，TIM1 必须在主/从模式下配置。具体配置如下：

1. 配置 TIM1_CR2 寄存器的 MMS=001，设置 TIM1 作为主模式时，将 TIM1 的使能信号 CEN 作为触发输出（TRGO）。

2. 配置 TIM1_SMCR 寄存器的 TS=100，设置 TIM1 作为从模式时，将 TI1 作为触发输入。

3. 配置 TIM1_SMCR 寄存器的 SMS=110，选择 TIM1 为触发模式。

4. 配置 TIM2_SMCR 寄存器的 TS=000，选择 TIM1 的触发输出作为 TIM2 的触发输入。

5. 配置 TIM2_SMCR 寄存器的 SMS=110，选择 TIM2 为触发模式。

当 TIM1 的 TI1 出现上升沿时，两个定时器同步启动（按照内部时钟），计数器开始计数，两个定时器的 TIF 标志也同时置 1。




图 13-41 TIM1 的 TI1 同步启动 TIM1 和 TIM2

13.4.7 定时器异或

配置 TIM1_CR2 寄存器的 TI1S =1，将 TIM1_CH1、TIM1_CH2 和 TIM1_CH3 引脚经异或后连接到 TI1 的输入端，用于定时器的所有输入模式。

例：TIM1_CH1、TIM1_CH2 和 TIM1_CH3 引脚经异或后连接到 TI1 的输入端，采样 TI1 输入信号的有效沿，在 TI1 的上升沿来到时捕获当前计数器的值，锁存到 TIM1_CCR1 寄存器中。具体配置如下：

1. 配置 TIM1_CR2 寄存器的 TI1S=1，配置定时器的三个输入经异或后连接到 TI1 输入通道。
2. 配置 TIM1_CCMR1 寄存器的 CC1S=01，CC1 通道被配置为输入，IC1 映射在 TI1 上.
3. 配置 TIM1_CCMR1 寄存器的 IC1F[3：0]，配置数字滤波器的滤波宽度（按需配置）。
4. 配置 TIM1_CCER 寄存器的 CC1P=0，选择捕获发生在 TI1 信号的上升沿。
5. 配置 TIM1_CCMR1 寄存器的 IC1PSC，选择预分频系数。
6. 配置 TIM1_CCER 寄存器的 CC1E = 1，开启输入/捕获通道 1 的捕获使能。
7. 配置 TIM1_CR1 寄存器的 CEN=1，启动计数器。




图 13-42 （TI1 异或输入）输入捕获波形图

13.4.7.1.1 霍尔接口电路

霍尔传感器接口模式是异或功能的一个应用实例，可以用来驱动电机，在使用 TIM1 产生 PWM 信号驱动电机时，可以将另一个计数器（例如 TIM2/TIM3）作为“接口定时器”来连接霍尔传感器，将“接口定时器”的 3 个输入脚（CH1、CH2、CH3）经异或后连接到 TI1 输入通道，“接口定时器”接收这个信号。三个霍尔传感器与“接口定时器”的三路输入捕获引脚对应连接，每个传感器输入一路波形到输入引脚。分析输入捕获信号可以计算电机速度信息。

“接口定时器”在输出模式下可以产生一个用来控制 TIM1_PWM 输出的脉冲，用来驱动电机。所以“接口定时器”在比较输出或 PWM 模式延时一段时间后产生一个正脉冲，然后通过 TRGO 输出到 TIM1。

例：霍尔输入连接到 TIM2 定时器，每次任一霍尔输入上信号变化都会改变 TIM1 的 PWM 配置。

1. 配置 TIM2_CR2 寄存器的 TI1S=1，配置三个定时器输入经异或后连接到 TI1 输入通道。
2. 配置 TIM2_ARR 为其最大值（计数器必须通过 TI1 的变化清零）。配置 PSC，设置计数周期大于传感器上两次变化的间隔时间。
4. 配置 TIM2_CCMR1 的寄存器 CC1S=01，选择通道 1 为捕获模式（选中 TRC）。

5. 配置 TIM2_CCMR1 寄存器的 CC2S=00，OC2M=111，配置通道 2 为 PWM2 模式，并具有要求的延时。

6. 配置 TIM2_CR2 寄存器的 MMS=101，选择 OC2REF 作为 TRGO 上的触发输出。

TIM1 中，ITR 输入必须是 TIM2 的 TRGO，定时器被编程为可产生 PWM 信号，捕获/比较控制信号设置为可预装载的（TIM1_CR2 寄存器中 CCPC = 1），同时触发输入用于控制 COM 事件（TIM1_CR2 寄存器中 CCUS = 1）。在一次 COM 事件后，写入下一步的 PWM 控制位（CCxE、OCxM），这可以在处理 OC2REF 上升沿的中断子程序里实现。

下图显示了这个实例：




图 13-43 霍尔传感器接口实例

13.4.8 调试模式

在调试模式下，配置 DBG_CR 寄存器中 DBG_TIM1_STOP=1，TIM1 计数器停止计数。（详见调试章节）

13.4.9 中断

TIM1 的中断包括：捕获/比较 1 中断、捕获/比较 2 中断、捕获/比较 3 中断、捕获/比较 4 中断、比较 5 中断、更新中断、COM 中断、触发中断和刹车中断，当相应的中断使能位打开，发生相应的事件时，产生相应的中断。

表 13-8 中断事件一览表

中断事件	标志位	使能位
捕获/比较 1 中断	CC1IF	CC1IE
捕获/比较 2 中断	CC2IF	CC2IE
捕获/比较 3 中断	CC3IF	CC3IE
捕获/比较 4 中断	CC4IF	CC4IE
比较 5 中断	CC5IF	CC5IE
更新中断	UIF	UIE
COM 中断	COMIF	COMIE
触发中断	TIF	TIE
刹车中断	BIF	BIE

13.4.10 DMA

TIM1 能够在发生单个事件时生成一个或连续多个 DMA 请求。主要目的是在没有软件开销的情况下，多次重新编程 TIM1 的一部分寄存器，也可以用于按周期读取数个寄存器。

TIM1_DCR 和 TIM1_DMAR 寄存器跟 DMA 模式相关。DMA 控制器的目标是唯一的，必须指向 TIM1_DMAR 寄存器。开启 DMA 使能后，在给定的 TIM1 事件发生时，TIM1 会给 DMA 发送请求。对 TIM1_DMAR 寄存器的每次写操作都被重定向到一个 TIM1 寄存器。

TIM1_DCR 寄存器的 DBL 位定义了 DMA 连续传送的长度，即传输寄存器数量。当对 TIM1_DMAR 进行读写操作时，定时器识别 DBL，确定需要传输的寄存器数量。TIM1_DCR 寄存器的 DBA 位定义了 DMA 传输的基地址，定义从 TIM1_CR1 寄存器地址开始的偏移量（00000 为 TIM1_CR1、00001 为 TIM1_CR2 …... 00110 为 TIM1_CCMR1 等）。

例：DMA 连续传送模式用于在发生更新事件时更新 CCR1、CCR2、CCR3 寄存器的内容。具体配置如下：

1. 配置相应的 DMA 通道。
2. 配置 TIM1_DCR 寄存器的 DBA=01101，配置 DMA 的基地址，选择偏移地址为 TIM1_CCR1 寄存器的地址。
3. 配置 TIM1_DCR 寄存器的 DBL=00010，配置传输长度为 3。
4. 配置 TIM1_DIER 寄存器的 UDE=1，允许更新事件的 DMA 请求。
5. 配置 TIM1_CR1 寄存器的 CEN=1，启动计数器。
6. 使能 DMA 通道。

此例中发生一次更新事件，DMA 将相应存储器地址中准备好的数据传输到 CCR1、CCR2、CCR3 寄存器中，或将 CCR1、CCR2、CCR3 寄存器的值传输到相应存储器地址中。

13.5 寄存器描述

表 13-9 TIM1 寄存器概览

Offset	Acronym	Register Name	Reset
0x00	TIM1_CR1	控制寄存器 1	0x0000
0x04	TIM1_CR2	控制寄存器 2	0x0000
0x08	TIM1_SMCR	从模式控制寄存器	0x0000
0x0C	TIM1_DIER	DMA/中断使能寄存器（DMA 部分仅适用于有内置 DMA 的芯片）	0x0000 0000
0x10	TIM1_SR	状态寄存器	0x0000 0000
0x14	TIM1_EGR	事件产生寄存器	0x0000 0000
0x18	TIM1_CCMR1	捕获/比较模式寄存器 1	0x0000
0x1C	TIM1_CCMR2	捕获/比较模式寄存器 2	0x0000
0x20	TIM1_CCER	捕获/比较使能寄存器	0x0000
0x24	TIM1_CNT	计数器	0x0000
0x28	TIM1_PSC	预分频率器	0x0000
0x2C	TIM1_ARR	自动装载寄存器	0x0000
0x30	TIM1_RCR	重复计数寄存器	0x0000
0x34	TIM1_CCR1	捕获/比较寄存器 1	0x0000
0x38	TIM1_CCR2	捕获/比较寄存器 2	0x0000
0x3C	TIM1_CCR3	捕获/比较寄存器 3	0x0000
0x40	TIM1_CCR4	捕获/比较寄存器 4	0x0000
0x44	TIM1_BDTR	刹车和死区寄存器	0x0000 0000
0x48	TIM1_DCR	DMA 控制寄存器（仅适用于有内置 DMA 的芯片）	0x0000
0x4C	TIM1_DMAR	连续模式的 DMA 地址（仅适用于有内置 DMA 的芯片）	0x0000
0x54	TIM1_CCMR3	捕获/比较模式寄存器 3	0x0000
0x58	TIM1_CCR5	捕获/比较寄存器 5	0x0000
0x5C	TIM1_PDER	PWM 移相/DMA repeat 更新请求使能寄存器	0x0000
0x60 □ 0x70	TIM1_CCRxFALL	PWM 移相递减计数捕获/比较寄存器	0x0000
0x74	TIM1_BKINF	刹车输入滤波寄存器	0x0000 0000

13.5.1 TIM1_CR1 控制寄存器 1

偏移地址：0x00

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.						CKD		ARPE	CMS		DIR	OPM	URS	UDIS	CEN
						rw		rw	rw		rw	rw	rw	rw	rw

Bit	Field	Description
15：10	Reserved	保留，必须保持复位值。
9：8	CKD	时钟分频（clock division） 定义定时器时钟（INT_CK）频率与死区时间计数器、数字滤波器（ETR，TIx）所用的时钟之间的分频比例。 00：$t_{DTS} = t_{INT_CK}$ 01：$t_{DTS} = 2x\ t_{INT_CK}$ 10：$t_{DTS} = 4x\ t_{INT_CK}$ 11：保留，不要使用这个配置
7	ARPE	自动重装载预装载使能（Auto-reload preload enable） 0：关闭 TIM1_ARR 寄存器的影子寄存器 1：使能 TIM1_ARR 寄存器的影子寄存器
6：5	CMS	中央对齐模式选择（Center-aligned mode selection） 00：边沿对齐模式。计数方向取决于 DIR 位 01：中央对齐模式 1。计数器交替地递增和递减计数。通道为输出模式，只在计数器递减计数时比较中断标志位被置 1 10：中央对齐模式 2。计数器交替地递增和递减计数。通道为输出模式，只在计数器递增计数时比较中断标志位被置 1 11：中央对齐模式 3。计数器交替地递增和递减计数。通道为输出模式，在计数器递增和递减计数时比较中断标志位均被置 1 注：计数过程中，不允许更改此位。
4	DIR	计数方向（Direction） 0：计数器递增计数 1：计数器递减计数 注：当计数器配置为中央对齐模式或编码器模式时，该位为只读。
3	OPM	单脉冲模式（One pulse mode） 0：禁止单脉冲模式，在发生更新事件时，计数器继续计数 1：使能单脉冲模式，在发生下一次更新事件或软件清除 CEN 位时，计数器停止计数
2	URS	更新请求源（Update request source） 软件配置该位，选择更新事件源。 0：以下事件可产生一个更新中断或 DMA 请求： - 计数器上溢/下溢 - 设置 UG 位 - 从模式控制器产生的更新 1：只有计数器上溢/下溢才产生一个更新中断或 DMA 请求

Bit	Field	Description
1	UDIS	禁止更新（Update disable） 该位用来允许或禁止更新事件的产生 0：允许更新事件（UEV） 1：禁止更新事件。不产生更新事件，影子寄存器（ARR、PSC、CCRx）保持值不变。如果设置了 EGR_UG 位为 1，计数器和预分频器被初始化；如果从模式控制器接收到硬件复位，计数器将被初始化。
0	CEN	计数器使能（Counter enable） 0：禁止计数器 1：使能计数器 注：在软件设置了 CEN 位后，外部时钟、门控模式和编码器模式才能工作。触发模式可以自动地通过硬件设置 CEN 位。

13.5.2 TIM1_CR2 控制寄存器 2

偏移地址：0x04

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	OIS4	OIS3N	OIS3	OIS2N	OIS2	OIS1N	OIS1	TI1S	MMS			CCDS	CCUS	Res.	CCPC
	rw	rw	rw	rw	rw	rw	rw	rw	rw			rw	rw		rw

Bit	Field	Description
15	Reserved	保留，必须保持复位值。
14	OIS4	输出空闲状态 4（OC4 输出）。参见 OIS1 位。
13	OIS3N	输出空闲状态 3（OC3N 输出）。参见 OIS1N 位。
12	OIS3	输出空闲状态 3（OC3 输出）。参见 OIS1 位。
11	OIS2N	输出空闲状态 2（OC2N 输出）。参见 OIS1N 位。
10	OIS2	输出空闲状态 2（OC2 输出）。参见 OIS1 位。
9	OIS1N	输出空闲状态 1（OC1N 输出）（Output Idle state 1） 0：当 MOE = 0 时，死区后 OC1N = 0 1：当 MOE = 0 时，死区后 OC1N = 1 注：已经设置了 LOCK（TIM1_BKR 寄存器）级别 1、2 或 3 后，该位不能被修改。
8	OIS1	输出空闲状态 1（OC1 输出）（Output Idle state 1） 0：当 MOE=0，若 OC1N 有效，则在死区时间后 OC1 = 0 1：当 MOE=0，若 OC1N 有效，则在死区时间后 OC1 = 1 注：已经设置了 LOCK（TIM1_BKR 寄存器）级别 1、2 或 3 后，该位不能被修改。

Bit	Field	Description
7	TI1S	TI1 选择（TI1 selection） 0：TIM1_CH1 管脚连到 TI1 输入 1：TIM1_CH1、TIM1_CH2 和 TIM1_CH3 管脚经异或后作为 TI1 输入
6：4	MMS	主模式选择（Master mode selection） 这些位控制 TRGO 信号的选择，用于选择在主模式下送到从定时器的同步信息： 000：复位　TIM1_EGR 寄存器的 UG 位触发一次 TRGO 脉冲。 001：使能 用于控制在一定时间内使能从定时器或同时启动多个定时器。计数器使能信号 CNT_EN 被用于作为触发输出（TRGO），计数器使能信号是通过 CEN 控制位和门控模式下的触发输入信号的逻辑或产生。当计数器使能信号受控于触发输入时，TRGO 上会有一个延迟，除非选择了主/从模式。 010：更新　更新事件被选为 TRGO。 011：捕获/比较脉冲　发生一次捕获或一次比较成功时，触发输出送出一个 TRGO 信号。 100：比较　OC1REF 信号被用于作为触发输出（TRGO） 101：比较　OC2REF 信号被用于作为触发输出（TRGO） 110：比较　OC3REF 信号被用于作为触发输出（TRGO） 111：比较　OC4REF 信号被用于作为触发输出（TRGO）
3	CCDS	DMA 请求源选择（Capture/compare DMA selection） 0：当 CCx 发生捕获/比较事件时，发送 CCx 的 DMA 请求 1：发生更新事件时，发送 CCx 的 DMA 请求 注：仅适用于有内置 DMA 的产品
2	CCUS	捕获/比较控制更新源选择（Capture/compare control update selection） 0：CCPC=1 时，只能配置 COMG=1 更新。 1：CCPC=1 时，可以通过配置 COMG=1 或检测到 TRGI 上的一个上升沿更新。 注：此位只在通道为互补输出时有效。
1	Reserved	保留，必须保持复位值。
0	CCPC	捕获/比较预装载控制位（Capture/compare preloaded control） 0：CCxE，CCxNE 和 OCxM 位预装载禁用 1：CCxE，CCxNE 和 OCxM 位预装载使能 注：此位只在通道为互补输出时有效。

13.5.3 TIM1_SMCR 从模式控制寄存器

偏移地址：0x08

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ETP	ECE	ETPS		ETF				MSM	TS			OCCS	SMS		

rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Description
15	ETP	外部触发极性（External trigger polarity） 该位选择 ETR 信号的极性。 0：高电平或上升沿有效 1：低电平或下降沿有效 注：仅适用于支持外部触发的产品
14	ECE	外部时钟使能位（External clock enable） 该位启用外部时钟模式 2。 0：禁止外部时钟模式 2 1：使能外部时钟模式 2，ETRF 信号上的任意有效沿驱动计数器计数 注 1：仅适用于支持外部触发的产品。 注 2：配置 ECE=1 与配置 SMS = 111 和 TS = 111 效果一样。 注 3：TS ≠ 111 时，复位模式，门控模式和触发模式可以与外部时钟模式 2 同时使用。 注 4：同时使能外部时钟模式 1 和外部时钟模式 2 时，外部时钟的输入是 ETR。
13：12	ETPS	外部触发预分频（External trigger prescaler） 外部触发信号 ETRP 的频率必须低于 TIM1 主时钟 PCLK 频率的 1/4。 当输入较快的外部时钟时，可以使用预分频降低 ETRP 的频率。 00：关闭预分频 01：ETRP 频率除以 2 10：ETRP 频率除以 4 11：ETRP 频率除以 8 注：仅适用于支持外部触发的产品。

Bit	Field	Description
11：8	ETF	外部触发滤波（External trigger filter） 这些位定义了对 ETRP 信号采样的频率和对 ETRP 数字滤波的带宽。实际上，数字滤波器是一个事件计数器，它记录到 N 个事件后会产生一个输出的跳变。 0000：无滤波器，以 f_{DTS} 采样 0001：采样频率 $f_{sampling}=f_{INT_CK}$，N=2 0010：采样频率 $f_{sampling}=f_{INT_CK}$，N=4 0011：采样频率 $f_{sampling}=f_{INT_CK}$，N=8 0100：采样频率 $f_{sampling}=f_{DTS}/2$，N=6 0101：采样频率 $f_{sampling}=f_{DTS}$ /2，N=8 0110：采样频率 $f_{sampling}=f_{DTS}$ /4，N=6 0111：采样频率 $f_{sampling}=f_{DTS}$ /4，N=8 1000：采样频率 $f_{sampling}=f_{DTS}$ /8，N=6 1001：采样频率 $f_{sampling}=f_{DTS}$ /8，N=8 1010：采样频率 $f_{sampling}=f_{DTS}$ /16，N=5 1011：采样频率 $f_{sampling}=f_{DTS}$ /16，N=6 1100：采样频率 $f_{sampling}=f_{DTS}$ /16，N=8 1101：采样频率 $f_{sampling}=f_{DTS}$ /32，N=5 1110：采样频率 $f_{sampling}=f_{DTS}$ /32，N=6 1111：采样频率 $f_{sampling}=f_{DTS}$ /32，N=8 注：仅适用于支持外部触发的产品。
7	MSM	主/从 模 式（Master/slave mode） 0：无作用 1：触发输入（TRGI） 事件被延迟，以实现当前定时器（通过 TRGO）与它的从定时器间的完美同步，该功能可以把几个定时器同步到一个单一的外部事件。
6：4	TS	触发选择（Trigger selection） 触发输入源选择。 000：内部触发 0（ITR0） 001：内部触发 1（ITR1） 010：内部触发 2（ITR2） 011：内部触发 3（ITR3） 100：TI1 的边沿检测器（TI1F_ED） 101：滤波后的定时器输入 1（TI1FP1） 110：滤波后的定时器输入 2（TI2FP2） 111：外部触发输入（ETR） 更多有关 ITRx 的细节，参见下表。 注：从模式使能后这些位不能修改。
3	OCCS	比较输出信号（OCxREF）清除选择（Output compare clear selection） 在 PWM 模式下，清除比较输出（OCxREF）。 0：外部触发信号作为清除信号 1：比较器（COMP）输出作为清除信号 注：仅适用于支持外部触发或有内置比较器（COMP）的产品。

Bit	Field	Description
2：0	SMS	从模式选择（Slave mode selection） 当选择了外部信号作为触发源，触发信号（TRGI） 的有效边沿与选中的外部输入极性相关。 000：关闭从模式 - 如果 CEN = 1，则预分频器直接由内部时钟驱动。 001：编码器模式 1- 根据 TI1FP1 的电平，计数器在 TI2FP2 的边沿递增/递减计数。 010：编码器模式 2- 根据 TI2FP2 的电平，计数器在 TI1FP1 的边沿递增/递减计数。 011：编码器模式 3 - 根据另一个输入的电平，计数器在 TI1FP1 和 TI2FP2 的边沿递增/递减计数。 100：复位模式 - 选中的触发输入（TRGI） 的上升沿重新初始化计数器，并且产生一个更新事件。 101：门控模式 - 当触发输入（TRGI） 为高时，计数器开始计数。当触发输入变为低时，计数器停止计数（但不复位），并且产生一个更新事件。计数器的启动和停止都是受控的。 110：触发模式 - 计数器在触发输入 TRGI 的上升沿启动（但不复位），并且产生一个更新事件，只有计数器的启动是受控的。 111：外部时钟模式 1 - 选中的触发输入（TRGI） 的上升沿驱动计数器。 注：如果 TI1F_ED 被选为触发输入（TS = 100） 时，不要使用门控模式。这是因为，TI1F_ED 在每次 TI1F 变化时输出一个脉冲，然而门控模式是要检查触发输入的电平。

表 13-10 TIM1 内部触发连接

从定时器	ITR0	ITR1	ITR2	ITR3
TIM1	-	TIM2_TRGO	TIM3_TRGO	TIM17_OC1REF
TIM2	TIM1_TRGO	-	TIM3_TRGO	TIM14_OC1REF
TIM3	TIM1_TRGO	TIM2_TRGO	TIM16_OC1REF	TIM14_OC1REF

13.5.4 TIM1_DIER DMA/中断使能寄存器

偏移地址：0x0C

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.														CC5DE	CC5IE
														rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	TDE	COMDE	CC4DE	CC3DE	CC2DE	CC1DE	UDE	BIE	TIE	COMIE	CC4IE	CC3IE	CC2IE	CC1IE	UIE
	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Description
31：18	Reserved	保留，必须保持复位值。

Bit	Field	Description
17	CC5DE	允许比较 5 的 DMA 请求（Compare 5 DMA request enable） 0：禁止比较 5 的 DMA 请求 1：允许比较 5 的 DMA 请求 注：仅适用于有内置 DMA 且有通道 5 的产品。
16	CC5IE	允许比较 5 中断（Compare 5 interrupt enable） 0：禁止比较 5 中断 1：允许比较 5 中断
15	Reserved	保留，必须保持复位值。
14	TDE	允许触发 DMA 请求（Trigger DMA request enable） 0：禁止触发 DMA 请求 1：允许触发 DMA 请求 注：仅适用于有内置 DMA 的产品。
13	COMDE	允许 COM 的 DMA 请求（COM DMA request enable） 0：禁止 COM 的 DMA 请求 1：允许 COM 的 DMA 请求 注：仅适用于有内置 DMA 的产品。
12	CC4DE	允许捕获/比较 4 的 DMA 请求（Capture/Compare 4 DMA request enable） 0：禁止捕获/比较 4 的 DMA 请求 1：允许捕获/比较 4 的 DMA 请求 注：仅适用于有内置 DMA 的产品。
11	CC3DE	允许捕获/比较 3 的 DMA 请求（Capture/Compare 3 DMA request enable） 0：禁止捕获/比较 3 的 DMA 请求 1：允许捕获/比较 3 的 DMA 请求 注：仅适用于有内置 DMA 的产品。
10	CC2DE	允许捕获/比较 2 的 DMA 请求（Capture/Compare 2 DMA request enable） 0：禁止捕获/比较 2 的 DMA 请求 1：允许捕获/比较 2 的 DMA 请求 注：仅适用于有内置 DMA 的产品。
9	CC1DE	允许捕获/比较 1 的 DMA 请求（Capture/Compare 1 DMA request enable） 0：禁止捕获/比较 1 的 DMA 请求 1：允许捕获/比较 1 的 DMA 请求 注：仅适用于有内置 DMA 的产品。
8	UDE	允许更新 DMA 请求（Update DMA request enable） 0：禁止更新 DMA 请求 1：允许更新 DMA 请求 注：仅适用于有内置 DMA 的产品。
7	BIE	允许刹车中断（Break interrupt enable） 0：禁止刹车中断 1：允许刹车中断

Bit	Field	Description
6	TIE	允许触发中断（Trigger interrupt enable） 0：禁止触发中断 1：允许触发中断
5	COMIE	允许 COM 中断（COM interrupt enable） 0：禁止 COM 中断 1：允许 COM 中断
4	CC4IE	允许捕获/比较 4 中断（Capture/Compare 4 interrupt enable） 0：禁止捕获/比较 4 中断 1：允许捕获/比较 4 中断
3	CC3IE	允许捕获/比较 3 中断（Capture/Compare 3 interrupt enable） 0：禁止捕获/比较 3 中断 1：允许捕获/比较 3 中断
2	CC2IE	允许捕获/比较 2 中断（Capture/Compare 2 interrupt enable） 0：禁止捕获/比较 2 中断 1：允许捕获/比较 2 中断
1	CC1IE	允许捕获/比较 1 中断（Capture/Compare 1 interrupt enable） 0：禁止捕获/比较 1 中断 1：允许捕获/比较 1 中断
0	UIE	允许更新事件中断（Update interrupt enable） 0：禁止更新事件中断 1：允许更新事件中断

13.5.5 TIM1_SR 状态寄存器

偏移地址：0x10

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															CC5IF
															rw0c
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.			CC4OF	CC3OF	CC2OF	CC1OF	Res.	BIF	TIF	COMIF	CC4IF	CC3IF	CC2IF	CC1IF	UIF
			r_w0c					r_w0c							

Bit	Field	Description
31：17	Reserved	保留，必须保持复位值。
16	CC5IF	比较 5 中断标记（Compare 5 interrupt flag） 参考 CC1IF 描述。
15：13	Reserved	保留，必须保持复位值。
12	CC4OF	捕获/比较 4 重复捕获标记（Capture/Compare 4 overcapture flag） 参考 CC1OF 描述。

Bit	Field	Description
11	CC3OF	捕获/比较 3 重复捕获标记（Capture/Compare 3 overcapture flag） 参考 CC1OF 描述。
10	CC2OF	捕获/比较 2 重复捕获标记（Capture/Compare 2 overcapture flag） 参考 CC1OF 描述。
9	CC1OF	捕获/比较 1 重复捕获标记（Capture/Compare 1 overcapture flag） 仅当通道 1 被配置为输入捕获，CC1IF 已经为 1 后，捕获事件再次发生时，该标记可由硬件置 1。写 0 可清除该位。 0：无重复捕获产生 1：重复捕获产生
8	Reserved	保留，必须保持复位值。
7	BIF	刹车中断标记（Break interrupt flag） 当刹车输入有效，由硬件对该位置 1。如果刹车输入无效，则该位可由软件清 0 0：无刹车事件产生 1：刹车输入上检测到有效电平
6	TIF	触发器中断标记（Trigger interrupt flag） 当发生触发事件（当从模式控制器处于除门控模式和外部时钟模式外的其它模式时、在 TRGI 输入端检测到有效边沿，或门控模式下的计数停止边沿） 时由硬件对该位置 1。它由软件清 0。 0：无触发器事件产生 1：触发器中断产生
5	COMIF	COM 中断标记（COM interrupt flag） 当产生 COM 事件（捕获/比较控制位 CCxE、CCxNE、OCxM 已被更新） 时该位由硬件置 1。它由软件清 0。 0：无 COM 事件产生 1：COM 中断产生
4	CC4IF	捕获/比较 4 中断标记（Capture/Compare 4 interrupt flag） 参考 CC1IF 描述。
3	CC3IF	捕获/比较 3 中断标记（Capture/Compare 3 interrupt flag） 参考 CC1IF 描述。
2	CC2IF	捕获/比较 2 中断标记（Capture/Compare 2 interrupt flag） 参考 CC1IF 描述。

Bit	Field	Description
1	CC1IF	捕获/比较 1 中断标记（Capture/Compare 1 interrupt flag） 通道 1 为输出模式： 当计数器值与比较值匹配时该位由硬件置 1（在中央对齐模式下根据 TIM1_CR1.CMS[1:0]的选择来置位）。它由软件清 0。 0：无匹配发生 1：TIM1_CNT 的值与 TIM1_CCR1 的值匹配 通道 1 为输入模式： 当发生捕获事件时该位由硬件置 1，由软件清 0 或读取 TIM1_CCR1 的值清 0。 0：无输入捕获产生 1：计数器值已被捕获至 TIM1_CCR1
0	UIF	更新中断标记（Update interrupt flag） 当产生更新事件时该位由硬件置 1。它由软件清 0。 0：无更新中断发生 1：发生更新中断 当寄存器被更新时该位由硬件置 1： - 若 TIM1_CR1 寄存器的 UDIS=0，且 REP_CNT=0，当计数器产生上溢/下溢事件时。 -若 TIM1_CR1 寄存器的 UDIS=0、URS=0，当 TIM1_EGR 寄存器的 UG=1 时。 - 若 TIM1_CR1 寄存器的 UDIS=0、URS=0，从模式控制器产生更新事件时。

13.5.6 TIM1_EGR 事件产生寄存器

偏移地址：0x14

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															CC5G
															w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.								BG	TG	COMG	CC4G	CC3G	CC2G	CC1G	UG
								w	w	w	w	w	w	w	w

Bit	Field	Description
31：17	Reserved	保留，必须保持复位值。
16	CC5G	产生比较 5 事件（Compare 5 generation） 参考 CC1G 描述。
15：8	Reserved	保留，必须保持复位值。

Bit	Field	Description
7	BG	产生刹车事件（Break generation） 0：无动作 1：产生一个刹车事件，此时 MOE=0，BIF=1，若开启对应的中断和 DMA，则产生相应的中断和 DMA，由硬件清除。
6	TG	产生触发事件（Trigger generation） 0：无动作 1：产生触发事件，TIM1_SR 寄存器的 TIF = 1，若开启对应的中断和 DMA， 则产生相应的中断和 DMA，由硬件自动清 0。
5	COMG	捕获/比较事件，产生控制更新（Capture/Compare control update generation） 0：无动作 1：捕获/比较事件控制更新产生，由硬件自动清 0，当 CCPC=1，允许更新 CCxE、CCxNE、OCxM 位。 注：该位只对拥有互补输出的通道有效。
4	CC4G	产生捕获/比较 4 事件（Capture/Compare 4 generation） 参考 CC1G 描述。
3	CC3G	产生捕获/比较 3 事件（Capture/Compare 3 generation） 参考 CC1G 描述。
2	CC2G	产生捕获/比较 2 事件（Capture/Compare 2 generation） 参考 CC1G 描述。
1	CC1G	产生通道 1 捕获/比较事件（Capture/Compare 1 generation） 该位由软件置 1，用于产生一个捕获/比较事件，由硬件自动清 0。 0：无动作 1：通道 CC1 上产生一个捕获/比较事件： 若通道 CC1 配置为输出：CC1IF 置 1，若开启对应的中断和 DMA，则产生相应的中断和 DMA。 若通道 CC1 配置为输入： CC1IF 置 1，若开启对应的中断和 DMA，则产生相应的中断和 DMA。若 CC1IF 已经为 1，则设置 CC1OF = 1。
0	UG	产生更新事件（Update generation） 0：无动作 1：初始化计数器，并产生一个更新事件。由硬件自动清 0，如果选择了中央对齐或递增计数模式，计数器被清 0；如果选择递减计数模式，计数器将载入自动重载值。预分频计数器将同时被清除。

13.5.7 TIM1_CCMR1 捕获/比较模式寄存器 1

偏移地址：0x18

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

OC2CE	OC2M	OC2PE	OC2FE	CC2S	OC1CE	OC1M	OC1PE	OC1FE	CC1S
IC2F		IC2PSC		CC2S	IC1F		IC1PSC		CC1S
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

通道可用于输入（捕获模式）或输出（比较模式），通道的方向由相应的 CCxS 定义。该寄存器 CCxS 以外其它位的作用在输入模式和输出模式下不同。OCxx 描述了通道在输出模式下的功能，ICxx 描述了通道在输入模式下的功能。

比较输出模式：

Bit	Field	Description
15	OC2CE	通道 2 比较输出清零使能（Output compare 2 clear enable） 参考 OC1CE 的描述。
14：12	OC2M	通道 2 比较输出模式（Output compare 2 mode） 参考 OC1M 的描述。
11	OC2PE	通道 2 比较输出预装载使能（Output compare 2 preload enable） 参考 OC1PE 的描述。
10	OC2FE	通道 2 比较输出快速使能（Output compare 2 fast enable） 参考 OC1FE 的描述。
9：8	CC2S	通道 2 捕获/比较选择（Capture/Compare 2 selection） 该位定义通道的方向和输入信号的选择，只有在通道关闭时这些位才可写入： 00：通道 2 被配置为输出 01：通道 2 被配置为输入，IC2 映射在 TI2 上 10：通道 2 被配置为输入，IC2 映射在 TI1 上 11：通道 2 被配置为输入，IC2 映射在 TRC 上，此模式仅工作在内部触发器输入被选中时（由 TIM1_SMCR 寄存器的 TS 位选择）
7	OC1CE	通道 1 比较输出清 0 使能（Output compare 1 clear enable） 0：OC1REF 不受 ETR 输入的影响 1：当检测到 ETR 输入有效电平时，OC1REF 清零

Bit	Field	Description
6：4	OC1M	通道 1 比较输出模式（Output compare 1 mode） 该位定义了输出参考信号 OC1REF 的动作，而 OC1REF 决定了 OC1、OC1N 的值。OC1REF 是高电平有效，而 OC1、OC1N 的有效电平取决于 CC1P、CC1NP 位。 000：冻结。TIM1_CCR1 与 TIM1_CNT 间的比较结果对 OC1REF 不起作用。 001：匹配时设置为高。当 TIM1_CNT 的值与 TIM1_CCR1 的值相同时，强制 OC1REF 为高电平。 010：匹配时设置为低。当 TIM1_CNT 的值与 TIM1_CCR1 的值相同时，强制 OC1REF 为低电平。 011：匹配时翻转。当 TIM1_CCR1=TIM1_CNT 时，翻转 OC1REF 的电平。 100：强制为低。强制 OC1REF 为低电平。 101：强制为高。强制 OC1REF 为高电平。 110：PWM 模式 1。在递增计数时，当 TIM1_CNT<TIM1_CCR1 时强制 OC1REF 为高电平，否则为低电平;在递减计数时，当 TIM1_CNT > TIM1_CCR1 时强制 OC1REF 为低电平，否则为高电平。 111：PWM 模式 2。在递增计数时，当 TIM1_CNT<TIM1_CCR1 时通道 1 为强制 OC1REF 为低电平，否则为高电平;在递减计数时，当 TIM1_CNT > TIM1_CCR1 时强制 OC1REF 为高电平，否则为低电平。 注 1：当 LOCK 级别设为 3（TIM1_BDTR 寄存器中的 LOCK 位）并且 CC1S = 00（该通道配置成输出） 时，该位不能被修改。 注 2：在 PWM 模式 1 或 PWM 模式 2 中，只有当比较结果改变了或在比较输出模式中从冻结模式切换到 PWM 模式时，OC1REF 电平才改变。
3	OC1PE	通道 1 比较输出预装载使能（Output compare 1 preload enable） 0：禁止 TIM1_CCR1 寄存器的预装载功能，写入 TIM1_CCR1 寄存器的数值立即生效。 1：开启 TIM1_CCR1 寄存器的预装载功能，读写操作仅对预装载寄存器操作，TIM1_CCR1 的预装载值在更新事件到来时生效。 注 1：当 LOCK 级别设为 3（TIM1_BDTR 寄存器中的 LOCK 位）并且 CC1S = 00（该通道配置成输出）时，该位不能被修改。 注 2：若该位置 1，在单脉冲模式下（TIM1_CR1 寄存器的 OPM= 1），是否设定预装载寄存器无影响；其它情况下，需要设定预装载寄存器，否则后续动作不确定。

Bit	Field	Description
2	OC1FE	通道 1 比较输出快速使能（Output compare 1 fast enable） 该位为 1 时，若通道配置为 PWM 模式，会加快捕获/比较输出对触发时间的响应。输出通道将触发输入信号的有效边沿的作用等同于发生了一次比较匹配，此时 OC 被设置为比较电平，与比较结果无关。 0：禁止通道 1 比较输出快速使能 1：开启通道 1 比较输出快速使能
1：0	CC1S	通道 1 捕获/比较选择（Capture/Compare 1 selection） 该位定义通道的方向和输入信号的选择，只有在通道关闭时这些位才可写入： 00：通道 1 被配置为输出 01：通道 1 被配置为输入，IC1 映射在 TI1 上 10：通道 1 被配置为输入，IC1 映射在 TI2 上 11：通道 1 被配置为输入，IC1 映射在 TRC 上。此模式仅工作在内部触发器输入被选中时（由 TIM1_SMCR 寄存器的 TS 位选择）

输入捕获模式：

Bit	Field	Description
15：12	IC2F	输入捕获 2 滤波器（Input capture 2 filter） 参考 IC1F 的描述
11：10	IC2PSC	输入/捕获 2 预分频器（Input capture 2 prescaler） 参考 IC1PSC 的描述
9：8	CC2S	通道 2 捕获/比较选择（Capture/Compare 2 selection） 该位定义通道的方向和输入信号的选择，只有在通道关闭时这些位才可写入： 00：通道 2 被配置为输出 01：通道 2 被配置为输入，IC2 映射在 TI2 上 10：通道 2 被配置为输入，IC2 映射在 TI1 上 11：通道 2 被配置为输入，IC2 映射在 TRC 上，此模式仅工作在内部触发器输入被选中时（由 TIM1_SMCR 寄存器的 TS 位选择）

Bit	Field	Description
7：4	IC1F	通道 1 输入捕获滤波器（Input capture 1 filter） 数字滤波器由一个事件计数器组成，它记录 N 个输入事件后会产生一个输出的跳变。这些位定义了 IC1 输入信号的采样频率和数字滤波器的长度。 0000：无滤波器，以 f_{DTS} 采样 0001：采样频率 $f_{sampling}=f_{INT_CK}$，N=2 0010：采样频率 $f_{sampling}=f_{INT_CK}$，N=4 0011：采样频率 $f_{sampling}=f_{INT_CK}$，N=8 0100：采样频率 $f_{sampling}=f_{DTS}$ /2，N=6 0101：采样频率 $f_{sampling}=f_{DTS}$ /2，N=8 0110：采样频率 $f_{sampling}=f_{DTS}$ /4，N=6 0111：采样频率 $f_{sampling}=f_{DTS}$ /4，N=8 1000：采样频率 $f_{sampling}=f_{DTS}$ /8，N=6 1001：采样频率 $f_{sampling}=f_{DTS}$ /8，N=8 1010：采样频率 $f_{sampling}=f_{DTS}$ /16，N=5 1011：采样频率 $f_{sampling}=f_{DTS}$ /16，N=6 1100：采样频率 $f_{sampling}=f_{DTS}$ /16，N=8 1101：采样频率 $f_{sampling}=f_{DTS}$ /32，N=5 1110：采样频率 $f_{sampling}=f_{DTS}$ /32，N=6 1111：采样频率 $f_{sampling}=f_{DTS}$ /32，N=8
3：2	IC1PSC	通道 1 输入/捕获预分频器（Input capture 1 prescaler） 该位定义了 IC1 的预分频系数。当 CC1E=0（TIM1_CCER 寄存器中） 时，预分频器复位。 00：无预分频器，捕获输入口上检测到的每一个边沿都触发一次捕获 01：每 2 个事件触发一次捕获 10：每 4 个事件触发一次捕获 11：每 8 个事件触发一次捕获
1：0	CC1S	通道 1 捕获/比较选择（Capture/Compare 1 selection） 该位定义通道的方向和输入信号的选择，只有在通道关闭时这些位才可写入： 00：通道 1 被配置为输出 01：通道 1 被配置为输入，IC1 映射在 TI1 上 10：通道 1 被配置为输入，IC1 映射在 TI2 上 11：通道 1 被配置为输入，IC1 映射在 TRC 上。此模式仅工作在内部触发器输入被选中时（由 TIM1_SMCR 寄存器的 TS 位选择）

13.5.8 TIM1_CCMR2 捕获/比较模式寄存器 2

偏移地址：0x1C

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

OC4CE	OC4M	OC4PE	OC4FE	CC4S	OC3CE	OC3M	OC3PE	OC3FE	CC3S
IC4F		IC4PSC		CC4S	IC3F		IC3PSC		CC3S
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

比较输出模式：

Bit	Field	Description
15	OC4CE	通道 4 比较输出清零使能（Output compare 4 clear enable） 参考 OC3CE 的描述
14：12	OC4M	通道 4 比较输出模式（Output compare 4 mode） 参考 OC3M 的描述
11	OC4PE	通道 4 比较输出预装载使能（Output compare 4 preload enable） 参考 OC3PE 的描述
10	OC4FE	通道 4 比较输出快速使能（Output compare 4 fast enable） 参考 OC3FE 的描述
9：8	CC4S	通道 4 捕获/比较选择（Capture/Compare 4 selection） 该位定义通道的方向和输入信号的选择，只有在通道关闭时这些位才可写入： 00：通道 4 被配置为输出 01：通道 4 被配置为输入，IC4 映射在 TI4 上 10：通道 4 被配置为输入，IC4 映射在 TI3 上 11：通道 4 被配置为输入，IC4 映射在 TRC 上，此模式仅工作在内部触发器输入被选中时（由 TIM1_SMCR 寄存器的 TS 位选择）
7	OC3CE	通道 3 比较输出清 0 使能（Output compare 3 clear enable） 0：OC3REF 不受 ETR 输入的影响 1：当检测到 ETR 输入有效电平时，OC3REF 清零

Bit	Field	Description
6：4	OC3M	通道 3 比较输出模式（Output compare 3 mode） 该位定义了输出参考信号 OC3REF 的动作，而 OC3REF 决定了 OC3、OC3N 的值。OC3REF 是高电平有效，而 OC3、OC3N 的有效电平取决于 CC3P、CC3NP 位。 000：冻结。TIM1_CCR3 与 TIM1_CNT 间的比较结果对 OC3REF 不起作用 001：匹配时设置为高。当 TIM1_CNT 的值与 TIM1_CCR3 的值相同时，强制 OC3REF 为高电平 010：匹配时设置为低。当 TIM1_CNT 的值与 TIM1_CCR3 的值相同时，强制 OC3REF 为低电平 011：匹配时翻转。当 TIM1_CCR3=TIM1_CNT 时，翻转 OC3REF 的电平 100：强制为低。强制 OC3REF 为低电平 101：强制为高。强制 OC3REF 为高电平 110：PWM 模式 1。在递增计数时，当 TIM1_CNT<TIM1_CCR3 时强制 OC3REF 为高电平，否则为低电平;在递减计数时，当 TIM1_CNT > TIM1_CCR3 时强制 OC3REF 为低电平，否则为高电平。 111：PWM 模式 2。在递增计数时，当 TIM1_CNT<TIM1_CCR3 时强制 OC3REF 为低电平，否则为高电平;在递减计数时，当 TIM1_CNT>TIM1_CCR3 时强制 OC3REF 为高电平，否则为低电平。 注 1：当 LOCK 级别设为 3（TIM1_BDTR 寄存器中的 LOCK 位） 并且 CC3S=00（该通道配置成输出）时，该位不能被修改。 注 2：在 PWM 模式 1 或 PWM 模式 2 中，只有当比较结果改变了或在比较输出模式中从冻结模式切换到 PWM 模式时，OC3REF 电平才改变。
3	OC3PE	通道 3 比较输出预装载使能（Output compare 3 preload enable） 0：禁止 TIM1_CCR3 寄存器的预装载功能，写入 TIM1_CCR3 寄存器的数值立即生效 1：开启 TIM1_CCR3 寄存器的预装载功能，读写操作仅对预装载寄存器操作，TIM1_CCR3 的预装载值在更新事件到来时生效 注 1：当 LOCK 级别设为 3（TIM1_BDTR 寄存器中的 LOCK 位）并且 CC3S =00（该通道配置成输出）时，该位不能被修改。 注 2：仅在单脉冲模式下（TIM1_CR1 寄存器的 OPM= 1），无需设定预装载寄存器，其它情况下，需要设定预装载寄存器，否则后续动作不确定。

Bit	Field	Description
2	OC3FE	通道 3 比较输出快速使能（Output compare 3 fast enable） 该位为 1 时，若通道配置为 PWM 模式，会加快捕获/比较输出对触发时间的响应。输出通道将触发输入信号的有效边沿的作用等同于发生了一次比较匹配，此时 OC 被设置为比较电平，与比较结果无关。 0：禁止通道 3 比较输出快速使能 1：开启通道 3 比较输出快速使能
1：0	CC3S	通道 3 捕获/比较选择（Capture/Compare 3 selection） 该位定义通道的方向和输入信号的选择，只有在通道关闭时这些位才可写入： 00：通道 3 被配置为输出 01：通道 3 被配置为输入，IC3 映射在 TI3 上 10：通道 3 被配置为输入，IC3 映射在 TI4 上 11：通道 3 被配置为输入，IC3 映射在 TRC 上，此模式仅工作在内部触发器输入被选中时（由 TIM1_SMCR 寄存器的 TS 位选择）

输入捕获模式：

Bit	Field	Description
15：12	IC4F	输入捕获 4 滤波器（Input capture 4 filter） 参考 IC3F 的描述
11：10	IC4PSC	输入/捕获 4 预分频器（Input capture 4 prescaler） 参考 IC3PSC 的描述
9：8	CC4S	通道 4 捕获/比较选择（Capture/Compare 4 selection） 该位定义通道的方向和输入信号的选择，只有在通道关闭时这些位才可写入： 00：通道 4 被配置为输出 01：通道 4 被配置为输入，IC4 映射在 TI4 上 10：通道 4 被配置为输入，IC4 映射在 TI3 上 11：通道 4 被配置为输入，IC4 映射在 TRC 上，此模式仅工作在内部触发器输入被选中时（由 TIM1_SMCR 寄存器的 TS 位选择）

Bit	Field	Description
7：4	IC3F	通道 3 输入捕获滤波器（Input capture 3 filter） 数字滤波器由一个事件计数器组成，它记录 N 个输入事件后会产生一个输出的跳变。这些位定义了 IC1 输入信号的采样频率和数字滤波器的长度。 0000：无滤波器，以 f_{DTS} 采样 0001：采样频率 $f_{sampling}=f_{INT_CK}$，N=2 0010：采样频率 $f_{sampling}=f_{INT_CK}$，N=4 0011：采样频率 $f_{sampling}=f_{INT_CK}$，N=8 0100：采样频率 $f_{sampling}=f_{DTS}$ /2，N=6 0101：采样频率 $f_{sampling}=f_{DTS}$ /2，N=8 0110：采样频率 $f_{sampling}=f_{DTS}$ /4，N=6 0111：采样频率 $f_{sampling}=f_{DTS}$ /4，N=8 1000：采样频率 $f_{sampling}=f_{DTS}$ /8，N=6 1001：采样频率 $f_{sampling}=f_{DTS}$ /8，N=8 1010：采样频率 $f_{sampling}=f_{DTS}$ /16，N=5 1011：采样频率 $f_{sampling}=f_{DTS}$ /16，N=6 1100：采样频率 $f_{sampling}=f_{DTS}$ /16，N=8 1101：采样频率 $f_{sampling}=f_{DTS}$ /32，N=5 1110：采样频率 $f_{sampling}=f_{DTS}$ /32，N=6 1111：采样频率 $f_{sampling}=f_{DTS}$ /32，N=8
3：2	IC3PSC	通道 3 输入/捕获预分频器（Input capture 3 prescaler） 该位定义了 IC3 的预分频系数。当 CC3E=0（TIM1_CCER 寄存器中） 时，预分频器复位。 00：无预分频器，捕获输入口上检测到的每一个边沿都触发一次捕获 01：每 2 个事件触发一次捕获 10：每 4 个事件触发一次捕获 11：每 8 个事件触发一次捕获
1：0	CC3S	通道 3 捕获/比较选择（Capture/Compare 3 selection） 该位定义通道的方向和输入信号的选择，只有在通道关闭时这些位才可写入： 00：通道 3 被配置为输出 01：通道 3 被配置为输入，IC3 映射在 TI3 上 10：通道 3 被配置为输入，IC3 映射在 TI4 上 11：通道 3 被配置为输入，IC3 映射在 TRC 上，此模式仅工作在内部触发器输入被选中时（由 TIM1_SMCR 寄存器的 TS 位选择）

13.5.9 TIM1_CCER 捕获/比较使能寄存器

偏移地址：0x20

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

CC4NP	Res.	CC 4P	CC 4E	CC3NP	CC3NE	CC3P	CC3E	CC2NP	CC2NE	CC2P	CC2E	CC1NP	CC1NE	CC1P	CC1E
rw		rw													

Bit	Field	Description
15	CC4NP	通道 4 输入/捕获互补输出极性（Capture/Compare 4 complementary output polarity） 参考 CC1NP 的描述。
14	Reserved	保留，必须保持复位值。
13	CC4P	通道 4 输入/捕获输出极性（Capture/Compare 4 output polarity） 参考 CC1P 的描述。
12	CC4E	通道 4 输入/捕获输出使能（Capture/Compare 4 output enable） 参考 CC1E 的描述。
11	CC3NP	通道 3 输入/捕获互补输出极性（Capture/Compare 3 complementary output polarity） 参考 CC1NP 的描述。
10	CC3NE	通道 3 输入/捕获互补输出使能（Capture/Compare 3 complementary output enable） 参考 CC1NE 的描述。
9	CC3P	通道 3 输入捕获输出极性（Capture/Compare 3 output polarity） 参考 CC1P 的描述。
8	CC3E	通道 3 输入/捕获输出使能（Capture/Compare 3 output enable） 参考 CC1E 的描述。
7	CC2NP	通道 2 输入/捕获互补输出极性（Capture/Compare 2 complementary output polarity） 参考 CC1NP 的描述。
6	CC2NE	通道 2 输入/捕获互补输出使能（Capture/Compare 2 complementary output enable） 参考 CC1NE 的描述。
5	CC2P	通道 2 输入捕获输出极性（Capture/Compare 2 output polarity） 参考 CC1P 的描述。
4	CC2E	通道 2 输入/捕获输出使能（Capture/Compare 2 output enable） 参考 CC1E 的描述。
3	CC1NP	通道 1 输入/捕获互补输出极性（Capture/Compare 1 complementary output polarity） 通道 1 配置为输出时，此位定义了输出信号极性： 0：OC1N 高电平有效 1：OC1N 低电平有效 通道 1 配置为输入时，CC1P/CC1NP 配合使用定义了输入信号极性和电平，详细参考 ICx 极性/电平选择表。 注：当 LOCK 级别（TIM1_BDTR 寄存器中的 LCCK 位）设为 3 或 2 且 CC1S = 00（通道配置为输出）时，该位不能被修改。

Bit	Field	Description
2	CC1NE	通道 1 输入/捕获互补输出使能（Capture/Compare 1 complementary output enable） 0：关闭通道 1 互补输出。OC1N 禁止输出。 1：开启通道 1 互补输出。 OC1N 信号输出到对应的输出引脚，其输出电平依赖于 MOE、OSSI、OSSR、OIS1、OIS1N 和 CC1E 位的值。
1	CC1P	通道 1 输入/捕获输出极性（Capture/Compare 1 output polarity） 通道 1 配置为输出时，此位定义了输出信号极性： 0：OC1 高电平有效 1：OC1 低电平有效 通道 1 配置为输入时，CC1P/CC1NP 配合使用定义了输入信号极性和电平，详细参考 ICx 极性/电平选择表。 注：当 LOCK 级别（TIM1_BDTR 寄存器中的 LCCK 位）设为 3 或 2 时，该位不能被修改。
0	CC1E	通道 1 输入/捕获输出使能（Capture/Compare 1 output enable） 通道 1 配置为输出时： 0：关闭。OC1 禁止输出 1：开启。OC1 信号输出到对应的输出引脚 其输出电平依赖于 MOE、OSSI、OSSR、OIS1、OIS1N 和 CC1NE 位的值。 CC1 通道配置为输入： 该位决定了输入捕获功能是否启用。 0：捕获禁止 1：捕获使能

输入模式下，ICx 的极性/电平选择如下表所示：

表 13-11 ICx 极性/电平选择表

CCxP	CCxNP	ICx 极性/电平
0	0	上升沿有效/高电平有效
1	0	下降沿有效/低电平有效
1	1	上升沿或下降沿有效/高电平有效
0	1	保留

13.5.10 TIM1_CNT 计数器

偏移地址：0x24

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT															
rw															

Bit	Field	Description
15：0	CNT	计数器的值（Count value）

13.5.11 TIM1_PSC 预分频器

偏移地址：0x28

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PSC															
rw															

Bit	Field	Description
15：0	PSC	预分频器的值（Prescaler value） 计数器的时钟频率（ck_cnt）=f_{CK_PSC}/（PSC+1） 当发生更新事件时，PSC 的值装入当前预分频寄存器。

13.5.12 TIM1_ARR 自动预装载寄存器

偏移地址：0x2C

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ARR															
rw															

Bit	Field	Description
15：0	ARR	自动预装载值（Auto-reload value） 这些位定义了计数器的自动预装载值。当自动预装载的值为 0 时，计数器不工作。

13.5.13 TIM1_RCR 重复计数寄存器

偏移地址：0x30

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
REP_CNT								REP							
rw								rw							

Bit	Field	Description
15：8	REP_CNT	重复计数器实时写入的值（Repetition counter value of real-time writing） 在重复计数模式下，写入该位可以实时地将更新中断标志位（UIF）的检测点移位。 注：在更新事件后写入该位，在更新事件前写入 REP_CNT 将会被 REP 的值覆盖，使移位无效。
7：0	REP	重复计数器的值（Repetition counter value） 重复计数器的值定义了更新事件的产生速率。重复计数器计数值递减为 0 时产生更新事件。如果允许产生更新中断，则会同时影响产生更新中断的速率。 对 REP 值的写入在下次更新事件发生时生效，所以在 PWM 模式中，（REP+1） 对应着： 在边沿对齐模式下，PWM 周期的数目 在中央对齐模式下，PWM 半周期的数目

13.5.14 TIM1_CCR1 捕获/比较寄存器 1

偏移地址：0x34

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR1															
rw															

Bit	Field	Description
15：0	CCR1	通道 1 捕获/比较的值（Capture/Compare 1 value） 通道 1 配置为输入： 上一次捕获事件发生时捕获的计数器值存放于 CCR1（此时 CCR1 寄存器为只读）。 通道 1 配置为输出： 如果在 TIM1_CCMR1 寄存器（OC1PE 位）中未选择预装载功能，写入的数值会立即传输至对应的当前捕获/比较影子寄存器中。否则只有当更新事件发生时，此预装载值才传输至对应的当前捕获/比较影子寄存器中。当前捕获/比较影子寄存器参与同计数器 TIM1_CNT 的比较，并将比较结果反映到 OC1 端口的输出信号上。

13.5.15 TIM1_CCR2 捕获/比较寄存器 2

偏移地址：0x38

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR2															
rw															

Bit	Field	Description
15：0	CCR2	通道 2 捕获/比较的值（Capture/Compare 2 value） 参考 CCR1 的描述。

13.5.16 TIM1_CCR3 捕获/比较寄存器 3

偏移地址：0x3C

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR3															
rw															

Bit	Field	Description
15：0	CCR3	通道 3 捕获/比较的值（Capture/Compare 3 value） 参考 CCR1 的描述。

13.5.17 TIM1_CCR4 捕获/比较寄存器 4

偏移地址：0x40

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR4															
rw															

Bit	Field	Description
15：0	CCR4	通道 4 捕获/比较的值（Capture/Compare 4 value） 参考 CCR1 的描述。

13.5.18 TIM1_BDTR 刹车和死区寄存器

偏移地址：0x44

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															DOE
															rw

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MOE	AOE	BKP	BKE	OSSR	OSSI	LOCK		DTG							
rw	rw	rw	rw	rw	rw	rw		rw							

注：根据锁定设置，DOE、AOE、BKP、BKE、OSSI、OSSR 和 DTG 位均可被写保护，有必要在第一次写入 TIM1_BDTR 寄存器时对它们进行配置，详见互补输出和死区插入章节。

Bit	Field	Description
31：17	Reserved	保留，必须保持复位值。
16	DOE	直接输出（Direct output enable） 当刹车有效、MOE 置零后，有效。 0：刹车输入后，等待一个死区时间后输出空闲状态（输出使能信号关闭） 1：立即输出空闲状态（输出使能信号关闭） 注：当 LOCK 级别（TIM1_BDTR 寄存器中的 LOCK 位） 设为 1 时，该位不能被修改。
15	MOE	主输出使能（Main output enable） 当通道 x 配置为输出时，根据 AOE 位的设置值，该位可以由软件清 0 或被自动置 1。当刹车输入有效时，该位被硬件异步清 0。 0：禁止 OCx 和 OCxN 输出或强制为空闲状态（输出使能信号关闭） 1：如果设置了相应的使能位（TIM1_CCER 寄存器的 CCxE、CCxNE 位），则开启 OCx 和 OCxN 输出
14	AOE	自动输出使能（AutoMatic output enable） 0：MOE 不能被硬件置 1 1：MOE 能被软件置 1 或刹车无效时在下一个更新事件被硬件自动置 1 注：当 LOCK 级别（TIM1_BDTR 寄存器中的 LOCK 位） 设为 1 时，该位不能被修改。
13	BKP	刹车输入极性（Break Polarity） 0：刹车输入低电平有效 1：刹车输入高电平有效 注：当 LOCK 级别（TIM1_BDTR 寄存器中的 LOCK 位） 设为 1 时，该位不能被修改。
12	BKE	刹车功能使能（Break enable） 0：禁止刹车输入 1：开启刹车输入 注 1：当 LOCK 级别（TIM1_BDTR 寄存器中的 LOCK 位）设为 1 时，该位不能被修改。 注 2：刹车输入包括引脚输入、比较器比较结果输入和 CSS 时钟失效三类事件，刹车使能前应先配置 TIM1_BKINF 寄存器中 BKIN_SEL 位，选择刹车源。

Bit	Field	Description
11	OSSR	运行模式下“关闭状态”选择（Off-state selection for Run mode） 该位仅适用于当 MOE = 1 且通道为互补输出。 0：当定时器不工作时，禁止 OC/OCN 输出 1：当定时器不工作时，如果 CCxE = 1 或 CCxNE = 1，首先开启 OC/OCN 并输出无效电平，然后置位 OC/OCN 输出使能信号。 注：当 LOCK 级别（TIM1_BDTR 寄存器中的 LOCK 位）设为 2 时，该位不能被修改。
10	OSSI	空闲模式下“关闭状态”选择（Off-state selection for Idle mode） 该位仅适用于当 MOE = 0 且通道设为输出时。 0：当定时器不工作时，禁止 OC/OCN 输出。 1：当定时器不工作时，如果 CCxE = 1 或 CCxNE = 1 ，首先 OC/OCN 输出无效电平，然后置位 OC/OCN 输出使能信号。 注：当 LOCK 级别（TIM1_BDTR 寄存器中的 LOCK 位）设为 2 时，该位不能被修改。
9：8	LOCK	锁定设置（Lock configuration） 该位定义了寄存器的写保护功能。 00：写保护功能关闭，寄存器无写保护 01：锁定级别 1，不能写入 TIM1_BDTR 寄存器的 DOE、DTG、BKE、BKP、AOE 位和 TIM1_CR2 寄存器的 OISx/OISxN 位 10：锁定级别 2，不能写入锁定级别 1 中的各位，也不能写入 CC 极性位（当相关通道通过 CCxS 位设为输出时，CC 极性位是 TIM1_CCER 寄存器的 CCxP/CCxNP 位）以及 OSSR/OSSI 位 11：锁定级别 3，不能写入锁定级别 2 中的各位，也不能写入 CC 控制位（当相关通道通过 CCxS 位设为输出时，CC 控制位是 TIM1_CCMRx 寄存器的 OCxM/OCxPE 位） 注：在系统复位后，LOCK 位只能写一次，当写入 TIM1_BDTR 寄存器后，LOCK 被写保护。
7：0	DTG	死区发生器设置（Dead-time generator setup） 这些位定义了插入互补输出之间的死区持续时间。 注：当 LOCK 级别（TIM1_BDTR 寄存器中的 LOCK 位）设为 1、2 或 3 时，不能修改这些位。

13.5.19 TIM1_DCR DMA 控制寄存器

偏移地址：0x48

复位值：0x0000

注：本寄存器仅适用于有内置 DMA 的产品，详见 13.4.10 DMA 章节。

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.			DBL					Res.			DBA				

	rw		rw

Bit	Field	Description
15：13	Reserved	保留，必须保持复位值。
12：8	DBL	DMA 连续传送长度（DMA burst length） 这些位定义了 DMA 在连续模式下的访问寄存器的数量 00000：1 次传输 00001：2 次传输 00010：3 次传输 .... 10001：18 次传输
7：5	Reserved	保留，必须保持复位值。
4：0	DBA	DMA 基地址（DMA base address） 这些位定义了 DMA 在连续模式下访问 TIM1_DMAR 寄存器的第一个地址。DBA 定义为从 TIM1_CR1 寄存器所在地址开始的偏移值： 00000：TIM1_CR1 00001：TIM1_CR2 00010：TIM1_SMCR .....

13.5.20 TIM1_DMAR 连续模式 DMA 地址寄存器

偏移地址：0x4C

复位值：0x0000

注：本寄存器仅适用于有内置 DMA 的产品，详见 13.4.10 DMA 章节。

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DMAB															
w															

Bit	Field	Description
15：0	DMAB	DMA 连续传送地址寄存器（DMA address register for burst accesses） 对 TIM1_DMAR 寄存器的读写操作会导致对以下地址所在寄存器的存取操作： TIM1_CR1 地址 + DBA + DMA 索引，其中 TIM1_CR1 地址是 TIM1_CR1 寄存器所在的地址，DBA 是 TIM1_DCR 寄存器中定义的基地址，DMA 索引是 DMA 自动控制的偏移量，它取决于 TIM1_DCR 寄存器中定义的 DBL 值。

13.5.21 TIM1_CCMR3 捕获/比较模式寄存器 3

偏移地址：0x54

复位值：0x0000

通道仅适用于比较输出模式

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.												OC5PE	Res.		
												rw			

Bit	Field	Description
15：4	Reserved	保留，必须保持复位值。
3	OC5PE	比较输出 5 预装载使能（Output compare 5 preload enable） 0：禁止 TIM1_CCR5 寄存器的预装载功能，写入 TIM1_CCR5 寄存器的数值立即生效。 1：开启 TIM1_CCR5 寄存器的预装载功能，读写操作仅对预装载寄存器操作，TIM1_CCR5 的预装载值在更新事件到来时生效。 注 1：当 LOCK 级别设为 3（TIM1_BDTR 寄存器中的 LOCK 位）时，该位不能被修改。
2：0	Reserved	保留，必须保持复位值。

13.5.22 TIM1_CCR5 捕获/比较寄存器 5

偏移地址：0x58

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR5															
rw															

Bit	Field	Description
15：0	CCR5	比较 5 的值（Compare 5 value） CC5 通道只能配置为输出： 如果在 TIM1_CCMR3 寄存器（OC5PE 位）中未选择预装载功能，写入的数值会立即传输至对应的当前捕获/比较影子寄存器中。否则只有当更新事件发生时，此预装载值才传输至对应的当前捕获/比较影子寄存器中。当前捕获/比较影子寄存器参与同计数器 TIM1_CNT 的比较，由于 CC5 通道为内部通道，无法输出至引脚，比较结果用于内部触发事件。

13.5.23 TIM1_PDER PWM 移相/DMA repeat 更新请求使能寄存器

偏移地址：0x5C

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.										CCR5_SHIFT_EN	CCR4_SHIFT_EN	CCR3_SHIFT_EN	CCR2_SHIFT_EN	CCR1_SHIFT_EN	CCDREPE
										rw	rw	rw	rw	rw	rw

Bit	Field	Description
15：6	Reserved	保留，必须保持复位值。
5	CCR5_SHIFT_EN	允许通道 5 输出 PWM 移相使能位 0：禁止通道 5 输出 PWM 移相 1：允许通道 5 输出 PWM 移相 具体见 CCRxFALL 寄存器描述移相操作
4	CCR4_SHIFT_EN	允许通道 4 输出 PWM 移相使能位 0：禁止通道 4 输出 PWM 移相 1：允许通道 4 输出 PWM 移相 具体见 CCRxFALL 寄存器描述移相操作
3	CCR3_SHIFT_EN	允许通道 3 输出 PWM 移相使能位 0：禁止通道 3 输出 PWM 移相 1：允许通道 3 输出 PWM 移相 具体见 CCRxFALL 寄存器描述移相操作
2	CCR2_SHIFT_EN	允许通道 2 输出 PWM 移相使能位 0：禁止通道 2 输出 PWM 移相 1：允许通道 2 输出 PWM 移相 具体见 CCRxFALL 寄存器描述移相操作
1	CCR1_SHIFT_EN	允许通道 1 输出 PWM 移相使能位 0：禁止通道 1 输出 PWM 移相 1：允许通道 1 输出 PWM 移相 具体见 CCRxFALL 寄存器描述移相操作
0	CCDREPE	使能 DMA 在每次 underflow 或是 overflow 时都发出更新请求 0：DMA 发生更新请求需要根据重复计数寄存器的值来产生。 1：使能 DMA 在每次 underflow 或 overflow 都发出更新请求。

13.5.24 TIM1_CCRxFALL PWM 移相递减计数捕获/比较寄存器

偏移地址：0x60 ~ 0x70

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCRxFALL															
rw															

Bit	Field	Description
15：0	CCRxFALL	通道 x 在 PWM 中央对齐模式递减计数时的捕获/比较值 PWM 移相功能：开启 PDER 寄存器的 PWM 移相使能，根据需要移动相位，配置 CCRxFALL 以及 CCRx，即可实现 PWM 输出可编程的移相波形，可左移或是右移。

13.5.25 TIM1_BKINF 刹车输入滤波寄存器

偏移地址：0x74

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															BKIN_SEL
															rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BKIN_SEL											BKINF				BKINFE
rw											rw				rw

Bit	Field	Description
31：17	Reserved	保留，必须保持复位值。
16：5	BKIN_SEL	BKINSEL：刹车输入选择（break input sel） xxxxx1xxxxxx：若第 6bit 为 1，则选择 CPT 输入信号 xxxxxx1xxxxx：若第 5bit 为 1，则选择 PD[6]输入信号 xxxxxxx1xxxx：若第 4bit 为 1，则选择 PA[4]输入信号 xxxxxxxx1xxx：若第 3bit 为 1，则选择 PA[13]输入信号 xxxxxxxxx1xx：若第 2bit 为 1，则选择 PB[12]输入信号 xxxxxxxxxx1x：若第 1bit 为 1，则选择 PA[6]输入信号 xxxxxxxxxxx1：若第 0bit 为 1，则选择 CSS 信号

Bit	Field	Description
4：1	BKINF	BKIN 数字滤波采样频率(break input filter) 0000： 2 周期 0001： 4 周期 0010： 8 周期 0011： 16 周期 0100： 32 周期 0101： 64 周期 0110： 128 周期 0111： 256 周期 1000： 384 周期 1001： 512 周期 1010： 640 周期 1011： 768 周期 1100： 896 周期 1101：1024 周期 1110：1152 周期 1111：1280 周期 注：更改档位时应先关闭刹车滤波使能位。
0	BKINFE	BKIN 数字滤波使能(break input filter enable) 1：使能 BKIN 管脚数字滤波 0：禁止 BKIN 管脚数字滤波 注：滤波使能信号在刹车条件配置之后打开。 滤波功能用于过滤电平。

14 TIM2 通用定时器

14.1 简介

TIM2 由一个 16 位可实时编程预分频器和一个 32 位计数方向可调的自动重装载计数器组成，可以为用户提供便捷的计数定时功能，计数器时钟由预分频器分频得到。通用定时器具有多种用途，如输入功能（测量输入信号的脉冲宽度、频率，PWM 输入等），输出功能（PWM 输出、单脉冲模式输出等）。

14.2 功能框图




图 14-1 TIM2 结构图

上图为 TIM2 的结构框图，主要由输入单元、输出单元、时基单元、捕获/比较模块等结构组成。

14.3 主要特征

- 16 位可实时编程预分频器，分频系数：1–65536 可调
- 时钟源可选：内部时钟源，外部时钟输入（TIx、ETRx），内部触发输入(ITRx)
- 32 位自动重装载计数器（计数方向：递增、递减、递增/递减）
- 输入捕获：输入信号的脉冲宽度、周期的测量

- 触发输入可以作为外部时钟或者逐周期管理
- 支持编码器、霍尔传感器等接口
- 4 个输出通道
- 比较输出（控制输出波形或指示定时器已经计时结束）
- PWM 输出（边沿对齐或中央对齐模式）
- 单脉冲输出
- 产生中断/DMA 请求的事件：更新事件、触发事件、输入捕获、比较输出

14.4 功能描述

14.4.1 时钟

14.4.1.1 时钟选择

计数器的时钟源有以下几种：

- 内部时钟（INT_CK）
- 外部时钟模式 1：外部触发输入 TRGI（包含 TIx、ITRx、ETRx）
- 外部时钟模式 2：外部触发输入 ETR（包含 ETRx）
- 编码器模式

上述几种时钟选择示意图如下：




图 14-2 时钟选择

14.4.1.1.1 内部时钟源（INT_CK）

当配置 TIM2_SMCR 寄存器的 SMS=000、关闭从模式时，计数器使能打开，预分频器的时钟直接由内部时钟驱动。此时计数器时钟为内部时钟分频后的时钟。

14.4.1.1.2 外部时钟模式 1（外部触发输入 TRGI，包含 TIx、ITRx、ETRx）

当配置 TIM2_SMCR 寄存器的 SMS = 111 时，选择外部时钟模式 1（TRGI）。计数器由选定的输入信号的每个上升沿或下降沿驱动。

例：计数器在 TI1 输入端的上升沿递增计数，具体配置如下：

1. 配置 TIM2_CCMR1 寄存器的 CC1S=01，CC1 通道被配置为输入，IC1 映射在 TI1 上；配置 TIM2_CCMR1 寄存器的 IC1F[3：0]，设置输入滤波器带宽；配置 TIM2_CCER 寄存器 CC1P=0，选择上升沿为有效沿。

2. 配置 TIM2_SMCR 寄存器的 TS=101，选择 TI1 的作为触发输入源；配置 TIM2_SMCR 寄存器的 SMS=111，选择外部时钟模式 1。

3. 配置 TIM2_CR1 寄存器的 DIR=0，选择递增计数模式，配置 TIM2_CR1 寄存器的 CEN=1，启动计数器。

当 TI1 出现有效边沿时，计数器递增计数一次。TI1 的有效边沿和计数器的实际时钟之间的延时取决于 TI1 输入端同步电路设计。




图 14-3 外部时钟模式 1 下的控制电路

14.4.1.1.3 外部时钟模式 2（外部触发输入 ETR，包含 ETRx）

当配置 TIM2_SMCR 寄存器的 ECE=1 时，使能外部时钟模式 2，计数器由 ETR 信号上的有效边沿驱动。

例：ETR 的每 4 个下降沿计数一次，递增计数，具体配置如下：

1. 配置 TIM2_SMCR 寄存器的 ETF[3：0] = 0010，每 4 个 ETR 信号的有效边沿驱动计数器计数一次；配置 TIM2_SMCR 寄存器的 ETP=1，选择下降沿有效；配置 TIM2_SMCR 寄存器的 ECE=1，选择外部时钟模式 2。

2. 配置 TIM2_CR1 寄存器的 DIR=0，选择递增计数模式；配置 TIM2_CR1 寄存器的 CEN=1 ，启动计数器。

在 ETR 的下降沿和计数器实际时钟之间的延时取决于在 ETR 信号端的同步电路设计。




图 14-4 外部时钟模式 2 下的控制电路

14.4.1.1.4 编码器模式

具体参考从模式-编码器接口章节。

14.4.1.2 时基单元

TIM2 的时基单元主要包括：计数器寄存器（TIM2_CNT）、预分频器寄存器（TIM2_PSC）和自动预装载寄存器（TIM2_ARR）。

计数单元由一个 32 位的计数器和对应的自动预装载寄存器组成，可以实现递增计数，递减计数，递增和递减计数的功能。

计数器的时钟由预分频器提供，预分频器由预分频计数器和对应的寄存器组成，分频系数为 1-65536，可以随时写入，在下一次更新事件时生效。

自动预装载寄存器有预装载功能的 32 位影子寄存器，通过设置 TIM2_CR1 寄存器的 ARPE 位选择写入 ARR 寄存器的值立即生效或发生更新事件时载入影子寄存器。




图 14-5 自动预装载

14.4.1.3 计数模式

通过配置 TIM2_CR1 寄存器的 DIR 位和 CMS 位可以选择计数器的计数模式，可以分为三种计数模式，递增计数模式、递减计数模式和中央对齐计数模式（递增/递减计数模式），下面对每种计数模式做详细介绍。

14.4.1.3.1 递增计数模式

配置 TIM2_CR1 寄存器 CMS=0，DIR＝0，选择递增计数模式。

递增计数模式下，在使能 TIM2_CR1 寄存器的 CEN 后计数器由 0 开始递增计数，直至 TIM2_ARR 的值，产生一个计数器上溢事件（更新事件），并从 0 开始重新递增计数。设置 TIM2_EGR 寄存器的 UG=1，同样可以产生一个更新事件。




图 14-6 递增计数模式（UDIS=0）

通过配置 TIM2_CR1 寄存器的 UDIS=1，可禁止产生更新事件，当计数器发生上溢事件时，不产生更新事件。此时若配置 UG=1，不产生更新事件，但是计数器和预分频器计数器会被初始化，从零开始递增计数。




图 14-7 递增计数模式（UDIS=1 禁止产生更新事件）

注：发生更新事件时

- ARR 寄存器中的值被载入 ARR 影子寄存器中。
- 预分频器的预装载值生效。

14.4.1.3.2 递减计数模式

配置 TIM2_CR1 寄存器的 CMS=0，DIR＝1，选择递减计数模式。

递减计数模式下，计数器从自动预装载值 TIM2_ARR 开始递减计数，计数到 0 时，产生一个下溢事件（更新事件）。设置 TIM2_EGR 寄存器的 UG=1，同样可以产生一个更新事件，更新事件后计数器从自动预装载值 TIM2_ARR 开始重新递减计数（TIM2_CR1 寄存器 UDIS=0）。




图 14-8 递减计数模式（UDIS＝0）

通过配置 TIM2_CR1 寄存器的 UDIS=1，可禁止产生更新事件，当计数器发生下溢事件时，不产生更新事件。此时若配置 UG=1，同样不产生更新事件，但是计数器和预分频器计数器会被初始化，从 TIM2_ARR 开始计数。




图 14-9 递减计数模式（UDIS=1 禁止产生更新事件）

14.4.1.3.3 中央计数模式（递增/递减计数模式）

配置 TIM2_CR1 寄存器的 CMS ≠ 0（此时写入 DIR 无效），选择中央对齐计数模式。

中央对齐计数模式，递增计数和递减计数交替进行。递增计数到 ARR-1 时，产生一个上溢事件，然后从 ARR 开始递减计数到 1，产生一个下溢事件，再从 0 开始递增计数。

设置 TIM2_EGR 寄存器的 UG=1，同样可以产生一个更新事件，更新事件后计数器从 0 开始重新递增计数（TIM2_CR1 寄存器 UDIS=0）。




图 14-10 中央计数模式（UDIS=0）

通过配置 TIM2_CR1 寄存器的 UDIS=1，可禁止产生更新事件，当计数器发生上溢或下溢事件时，不产生更新事件。此时若配置 UG=1，同样不产生更新事件，但是计数器和预分频器计数器会被初始化，从零开始重新计数。




图 14-11 中央计数模式（UDIS=1 禁止产生更新事件）

14.4.2 输入捕获

14.4.2.1 输入捕获

输入捕获部分包括数字滤波器、多路复用、预分频器等，其结构如下图所示：




图 14-12 TIM2 输入捕获结构图

通过配置 TIM2_CCMRx 寄存器的 ICxF，可以设置数字滤波器的滤波宽度（滤波器的采样频率及数字滤波宽度如下表所示），当数字滤波器的输入信号宽度大于滤波宽度时，输入信号有效；数字滤波器对输入

引脚 TIx 的输入信号采样后，产生一个滤波后的信号 TIxF，然后通过极性可选的边沿检测器，产生一个有效信号 TIxFPx，这个信号可以作为从模式控制器的触发输入信号，同时该信号经过预分频器产生一个信号 ICxPS，用于触发输入捕获事件。

表 14-1 数字滤波器宽度与 ICxF 的对应关系表

IC1F[3：0]	采样频率和滤波宽度	IC1F[3：0]	采样频率和滤波宽度
0000	无滤波器，以 f_{DTS} 采样	1000	采样频率 $f_{sampling}=f_{DTS}$ /8，N=6
0001	采样频率 $f_{sampling}=f_{INT_CK}$，N=2	1001	采样频率 $f_{sampling}=f_{DTS}$ /8，N=8
0010	采样频率 $f_{sampling}= f_{INT_CK}$，N=4	1010	采样频率 $f_{sampling}=f_{DTS}$ /16，N=5
0011	采样频率 $f_{sampling}= f_{INT_CK}$，N=8	1011	采样频率 $f_{sampling}=f_{DTS}$/16，N=6
0100	采样频率 $f_{sampling}=f_{DTS}$/2，N=6	1100	采样频率 $f_{sampling}=f_{DTS}$ /16，N=8
0101	采样频率 $f_{sampling}=f_{DTS}$ /2，N=8	1101	采样频率 $f_{sampling}=f_{DTS}$ /32，N=5
0110	采样频率 $f_{sampling}=f_{DTS}$/4，N=6	1110	采样频率 $f_{sampling}=f_{DTS}$ /32，N=6
0111	采样频率 $f_{sampling}=f_{DTS}$ /4，N=8	1111	采样频率 $f_{sampling}=f_{DTS}$ /32，N=8

输入捕获模式下，当检测到信号 ICx 上的有效边沿后，计数器的当前值被锁存到对应的影子寄存器上，再复制到对应的捕获比较寄存器中。当开启了中断或 DMA 使能，发生捕获事件时，将产生相应的中断或 DMA 请求。发生捕获事件时，会将状态寄存器（TIM2_SR）中的捕获标志位 CCxIF 置 1，通过配置 CCxIF=0 或读取 TIM2_CCRx 中的数据，清除 CCxIF 标志位。当 CCxIF 未被清零时，发生输入捕获事件，重复捕获标志位 CCxOF 将会被置 1，通过配置 CCxOF=0，可以清除 CCxOF 标志位。

例如，通过采样 TI1 输入信号的有效沿，在 TI1 的上升沿来到时捕获当前计数器的值，锁存到 TIM2_CCR1 寄存器中，步骤如下：

1. 配置 TIM2_CCMR1 寄存器的 CC1S=01，CC1 通道被配置为输入，IC1 映射在 TI1 上。
2. 配置 TIM2_CCMR1 寄存器的 IC1F[3：0]，配置数字滤波器的滤波宽度（按需配置）。
3. 配置 TIM2_CCER 寄存器的 CC1P=0，选择捕获发生在 TI1 信号的上升沿。
4. 配置 TIM2_CCMR1 寄存器的 IC1PSC[1:0] ，选择预分频系数。
5. 配置 TIM2_CCER 寄存器的 CC1E = 1，开启输入/捕获通道 1 的捕获使能。
6. 配置 TIM2_DIER 寄存器的 CC1IE=1，使能通道 1 的捕获/比较通道 1 中断请求；如果芯片有内置 DMA，配置 TIM2_DIER 寄存器的 CC1DE=1，允许捕获/比较通道 1 的 DMA 请求。

注：

- 当通道配置为输入模式时，TIM2_CCRx 寄存器属性变为只读。
- 如果发生了两次以上连续捕获，但 CCxIF 标志未被清零，则重复捕获标志 CCxOF 被置 1。为了避免丢失重复捕获标志 CCxOF 置 1 之前可能产生的捕获信息，建议在读出重复捕获标志之前读取数据。
- 设置 TIM2_EGR 寄存器中相应的 CCxG 位，可以通过软件产生输入捕获中断或 DMA 请求。

14.4.2.2 PWM 捕获

PWM 输入模式的操作配置与一般输入捕获有以下不同点：

- 两个边沿有效且极性相反的 ICx 信号被映射至同一个 TIx 输入。
- 配置从模式为复位模式，将其中一路 TIxFP 作为触发输入信号。

例：测量 TI1 的 PWM 信号的宽度（TIM2_CCR1 寄存器）和占空比（TIM2_CCR2 寄存器），测量值取决于内部时钟 INT_CK 的频率和预分频器的值。具体步骤如下：

1. 配置 TIM2_CR1 寄存器 DIR=0，选择计数器计数模式为递增计数模式。
2. 配置 TIM2_CCMR1 寄存器的 CC1S = 01，将 IC1 映射在 TI1 上，选择 TIM2_CCR1 的有效输入。
3. 配置 TIM2_CCER 寄存器的 CC1P =0，选择 TI1FP1 的有效极性（上升沿有效）（将计数器的值捕获到 TIM2_CCR1 中并清除计数器）。
4. 配置 TIM2_CCMR1 寄存器的 CC2S =10，将 IC2 映射在 TI1 上，选择 TIM2_CCR2 的有效输入。
5. 配置 TIM2_CCER 寄存器的 CC2P =1，选择 TI2FP2 的有效极性（下降沿有效）（将计数器的值捕获到 TIM2_CCR2 中）。
6. 配置 TIM2_SMCR 寄存器中的 TS = 101，选择 TI1FP1 为有效的触发输入信号。
7. 配置 TIM2_SMCR 中的 SMS = 100，从模式控制器设置为复位模式。
8. 配置 TIM2_CCER 寄存器中 CC1E=1 且 CC2E = 1。开启 CC1 通道和 CC2 通道的捕获使能。




图 14-13 PWM 输入模式时序

注：由于从模式控制器只连接了 TI1FP1 和 TI2FP2，所以 PWM 输入模式只适用于 TIM2_CH1/TIM2_CH2 端口输入信号。

14.4.3 比较输出

捕获比较通道的比较输出部分由比较器、输出控制电路和捕获/比较寄存器组成，其结构图如下图所示：




图 14-14 比较输出部分结构图

在比较输出模式下，捕获比较寄存器的内容被载入到影子寄存器中，然后影子寄存器的内容和计数器当前值进行比较。捕获/比较模块包括一个捕获/比较寄存器（预装载寄存器）和一个影子寄存器，读写过程仅操作捕获/比较寄存器。

14.4.3.1 强制输出

配置 TIM2_CCMRx 寄存器的 CCxS = 00，将通道 CCx 设置为输出模式，通过配置 TIM2_CCMRx 寄存器 OCxM 位，可以直接将比较输出信号直接强制为有效或无效状态，不依赖于比较结果。配置 TIM2_CCMRx 寄存器 OCxM = 100，强置比较输出信号为无效状态。此时 OCxREF 被强置为低电平。配置 TIM2_CCMRx 寄存器 OCxM = 101，强置比较输出信号为有效状态。此时 OCxREF 被强置为高电平（OCxREF 始终为高电平有效）。

注：强制输出模式下，在 TIM2_CCRx 影子寄存器和计数器之间的比较输出仍在进行，比较结果的相应标志位也会被修改，如果开启了对应的中断和 DMA 请求，仍会产生对应的中断和 DMA 请求。

14.4.3.2 比较输出

比较输出模式下，当计数器与捕获比较寄存器值相同时，可以根据 TIM2_CCMRx 寄存器的 OCxM 位的配置用来输出不同的波形。

例如，当计数器与捕获/比较寄存器的内容匹配时，比较输出模式下的操作如下：

1. 在比较匹配时，OCxM 的值不同，输出通道 x 信号 OCx 的操作不同：
   - OCxM = 000：OCx 信号保持它的电平
   - OCxM = 001：OCx 信号被设置成有效电平
   - OCxM = 010：OCx 信号被设置成无效电平
   - OCxM = 011：OCx 信号进行翻转
2. 匹配时中断状态寄存器中的标志位置 1（TIM2_SR 寄存器中的 CCxIF 位）。

3. 当配置了 TIM2_DIER 寄存器中的 CCxIE =1，匹配时则产生一个中断。

4. 当配置了 TIM2_DIER 寄存器中的 CCxDE =1，匹配时则产生一个 DMA 请求（仅适用于有内置 DMA 的产品）。

比较输出模式也可以用来输出一个单脉冲（单脉冲输出模式）。

例如，通道 1 的比较输出模式的配置步骤如下：

1. 配置计数器的时钟（选择时钟源，配置预分频系数）。
2. 配置 TIM2_ARR 和 TIM2_CCR1 寄存器。
3. 配置 TIM2_DIER 寄存器的 CC1IE =1，使能捕获/比较 1 中断。
4. 配置输出模式：
   - 配置 TIM2_CCMR1 寄存器的 OC1M = 011，OC1 比较匹配时翻转。
   - 配置 TIM2_CCMR1 寄存器的 OC1PE = 0 ，禁止 TIM2_CCR1 寄存器的预装载功能。
   - 配置 TIM2_CCER 寄存器的 CC1P = 1，OC1 低电平有效。
   - 配置 TIM2_CCER 寄存器的 CC1E = 1，开启输出/比较 1 输出使能，OC1 信号输出到对应的输出引脚。
5. 配置 TIM2_CR1 寄存器的 CEN =1，启动计数器。

当配置 TIM2_CCMRx 寄存器中 OCxPE=0，禁止 TIM2_CCRx 寄存器的预装载功能时，可以随时写入 TIM2_CCRx 寄存器，并且写入的值立即生效。当配置 TIM2_CCMRx 寄存器中 OCxPE=1，启用 TIM2_CCRx 寄存器的预装载功能时，读写仅对预装载寄存器进行操作，TIM2_CCRx 预装载寄存器的值在下次更新事件到来时生效。下图给出了一个例子。




图 14-15 比较输出模式，OC1 信号在匹配时翻转

注：比较输出模式下，更新事件不会对输出结果产生影响。强制输出模式下，在 TIM2_CCRx 影子寄存器和计数器之间的比较输出仍在进行，比较结果的相应标志位也会被修改，如果开启了对应的中断和 DMA 请求，仍会产生对应的中断和 DMA 请求。

14.4.3.3 PWM 输出

在 PWM 模式下，根据 TIM2_ARR 寄存器和 TIM2_CCRx 寄存器的值，产生一个频率、占空比可控的 PWM 波形。

配置与通道 x 对应的 TIM2_CCMRx 寄存器的 OCxM=110 或 OCxM=111，选择通道 x 进入 PWM 模式 1 或 PWM 模式 2。PWM 模式下，计数器和 CCRx 会一直进行比较，根据配置和比较结果，通道 x 输出不同的信号，因此 TIM2 可以产生 4 个同频率下独立占空比的 PWM 输出信号。PWM 模式下可开启 TIM2_CCRx 的预装载功能和 TIM2_ARR 寄存器的预装载功能。写入 TIM2_CCRx 预装载寄存器和

TIM2_ARR 预装载寄存器的值在发生下个更新事件时，才会生效，载入相应的影子寄存器。PWM 模式下，使能计数器前设置 TIM2_EGR 的 UG=1，产生更新事件用于初始化所有的寄存器。

配置 TIM2_CCER 寄存器的 CCxP 位选择 OCx 的有效极性。配置 TIM2_CCER 寄存器的 CCxE 位控制 OCx 的输出使能。配置 TIM2_CR1 寄存器的 CMS 位，可以选择产生边沿对齐或中央对齐的 PWM 信号。

- CMS=00，边沿对齐模式，再进一步配置 DIR，选择递增或递减计数模式。
- CMS=01，中央对齐模式 1。
- CMS=10，中央对齐模式 2。
- CMS=11，中央对齐模式 3。

14.4.3.3.1 PWM 边沿对齐模式——递增计数模式

在递增计数模式配置的基础上，配置 TIM2_CCMRx 寄存器的 CCxS=00，选择输出模式，OCxM=110，选择 PWM 模式 1，当 TIM2_CNT < TIM2_CCRx 时通道 x（OCxREF）为有效电平，否则为无效电平。如果 TIM2_CCRx 中的比较值大于自动重装载值（TIM2_ARR），则 OCxREF 保持为有效电平。如果比较值为 0，则 OCxREF 保持为无效电平。下图为 CCR1=1，CCR2=4，CCR3=7，CCR4=b，ARR=a 时边沿对齐递增计数时 PWM 模式 1 的波形实例。




图 14-16 边沿对齐递增计数时 PWM 模式 1 的波形

14.4.3.3.2 PWM 边沿对齐模式——递减计数模式

在递减计数模式配置的基础上，配置 TIM2_CCMRx 寄存器的 CCxS=00，选择输出模式，OCxM=110，

选择 PWM 模式 1，当 TIM2_CNT > TIM2_CCRx 时通道 x（OCxREF）为无效电平，否则有效电平。下图为 CCR1=4，CCR2=6，CCR3=9，CCR4=b，ARR=a 时边沿对齐递减计数时 PWM 模式 1 的波形实例。




图 14-17 边沿对齐递减计数时 PWM 模式 1 的波形

14.4.3.3.3 PWM 中央对齐模式

首先配置 TIM2 计数器为中央对齐计数模式，配置 TIM2_CCMRx 寄存器的 CCxS=00，选择输出模式，根据配置不同的 CMS，比较输出中断标志位在计数器递减计数时被设置（CMS=01）、在计数器递增计数时被设置（CMS=10）、或在计数器递增或递减计数时被设置（CMS=11）。下图为 CCR1=4，CCR2=6，CCR3=9，CCR4=b，ARR=a 时中央对齐 PWM 模式 1 的波形实例。




图 14-18 中央对齐 PWM 模式 1 的波形

注：

- 进入中央对齐模式时，使用当前的递增/递减计数配置，计数方向取决于当前的 DIR 的值。
- 在中央对齐模式下，最好不要修改计数器的值，可能会产生不可预知的结果。当计数器处于递增计数时，写入计数器的值 > TIM2_ARR，计数器会继续递增计数。直接写入 0 或 ARR，会立即更新计数方向，但不会产生更新事件。
- 建议使用中央对齐模式时，在启动计数器之前配置 TIM2_EGR 寄存器的 UG=1，产生一个软件更新，更新所有寄存器，启动计数器后不要修改计数器的值。

14.4.3.4 外部事件清除 OCxREF

在配置 TIM2_CCMR 寄存器的 OCxCE=1 时，OCxREF 可以被 ETR 输入端的有效电平拉低直到发生下一次更新事件（UEV）。此功能只能用于比较输出模式和 PWM 模式，不能用于强制输出模式。

例，OCxREF 信号连到一个外部输入时，ETR 配置如下：

1. 配置 TIM2_SMCR 寄存器的 ETPS[1：0]=00，关闭外部触发预分频。
2. 配置 TIM2_SMCR 寄存器 ECE=0，禁用外部时钟模式 2。
3. 配置 TIM2_SMCR 寄存器 ETF[3：0]和 ETP，配置 ETR 信号的触发极性和滤波宽度。

下图显示了当 ETR 输入变化触发 ETRF 为高时，对应不同 OCxCE 的值，OCxREF 信号的动作（PWM 模式）。




图 14-19 外部事件清除 OCxREF

14.4.3.5 单脉冲输出

单脉冲模式（OPM）下，计数器响应一个激励，产生一个脉宽可调的脉冲。配置 TIM2_CR1 寄存器的 OPM=1，选择单脉冲模式，触发信号有效沿或配置 CEN=1 都可以启动计数器，直到下个更新事件发生或配置 CEN=0 时，计数器停止计数。

产生脉冲的必要条件是比较值与计数器的初始值不同。所以在计数器启动之前的必要配置如下：

- 递增计数方式：计数器 CNT < CCRx ≤ ARR。
- 递减计数方式：计数器 CNT > CCRx。




图 14-20 单脉冲模式

例如，在 TI2 检测到上升沿，延迟 t_{DELAY} 之后，在 OC2 上产生一个长度为 t_{PULSE} 的正脉冲。

配置 TI2FP2 作为触发源：

1. 配置 TIM2_CCMR1 寄存器中的 CC2S = 01，将 TI2FP2 映射到 TI2。
2. 配置 TIM2_CCER 寄存器中的 CC2P = 0，检测 TI2FP2 的上升沿。
3. 配置 TIM2_SMCR 寄存器中的 TS = 110，TI2FP2 作为从模式控制器的触发（TRGI）。
4. 配置 TIM2_SMCR 寄存器中的 SMS = 110，选择触发模式，TI2FP2 使能计数器工作。

OPM 的波形由 TIM2_ARR 和 TIM2_CCR1 决定(要考虑时钟频率和计数器预分频器)：由 TIM2_CCR1 寄存器的值和 CNT 初始值决定触发信号与单脉冲开始之间的延迟 t_{DELAY}，TIM2_ARR - TIM2_CCR1 的值为脉冲的宽度 t_{PULSE}。

下面是一个产生负脉冲的例子，即发生比较匹配时产生从 1 到 0 的波形，计数器达到预装载值时产生一个从 0 到 1 的波形：

1. 配置 TIM2_CCMR1 寄存器 OC1M = 111，选择 PWM 模式 2。
2. 配置 TIM2_CCER 寄存器 CC1P = 1，输出低电平有效。
3. 配置 TIM2_CCMR1 中 OC1PE = 1 和 TIM2_CR1 寄存器中 ARPE=1，使能预装载寄存器。

4. 配置 TIM2_CCR1 寄存器和 TIM2_ARR 寄存器。

5. 配置 TIM2_EGR 寄存器 UG=1 产生一个更新事件。

6. 等待在 TI2 上的一个外部触发事件。

此例中，TIM2_CR1 寄存器中的 DIR=0、CMS=0、OPM= 1，在下一个更新事件（当计数器从自动装载值返回到 0）时停止计数。

14.4.3.5.1 OCx 快速使能

OCx 快速使能，是单脉冲模式的一种特殊情况。在单脉冲模式下，通过设置 TIM2_CCMR 寄存器的 OCxFE=1，强制 OCxREF 直接响应激励而不是依赖计数器和比较值之间的比较结果，输出波形和比较匹配时的波形一样。这样可以去除比较的时间，快速输出比较结果。OCx 快速输出使能只在 PWM 模式下生效。

14.4.4 从模式

14.4.4.1 编码器接口

编码器接口模式就是计数器在 TI1 和 TI2 正交信号相互作用下计数，在输入源改变期间，计数方向被硬件自动修改。通过配置 TIM2_SMCR 寄存器 SMS 位可以选择输入源，根据输入源的不同，可以将编码器接口模式分为 3 种模式，SMS=001，编码器接口模式 1；SMS=010，编码器接口模式 2；SMS=011，编码器接口模式 3；三种模式具体计数操作如下表所示。两个输入 TI1 和 TI2 被用来作为正交编码器的接口。

编码器模式下，计数器开启之前必须先配置好 ARR 寄存器，因为使用编码器接口模式相当于使用了一个带有方向选择的外部时钟。计数器在 0 到 TIM2 _ARR 寄存器的自动装载值之间连续计数（递增计数和递减计数由外部时钟控制）。

注：编码器模式不支持外部时钟模式 2。

编码器接口模式下，计数器依照增量编码器的速度和方向被自动的修改，因此计数器的内容始终指示着编码器的位置。计数方向与相连的传感器旋转的方向对应。下表列出了所有可能的组合，假设 TI1 和 TI2 不同时变换。

表 14-2 计数方向与编码器信号的关系

计数模式	相对电平（TI1FP1 相对于 TI2，TI2FP2 相对于 TI1）	TI1FP1 信号		TI2FP2 信号	
		上升	下降	上升	下降
编码器接口模式 1（只在 TI2 计数）	高电平	-	-	递增计数	递减计数

计数模式	相对电平（TI1FP1 相对于 TI2，TI2FP2 相对于 TI1）	TI1FP1 信号		TI2FP2 信号	
		上升	下降	上升	下降
编码器接口模式 1（只在 TI2 计数）	低电平	-	-	递减计数	递增计数
编码器接口模式 2（只在 TI1 计数）	高电平	递减计数	递增计数	-	-
编码器接口模式 2（只在 TI1 计数）	低电平	递增计数	递减计数	-	-
编码器接口模式 3（在 TI1 和 TI2 计数）	高电平	递减计数	递增计数	递增计数	递减计数
编码器接口模式 3（在 TI1 和 TI2 计数）	低电平	递增计数	递减计数	递减计数	递增计数

下例是计数器在编码器接口模式下的配置和时序图，从图中可以看出计数信号的产生和方向控制。具体配置如下：

1. 配置 TIM2_CCMR 寄存器的 CC1S=01，将 IC1FP1 映射到 TI1 上。
2. 配置 TIM2_CCMR 寄存器的 CC2S =01，将 IC2FP2 映射到 TI2 上。
3. 配置 TIM2_CCER 寄存器的 CC1P =0，IC1 不反相，此时 IC1=TI1。
4. 配置 TIM2_CCER 寄存器的 CC2P =0，IC2 不反相，此时 IC1=TI2。
5. 配置 TIM2_SMCR 寄存器的 SMS =011，选择编码器模式 3，根据另一个信号的输入电平，计数器在 TI1FP1 和 TI2FP2 的边沿计数。
6. 配置 TIM2_CR1 寄存器的 CEN =1，开启计数器。




图 14-21 编码器模式下的计数器时序图

下图为当 IC1FP1 反相时计数器的时序图（CC1P = 1，其他配置不变）




图 14-22 IC1FP1 反相编码器接口模式时序图

编码器接口模式下，计数器可以提供传感器当前位置的信息。通过使用另一个配置在捕获模式的定时器测量两个编码器事件的间隔周期来获得动态的信息（速度，加速度，减速度）。根据两个编码器事件的间隔周期，可以定期读取计数器。可以通过把计数器的值锁存到第三个输入捕获寄存器（捕获信号必须是周期性的并且可以由另一个定时器产生）来实现计数器的定期读取。若芯片内置 DMA，还可以通过 DMA 请

求来读取它的值。

14.4.4.2 复位模式

配置 TIM2_SMCR 寄存器的 SMS=100，从模式选择复位模式。此模式下，TRGI 输入事件会使计数器清零重启。

例如，TI2 输入端的下降沿触发计数器重启：

1. 配置 TIM2_CCMR1 寄存器的 CC2S=01，CC2 通道被配置为输入模式；IC2 映射在 TI2 上，配置 TIM2_CCER 寄存器的 CC2P=1，检测下降沿。

2. 配置 TIM2_SMCR 寄存器的 SMS = 100，从模式选择复位模式；配置 TIM2_SMCR 寄存器的 TS = 110，选择滤波后的定时器输入 2（TI2FP2）作为同步计数器的触发输入。

3. 配置 TIM2_CR1 寄存器的 DIR=0，选择计数方向为递增计数；配置 PSC=0，不分频；配置 CEN=1，使能计数器。

计数器的时钟源由内部时钟提供，当检测到 TI2 的下降沿，计数器被清零重启。此时触发器中断标记被硬件置 1。

下图为复位模式下 TIM2_ARR = 0x13 的时序图。




图 14-23 复位模式的控制时序图

14.4.4.3 门控模式

配置 TIM2_SMCR 寄存器 SMS=101，从模式选择门控模式。此模式下，根据 TIM2_CCER 寄存器 CCxP 的值来选择有效电平（0：高电平有效，1：低电平有效）。TRGI 输入为有效电平时，计数器始终开启，否则计数器停止（但不发生复位操作），计数器的开启和停止可控。

例如，计数器只在 TI1 为高时计数：

1. 配置 TIM2_CCMR1 寄存器的 CC1S=01，CC1 通道被配置为输入模式，IC1 映射在 TI1 上；配置 TIM2_CCER 寄存器的 CC1P=0，检测 TI1 上的高电平。

2. 配置 TIM2_SMCR 寄存器的 SMS=101，从模式选择为门控模式；配置 TIM2_SMCR 寄存器的 TS=101，选择滤波后的定时器输入 1（TI1FP1）作为同步计数器的触发输入。

3. 配置 TIM2_CR1 寄存器的 DIR=0，选择计数方向为递增计数；配置 PSC=0，不分频；配置 CEN=1，使能计数器。

计数器的时钟源由内部时钟提供，当检测到 TI1 的高电平，计数器开始计数，当 TI1 为低电平时，计数器停止计数。计数器停止会将 TIF 置 1。

下图为门控模式下 TIM2_ARR=0xf 的时序图。




图 14-24 门控模式下的控制时序图

14.4.4.4 触发模式

配置 TIM2_SMCR 寄存器 SMS=110，从模式选择触发模式。根据 TIM2_CCER 寄存器 CCxP 的值来选择有效边沿（0：上升沿有效，1：下降沿有效），TRGI 输入为有效边沿时，计数器开始计数。计数器的启动可控，停止不可控。

例如，计数器在 TI1 输入的上升沿开始计数：

1. 配置 TIM2_CCMR1 寄存器的 CC1S=01，CC1 通道被配置为输入模式，IC1 映射在 TI1 上，配置 TIM2_CCER 寄存器的 CC1P=0，检测上升沿。

2. 配置 TIM2_SMCR 寄存器的 SMS = 110，从模式选择为触发模式; 配置 TIM2_SMCR 寄存器的 TS=101，选择滤波后的定时器输入 1（TI1FP1）作为计数器的触发输入。

3. 配置 TIM2_CR1 寄存器的 DIR=0，选择计数方向为递增计数；配置 PSC=0，不分频。

计数器的时钟源由内部时钟提供，当检测到 TI1 的上升沿，计数器开始计数。

下图为触发模式下 TIM2_ARR=0xf 的时序图。




图 14-25 触发器模式下的控制时序图

14.4.4.5 外部时钟模式 2+从模式

当时钟源选择外部时钟模式 2、ETR 信号被用作外部时钟的输入时，可以与从模式一起使用。这种使用方式时，从模式仅支持复位模式、门控模式、触发模式，不支持外部时钟模式 1 和编码器模式。

例如，从模式选择触发模式，计数器在 ETR 的每一个上升沿计数一次：

1. 配置 TIM2_SMCR 寄存器的 ETF = 0000，不使用数字滤波器；配置 TIM2_SMCR 寄存器的 ETPS = 00，关闭预分频；配置 TIM2_SMCR 寄存器的 ETP = 0，检测 ETR 的上升沿；配置 TIM2_SMCR 寄存器的 ECE = 1，使能外部时钟模式 2。

2. 配置 TIM2_CCMR1 寄存器的 CC1S=01，CC1 通道被配置为输入，IC1 映射在 TI1 上作为输入捕获源；配置 TIM2_CCER 寄存器的 CC1P=0，选择上升沿有效。

3. 配置 TIM2_SMCR 寄存器的 SMS = 110，从模式选择为触发模式。配置 TIM2_SMCR 寄存器的 TS = 101，选择 TI1 作为输入源。

4. 配置 TIM2_CR1 寄存器的 DIR=0，选择计数方向为递增计数；配置 PSC=0，不分频。

计数器在 TI1 的上升沿开始计数，并将 TIF 置 1。ETR 信号的上升沿和计数器实际计数时钟间的延时取决于 ETR 输入端的同步电路设计。

下图为外部时钟模式 2+从模式（触发模式）下 TIM2_ARR=13 时的时序图。




图 14-26 外部时钟模式 2+从模式（触发模式）控制时序图

14.4.5 定时器同步

不同的定时器在内部连接，可以实现定时器之间的级联或同步。

详细描述请参考 TIM1 相关章节。

14.4.6 定时器异或

配置 TIM2_CR2 寄存器的 TI1S =1，将 TIM2_CH1、TIM2_CH2 和 TIM2_CH3 引脚经异或后连接到 TI1 的输入端，用于定时器的所有输入模式。

例：TIM2_CH1、TIM2_CH2 和 TIM2_CH3 引脚经异或后连接到 TI1 的输入端，采样 TI1 输入信号的有效沿，在 TI1 的上升沿来到时捕获当前计数器的值，锁存到 TIM2_CCR1 寄存器中。具体配置如下：

1. 配置 TIM2_CR2 寄存器的 TI1S=1，配置定时器的三个输入经异或后连接到 TI1 输入通道。
2. 配置 TIM2_CCMR1 寄存器的 CC1S=01，CC1 通道被配置为输入，IC1 映射在 TI1 上.
3. 配置 TIM2_CCMR1 寄存器的 IC1F[3：0]，配置数字滤波器的滤波宽度（按需配置）。
4. 配置 TIM2_CCER 寄存器的 CC1P=0，选择捕获发生在 TI1 信号的上升沿。
5. 配置 TIM2_CCMR1 寄存器的 IC1PSC，选择预分频系数。
6. 配置 TIM2_CCER 寄存器的 CC1E = 1，开启输入/捕获通道 1 的捕获使能。
7. 配置 TIM2_CR1 寄存器的 CEN=1，启动计数器。




图 14-27 （TI1 异或输入）输入捕获波形图

霍尔接口电路

详细描述请参考 TIM1 相关章节。

14.4.7 调试模式

在调试模式下，配置 DBG_CR 寄存器中 DBG_TIM2_STOP=1，TIM2 计数器停止计数。（详见调试章节）

14.4.8 中断

TIM2 的中断包括：捕获/比较 1 中断、捕获/比较 2 中断、捕获/比较 3 中断、捕获/比较 4 中断、更新中断、触发中断，当相应的中断使能位打开，发生相应的事件时，产生相应的中断。

表 14-3 中断事件一览表

中断事件	标志位	使能位
捕获/比较 1 中断	CC1IF	CC1IE
捕获/比较 2 中断	CC2IF	CC2IE
捕获/比较 3 中断	CC3IF	CC3IE
捕获/比较 4 中断	CC4IF	CC4IE
更新中断	UIF	UIE
触发中断	TIF	TIE

14.4.9 DMA

TIM2 能够在发生单个事件时生成一个或连续多个 DMA 请求。主要目的是在没有软件开销的情况下，多次重新编程 TIM2 的一部分寄存器，也可以用于按周期读取数个寄存器。

TIM2_DCR 和 TIM2_DMAR 寄存器跟 DMA 模式相关。DMA 控制器的目标是唯一的，必须指向 TIM2_DMAR 寄存器。开启 DMA 使能后，在给定的 TIM2 事件发生时，TIM2 会给 DMA 发送请求。对 TIM2_DMAR 寄存器的每次写操作都被重定向到一个 TIM2 寄存器。

TIM2_DCR 寄存器的 DBL 位定义了 DMA 连续传送的长度，即传输寄存器数量。当对 TIM2_DMAR 进行读写操作时，定时器识别 DBL，确定需要传输的寄存器数量。TIM2_DCR 寄存器的 DBA 位定义了 DMA 传输的基地址，定义从 TIM2_CR1 寄存器地址开始的偏移量（00000 为 TIM2_CR1、00001 为 TIM2_CR2 …... 00110 为 TIM2_CCMR1 等）。

例：DMA 连续传送模式用于在发生更新事件时更新 CCR1、CCR2、CCR3 寄存器的内容。具体配置如下：

1. 配置相应的 DMA 通道。
2. 配置 TIM2_DCR 寄存器的 DBA=01101，配置 DMA 的基地址，选择偏移地址为 TIM2_CCR1 寄存器的地址。
3. 配置 TIM2_DCR 寄存器的 DBL=00010，配置传输长度为 3。
4. 配置 TIM2_DIER 寄存器的 UDE=1，允许更新事件的 DMA 请求。

5. 配置 TIM2_CR1 寄存器的 CEN=1，启动计数器。

6. 使能 DMA 通道。

此例中发生一次更新事件，DMA 将相应存储器地址中准备好的数据传输到 CCR1、CCR2、CCR3 寄存器中，或将 CCR1、CCR2、CCR3 寄存器的值传输到相应存储器地址中。

14.5 寄存器描述

表 14-4 TIM2 寄存器概览

Offset	Acronym	Register Name	Reset
0x00	TIM2_CR1	控制寄存器 1	0x0000
0x04	TIM2_CR2	控制寄存器 2	0x0000
0x08	TIM2_SMCR	从模式控制寄存器	0x0000
0x0C	TIM2_DIER	DMA/中断使能寄存器（DMA 部分仅适用于有内置 DMA 的芯片）	0x0000
0x10	TIM2_SR	状态寄存器	0x0000
0x14	TIM2_EGR	事件产生寄存器	0x0000
0x18	TIM2_CCMR1	捕获/比较模式寄存器 1	0x0000
0x1C	TIM2_CCMR2	捕获/比较模式寄存器 2	0x0000
0x20	TIM2_CCER	捕获/比较使能寄存器	0x0000
0x24	TIM2_CNT	计数器	0x0000 0000
0x28	TIM2_PSC	预分频率器	0x0000
0x2C	TIM2_ARR	自动装载寄存器	0x0000 0000
0x34	TIM2_CCR1	捕获/比较寄存器 1	0x0000 0000
0x38	TIM2_CCR2	捕获/比较寄存器 2	0x0000 0000
0x3C	TIM2_CCR3	捕获/比较寄存器 3	0x0000 0000
0x40	TIM2_CCR4	捕获/比较寄存器 4	0x0000 0000
0x48	TIM2_DCR	DMA 控制寄存器（仅适用于有内置 DMA 的芯片）	0x0000
0x4C	TIM2_DMAR	连续模式的 DMA 地址（仅适用于有内置 DMA 的芯片）	0x0000
0x50	TIM2_OR	输入选项寄存器	0x0000

14.5.1 TIM2_CR1 控制寄存器 1

偏移地址：0x0

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.						CKD		ARPE	CMS		DIR	OPM	URS	UDIS	CEN
						rw		rw	rw		rw	rw	rw	rw	rw

Bit	Field	Description
15：10	Reserved	保留，必须保持复位值。
9：8	CKD	时钟分频（clock division） 定义定时器时钟（INT_CK）频率与死区时间计数器、数字滤波器（ETR，TIx）所用的时钟之间的分频比例。 00：$t_{DTS} = t_{INT_CK}$ 01：$t_{DTS} = 2x\ t_{INT_CK}$ 10：$t_{DTS} = 4x\ t_{INT_CK}$ 11：保留，不要使用这个配置
7	ARPE	自动重装载预装载使能（Auto-reload preload enable） 0：关闭 TIM2_ARR 寄存器的影子寄存器 1：使能 TIM2_ARR 寄存器的影子寄存器
6：5	CMS	中央对齐模式选择（Center-aligned mode selection） 00：边沿对齐模式。计数方向取决于 DIR 位 01：中央对齐模式 1。计数器交替地递增和递减计数。通道为输出模式，只在计数器递减计数时比较中断标志位被置 1 10：中央对齐模式 2。计数器交替地递增和递减计数。通道为输出模式，只在计数器递增计数时比较中断标志位被置 1 11：中央对齐模式 3。计数器交替地递增和递减计数。通道为输出模式，在计数器递增和递减计数时比较中断标志位均被置 1 注：计数过程中，不允许更改此位。
4	DIR	计数方向（Direction） 0：计数器递增计数 1：计数器递减计数 注：当计数器配置为中央对齐模式或编码器模式时，该位为只读。
3	OPM	单脉冲模式（One pulse mode） 0：禁止单脉冲模式，在发生更新事件时，计数器继续计数 1：使能单脉冲模式，在发生下一次更新事件或软件清除 CEN 位时，计数器停止计数
2	URS	更新请求源（Update request source） 软件配置该位，选择更新事件源。 0：以下事件可产生一个更新中断或 DMA 请求： - 计数器上溢/下溢 - 设置 UG 位 - 从模式控制器产生的更新 1：只有计数器上溢/下溢才产生一个更新中断或 DMA 请求

Bit	Field	Description
1	UDIS	禁止更新（Update disable） 该位用来允许或禁止更新事件的产生 0：允许更新事件（UEV） 1：禁止更新事件。不产生更新事件，影子寄存器（ARR、PSC、CCRx）保持值不变。如果设置了 EGR_UG 位为 1，计数器和预分频器被初始化；如果从模式控制器接收到硬件复位，计数器将被初始化。
0	CEN	计数器使能（Counter enable） 0：禁止计数器 1：使能计数器 注：在软件设置了 CEN 位后，外部时钟、门控模式和编码器模式才能工作。触发模式可以自动地通过硬件设置 CEN 位。

14.5.2 TIM2_CR2 控制寄存器 2

偏移地址：0x04

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.								TI1S	MMS			CCDS	Res.		
								rw	rw			rw			

Bit	Field	Description
15：8	Reserved	保留，必须保持复位值。
7	TI1S	TI1 选择（TI1 selection） 0：TIM2_CH1 管脚连到 TI1 输入 1：TIM2_CH1、TIM2_CH2 和 TIM2_CH3 管脚经异或后作为 TI1 输入

Bit	Field	Description
6：4	MMS	主模式选择（Master mode selection） 这些位控制 TRGO 信号的选择，用于选择在主模式下送到从定时器的同步信息： 000：复位　TIM2_EGR 寄存器的 UG 位触发一次 TRGO 脉冲。 001：使能 用于控制在一定时间内使能从定时器或同时启动多个定时器。计数器使能信号 CNT_EN 被用于作为触发输出（TRGO），计数器使能信号是通过 CEN 控制位和门控模式下的触发输入信号的逻辑或产生。当计数器使能信号受控于触发输入时，TRGO 上会有一个延迟，除非选择了主/从模式。 010：更新　更新事件被选为 TRGO。 011：捕获/比较脉冲　发生一次捕获或一次比较成功时，触发输出送出一个 TRGO 信号。 100：比较　OC1REF 信号被用于作为触发输出（TRGO） 101：比较　OC2REF 信号被用于作为触发输出（TRGO） 110：比较　OC3REF 信号被用于作为触发输出（TRGO） 111：比较　OC4REF 信号被用于作为触发输出（TRGO）
3	CCDS	DMA 请求源选择（Capture/compare DMA selection） 0：当 CCx 发生捕获/比较事件时，发送 CCx 的 DMA 请求 1：发生更新事件时，发送 CCx 的 DMA 请求 注：仅适用于有内置 DMA 的产品
2：0	Reserved	保留，必须保持复位值。

14.5.3 TIM2_SMCR 从模式控制寄存器

偏移地址：0x08

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ETP	ECE	ETPS		ETF				MSM	TS			OCCS	SMS		
rw	rw	rw		rw				rw	rw			rw	rw		

Bit	Field	Description
15	ETP	外部触发极性（External trigger polarity） 该位选择 ETR 信号的极性。 0：高电平或上升沿有效 1：低电平或下降沿有效 注：仅适用于支持外部触发的产品

Bit	Field	Description
14	ECE	外部时钟使能位（External clock enable） 该位启用外部时钟模式 2。 0：禁止外部时钟模式 2 1：使能外部时钟模式 2，ETRF 信号上的任意有效沿驱动计数器计数 注 1：仅适用于支持外部触发的产品。 注 2：配置 ECE=1 与配置 SMS = 111 和 TS = 111 效果一样。 注 3：TS ≠ 111 时，复位模式，门控模式和触发模式可以与外部时钟模式 2 同时使用。 注 4：同时使能外部时钟模式 1 和外部时钟模式 2 时，外部时钟的输入是 ETR。
13：12	ETPS	外部触发预分频（External trigger prescaler） 外部触发信号 ETRP 的频率必须低于 TIM2 主时钟 PCLK 频率的 1/4。当输入较快的外部时钟时，可以使用预分频降低 ETRP 的频率。 00：关闭预分频 01：ETRP 频率除以 2 10：ETRP 频率除以 4 11：ETRP 频率除以 8 注：仅适用于支持外部触发的产品。
11：8	ETF	外部触发滤波（External trigger filter） 这些位定义了对 ETRP 信号采样的频率和对 ETRP 数字滤波的带宽。实际上，数字滤波器是一个事件计数器，它记录到 N 个事件后会产生一个输出的跳变。 0000：无滤波器，以 f_{DTS} 采样 0001：采样频率 $f_{sampling}=f_{INT_CK}$，N=2 0010：采样频率 $f_{sampling}=f_{INT_CK}$，N=4 0011：采样频率 $f_{sampling}=f_{INT_CK}$，N=8 0100：采样频率 $f_{sampling}=f_{DTS}/2$，N=6 0101：采样频率 $f_{sampling}=f_{DTS}/2$，N=8 0110：采样频率 $f_{sampling}=f_{DTS}/4$，N=6 0111：采样频率 $f_{sampling}=f_{DTS}/4$，N=8 1000：采样频率 $f_{sampling}=f_{DTS}/8$，N=6 1001：采样频率 $f_{sampling}=f_{DTS}/8$，N=8 1010：采样频率 $f_{sampling}=f_{DTS}/16$，N=5 1011：采样频率 $f_{sampling}=f_{DTS}/16$，N=6 1100：采样频率 $f_{sampling}=f_{DTS}/16$，N=8 1101：采样频率 $f_{sampling}=f_{DTS}/32$，N=5 1110：采样频率 $f_{sampling}=f_{DTS}/32$，N=6 1111：采样频率 $f_{sampling}=f_{DTS}/32$，N=8 注：仅适用于支持外部触发的产品。

Bit	Field	Description
7	MSM	主/从 模 式（Master/slave mode） 0：无作用 1：触发输入（TRGI） 事件被延迟，以实现当前定时器（通过 TRGO）与它的从定时器间的完美同步，该功能可以把几个定时器同步到一个单一的外部事件。
6：4	TS	触发选择（Trigger selection） 触发输入源选择。 000：内部触发 0（ITR0） 001：内部触发 1（ITR1） 010：内部触发 2（ITR2） 011：内部触发 3（ITR3） 100：TI1 的边沿检测器（TI1F_ED） 101：滤波后的定时器输入 1（TI1FP1） 110：滤波后的定时器输入 2（TI2FP2） 111：外部触发输入（ETR） 更多有关 ITRx 的细节，参见下表。 注：从模式使能后这些位不能修改。
3	OCCS	比较输出信号（OCxREF）清除选择（Output compare clear selection） 在 PWM 模式下，清除比较输出（OCxREF）。 0：外部触发信号作为清除信号 1：比较器（COMP）输出作为清除信号 注：仅适用于支持外部触发或有内置比较器（COMP）的产品。
2：0	SMS	从模式选择（Slave mode selection） 当选择了外部信号作为触发源，触发信号（TRGI） 的有效边沿与选中的外部输入极性相关。 000：关闭从模式 - 如果 CEN = 1，则预分频器直接由内部时钟驱动。 001：编码器模式 1- 根据 TI1FP1 的电平，计数器在 TI2FP2 的边沿递增/递减计数。 010：编码器模式 2- 根据 TI2FP2 的电平，计数器在 TI1FP1 的边沿递增/递减计数。 011：编码器模式 3 - 根据另一个输入的电平，计数器在 TI1FP1 和 TI2FP2 的边沿递增/递减计数。 100：复位模式 - 选中的触发输入（TRGI） 的上升沿重新初始化计数器，并且产生一个更新事件。 101：门控模式 - 当触发输入（TRGI） 为高时，计数器开始计数。当触发输入变为低时，计数器停止计数（但不复位），并且产生一个更新事件。计数器的启动和停止都是受控的。 110：触发模式 - 计数器在触发输入 TRGI 的上升沿启动（但不复位），并且产生一个更新事件，只有计数器的启动是受控的。 111：外部时钟模式 1 - 选中的触发输入（TRGI） 的上升沿驱动计数器。 注：如果 TI1F_ED 被选为触发输入（TS = 100） 时，不要使用门控模式。这是因为，TI1F_ED 在每次 TI1F 变化时输出一个脉冲，然而门控模式是要检查触发输入的电平。

表 14-5 TIM2 内部触发连接

从定时器	ITR0	ITR1	ITR2	ITR3
TIM1	-	TIM2_TRGO	TIM3_TRGO	TIM17_OC1REF
TIM2	TIM1_TRGO	-	TIM3_TRGO	TIM14_OC1REF
TIM3	TIM1_TRGO	TIM2_TRGO	TIM16_OC1REF	TIM14_OC1REF

14.5.4 TIM2_DIER DMA/中断使能寄存器

偏移地址：0x0C

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	TDE	Res.	CC4DE	CC3DE	CC2DE	CC1DE	UDE	Res.	TIE	Res.	CC4IE	CC3IE	CC2IE	CC1IE	UIE
	rw		rw	rw	rw	rw	rw		rw		rw	rw	rw	rw	rw

Bit	Field	Description
15	Reserved	保留，必须保持复位值。
14	TDE	允许触发 DMA 请求（Trigger DMA request enable） 0：禁止触发 DMA 请求 1：允许触发 DMA 请求 注：仅适用于有内置 DMA 的产品。
13	Reserved	保留，必须保持复位值。
12	CC4DE	允许捕获/比较 4 的 DMA 请求（Capture/Compare 4 DMA request enable） 0：禁止捕获/比较 4 的 DMA 请求 1：允许捕获/比较 4 的 DMA 请求 注：仅适用于有内置 DMA 的产品。
11	CC3DE	允许捕获/比较 3 的 DMA 请求（Capture/Compare 3 DMA request enable） 0：禁止捕获/比较 3 的 DMA 请求 1：允许捕获/比较 3 的 DMA 请求 注：仅适用于有内置 DMA 的产品。
10	CC2DE	允许捕获/比较 2 的 DMA 请求（Capture/Compare 2 DMA request enable） 0：禁止捕获/比较 2 的 DMA 请求 1：允许捕获/比较 2 的 DMA 请求 注：仅适用于有内置 DMA 的产品。
9	CC1DE	允许捕获/比较 1 的 DMA 请求（Capture/Compare 1 DMA request enable） 0：禁止捕获/比较 1 的 DMA 请求 1：允许捕获/比较 1 的 DMA 请求 注：仅适用于有内置 DMA 的产品。

Bit	Field	Description
8	UDE	允许更新 DMA 请求（Update DMA request enable） 0：禁止更新 DMA 请求 1：允许更新 DMA 请求 注：仅适用于有内置 DMA 的产品。
7	Reserved	保留，必须保持复位值。
6	TIE	允许触发中断（Trigger interrupt enable） 0：禁止触发中断 1：允许触发中断
5	Reserved	保留，必须保持复位值。
4	CC4IE	允许捕获/比较 4 中断（Capture/Compare 4 interrupt enable） 0：禁止捕获/比较 4 中断 1：允许捕获/比较 4 中断
3	CC3IE	允许捕获/比较 3 中断（Capture/Compare 3 interrupt enable） 0：禁止捕获/比较 3 中断 1：允许捕获/比较 3 中断
2	CC2IE	允许捕获/比较 2 中断（Capture/Compare 2 interrupt enable） 0：禁止捕获/比较 2 中断 1：允许捕获/比较 2 中断
1	CC1IE	允许捕获/比较 1 中断（Capture/Compare 1 interrupt enable） 0：禁止捕获/比较 1 中断 1：允许捕获/比较 1 中断
0	UIE	允许更新事件中断（Update interrupt enable） 0：禁止更新事件中断 1：允许更新事件中断

14.5.5 TIM2_SR 状态寄存器

偏移地址：0x10

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.			CC4OF	CC3OF	CC2OF	CC1OF	Res.		TIF	Res.	CC4IF	CC3IF	CC2IF	CC1IF	UIF
			r_w0c						r_w0c		r_w0c				

Bit	Field	Description
15：13	Reserved	保留，必须保持复位值。
12	CC4OF	捕获/比较 4 重复捕获标记（Capture/Compare 4 overcapture flag） 参考 CC1OF 描述。
11	CC3OF	捕获/比较 3 重复捕获标记（Capture/Compare 3 overcapture flag） 参考 CC1OF 描述。

Bit	Field	Description
10	CC2OF	捕获/比较 2 重复捕获标记（Capture/Compare 2 overcapture flag） 参考 CC1OF 描述。
9	CC1OF	捕获/比较 1 重复捕获标记（Capture/Compare 1 overcapture flag） 仅当通道 1 被配置为输入捕获，CC1IF 已经为 1 后，捕获事件再次发生时，该标记可由硬件置 1。写 0 可清除该位。 0：无重复捕获产生 1：重复捕获产生
8：7	Reserved	保留，必须保持复位值。
6	TIF	触发器中断标记（Trigger interrupt flag） 当发生触发事件（当从模式控制器处于除门控模式和外部时钟模式外的其它模式时、在 TRGI 输入端检测到有效边沿，或门控模式下的计数停止边沿） 时由硬件对该位置 1。它由软件清 0。 0：无触发器事件产生 1：触发器中断产生
5	Reserved	保留，必须保持复位值。
4	CC4IF	捕获/比较 4 中断标记（Capture/Compare 4 interrupt flag） 参考 CC1IF 描述。
3	CC3IF	捕获/比较 3 中断标记（Capture/Compare 3 interrupt flag） 参考 CC1IF 描述。
2	CC2IF	捕获/比较 2 中断标记（Capture/Compare 2 interrupt flag） 参考 CC1IF 描述。
1	CC1IF	捕获/比较 1 中断标记（Capture/Compare 1 interrupt flag） 通道 1 为输出模式： 当计数器值与比较值匹配时该位由硬件置 1（在中央对齐模式下根据 TIM2_CR1.CMS[1:0]的选择来置位）。它由软件清 0。 0：无匹配发生 1：TIM2_CNT 的值与 TIM2_CCR1 的值匹配 通道 1 为输入模式： 当发生捕获事件时该位由硬件置 1，由软件清 0 或读取 TIM2_CCR1 的值清 0。 0：无输入捕获产生 1：计数器值已被捕获至 TIM2_CCR1

Bit	Field	Description
0	UIF	更新中断标记（Update interrupt flag） 当产生更新事件时该位由硬件置 1。它由软件清 0。 0：无更新中断发生 1：发生更新中断 当寄存器被更新时该位由硬件置 1： - 若 TIM2_CR1 寄存器的 UDIS=0，且 REP_CNT=0，当计数器产生上溢/下溢事件时。 -若 TIM2_CR1 寄存器的 UDIS=0、URS=0，当 TIM2_EGR 寄存器的 UG=1 时。 - 若 TIM2_CR1 寄存器的 UDIS=0、URS=0，从模式控制器产生更新事件时。

14.5.6 TIM2_EGR 事件产生寄存器

偏移地址：0x14

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.									TG	Res.	CC4G	CC3G	CC2G	CC1G	UG
									w		w	w	w	w	w

Bit	Field	Description
15：7	Reserved	保留，必须保持复位值。
6	TG	产生触发事件（Trigger generation） 0：无动作 1：产生触发事件，TIM2_SR 寄存器的 TIF = 1，若开启对应的中断和 DMA， 则产生相应的中断和 DMA，由硬件自动清 0。
5	Reserved	保留，必须保持复位值。
4	CC4G	产生捕获/比较 4 事件（Capture/Compare 4 generation） 参考 CC1G 描述。
3	CC3G	产生捕获/比较 3 事件（Capture/Compare 3 generation） 参考 CC1G 描述。
2	CC2G	产生捕获/比较 2 事件（Capture/Compare 2 generation） 参考 CC1G 描述。

Bit	Field	Description
1	CC1G	产生通道 1 捕获/比较事件（Capture/Compare 1 generation） 该位由软件置 1，用于产生一个捕获/比较事件，由硬件自动清 0。 0：无动作 1：通道 CC1 上产生一个捕获/比较事件： 若通道 CC1 配置为输出：CC1IF 置 1，若开启对应的中断和 DMA，则产生相应的中断和 DMA。 若通道 CC1 配置为输入： CC1IF 置 1，若开启对应的中断和 DMA，则产生相应的中断和 DMA。若 CC1IF 已经为 1，则设置 CC1OF = 1。
0	UG	产生更新事件（Update generation） 0：无动作 1：初始化计数器，并产生一个更新事件。由硬件自动清 0，如果选择了中央对齐或递增计数模式，计数器被清 0；如果选择递减计数模式，计数器将载入自动重载值。预分频计数器将同时被清除。

14.5.7 TIM2_CCMR1 捕获/比较模式寄存器 1

偏移地址：0x18

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OC2CE	OC2M			OC2PE	OC2FE	CC2S		OC1CE	OC1M			OC1PE	OC1FE	CC1S	
IC2F				IC2PSC		CC2S		IC1F				IC1PSC		CC1S	
rw	rw			rw	rw	rw		rw	rw			rw	rw	rw	

通道可用于输入（捕获模式）或输出（比较模式），通道的方向由相应的 CCxS 定义。该寄存器 CCxS 以外其它位的作用在输入模式和输出模式下不同。OCxx 描述了通道在输出模式下的功能，ICxx 描述了通道在输入模式下的功能。

比较输出模式：

Bit	Field	Description
15	OC2CE	通道 2 比较输出清零使能（Output compare 2 clear enable） 参考 OC1CE 的描述。
14：12	OC2M	通道 2 比较输出模式（Output compare 2 mode） 参考 OC1M 的描述。
11	OC2PE	通道 2 比较输出预装载使能（Output compare 2 preload enable） 参考 OC1PE 的描述。
10	OC2FE	通道 2 比较输出快速使能（Output compare 2 fast enable） 参考 OC1FE 的描述。

Bit	Field	Description
9：8	CC2S	通道 2 捕获/比较选择（Capture/Compare 2 selection） 该位定义通道的方向和输入信号的选择，只有在通道关闭时这些位才可写入： 00：通道 2 被配置为输出 01：通道 2 被配置为输入，IC2 映射在 TI2 上 10：通道 2 被配置为输入，IC2 映射在 TI1 上 11：通道 2 被配置为输入，IC2 映射在 TRC 上，此模式仅工作在内部触发器输入被选中时（由 TIM2_SMCR 寄存器的 TS 位选择）
7	OC1CE	通道 1 比较输出清 0 使能（Output compare 1 clear enable） 0：OC1REF 不受 ETR 输入的影响 1：当检测到 ETR 输入有效电平时，OC1REF 清零
6：4	OC1M	通道 1 比较输出模式（Output compare 1 mode） 该位定义了输出参考信号 OC1REF 的动作，而 OC1REF 决定了 OC1 的值。OC1REF 是高电平有效，而 OC1 的有效电平取决于 CC1P 位。 000：冻结。TIM2_CCR1 与 TIM2_CNT 间的比较结果对 OC1REF 不起作用。 001：匹配时设置为高。当 TIM2_CNT 的值与 TIM2_CCR1 的值相同时，强制 OC1REF 为高电平。 010：匹配时设置为低。当 TIM2_CNT 的值与 TIM2_CCR1 的值相同时，强制 OC1REF 为低电平。 011：匹配时翻转。当 TIM2_CCR1=TIM2_CNT 时，翻转 OC1REF 的电平。 100：强制为低。强制 OC1REF 为低电平。 101：强制为高。强制 OC1REF 为高电平。 110：PWM 模式 1。在递增计数时，当 TIM2_CNT<TIM2_CCR1 时强制 OC1REF 为高电平，否则为低电平;在递减计数时，当 TIM2_CNT > TIM2_CCR1 时强制 OC1REF 为低电平，否则为高电平。 111：PWM 模式 2。在递增计数时，当 TIM2_CNT<TIM2_CCR1 时通道 1 为强制 OC1REF 为低电平，否则为高电平;在递减计数时，当 TIM2_CNT > TIM2_CCR1 时强制 OC1REF 为高电平，否则为低电平。 注：在 PWM 模式 1 或 PWM 模式 2 中，只有当比较结果改变了或在比较输出模式中从冻结模式切换到 PWM 模式时，OC1REF 电平才改变。

Bit	Field	Description
3	OC1PE	通道 1 比较输出预装载使能（Output compare 1 preload enable） 0：禁止 TIM2_CCR1 寄存器的预装载功能，写入 TIM2_CCR1 寄存器的数值立即生效。 1：开启 TIM2_CCR1 寄存器的预装载功能，读写操作仅对预装载寄存器操作，TIM2_CCR1 的预装载值在更新事件到来时生效。 注：若该位置 1，在单脉冲模式下（TIM2_CR1 寄存器的 OPM=1），是否设定预装载寄存器无影响；其它情况下，需要设定预装载寄存器，否则后续动作不确定。
2	OC1FE	通道 1 比较输出快速使能（Output compare 1 fast enable） 该位为 1 时，若通道配置为 PWM 模式，会加快捕获/比较输出对触发时间的响应。输出通道将触发输入信号的有效边沿的作用等同于发生了一次比较匹配，此时 OC 被设置为比较电平，与比较结果无关。 0：禁止通道 1 比较输出快速使能 1：开启通道 1 比较输出快速使能
1：0	CC1S	通道 1 捕获/比较选择（Capture/Compare 1 selection） 该位定义通道的方向和输入信号的选择，只有在通道关闭时这些位才可写入： 00：通道 1 被配置为输出 01：通道 1 被配置为输入，IC1 映射在 TI1 上 10：通道 1 被配置为输入，IC1 映射在 TI2 上 11：通道 1 被配置为输入，IC1 映射在 TRC 上。此模式仅工作在内部触发器输入被选中时（由 TIM2_SMCR 寄存器的 TS 位选择）

输入捕获模式：

Bit	Field	Description
15：12	IC2F	输入捕获 2 滤波器（Input capture 2 filter） 参考 IC1F 的描述
11：10	IC2PSC	输入/捕获 2 预分频器（Input capture 2 prescaler） 参考 IC1PSC 的描述
9：8	CC2S	通道 2 捕获/比较选择（Capture/Compare 2 selection） 该位定义通道的方向和输入信号的选择，只有在通道关闭时这些位才可写入： 00：通道 2 被配置为输出 01：通道 2 被配置为输入，IC2 映射在 TI2 上 10：通道 2 被配置为输入，IC2 映射在 TI1 上 11：通道 2 被配置为输入，IC2 映射在 TRC 上，此模式仅工作在内部触发器输入被选中时（由 TIM2_SMCR 寄存器的 TS 位选择）

Bit	Field	Description
7：4	IC1F	通道 1 输入捕获滤波器（Input capture 1 filter） 数字滤波器由一个事件计数器组成，它记录 N 个输入事件后会产生一个输出的跳变。这些位定义了 IC1 输入信号的采样频率和数字滤波器的长度。 0000：无滤波器，以 f_{DTS} 采样 0001：采样频率 $f_{sampling}=f_{INT_CK}$，N=2 0010：采样频率 $f_{sampling}=f_{INT_CK}$，N=4 0011：采样频率 $f_{sampling}=f_{INT_CK}$，N=8 0100：采样频率 $f_{sampling}=f_{DTS}/2$，N=6 0101：采样频率 $f_{sampling}=f_{DTS}/2$，N=8 0110：采样频率 $f_{sampling}=f_{DTS}/4$，N=6 0111：采样频率 $f_{sampling}=f_{DTS}/4$，N=8 1000：采样频率 $f_{sampling}=f_{DTS}/8$，N=6 1001：采样频率 $f_{sampling}=f_{DTS}/8$，N=8 1010：采样频率 $f_{sampling}=f_{DTS}/16$，N=5 1011：采样频率 $f_{sampling}=f_{DTS}/16$，N=6 1100：采样频率 $f_{sampling}=f_{DTS}/16$，N=8 1101：采样频率 $f_{sampling}=f_{DTS}/32$，N=5 1110：采样频率 $f_{sampling}=f_{DTS}/32$，N=6 1111：采样频率 $f_{sampling}=f_{DTS}/32$，N=8
3：2	IC1PSC	通道 1 输入/捕获预分频器（Input capture 1 prescaler） 该位定义了 IC1 的预分频系数。当 CC1E=0（TIM2_CCER 寄存器中） 时，预分频器复位。 00：无预分频器，捕获输入口上检测到的每一个边沿都触发一次捕获 01：每 2 个事件触发一次捕获 10：每 4 个事件触发一次捕获 11：每 8 个事件触发一次捕获
1：0	CC1S	通道 1 捕获/比较选择（Capture/Compare 1 selection） 该位定义通道的方向和输入信号的选择，只有在通道关闭时这些位才可写入： 00：通道 1 被配置为输出 01：通道 1 被配置为输入，IC1 映射在 TI1 上 10：通道 1 被配置为输入，IC1 映射在 TI2 上 11：通道 1 被配置为输入，IC1 映射在 TRC 上。此模式仅工作在内部触发器输入被选中时（由 TIM2_SMCR 寄存器的 TS 位选择）

14.5.8 TIM2_CCMR2 捕获/比较模式寄存器 2

偏移地址：0x1C

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

OC4CE	OC4M	OC4PE	OC4FE	CC4S	OC3CE	OC3M	OC3PE	OC3FE	CC3S
IC4F		IC4PSC		CC4S	IC3F		IC3PSC		CC3S
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

比较输出模式：

Bit	Field	Description
15	OC4CE	通道 4 比较输出清零使能（Output compare 4 clear enable） 参考 OC3CE 的描述
14：12	OC4M	通道 4 比较输出模式（Output compare 4 mode） 参考 OC3M 的描述
11	OC4PE	通道 4 比较输出预装载使能（Output compare 4 preload enable） 参考 OC3PE 的描述
10	OC4FE	通道 4 比较输出快速使能（Output compare 4 fast enable） 参考 OC3FE 的描述
9：8	CC4S	通道 4 捕获/比较选择（Capture/Compare 4 selection） 该位定义通道的方向和输入信号的选择，只有在通道关闭时这些位才可写入： 00：通道 4 被配置为输出 01：通道 4 被配置为输入，IC4 映射在 TI4 上 10：通道 4 被配置为输入，IC4 映射在 TI3 上 11：通道 4 被配置为输入，IC4 映射在 TRC 上，此模式仅工作在内部触发器输入被选中时（由 TIM2_SMCR 寄存器的 TS 位选择）
7	OC3CE	通道 3 比较输出清 0 使能（Output compare 3 clear enable） 0：OC3REF 不受 ETR 输入的影响 1：当检测到 ETR 输入有效电平时，OC3REF 清零

Bit	Field	Description
6：4	OC3M	通道 3 比较输出模式（Output compare 3 mode） 该位定义了输出参考信号 OC3REF 的动作，而 OC3REF 决定了 OC3 的值。OC3REF 是高电平有效，而 OC3 的有效电平取决于 CC3P 位。 000：冻结。TIM2_CCR3 与 TIM2_CNT 间的比较结果对 OC3REF 不起作用 001：匹配时设置为高。当 TIM2_CNT 的值与 TIM2_CCR3 的值相同时，强制 OC3REF 为高电平 010：匹配时设置为低。当 TIM2_CNT 的值与 TIM2_CCR3 的值相同时，强制 OC3REF 为低电平 011：匹配时翻转。当 TIM2_CCR3=TIM2_CNT 时，翻转 OC3REF 的电平 100：强制为低。强制 OC3REF 为低电平 101：强制为高。强制 OC3REF 为高电平 110：PWM 模式 1。在递增计数时，当 TIM2_CNT<TIM2_CCR3 时强制 OC3REF 为高电平，否则为低电平;在递减计数时，当 TIM2_CNT > TIM2_CCR3 时强制 OC3REF 为低电平，否则为高电平。 111：PWM 模式 2。在递增计数时，当 TIM2_CNT<TIM2_CCR3 时强制 OC3REF 为低电平，否则为高电平;在递减计数时，当 TIM2_CNT>TIM2_CCR3 时强制 OC3REF 为高电平，否则为低电平。 注：在 PWM 模式 1 或 PWM 模式 2 中，只有当比较结果改变了或在比较输出模式中从冻结模式切换到 PWM 模式时，OC3REF 电平才改变。
3	OC3PE	通道 3 比较输出预装载使能（Output compare 3 preload enable） 0：禁止 TIM2_CCR3 寄存器的预装载功能，写入 TIM2_CCR3 寄存器的数值立即生效 1：开启 TIM2_CCR3 寄存器的预装载功能，读写操作仅对预装载寄存器操作，TIM2_CCR3 的预装载值在更新事件到来时生效 注：仅在单脉冲模式下（TIM2_CR1 寄存器的 OPM= 1），无需设定预装载寄存器，其它情况下，需要设定预装载寄存器，否则后续动作不确定。
2	OC3FE	通道 3 比较输出快速使能（Output compare 3 fast enable） 该位为 1 时，若通道配置为 PWM 模式，会加快捕获/比较输出对触发时间的响应。输出通道将触发输入信号的有效边沿的作用等同于发生了一次比较匹配，此时 OC 被设置为比较电平，与比较结果无关。 0：禁止通道 3 比较输出快速使能 1：开启通道 3 比较输出快速使能

Bit	Field	Description
1：0	CC3S	通道 3 捕获/比较选择（Capture/Compare 3 selection） 该位定义通道的方向和输入信号的选择，只有在通道关闭时这些位才可写入： 00：通道 3 被配置为输出 01：通道 3 被配置为输入，IC3 映射在 TI3 上 10：通道 3 被配置为输入，IC3 映射在 TI4 上 11：通道 3 被配置为输入，IC3 映射在 TRC 上，此模式仅工作在内部触发器输入被选中时（由 TIM2_SMCR 寄存器的 TS 位选择）

输入捕获模式：

Bit	Field	Description
15：12	IC4F	输入捕获 4 滤波器（Input capture 4 filter） 参考 IC3F 的描述
11：10	IC4PSC	输入/捕获 4 预分频器（Input capture 4 prescaler） 参考 IC3PSC 的描述
9：8	CC4S	通道 4 捕获/比较选择（Capture/Compare 4 selection） 该位定义通道的方向和输入信号的选择，只有在通道关闭时这些位才可写入： 00：通道 4 被配置为输出 01：通道 4 被配置为输入，IC4 映射在 TI4 上 10：通道 4 被配置为输入，IC4 映射在 TI3 上 11：通道 4 被配置为输入，IC4 映射在 TRC 上，此模式仅工作在内部触发器输入被选中时（由 TIM2_SMCR 寄存器的 TS 位选择）

Bit	Field	Description
7：4	IC3F	通道 3 输入捕获滤波器（Input capture 3 filter） 数字滤波器由一个事件计数器组成，它记录 N 个输入事件后会产生一个输出的跳变。这些位定义了 IC1 输入信号的采样频率和数字滤波器的长度。 0000：无滤波器，以 f_{DTS} 采样 0001：采样频率 $f_{sampling}=f_{INT_CK}$，N=2 0010：采样频率 $f_{sampling}=f_{INT_CK}$，N=4 0011：采样频率 $f_{sampling}=f_{INT_CK}$，N=8 0100：采样频率 $f_{sampling}=f_{DTS}/2$，N=6 0101：采样频率 $f_{sampling}=f_{DTS}/2$，N=8 0110：采样频率 $f_{sampling}=f_{DTS}/4$，N=6 0111：采样频率 $f_{sampling}=f_{DTS}/4$，N=8 1000：采样频率 $f_{sampling}=f_{DTS}/8$，N=6 1001：采样频率 $f_{sampling}=f_{DTS}/8$，N=8 1010：采样频率 $f_{sampling}=f_{DTS}/16$，N=5 1011：采样频率 $f_{sampling}=f_{DTS}/16$，N=6 1100：采样频率 $f_{sampling}=f_{DTS}/16$，N=8 1101：采样频率 $f_{sampling}=f_{DTS}/32$，N=5 1110：采样频率 $f_{sampling}=f_{DTS}/32$，N=6 1111：采样频率 $f_{sampling}=f_{DTS}/32$，N=8
3：2	IC3PSC	通道 3 输入/捕获预分频器（Input capture 3 prescaler） 该位定义了 IC3 的预分频系数。当 CC3E=0（TIM2_CCER 寄存器中） 时，预分频器复位。 00：无预分频器，捕获输入口上检测到的每一个边沿都触发一次捕获 01：每 2 个事件触发一次捕获 10：每 4 个事件触发一次捕获 11：每 8 个事件触发一次捕获
1：0	CC3S	通道 3 捕获/比较选择（Capture/Compare 3 selection） 该位定义通道的方向和输入信号的选择，只有在通道关闭时这些位才可写入： 00：通道 3 被配置为输出 01：通道 3 被配置为输入，IC3 映射在 TI3 上 10：通道 3 被配置为输入，IC3 映射在 TI4 上 11：通道 3 被配置为输入，IC3 映射在 TRC 上，此模式仅工作在内部触发器输入被选中时（由 TIM2_SMCR 寄存器的 TS 位选择）

14.5.9 TIM2_CCER 捕获/比较使能寄存器

偏移地址：0x20

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

CC4NP	Res.	CC4P	CC4E	CC3NP	Res.	CC3P	CC3E	CC2NP	Res.	CC2P	CC2E	CC1NP	Res.	CC1P	CC1E
rw		rw	rw	rw		rw	rw	rw		rw	rw	rw		rw	rw

Bit	Field	Description
15	CC4NP	通道 4 输入捕获极性（Capture 4 polarity） 参考 CC1NP 的描述。
14	Reserved	保留，必须保持复位值。
13	CC4P	通道 4 输入/捕获输出极性（Capture/Compare 4 output polarity） 参考 CC1P 的描述。
12	CC4E	通道 4 输入/捕获输出使能（Capture/Compare 4 output enable） 参考 CC1E 的描述。
11	CC3NP	通道 3 输入捕获极性（Capture 3 polarity） 参考 CC1NP 的描述。
10	Reserved	保留，必须保持复位值。
9	CC3P	通道 3 输入/捕获输出极性（Capture/Compare 3 output polarity） 参考 CC1P 的描述。
8	CC3E	通道 3 输入/捕获输出使能（Capture/Compare 3 output enable） 参考 CC1E 的描述。
7	CC2NP	通道 2 输入捕获极性（Capture 2 polarity） 参考 CC1NP 的描述。
6	Reserved	保留，必须保持复位值。
5	CC2P	通道 2 输入捕获输出极性（Capture/Compare 2 output polarity） 参考 CC1P 的描述。
4	CC2E	通道 2 输入/捕获输出使能（Capture/Compare 2 output enable） 参考 CC1E 的描述。
3	CC1NP	通道 1 输入捕获极性（Capture 1 polarity） 通道 1 配置为输出时，此位无效。 通道 1 配置为输入时，CC1P/CC1NP 配合使用定义了输入信号极性和电平，详细参考 ICx 极性/电平选择表。
2	Reserved	保留，必须保持复位值。
1	CC1P	通道 1 输入/捕获输出极性（Capture/Compare 1 output polarity） 通道 1 配置为输出时，此位定义了输出信号极性： 0：OC1 高电平有效 1：OC1 低电平有效 通道 1 配置为输入时，CC1P/CC1NP 配合使用定义了输入信号极性和电平，详细参考 ICx 极性/电平选择表。

Bit	Field	Description
0	CC1E	通道 1 输入/捕获输出使能（Capture/Compare 1 output enable） 通道 1 配置为输出时： 0：关闭。OC1 禁止输出 1：开启。OC1 信号输出到对应的输出引脚 CC1 通道配置为输入： 该位决定了输入捕获功能是否启用。 0：捕获禁止 1：捕获使能

输入模式下，ICx 的极性/电平选择如下表所示：

表 14-6 ICx 极性/电平选择表

CCxP	CCxNP	ICx 极性/电平
0	0	上升沿有效/高电平有效
1	0	下降沿有效/低电平有效
1	1	上升沿或下降沿有效/高电平有效
0	1	保留

14.5.10 TIM2_CNT 计数器

偏移地址：0x24

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CNT															
rw															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT															
rw															

Bit	Field	Description
31：0	CNT	计数器的值（Count value）

14.5.11 TIM2_PSC 预分频器

偏移地址：0x28

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PSC															
rw															

Bit	Field	Description
15：0	PSC	预分频器的值（Prescaler value） 计数器的时钟频率（ck_cnt）=f_{CK_PSC}/（PSC+1） 当发生更新事件时，PSC 的值装入当前预分频寄存器。

14.5.12 TIM2_ARR 自动预装载寄存器

偏移地址：0x2C

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
ARR															
rw															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ARR															
rw															

Bit	Field	Description
31：0	ARR	自动预装载值（Auto-reload value） 这些位定义了计数器的自动预装载值。当自动预装载的值为 0 时，计数器不工作。

14.5.13 TIM2_CCR1 捕获/比较寄存器 1

偏移地址：0x34

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CCR1															
rw															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR1															
rw															

Bit	Field	Description
31：0	CCR1	通道 1 捕获/比较的值（Capture/Compare 1 value） 通道 1 配置为输入： 上一次捕获事件发生时捕获的计数器值存放于 CCR1（此时 CCR1 寄存器为只读）。 通道 1 配置为输出： 如果在 TIM2_CCMR1 寄存器（OC1PE 位）中未选择预装载功能，写入的数值会立即传输至对应的当前捕获/比较影子寄存器中。否则只有当更新事件发生时，此预装载值才传输至对应的当前捕获/比较影子寄存器中。当前捕获/比较影子寄存器参与同计数器 TIM2_CNT 的比较，并将比较结果反映到 OC1 端口的输出信号上。

14.5.14 TIM2_CCR2 捕获/比较寄存器 2

偏移地址：0x38

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CCR2															
rw															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR2															
rw															

Bit	Field	Description
31：0	CCR2	通道 2 捕获/比较的值（Capture/Compare 2 value） 参考 CCR1 的描述。

14.5.15 TIM2_CCR3 捕获/比较寄存器 3

偏移地址：0x3C

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CCR3															
rw															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR3															
rw															

Bit	Field	Description
31：0	CCR3	通道 3 捕获/比较的值（Capture/Compare 3 value） 参考 CCR1 的描述。

14.5.16 TIM2_CCR4 捕获/比较寄存器 4

偏移地址：0x40

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CCR4															
rw															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR4															
rw															

Bit	Field	Description
31：0	CCR4	通道 4 捕获/比较的值（Capture/Compare 4 value） 参考 CCR1 的描述。

14.5.17 TIM2_DCR DMA 控制寄存器

偏移地址：0x48

复位值：0x0000

注：本寄存器仅适用于有内置 DMA 的产品，详见 14.4.9 DMA 章节。

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.			DBL					Res.			DBA				
			rw								rw				

Bit	Field	Description
15：13	Reserved	保留，必须保持复位值。
12：8	DBL	DMA 连续传送长度（DMA burst length） 这些位定义了 DMA 在连续模式下的访问寄存器的数量 00000：1 次传输 00001：2 次传输 00010：3 次传输 .... 10001：18 次传输
7：5	Reserved	保留，必须保持复位值。

Bit	Field	Description
4：0	DBA	DMA 基地址（DMA base address） 这些位定义了 DMA 在连续模式下访问 TIM2_DMAR 寄存器的第一个地址。DBA 定义为从 TIM2_CR1 寄存器所在地址开始的偏移值： 00000：TIM2_CR1 00001：TIM2_CR2 00010：TIM2_SMCR .....

14.5.18 TIM2_DMAR 连续模式 DMA 地址寄存器

偏移地址：0x4C

复位值：0x0000

注：本寄存器仅适用于有内置 DMA 的产品，详见 14.4.9 DMA 章节。

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DMAB															
w															

Bit	Field	Description
15：0	DMAB	DMA 连续传送地址寄存器（DMA address register for burst accesses） 对 TIM2_DMAR 寄存器的读写操作会导致对以下地址所在寄存器的存取操作： TIM2_CR1 地址 + DBA + DMA 索引，其中 TIM2_CR1 地址是 TIM2_CR1 寄存器所在的地址，DBA 是 TIM2_DCR 寄存器中定义的基地址，DMA 索引是 DMA 自动控制的偏移量，它取决于 TIM2_DCR 寄存器中定义的 DBL 值。

14.5.19 TIM2_OR 输入选项寄存器

偏移地址：0x50

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.								TI4_RMP		Res.				ETR_RMP	
								rw	rw					rw	rw

Bit	Field	Description
15:8	Reserved	保留，必须保持复位值。

Bit	Field	Description
7:6	TI4_RMP	TI4 复用 00：CH4 GPIO 或比较器输入 01：LSI 时钟输入 10：LSE 时钟输入 11：HSE_CLK_DIV_128 时钟输入
5:2	Reserved	保留，必须保持复位值。
1:0	ETR_RMP	ETR 复用 00：ETR GPIO 输入 其他保留

15 TIM3 通用定时器

15.1 简介

TIM3 由一个 16 位可实时编程预分频器和一个 16 位计数方向可调的自动重装载计数器组成，可以为用户提供便捷的计数定时功能，计数器时钟由预分频器分频得到。通用定时器具有多种用途，如输入功能（测量输入信号的脉冲宽度、频率，PWM 输入等），输出功能（PWM 输出、单脉冲模式输出等）。

15.2 功能框图




图 15-1 TIM3 结构图

上图为 TIM3 的结构框图，主要由输入单元、输出单元、时基单元、捕获/比较模块等结构组成。

15.3 主要特征

- 16 位可实时编程预分频器，分频系数：1–65536 可调
- 时钟源可选：内部时钟源，外部时钟输入（TIx、ETRx），内部触发输入(ITRx)
- 16 位自动重装载计数器（计数方向：递增、递减、递增/递减）

- 输入捕获：输入信号的脉冲宽度、周期的测量
- 触发输入可以作为外部时钟或者逐周期管理
- 支持编码器、霍尔传感器等接口
- 4 个输出通道
- 比较输出（控制输出波形或指示定时器已经计时结束）
- PWM 输出（边沿对齐或中央对齐模式）
- 单脉冲输出
- 产生中断/DMA 请求的事件：更新事件、触发事件、输入捕获、比较输出

15.4 功能描述

15.4.1 时钟

15.4.1.1 时钟选择

计数器的时钟源有以下几种：

- 内部时钟（INT_CK）
- 外部时钟模式 1：外部触发输入 TRGI（包含 TIx、ITRx、ETRx）
- 外部时钟模式 2：外部触发输入 ETR（ETRx）
- 编码器模式

上述几种时钟选择示意图如下：




图 15-2 时钟选择

15.4.1.1.1 内部时钟源（INT_CK）

当配置 TIM3_SMCR 寄存器的 SMS=000、关闭从模式时，计数器使能打开，预分频器的时钟直接由内部时钟驱动。此时计数器时钟为内部时钟分频后的时钟。

15.4.1.1.2 外部时钟模式 1（外部触发输入 TRGI，包含 TIx、ITRx、ETRx）

当配置 TIM3_SMCR 寄存器的 SMS = 111 时，选择外部时钟模式 1（TRGI）。计数器由选定的输入信号的每个上升沿或下降沿驱动。

例：计数器在 TI1 输入端的上升沿递增计数，具体配置如下：

1. 配置 TIM3_CCMR1 寄存器的 CC1S=01，CC1 通道被配置为输入，IC1 映射在 TI1 上；配置 TIM3_CCMR1 寄存器的 IC1F[3：0]，设置输入滤波器带宽；配置 TIM3_CCER 寄存器 CC1P=0，选择上升沿为有效沿。

2. 配置 TIM3_SMCR 寄存器的 TS=101，选择 TI1 的作为触发输入源；配置 TIM3_SMCR 寄存器的 SMS=111，选择外部时钟模式 1。

3. 配置 TIM3_CR1 寄存器的 DIR=0，选择递增计数模式，配置 TIM3_CR1 寄存器的 CEN=1，启动计数器。

当 TI1 出现有效边沿时，计数器递增计数一次。TI1 的有效边沿和计数器的实际时钟之间的延时取决于 TI1 输入端同步电路设计。




图 15-3 外部时钟模式 1 下的控制电路

15.4.1.1.3 外部时钟模式 2（外部触发输入 ETR，包含 ETRx）

当配置 TIM3_SMCR 寄存器的 ECE=1 时，使能外部时钟模式 2，计数器由 ETR 信号上的有效边沿驱动。

例：ETR 的每 4 个下降沿计数一次，递增计数，具体配置如下：

1. 配置 TIM3_SMCR 寄存器的 ETF[3：0] = 0010，每 4 个 ETR 信号的有效边沿驱动计数器计数一次；配置 TIM3_SMCR 寄存器的 ETP=1，选择下降沿有效；配置 TIM3_SMCR 寄存器的 ECE=1，选择外部时钟模式 2。

2. 配置 TIM3_CR1 寄存器的 DIR=0，选择递增计数模式；配置 TIM3_CR1 寄存器的 CEN=1 ，启动计数器。

在 ETR 的下降沿和计数器实际时钟之间的延时取决于在 ETR 信号端的同步电路设计。




图 15-4 外部时钟模式 2 下的控制电路

15.4.1.1.4 编码器模式

具体参考从模式-编码器接口章节。

15.4.1.2 时基单元

TIM3 的时基单元主要包括：计数器寄存器（TIM3_CNT）、预分频器寄存器（TIM3_PSC）和自动预装载寄存器（TIM3_ARR）。

计数单元由一个 16 位的计数器和对应的自动预装载寄存器组成，可以实现递增计数，递减计数，递增和递减计数的功能。

计数器的时钟由预分频器提供，预分频器由预分频计数器和对应的寄存器组成，分频系数为 1-65536，可以随时写入，在下一次更新事件时生效。

自动预装载寄存器有预装载功能的 16 位影子寄存器，通过设置 TIM3_CR1 寄存器的 ARPE 位选择写入 ARR 寄存器的值立即生效或发生更新事件时载入影子寄存器。




图 15-5 自动预装载

15.4.1.3 计数模式

通过配置 TIM3_CR1 寄存器的 DIR 位和 CMS 位可以选择计数器的计数模式，可以分为三种计数模式，递增计数模式、递减计数模式和中央对齐计数模式（递增/递减计数模式），下面对每种计数模式做详细介绍。

15.4.1.3.1 递增计数模式

配置 TIM3_CR1 寄存器 CMS=0，DIR＝0，选择递增计数模式。

递增计数模式下，在使能 TIM3_CR1 寄存器的 CEN 后计数器由 0 开始递增计数，直至 TIM3_ARR 的值，产生一个计数器上溢事件（更新事件），并从 0 开始重新递增计数。设置 TIM3_EGR 寄存器的 UG=1，同样可以产生一个更新事件。




图 15-6 递增计数模式（UDIS=0）

通过配置 TIM3_CR1 寄存器的 UDIS=1，可禁止产生更新事件，当计数器发生上溢事件时，不产生更新事件。此时若配置 UG=1，不产生更新事件，但是计数器和预分频器计数器会被初始化，从零开始递增计数。




图 15-7 递增计数模式（UDIS=1 禁止产生更新事件）

注：发生更新事件时

- ARR 寄存器中的值被载入 ARR 影子寄存器中。
- 预分频器的预装载值生效。

15.4.1.3.2 递减计数模式

配置 TIM3_CR1 寄存器的 CMS=0，DIR＝1，选择递减计数模式。

递减计数模式下，计数器从自动预装载值 TIM3_ARR 开始递减计数，计数到 0 时，产生一个下溢事件（更新事件）。设置 TIM3_EGR 寄存器的 UG=1，同样可以产生一个更新事件，更新事件后计数器从自动预装载值 TIM3_ARR 开始重新递减计数（TIM3_CR1 寄存器 UDIS=0）。




图 15-8 递减计数模式（UDIS＝0）

通过配置 TIM3_CR1 寄存器的 UDIS=1，可禁止产生更新事件，当计数器发生下溢事件时，不产生更新事件。此时若配置 UG=1，同样不产生更新事件，但是计数器和预分频器计数器会被初始化，从 TIM3_ARR 开始计数。




图 15-9 递减计数模式（UDIS=1 禁止产生更新事件）

15.4.1.3.3 中央计数模式（递增/递减计数模式）

配置 TIM3_CR1 寄存器的 CMS ≠ 0（此时写入 DIR 无效），选择中央对齐计数模式。

中央对齐计数模式，递增计数和递减计数交替进行。递增计数到 ARR-1 时，产生一个上溢事件，然后从 ARR 开始递减计数到 1，产生一个下溢事件，再从 0 开始递增计数。

设置 TIM3_EGR 寄存器的 UG=1，同样可以产生一个更新事件，更新事件后计数器从 0 开始重新递增计数（TIM3_CR1 寄存器 UDIS=0）。




图 15-10 中央计数模式（UDIS=0）

通过配置 TIM3_CR1 寄存器的 UDIS=1，可禁止产生更新事件，当计数器发生上溢或下溢事件时，不产生更新事件。此时若配置 UG=1，同样不产生更新事件，但是计数器和预分频器计数器会被初始化，从零开始重新计数。




图 15-11 中央计数模式（UDIS=1 禁止产生更新事件）

15.4.2 输入捕获

15.4.2.1 输入捕获

输入捕获部分包括数字滤波器、多路复用、预分频器等，其结构如下图所示：




图 15-12 TIM3 输入捕获结构图

通过配置 TIM3_CCMRx 寄存器的 ICxF，可以设置数字滤波器的滤波宽度（滤波器的采样频率及数字滤波宽度如下表所示），当数字滤波器的输入信号宽度大于滤波宽度时，输入信号有效；数字滤波器对输入

引脚 TIx 的输入信号采样后，产生一个滤波后的信号 TIxF，然后通过极性可选的边沿检测器，产生一个有效信号 TIxFPx，这个信号可以作为从模式控制器的触发输入信号，同时该信号经过预分频器产生一个信号 ICxPS，用于触发输入捕获事件。

表 15-1 数字滤波器宽度与 ICxF 的对应关系表

IC1F[3：0]	采样频率和滤波宽度	IC1F[3：0]	采样频率和滤波宽度
0000	无滤波器，以 f_{DTS} 采样	1000	采样频率 $f_{sampling}=f_{DTS}$ /8，N=6
0001	采样频率 $f_{sampling}=f_{INT_CK}$，N=2	1001	采样频率 $f_{sampling}=f_{DTS}$ /8，N=8
0010	采样频率 $f_{sampling}= f_{INT_CK}$，N=4	1010	采样频率 $f_{sampling}=f_{DTS}$ /16，N=5
0011	采样频率 $f_{sampling}= f_{INT_CK}$，N=8	1011	采样频率 $f_{sampling}=f_{DTS}$/16，N=6
0100	采样频率 $f_{sampling}=f_{DTS}$/2，N=6	1100	采样频率 $f_{sampling}=f_{DTS}$ /16，N=8
0101	采样频率 $f_{sampling}=f_{DTS}$ /2，N=8	1101	采样频率 $f_{sampling}=f_{DTS}$ /32，N=5
0110	采样频率 $f_{sampling}=f_{DTS}$/4，N=6	1110	采样频率 $f_{sampling}=f_{DTS}$ /32，N=6
0111	采样频率 $f_{sampling}=f_{DTS}$ /4，N=8	1111	采样频率 $f_{sampling}=f_{DTS}$ /32，N=8

输入捕获模式下，当检测到信号 ICx 上的有效边沿后，计数器的当前值被锁存到对应的影子寄存器上，再复制到对应的捕获比较寄存器中。当开启了中断或 DMA 使能，发生捕获事件时，将产生相应的中断或 DMA 请求。发生捕获事件时，会将状态寄存器（TIM3_SR）中的捕获标志位 CCxIF 置 1，通过配置 CCxIF=0 或读取 TIM3_CCRx 中的数据，清除 CCxIF 标志位。当 CCxIF 未被清零时，发生输入捕获事件，重复捕获标志位 CCxOF 将会被置 1，通过配置 CCxOF=0，可以清除 CCxOF 标志位。

例如，通过采样 TI1 输入信号的有效沿，在 TI1 的上升沿来到时捕获当前计数器的值，锁存到 TIM3_CCR1 寄存器中，步骤如下：

1. 配置 TIM3_CCMR1 寄存器的 CC1S=01，CC1 通道被配置为输入，IC1 映射在 TI1 上。
2. 配置 TIM3_CCMR1 寄存器的 IC1F[3：0]，配置数字滤波器的滤波宽度（按需配置）。
3. 配置 TIM3_CCER 寄存器的 CC1P=0，选择捕获发生在 TI1 信号的上升沿。
4. 配置 TIM3_CCMR1 寄存器的 IC1PSC[1:0] ，选择预分频系数。
5. 配置 TIM3_CCER 寄存器的 CC1E = 1，开启输入/捕获通道 1 的捕获使能。
6. 配置 TIM3_DIER 寄存器的 CC1IE=1，使能通道 1 的捕获/比较通道 1 中断请求；如果芯片有内置 DMA，配置 TIM3_DIER 寄存器的 CC1DE=1，允许捕获/比较通道 1 的 DMA 请求。

注：

- 当通道配置为输入模式时，TIM3_CCRx 寄存器属性变为只读。
- 如果发生了两次以上连续捕获，但 CCxIF 标志未被清零，则重复捕获标志 CCxOF 被置 1。为了避免丢失重复捕获标志 CCxOF 置 1 之前可能产生的捕获信息，建议在读出重复捕获标志之前读取数据。
- 设置 TIM3_EGR 寄存器中相应的 CCxG 位，可以通过软件产生输入捕获中断或 DMA 请求。

15.4.2.2 PWM 捕获

PWM 输入模式的操作配置与一般输入捕获有以下不同点：

- 两个边沿有效且极性相反的 ICx 信号被映射至同一个 TIx 输入。
- 配置从模式为复位模式，将其中一路 TIxFP 作为触发输入信号。

例：测量 TI1 的 PWM 信号的宽度（TIM3_CCR1 寄存器）和占空比（TIM3_CCR2 寄存器），测量值取决于内部时钟 INT_CK 的频率和预分频器的值。具体步骤如下：

1. 配置 TIM3_CR1 寄存器 DIR=0，选择计数器计数模式为递增计数模式。
2. 配置 TIM3_CCMR1 寄存器的 CC1S = 01，将 IC1 映射在 TI1 上，选择 TIM3_CCR1 的有效输入。
3. 配置 TIM3_CCER 寄存器的 CC1P =0，选择 TI1FP1 的有效极性（上升沿有效）（将计数器的值捕获到 TIM3_CCR1 中并清除计数器）。
4. 配置 TIM3_CCMR1 寄存器的 CC2S =10，将 IC2 映射在 TI1 上，选择 TIM3_CCR2 的有效输入。
5. 配置 TIM3_CCER 寄存器的 CC2P =1，选择 TI2FP2 的有效极性（下降沿有效）（将计数器的值捕获到 TIM3_CCR2 中）。
6. 配置 TIM3_SMCR 寄存器中的 TS = 101，选择 TI1FP1 为有效的触发输入信号。
7. 配置 TIM3_SMCR 中的 SMS = 100，从模式控制器设置为复位模式。
8. 配置 TIM3_CCER 寄存器中 CC1E=1 且 CC2E = 1。开启 CC1 通道和 CC2 通道的捕获使能。




图 15-13 PWM 输入模式时序

注：由于从模式控制器只连接了 TI1FP1 和 TI2FP2，所以 PWM 输入模式只适用于 TIM3_CH1/TIM3_CH2 端口输入信号。

15.4.3 比较输出

捕获比较通道的比较输出部分由比较器、输出控制电路和捕获/比较寄存器组成，其结构图如下图所示：




图 15-14 比较输出部分结构图

在比较输出模式下，捕获比较寄存器的内容被载入到影子寄存器中，然后影子寄存器的内容和计数器当前值进行比较。捕获/比较模块包括一个捕获/比较寄存器（预装载寄存器）和一个影子寄存器，读写过程仅操作捕获/比较寄存器。

15.4.3.1 强制输出

配置 TIM3_CCMRx 寄存器的 CCxS = 00，将通道 CCx 设置为输出模式，通过配置 TIM3_CCMRx 寄存器 OCxM 位，可以直接将比较输出信号直接强制为有效或无效状态，不依赖于比较结果。配置 TIM3_CCMRx 寄存器 OCxM = 100，强置比较输出信号为无效状态。此时 OCxREF 被强置为低电平。配置 TIM3_CCMRx 寄存器 OCxM = 101，强置比较输出信号为有效状态。此时 OCxREF 被强置为高电平（OCxREF 始终为高电平有效）。

注：强制输出模式下，在 TIM3_CCRx 影子寄存器和计数器之间的比较输出仍在进行，比较结果的相应标志位也会被修改，如果开启了对应的中断和 DMA 请求，仍会产生对应的中断和 DMA 请求。

15.4.3.2 比较输出

比较输出模式下，当计数器与捕获比较寄存器值相同时，可以根据 TIM3_CCMRx 寄存器的 OCxM 位的配置用来输出不同的波形。

例如，当计数器与捕获/比较寄存器的内容匹配时，比较输出模式下的操作如下：

1. 在比较匹配时，OCxM 的值不同，输出通道 x 信号 OCx 的操作不同：
   - OCxM = 000：OCx 信号保持它的电平
   - OCxM = 001：OCx 信号被设置成有效电平
   - OCxM = 010：OCx 信号被设置成无效电平
   - OCxM = 011：OCx 信号进行翻转
2. 匹配时中断状态寄存器中的标志位置 1（TIM3_SR 寄存器中的 CCxIF 位）。

3. 当配置了 TIM3_DIER 寄存器中的 CCxIE =1，匹配时则产生一个中断。

4. 当配置了 TIM3_DIER 寄存器中的 CCxDE =1，匹配时则产生一个 DMA 请求（仅适用于有内置 DMA 的产品）。

比较输出模式也可以用来输出一个单脉冲（单脉冲输出模式）。

例如，通道 1 的比较输出模式的配置步骤如下：

1. 配置计数器的时钟（选择时钟源，配置预分频系数）。
2. 配置 TIM3_ARR 和 TIM3_CCR1 寄存器。
3. 配置 TIM3_DIER 寄存器的 CC1IE =1，使能捕获/比较 1 中断。
4. 配置输出模式：
   - 配置 TIM3_CCMR1 寄存器的 OC1M = 011，OC1 比较匹配时翻转。
   - 配置 TIM3_CCMR1 寄存器的 OC1PE = 0 ，禁止 TIM3_CCR1 寄存器的预装载功能。
   - 配置 TIM3_CCER 寄存器的 CC1P = 1，OC1 低电平有效。
   - 配置 TIM3_CCER 寄存器的 CC1E = 1，开启输出/比较 1 输出使能，OC1 信号输出到对应的输出引脚。
5. 配置 TIM3_CR1 寄存器的 CEN =1，启动计数器。

当配置 TIM3_CCMRx 寄存器中 OCxPE=0，禁止 TIM3_CCRx 寄存器的预装载功能时，可以随时写入 TIM3_CCRx 寄存器，并且写入的值立即生效。当配置 TIM3_CCMRx 寄存器中 OCxPE=1，启用 TIM3_CCRx 寄存器的预装载功能时，读写仅对预装载寄存器进行操作，TIM3_CCRx 预装载寄存器的值在下次更新事件到来时生效。下图给出了一个例子。




图 15-15 比较输出模式，OC1 信号在匹配时翻转

注：比较输出模式下，更新事件不会对输出结果产生影响。强制输出模式下，在 TIM3_CCRx 影子寄存器和计数器之间的比较输出仍在进行，比较结果的相应标志位也会被修改，如果开启了对应的中断和 DMA 请求，仍会产生对应的中断和 DMA 请求。

15.4.3.3 PWM 输出

在 PWM 模式下，根据 TIM3_ARR 寄存器和 TIM3_CCRx 寄存器的值，产生一个频率、占空比可控的 PWM 波形。

配置与通道 x 对应的 TIM3_CCMRx 寄存器的 OCxM=110 或 OCxM=111，选择通道 x 进入 PWM 模式 1 或 PWM 模式 2。PWM 模式下，计数器和 CCRx 会一直进行比较，根据配置和比较结果，通道 x 输出不同的信号，因此 TIM3 可以产生 4 个同频率下独立占空比的 PWM 输出信号。PWM 模式下可开启 TIM3_CCRx 的预装载功能和 TIM3_ARR 寄存器的预装载功能。写入 TIM3_CCRx 预装载寄存器和

TIM3_ARR 预装载寄存器的值在发生下个更新事件时，才会生效，载入相应的影子寄存器。PWM 模式下，使能计数器前设置 TIM3_EGR 的 UG=1，产生更新事件用于初始化所有的寄存器。

配置 TIM3_CCER 寄存器的 CCxP 位选择 OCx 的有效极性。配置 TIM3_CCER 寄存器的 CCxE 位控制 OCx 的输出使能。配置 TIM3_CR1 寄存器的 CMS 位，可以选择产生边沿对齐或中央对齐的 PWM 信号。

- CMS=00，边沿对齐模式，再进一步配置 DIR，选择递增或递减计数模式。
- CMS=01，中央对齐模式 1。
- CMS=10，中央对齐模式 2。
- CMS=11，中央对齐模式 3。

15.4.3.3.1 PWM 边沿对齐模式——递增计数模式

在递增计数模式配置的基础上，配置 TIM3_CCMRx 寄存器的 CCxS=00，选择输出模式，OCxM=110，选择 PWM 模式 1，当 TIM3_CNT < TIM3_CCRx 时通道 x（OCxREF）为有效电平，否则为无效电平。如果 TIM3_CCRx 中的比较值大于自动重装载值（TIM3_ARR），则 OCxREF 保持为有效电平。如果比较值为 0，则 OCxREF 保持为无效电平。下图为 CCR1=1，CCR2=4，CCR3=7，CCR4=b，ARR=a 时边沿对齐递增计数时 PWM 模式 1 的波形实例。




图 15-16 边沿对齐递增计数时 PWM 模式 1 的波形

15.4.3.3.2 PWM 边沿对齐模式——递减计数模式

在递减计数模式配置的基础上，配置 TIM3_CCMRx 寄存器的 CCxS=00，选择输出模式，OCxM=110，

选择 PWM 模式 1，当 TIM3_CNT > TIM3_CCRx 时通道 x（OCxREF）为无效电平，否则有效电平。下图为 CCR1=4，CCR2=6，CCR3=9，CCR4=b，ARR=a 时边沿对齐递减计数时 PWM 模式 1 的波形实例。




图 15-17 边沿对齐递减计数时 PWM 模式 1 的波形

15.4.3.3.3 PWM 中央对齐模式

首先配置 TIM3 计数器为中央对齐计数模式，配置 TIM3_CCMRx 寄存器的 CCxS=00，选择输出模式，根据配置不同的 CMS，比较输出中断标志位在计数器递减计数时被设置（CMS=01）、在计数器递增计数时被设置（CMS=10）、或在计数器递增或递减计数时被设置（CMS=11）。下图为 CCR1=4，CCR2=6，CCR3=9，CCR4=b，ARR=a 时中央对齐 PWM 模式 1 的波形实例。




图 15-18 中央对齐 PWM 模式 1 的波形

注：

- 进入中央对齐模式时，使用当前的递增/递减计数配置，计数方向取决于当前的 DIR 的值。
- 在中央对齐模式下，最好不要修改计数器的值，可能会产生不可预知的结果。当计数器处于递增计数时，写入计数器的值 > TIM3_ARR，计数器会继续递增计数。直接写入 0 或 ARR，会立即更新计数方向，但不会产生更新事件。
- 建议使用中央对齐模式时，在启动计数器之前配置 TIM3_EGR 寄存器的 UG=1，产生一个软件更新，更新所有寄存器，启动计数器后不要修改计数器的值。

15.4.3.4 外部事件清除 OCxREF

在配置 TIM3_CCMR 寄存器的 OCxCE=1 时，OCxREF 可以被 ETR 输入端的有效电平拉低直到发生下一次更新事件（UEV）。此功能只能用于比较输出模式和 PWM 模式，不能用于强制输出模式。

例，OCxREF 信号连到一个外部输入时，ETR 配置如下：

1. 配置 TIM3_SMCR 寄存器的 ETPS[1：0]=00，关闭外部触发预分频。
2. 配置 TIM3_SMCR 寄存器 ECE=0，禁用外部时钟模式 2。
3. 配置 TIM3_SMCR 寄存器 ETF[3：0]和 ETP，配置 ETR 信号的触发极性和滤波宽度。

下图显示了当 ETR 输入变化触发 ETRF 为高时，对应不同 OCxCE 的值，OCxREF 信号的动作（PWM 模式）。




图 15-19 外部事件清除 OCxREF

15.4.3.5 单脉冲输出

单脉冲模式（OPM）下，计数器响应一个激励，产生一个脉宽可调的脉冲。配置 TIM3_CR1 寄存器的 OPM=1，选择单脉冲模式，触发信号有效沿或配置 CEN=1 都可以启动计数器，直到下个更新事件发生或配置 CEN=0 时，计数器停止计数。

产生脉冲的必要条件是比较值与计数器的初始值不同。所以在计数器启动之前的必要配置如下：

- 递增计数方式：计数器 CNT < CCRx ≤ ARR。
- 递减计数方式：计数器 CNT > CCRx。




图 15-20 单脉冲模式

例如，在 TI2 检测到上升沿，延迟 t_{DELAY} 之后，在 OC2 上产生一个长度为 t_{PULSE} 的正脉冲。

配置 TI2FP2 作为触发源：

1. 配置 TIM3_CCMR1 寄存器中的 CC2S = 01，将 TI2FP2 映射到 TI2。
2. 配置 TIM3_CCER 寄存器中的 CC2P = 0，检测 TI2FP2 的上升沿。
3. 配置 TIM3_SMCR 寄存器中的 TS = 110，TI2FP2 作为从模式控制器的触发（TRGI）。
4. 配置 TIM3_SMCR 寄存器中的 SMS = 110，选择触发模式，TI2FP2 使能计数器工作。

OPM 的波形由 TIM3_ARR 和 TIM3_CCR1 决定(要考虑时钟频率和计数器预分频器)：由 TIM3_CCR1 寄存器的值和 CNT 初始值决定触发信号与单脉冲开始之间的延迟 t_{DELAY}，TIM3_ARR - TIM3_CCR1 的值为脉冲的宽度 t_{PULSE}。

下面是一个产生负脉冲的例子，即发生比较匹配时产生从 1 到 0 的波形，计数器达到预装载值时产生一个从 0 到 1 的波形：

1. 配置 TIM3_CCMR1 寄存器 OC1M = 111，选择 PWM 模式 2。
2. 配置 TIM3_CCER 寄存器 CC1P = 1，输出低电平有效。
3. 配置 TIM3_CCMR1 中 OC1PE = 1 和 TIM3_CR1 寄存器中 ARPE=1，使能预装载寄存器。

4. 配置 TIM3_CCR1 寄存器和 TIM3_ARR 寄存器。

5. 配置 TIM3_EGR 寄存器 UG=1 产生一个更新事件。

6. 等待在 TI2 上的一个外部触发事件。

此例中，TIM3_CR1 寄存器中的 DIR=0、CMS=0、OPM= 1，在下一个更新事件（当计数器从自动装载值返回到 0）时停止计数。

15.4.3.5.1 OCx 快速使能

OCx 快速使能，是单脉冲模式的一种特殊情况。在单脉冲模式下，通过设置 TIM3_CCMR 寄存器的 OCxFE=1，强制 OCxREF 直接响应激励而不是依赖计数器和比较值之间的比较结果，输出波形和比较匹配时的波形一样。这样可以去除比较的时间，快速输出比较结果。OCx 快速输出使能只在 PWM 模式下生效。

15.4.4 从模式

15.4.4.1 编码器接口

编码器接口模式就是计数器在 TI1 和 TI2 正交信号相互作用下计数，在输入源改变期间，计数方向被硬件自动修改。通过配置 TIM3_SMCR 寄存器 SMS 位可以选择输入源，根据输入源的不同，可以将编码器接口模式分为 3 种模式，SMS=001，编码器接口模式 1；SMS=010，编码器接口模式 2；SMS=011，编码器接口模式 3；三种模式具体计数操作如下表所示。两个输入 TI1 和 TI2 被用来作为正交编码器的接口。

编码器模式下，计数器开启之前必须先配置好 ARR 寄存器，因为使用编码器接口模式相当于使用了一个带有方向选择的外部时钟。计数器在 0 到 TIM3 _ARR 寄存器的自动装载值之间连续计数（递增计数和递减计数由外部时钟控制）。

注：编码器模式不支持外部时钟模式 2。

编码器接口模式下，计数器依照增量编码器的速度和方向被自动的修改，因此计数器的内容始终指示着编码器的位置。计数方向与相连的传感器旋转的方向对应。下表列出了所有可能的组合，假设 TI1 和 TI2 不同时变换。

表 15-2 计数方向与编码器信号的关系

计数模式	相对电平（TI1FP1 相对于 TI2，TI2FP2 相对于 TI1）	TI1FP1 信号		TI2FP2 信号	
		上升	下降	上升	下降
编码器接口模式 1（只在 TI2 计数）	高电平	-	-	递增计数	递减计数

计数模式	相对电平（TI1FP1 相对于 TI2，TI2FP2 相对于 TI1）	TI1FP1 信号		TI2FP2 信号	
		上升	下降	上升	下降
编码器接口模式 1（只在 TI2 计数）	低电平	-	-	递减计数	递增计数
编码器接口模式 2（只在 TI1 计数）	高电平	递减计数	递增计数	-	-
编码器接口模式 2（只在 TI1 计数）	低电平	递增计数	递减计数	-	-
编码器接口模式 3（在 TI1 和 TI2 计数）	高电平	递减计数	递增计数	递增计数	递减计数
编码器接口模式 3（在 TI1 和 TI2 计数）	低电平	递增计数	递减计数	递减计数	递增计数

下例是计数器在编码器接口模式下的配置和时序图，从图中可以看出计数信号的产生和方向控制。具体配置如下：

1. 配置 TIM3_CCMR 寄存器的 CC1S=01，将 IC1FP1 映射到 TI1 上。
2. 配置 TIM3_CCMR 寄存器的 CC2S =01，将 IC2FP2 映射到 TI2 上。
3. 配置 TIM3_CCER 寄存器的 CC1P =0，IC1 不反相，此时 IC1=TI1。
4. 配置 TIM3_CCER 寄存器的 CC2P =0，IC2 不反相，此时 IC1=TI2。
5. 配置 TIM3_SMCR 寄存器的 SMS =011，选择编码器模式 3，根据另一个信号的输入电平，计数器在 TI1FP1 和 TI2FP2 的边沿计数。
6. 配置 TIM3_CR1 寄存器的 CEN =1，开启计数器。




图 15-21 编码器模式下的计数器时序图

下图为当 IC1FP1 反相时计数器的时序图（CC1P = 1，其他配置不变）




图 15-22 IC1FP1 反相编码器接口模式时序图

编码器接口模式下，计数器可以提供传感器当前位置的信息。通过使用另一个配置在捕获模式的定时器测量两个编码器事件的间隔周期来获得动态的信息（速度，加速度，减速度）。根据两个编码器事件的间隔周期，可以定期读取计数器。可以通过把计数器的值锁存到第三个输入捕获寄存器（捕获信号必须是周期性的并且可以由另一个定时器产生）来实现计数器的定期读取。若芯片内置 DMA，还可以通过 DMA 请

求来读取它的值。

15.4.4.2 复位模式

配置 TIM3_SMCR 寄存器的 SMS=100，从模式选择复位模式。此模式下，TRGI 输入事件会使计数器清零重启。

例如，TI2 输入端的下降沿触发计数器重启：

1. 配置 TIM3_CCMR1 寄存器的 CC2S=01，CC2 通道被配置为输入模式；IC2 映射在 TI2 上，配置 TIM3_CCER 寄存器的 CC2P=1，检测下降沿。

2. 配置 TIM3_SMCR 寄存器的 SMS = 100，从模式选择复位模式；配置 TIM3_SMCR 寄存器的 TS = 110，选择滤波后的定时器输入 2（TI2FP2）作为同步计数器的触发输入。

3. 配置 TIM3_CR1 寄存器的 DIR=0，选择计数方向为递增计数；配置 PSC=0，不分频；配置 CEN=1，使能计数器。

计数器的时钟源由内部时钟提供，当检测到 TI2 的下降沿，计数器被清零重启。此时触发器中断标记被硬件置 1。

下图为复位模式下 TIM3_ARR = 0x13 的时序图。




图 15-23 复位模式的控制时序图

15.4.4.3 门控模式

配置 TIM3_SMCR 寄存器 SMS=101，从模式选择门控模式。此模式下，根据 TIM3_CCER 寄存器 CCxP 的值来选择有效电平（0：高电平有效，1：低电平有效）。TRGI 输入为有效电平时，计数器始终开启，否则计数器停止（但不发生复位操作），计数器的开启和停止可控。

例如，计数器只在 TI1 为高时计数：

1. 配置 TIM3_CCMR1 寄存器的 CC1S=01，CC1 通道被配置为输入模式，IC1 映射在 TI1 上；配置 TIM3_CCER 寄存器的 CC1P=0，检测 TI1 上的高电平。

2. 配置 TIM3_SMCR 寄存器的 SMS=101，从模式选择为门控模式；配置 TIM3_SMCR 寄存器的 TS=101，选择滤波后的定时器输入 1（TI1FP1）作为同步计数器的触发输入。

3. 配置 TIM3_CR1 寄存器的 DIR=0，选择计数方向为递增计数；配置 PSC=0，不分频；配置 CEN=1，使能计数器。

计数器的时钟源由内部时钟提供，当检测到 TI1 的高电平，计数器开始计数，当 TI1 为低电平时，计数器停止计数。计数器停止会将 TIF 置 1。

下图为门控模式下 TIM3_ARR=0xf 的时序图。




图 15-24 门控模式下的控制时序图

15.4.4.4 触发模式

配置 TIM3_SMCR 寄存器 SMS=110，从模式选择触发模式。根据 TIM3_CCER 寄存器 CCxP 的值来选择有效边沿（0：上升沿有效，1：下降沿有效），TRGI 输入为有效边沿时，计数器开始计数。计数器的启动可控，停止不可控。

例如，计数器在 TI1 输入的上升沿开始计数：

1. 配置 TIM3_CCMR1 寄存器的 CC1S=01，CC1 通道被配置为输入模式，IC1 映射在 TI1 上，配置 TIM3_CCER 寄存器的 CC1P=0，检测上升沿。

2. 配置 TIM3_SMCR 寄存器的 SMS = 110，从模式选择为触发模式; 配置 TIM3_SMCR 寄存器的 TS=101，选择滤波后的定时器输入 1（TI1FP1）作为计数器的触发输入。

3. 配置 TIM3_CR1 寄存器的 DIR=0，选择计数方向为递增计数；配置 PSC=0，不分频。

计数器的时钟源由内部时钟提供，当检测到 TI1 的上升沿，计数器开始计数。

下图为触发模式下 TIM3_ARR=0xf 的时序图。




图 15-25 触发器模式下的控制时序图

15.4.4.5 外部时钟模式 2+从模式

当时钟源选择外部时钟模式 2、ETR 信号被用作外部时钟的输入时，可以与从模式一起使用。这种使用方式时，从模式仅支持复位模式、门控模式、触发模式，不支持外部时钟模式 1 和编码器模式。

例如，从模式选择触发模式，计数器在 ETR 的每一个上升沿计数一次：

1. 配置 TIM3_SMCR 寄存器的 ETF = 0000，不使用数字滤波器；配置 TIM3_SMCR 寄存器的 ETPS = 00，关闭预分频；配置 TIM3_SMCR 寄存器的 ETP = 0，检测 ETR 的上升沿；配置 TIM3_SMCR 寄存器的 ECE = 1，使能外部时钟模式 2。

2. 配置 TIM3_CCMR1 寄存器的 CC1S=01，CC1 通道被配置为输入，IC1 映射在 TI1 上作为输入捕获源；配置 TIM3_CCER 寄存器的 CC1P=0，选择上升沿有效。

3. 配置 TIM3_SMCR 寄存器的 SMS = 110，从模式选择为触发模式。配置 TIM3_SMCR 寄存器的 TS = 101，选择 TI1 作为输入源。

4. 配置 TIM3_CR1 寄存器的 DIR=0，选择计数方向为递增计数；配置 PSC=0，不分频。

计数器在 TI1 的上升沿开始计数，并将 TIF 置 1。ETR 信号的上升沿和计数器实际计数时钟间的延时取决于 ETR 输入端的同步电路设计。

下图为外部时钟模式 2+从模式（触发模式）下 TIM3_ARR=13 时的时序图。




图 15-26 外部时钟模式 2+从模式（触发模式）控制时序图

15.4.5 定时器同步

不同的定时器在内部连接，可以实现定时器之间的级联或同步。

详细描述请参考 TIM1 相关章节。

15.4.6 定时器异或

配置 TIM3_CR2 寄存器的 TI1S =1，将 TIM3_CH1、TIM3_CH2 和 TIM3_CH3 引脚经异或后连接到 TI1 的输入端，用于定时器的所有输入模式。

例：TIM3_CH1、TIM3_CH2 和 TIM3_CH3 引脚经异或后连接到 TI1 的输入端，采样 TI1 输入信号的有效沿，在 TI1 的上升沿来到时捕获当前计数器的值，锁存到 TIM3_CCR1 寄存器中。具体配置如下：

1. 配置 TIM3_CR2 寄存器的 TI1S=1，配置定时器的三个输入经异或后连接到 TI1 输入通道。
2. 配置 TIM3_CCMR1 寄存器的 CC1S=01，CC1 通道被配置为输入，IC1 映射在 TI1 上.
3. 配置 TIM3_CCMR1 寄存器的 IC1F[3：0]，配置数字滤波器的滤波宽度（按需配置）。
4. 配置 TIM3_CCER 寄存器的 CC1P=0，选择捕获发生在 TI1 信号的上升沿。
5. 配置 TIM3_CCMR1 寄存器的 IC1PSC，选择预分频系数。
6. 配置 TIM3_CCER 寄存器的 CC1E = 1，开启输入/捕获通道 1 的捕获使能。
7. 配置 TIM3_CR1 寄存器的 CEN=1，启动计数器。




图 15-27 （TI1 异或输入）输入捕获波形图

霍尔接口电路

详细描述请参考 TIM1 相关章节。

15.4.7 调试模式

在调试模式下，配置 DBG_CR 寄存器中 DBG_TIM3_STOP=1，TIM3 计数器停止计数。（详见调试章节）

15.4.8 中断

TIM3 的中断包括：捕获/比较 1 中断、捕获/比较 2 中断、捕获/比较 3 中断、捕获/比较 4 中断、更新中断、触发中断，当相应的中断使能位打开，发生相应的事件时，产生相应的中断。

表 15-3 中断事件一览表

中断事件	标志位	使能位
捕获/比较 1 中断	CC1IF	CC1IE
捕获/比较 2 中断	CC2IF	CC2IE
捕获/比较 3 中断	CC3IF	CC3IE
捕获/比较 4 中断	CC4IF	CC4IE
更新中断	UIF	UIE
触发中断	TIF	TIE

15.4.9 DMA

TIM3 能够在发生单个事件时生成一个或连续多个 DMA 请求。主要目的是在没有软件开销的情况下，多次重新编程 TIM3 的一部分寄存器，也可以用于按周期读取数个寄存器。

TIM3_DCR 和 TIM3_DMAR 寄存器跟 DMA 模式相关。DMA 控制器的目标是唯一的，必须指向 TIM3_DMAR 寄存器。开启 DMA 使能后，在给定的 TIM3 事件发生时，TIM3 会给 DMA 发送请求。对 TIM3_DMAR 寄存器的每次写操作都被重定向到一个 TIM3 寄存器。

TIM3_DCR 寄存器的 DBL 位定义了 DMA 连续传送的长度，即传输寄存器数量。当对 TIM3_DMAR 进行读写操作时，定时器识别 DBL，确定需要传输的寄存器数量。TIM3_DCR 寄存器的 DBA 位定义了 DMA 传输的基地址，定义从 TIM3_CR1 寄存器地址开始的偏移量（00000 为 TIM3_CR1、00001 为 TIM3_CR2 …... 00110 为 TIM3_CCMR1 等）。

例：DMA 连续传送模式用于在发生更新事件时更新 CCR1、CCR2、CCR3 寄存器的内容。具体配置如下：

1. 配置相应的 DMA 通道。
2. 配置 TIM3_DCR 寄存器的 DBA=01101，配置 DMA 的基地址，选择偏移地址为 TIM3_CCR1 寄存器的地址。
3. 配置 TIM3_DCR 寄存器的 DBL=00010，配置传输长度为 3。
4. 配置 TIM3_DIER 寄存器的 UDE=1，允许更新事件的 DMA 请求。

5. 配置 TIM3_CR1 寄存器的 CEN=1，启动计数器。

6. 使能 DMA 通道。

此例中发生一次更新事件，DMA 将相应存储器地址中准备好的数据传输到 CCR1、CCR2、CCR3 寄存器中，或将 CCR1、CCR2、CCR3 寄存器的值传输到相应存储器地址中。

15.5 寄存器描述

表 15-4 TIM3 寄存器概览

Offset	Acronym	Register Name	Reset
0x00	TIM3_CR1	控制寄存器 1	0x0000
0x04	TIM3_CR2	控制寄存器 2	0x0000
0x08	TIM3_SMCR	从模式控制寄存器	0x0000
0x0C	TIM3_DIER	DMA/中断使能寄存器（DMA 部分仅适用于有内置 DMA 的芯片）	0x0000
0x10	TIM3_SR	状态寄存器	0x0000
0x14	TIM3_EGR	事件产生寄存器	0x0000
0x18	TIM3_CCMR1	捕获/比较模式寄存器 1	0x0000
0x1C	TIM3_CCMR2	捕获/比较模式寄存器 2	0x0000
0x20	TIM3_CCER	捕获/比较使能寄存器	0x0000
0x24	TIM3_CNT	计数器	0x0000
0x28	TIM3_PSC	预分频率器	0x0000
0x2C	TIM3_ARR	自动装载寄存器	0x0000
0x34	TIM3_CCR1	捕获/比较寄存器 1	0x0000
0x38	TIM3_CCR2	捕获/比较寄存器 2	0x0000
0x3C	TIM3_CCR3	捕获/比较寄存器 3	0x0000
0x40	TIM3_CCR4	捕获/比较寄存器 4	0x0000
0x48	TIM3_DCR	DMA 控制寄存器（仅适用于有内置 DMA 的芯片）	0x0000
0x4C	TIM3_DMAR	连续模式的 DMA 地址（仅适用于有内置 DMA 的芯片）	0x0000
0x50	TIM3_OR	输入选项寄存器	0x0000

15.5.1 TIM3_CR1 控制寄存器 1

偏移地址：0x0

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.						CKD		ARPE	CMS		DIR	OPM	URS	UDIS	CEN
						rw		rw	rw		rw	rw	rw	rw	rw

Bit	Field	Description
15：10	Reserved	保留，必须保持复位值。
9：8	CKD	时钟分频（clock division） 定义定时器时钟（INT_CK）频率与死区时间计数器、数字滤波器（ETR，TIx）所用的时钟之间的分频比例。 00：$t_{DTS} = t_{INT_CK}$ 01：$t_{DTS} = 2x\ t_{INT_CK}$ 10：$t_{DTS} = 4x\ t_{INT_CK}$ 11：保留，不要使用这个配置
7	ARPE	自动重装载预装载使能（Auto-reload preload enable） 0：关闭 TIM3_ARR 寄存器的影子寄存器 1：使能 TIM3_ARR 寄存器的影子寄存器
6：5	CMS	中央对齐模式选择（Center-aligned mode selection） 00：边沿对齐模式。计数方向取决于 DIR 位 01：中央对齐模式 1。计数器交替地递增和递减计数。通道为输出模式，只在计数器递减计数时比较中断标志位被置 1 10：中央对齐模式 2。计数器交替地递增和递减计数。通道为输出模式，只在计数器递增计数时比较中断标志位被置 1 11：中央对齐模式 3。计数器交替地递增和递减计数。通道为输出模式，在计数器递增和递减计数时比较中断标志位均被置 1 注：计数过程中，不允许更改此位。
4	DIR	计数方向（Direction） 0：计数器递增计数 1：计数器递减计数 注：当计数器配置为中央对齐模式或编码器模式时，该位为只读。
3	OPM	单脉冲模式（One pulse mode） 0：禁止单脉冲模式，在发生更新事件时，计数器继续计数 1：使能单脉冲模式，在发生下一次更新事件或软件清除 CEN 位时，计数器停止计数
2	URS	更新请求源（Update request source） 软件配置该位，选择更新事件源。 0：以下事件可产生一个更新中断或 DMA 请求： - 计数器上溢/下溢 - 设置 UG 位 - 从模式控制器产生的更新 1：只有计数器上溢/下溢才产生一个更新中断或 DMA 请求

Bit	Field	Description
1	UDIS	禁止更新（Update disable） 该位用来允许或禁止更新事件的产生 0：允许更新事件（UEV） 1：禁止更新事件。不产生更新事件，影子寄存器（ARR、PSC、CCRx）保持值不变。如果设置了 EGR_UG 位为 1，计数器和预分频器被初始化；如果从模式控制器接收到硬件复位，计数器将被初始化。
0	CEN	计数器使能（Counter enable） 0：禁止计数器 1：使能计数器 注：在软件设置了 CEN 位后，外部时钟、门控模式和编码器模式才能工作。触发模式可以自动地通过硬件设置 CEN 位。

15.5.2 TIM3_CR2 控制寄存器 2

偏移地址：0x04

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.								TI1S	MMS			CCDS	Res.		
								rw	rw			rw			

Bit	Field	Description
15：8	Reserved	保留，必须保持复位值。
7	TI1S	TI1 选择（TI1 selection） 0：TIM3_CH1 管脚连到 TI1 输入 1：TIM3_CH1、TIM3_CH2 和 TIM3_CH3 管脚经异或后作为 TI1 输入

Bit	Field	Description
6：4	MMS	主模式选择（Master mode selection） 这些位控制 TRGO 信号的选择，用于选择在主模式下送到从定时器的同步信息： 000：复位　TIM3_EGR 寄存器的 UG 位触发一次 TRGO 脉冲。 001：使能 用于控制在一定时间内使能从定时器或同时启动多个定时器。计数器使能信号 CNT_EN 被用于作为触发输出（TRGO），计数器使能信号是通过 CEN 控制位和门控模式下的触发输入信号的逻辑或产生。当计数器使能信号受控于触发输入时，TRGO 上会有一个延迟，除非选择了主/从模式。 010：更新　更新事件被选为 TRGO。 011：捕获/比较脉冲　发生一次捕获或一次比较成功时，触发输出送出一个 TRGO 信号。 100：比较　OC1REF 信号被用于作为触发输出（TRGO） 101：比较　OC2REF 信号被用于作为触发输出（TRGO） 110：比较　OC3REF 信号被用于作为触发输出（TRGO） 111：比较　OC4REF 信号被用于作为触发输出（TRGO）
3	CCDS	DMA 请求源选择（Capture/compare DMA selection） 0：当 CCx 发生捕获/比较事件时，发送 CCx 的 DMA 请求 1：发生更新事件时，发送 CCx 的 DMA 请求 注：仅适用于有内置 DMA 的产品
2：0	Reserved	保留，必须保持复位值。

15.5.3 TIM3_SMCR 从模式控制寄存器

偏移地址：0x08

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ETP	ECE	ETPS		ETF				MSM	TS			OCCS	SMS		
rw	rw	rw		rw				rw	rw			rw	rw		

Bit	Field	Description
15	ETP	外部触发极性（External trigger polarity） 该位选择 ETR 信号的极性。 0：高电平或上升沿有效 1：低电平或下降沿有效 注：仅适用于支持外部触发的产品

Bit	Field	Description
14	ECE	外部时钟使能位（External clock enable） 该位启用外部时钟模式 2。 0：禁止外部时钟模式 2 1：使能外部时钟模式 2，ETRF 信号上的任意有效沿驱动计数器计数 注 1：仅适用于支持外部触发的产品。 注 2：配置 ECE=1 与配置 SMS = 111 和 TS = 111 效果一样。 注 3：TS ≠ 111 时，复位模式，门控模式和触发模式可以与外部时钟模式 2 同时使用。 注 4：同时使能外部时钟模式 1 和外部时钟模式 2 时，外部时钟的输入是 ETR。
13：12	ETPS	外部触发预分频（External trigger prescaler） 外部触发信号 ETRP 的频率必须低于 TIM3 主时钟 PCLK 频率的 1/4。当输入较快的外部时钟时，可以使用预分频降低 ETRP 的频率。 00：关闭预分频 01：ETRP 频率除以 2 10：ETRP 频率除以 4 11：ETRP 频率除以 8 注：仅适用于支持外部触发的产品。
11：8	ETF	外部触发滤波（External trigger filter） 这些位定义了对 ETRP 信号采样的频率和对 ETRP 数字滤波的带宽。实际上，数字滤波器是一个事件计数器，它记录到 N 个事件后会产生一个输出的跳变。 0000：无滤波器，以 f_{DTS} 采样 0001：采样频率 $f_{sampling}=f_{INT_CK}$，N=2 0010：采样频率 $f_{sampling}=f_{INT_CK}$，N=4 0011：采样频率 $f_{sampling}=f_{INT_CK}$，N=8 0100：采样频率 $f_{sampling}=f_{DTS}/2$，N=6 0101：采样频率 $f_{sampling}=f_{DTS}/2$，N=8 0110：采样频率 $f_{sampling}=f_{DTS}/4$，N=6 0111：采样频率 $f_{sampling}=f_{DTS}/4$，N=8 1000：采样频率 $f_{sampling}=f_{DTS}/8$，N=6 1001：采样频率 $f_{sampling}=f_{DTS}/8$，N=8 1010：采样频率 $f_{sampling}=f_{DTS}/16$，N=5 1011：采样频率 $f_{sampling}=f_{DTS}/16$，N=6 1100：采样频率 $f_{sampling}=f_{DTS}/16$，N=8 1101：采样频率 $f_{sampling}=f_{DTS}/32$，N=5 1110：采样频率 $f_{sampling}=f_{DTS}/32$，N=6 1111：采样频率 $f_{sampling}=f_{DTS}/32$，N=8 注：仅适用于支持外部触发的产品。

Bit	Field	Description
7	MSM	主/从 模 式（Master/slave mode） 0：无作用 1：触发输入（TRGI） 事件被延迟，以实现当前定时器（通过 TRGO）与它的从定时器间的完美同步，该功能可以把几个定时器同步到一个单一的外部事件。
6：4	TS	触发选择（Trigger selection） 触发输入源选择。 000：内部触发 0（ITR0） 001：内部触发 1（ITR1） 010：内部触发 2（ITR2） 011：内部触发 3（ITR3） 100：TI1 的边沿检测器（TI1F_ED） 101：滤波后的定时器输入 1（TI1FP1） 110：滤波后的定时器输入 2（TI2FP2） 111：外部触发输入（ETR） 更多有关 ITRx 的细节，参见下表。 注：从模式使能后这些位不能修改。
3	OCCS	比较输出信号（OCxREF）清除选择（Output compare clear selection） 在 PWM 模式下，清除比较输出（OCxREF）。 0：外部触发信号作为清除信号 1：比较器（COMP）输出作为清除信号 注：仅适用于支持外部触发或有内置比较器（COMP）的产品。
2：0	SMS	从模式选择（Slave mode selection） 当选择了外部信号作为触发源，触发信号（TRGI） 的有效边沿与选中的外部输入极性相关。 000：关闭从模式 - 如果 CEN = 1，则预分频器直接由内部时钟驱动。 001：编码器模式 1- 根据 TI1FP1 的电平，计数器在 TI2FP2 的边沿递增/递减计数。 010：编码器模式 2- 根据 TI2FP2 的电平，计数器在 TI1FP1 的边沿递增/递减计数。 011：编码器模式 3 - 根据另一个输入的电平，计数器在 TI1FP1 和 TI2FP2 的边沿递增/递减计数。 100：复位模式 - 选中的触发输入（TRGI） 的上升沿重新初始化计数器，并且产生一个更新事件。 101：门控模式 - 当触发输入（TRGI） 为高时，计数器开始计数。当触发输入变为低时，计数器停止计数（但不复位），并且产生一个更新事件。计数器的启动和停止都是受控的。 110：触发模式 - 计数器在触发输入 TRGI 的上升沿启动（但不复位），并且产生一个更新事件，只有计数器的启动是受控的。 111：外部时钟模式 1 - 选中的触发输入（TRGI） 的上升沿驱动计数器。 注：如果 TI1F_ED 被选为触发输入（TS = 100） 时，不要使用门控模式。这是因为，TI1F_ED 在每次 TI1F 变化时输出一个脉冲，然而门控模式是要检查触发输入的电平。

表 15-5 TIM3 内部触发连接

从定时器	ITR0	ITR1	ITR2	ITR3
TIM1	-	TIM2_TRGO	TIM3_TRGO	TIM17_OC1REF
TIM2	TIM1_TRGO	-	TIM3_TRGO	TIM14_OC1REF
TIM3	TIM1_TRGO	TIM2_TRGO	TIM16_OC1REF	TIM14_OC1REF

15.5.4 TIM3_DIER DMA/中断使能寄存器

偏移地址：0x0C

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	TDE	Res.	CC4DE	CC3DE	CC2DE	CC1DE	UDE	Res.	TIE	Res.	CC4IE	CC3IE	CC2IE	CC1IE	UIE
	rw		rw	rw	rw	rw	rw		rw		rw	rw	rw	rw	rw

Bit	Field	Description
15	Reserved	保留，必须保持复位值。
14	TDE	允许触发 DMA 请求（Trigger DMA request enable） 0：禁止触发 DMA 请求 1：允许触发 DMA 请求 注：仅适用于有内置 DMA 的产品。
13	Reserved	保留，必须保持复位值。
12	CC4DE	允许捕获/比较 4 的 DMA 请求（Capture/Compare 4 DMA request enable） 0：禁止捕获/比较 4 的 DMA 请求 1：允许捕获/比较 4 的 DMA 请求 注：仅适用于有内置 DMA 的产品。
11	CC3DE	允许捕获/比较 3 的 DMA 请求（Capture/Compare 3 DMA request enable） 0：禁止捕获/比较 3 的 DMA 请求 1：允许捕获/比较 3 的 DMA 请求 注：仅适用于有内置 DMA 的产品。
10	CC2DE	允许捕获/比较 2 的 DMA 请求（Capture/Compare 2 DMA request enable） 0：禁止捕获/比较 2 的 DMA 请求 1：允许捕获/比较 2 的 DMA 请求 注：仅适用于有内置 DMA 的产品。
9	CC1DE	允许捕获/比较 1 的 DMA 请求（Capture/Compare 1 DMA request enable） 0：禁止捕获/比较 1 的 DMA 请求 1：允许捕获/比较 1 的 DMA 请求 注：仅适用于有内置 DMA 的产品。

Bit	Field	Description
8	UDE	允许更新 DMA 请求（Update DMA request enable） 0：禁止更新 DMA 请求 1：允许更新 DMA 请求 注：仅适用于有内置 DMA 的产品。
7	Reserved	保留，必须保持复位值。
6	TIE	允许触发中断（Trigger interrupt enable） 0：禁止触发中断 1：允许触发中断
5	Reserved	保留，必须保持复位值。
4	CC4IE	允许捕获/比较 4 中断（Capture/Compare 4 interrupt enable） 0：禁止捕获/比较 4 中断 1：允许捕获/比较 4 中断
3	CC3IE	允许捕获/比较 3 中断（Capture/Compare 3 interrupt enable） 0：禁止捕获/比较 3 中断 1：允许捕获/比较 3 中断
2	CC2IE	允许捕获/比较 2 中断（Capture/Compare 2 interrupt enable） 0：禁止捕获/比较 2 中断 1：允许捕获/比较 2 中断
1	CC1IE	允许捕获/比较 1 中断（Capture/Compare 1 interrupt enable） 0：禁止捕获/比较 1 中断 1：允许捕获/比较 1 中断
0	UIE	允许更新事件中断（Update interrupt enable） 0：禁止更新事件中断 1：允许更新事件中断

15.5.5 TIM3_SR 状态寄存器

偏移地址：0x10

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.			CC4OF	CC3OF	CC2OF	CC1OF	Res.		TIF	Res.	CC4IF	CC3IF	CC2IF	CC1IF	UIF
			r_w0c						r_w0c		r_w0c				

Bit	Field	Description
15：13	Reserved	保留，必须保持复位值。
12	CC4OF	捕获/比较 4 重复捕获标记（Capture/Compare 4 overcapture flag） 参考 CC1OF 描述。
11	CC3OF	捕获/比较 3 重复捕获标记（Capture/Compare 3 overcapture flag） 参考 CC1OF 描述。

Bit	Field	Description
10	CC2OF	捕获/比较 2 重复捕获标记（Capture/Compare 2 overcapture flag） 参考 CC1OF 描述。
9	CC1OF	捕获/比较 1 重复捕获标记（Capture/Compare 1 overcapture flag） 仅当通道 1 被配置为输入捕获，CC1IF 已经为 1 后，捕获事件再次发生时，该标记可由硬件置 1。写 0 可清除该位。 0：无重复捕获产生 1：重复捕获产生
8：7	Reserved	保留，必须保持复位值。
6	TIF	触发器中断标记（Trigger interrupt flag） 当发生触发事件（当从模式控制器处于除门控模式和外部时钟模式外的其它模式时、在 TRGI 输入端检测到有效边沿，或门控模式下的计数停止边沿） 时由硬件对该位置 1。它由软件清 0。 0：无触发器事件产生 1：触发器中断产生
5	Reserved	保留，必须保持复位值。
4	CC4IF	捕获/比较 4 中断标记（Capture/Compare 4 interrupt flag） 参考 CC1IF 描述。
3	CC3IF	捕获/比较 3 中断标记（Capture/Compare 3 interrupt flag） 参考 CC1IF 描述。
2	CC2IF	捕获/比较 2 中断标记（Capture/Compare 2 interrupt flag） 参考 CC1IF 描述。
1	CC1IF	捕获/比较 1 中断标记（Capture/Compare 1 interrupt flag） 通道 1 为输出模式： 当计数器值与比较值匹配时该位由硬件置 1（在中央对齐模式下根据 TIM3_CR1.CMS[1:0]的选择来置位）。它由软件清 0。 0：无匹配发生 1：TIM3_CNT 的值与 TIM3_CCR1 的值匹配 通道 1 为输入模式： 当发生捕获事件时该位由硬件置 1，由软件清 0 或读取 TIM3_CCR1 的值清 0。 0：无输入捕获产生 1：计数器值已被捕获至 TIM3_CCR1

Bit	Field	Description
0	UIF	更新中断标记（Update interrupt flag） 当产生更新事件时该位由硬件置 1。它由软件清 0。 0：无更新中断发生 1：发生更新中断 当寄存器被更新时该位由硬件置 1： - 若 TIM3_CR1 寄存器的 UDIS=0，且 REP_CNT=0，当计数器产生上溢/下溢事件时。 -若 TIM3_CR1 寄存器的 UDIS=0、URS=0，当 TIM3_EGR 寄存器的 UG=1 时。 - 若 TIM3_CR1 寄存器的 UDIS=0、URS=0，从模式控制器产生更新事件时。

15.5.6 TIM3_EGR 事件产生寄存器

偏移地址：0x14

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.									TG	Res.	CC4G	CC3G	CC2G	CC1G	UG
									w		w	w	w	w	w

Bit	Field	Description
15：7	Reserved	保留，必须保持复位值。
6	TG	产生触发事件（Trigger generation） 0：无动作 1：产生触发事件，TIM3_SR 寄存器的 TIF = 1，若开启对应的中断和 DMA， 则产生相应的中断和 DMA，由硬件自动清 0。
5	Reserved	保留，必须保持复位值。
4	CC4G	产生捕获/比较 4 事件（Capture/Compare 4 generation） 参考 CC1G 描述。
3	CC3G	产生捕获/比较 3 事件（Capture/Compare 3 generation） 参考 CC1G 描述。
2	CC2G	产生捕获/比较 2 事件（Capture/Compare 2 generation） 参考 CC1G 描述。

Bit	Field	Description
1	CC1G	产生通道 1 捕获/比较事件（Capture/Compare 1 generation） 该位由软件置 1，用于产生一个捕获/比较事件，由硬件自动清 0。 0：无动作 1：通道 CC1 上产生一个捕获/比较事件： 若通道 CC1 配置为输出：CC1IF 置 1，若开启对应的中断和 DMA，则产生相应的中断和 DMA。 若通道 CC1 配置为输入： CC1IF 置 1，若开启对应的中断和 DMA，则产生相应的中断和 DMA。若 CC1IF 已经为 1，则设置 CC1OF = 1。
0	UG	产生更新事件（Update generation） 0：无动作 1：初始化计数器，并产生一个更新事件。由硬件自动清 0，如果选择了中央对齐或递增计数模式，计数器被清 0；如果选择递减计数模式，计数器将载入自动重载值。预分频计数器将同时被清除。

15.5.7 TIM3_CCMR1 捕获/比较模式寄存器 1

偏移地址：0x18

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OC2CE	OC2M			OC2PE	OC2FE	CC2S		OC1CE	OC1M			OC1PE	OC1FE	CC1S	
IC2F				IC2PSC		CC2S		IC1F				IC1PSC		CC1S	
rw	rw			rw	rw	rw		rw	rw			rw	rw	rw	

通道可用于输入（捕获模式）或输出（比较模式），通道的方向由相应的 CCxS 定义。该寄存器 CCxS 以外其它位的作用在输入模式和输出模式下不同。OCxx 描述了通道在输出模式下的功能，ICxx 描述了通道在输入模式下的功能。

比较输出模式：

Bit	Field	Description
15	OC2CE	通道 2 比较输出清零使能（Output compare 2 clear enable） 参考 OC1CE 的描述。
14：12	OC2M	通道 2 比较输出模式（Output compare 2 mode） 参考 OC1M 的描述。
11	OC2PE	通道 2 比较输出预装载使能（Output compare 2 preload enable） 参考 OC1PE 的描述。
10	OC2FE	通道 2 比较输出快速使能（Output compare 2 fast enable） 参考 OC1FE 的描述。

Bit	Field	Description
9：8	CC2S	通道 2 捕获/比较选择（Capture/Compare 2 selection） 该位定义通道的方向和输入信号的选择，只有在通道关闭时这些位才可写入： 00：通道 2 被配置为输出 01：通道 2 被配置为输入，IC2 映射在 TI2 上 10：通道 2 被配置为输入，IC2 映射在 TI1 上 11：通道 2 被配置为输入，IC2 映射在 TRC 上，此模式仅工作在内部触发器输入被选中时（由 TIM3_SMCR 寄存器的 TS 位选择）
7	OC1CE	通道 1 比较输出清 0 使能（Output compare 1 clear enable） 0：OC1REF 不受 ETR 输入的影响 1：当检测到 ETR 输入有效电平时，OC1REF 清零
6：4	OC1M	通道 1 比较输出模式（Output compare 1 mode） 该位定义了输出参考信号 OC1REF 的动作，而 OC1REF 决定了 OC1 的值。OC1REF 是高电平有效，而 OC1 的有效电平取决于 CC1P 位。 000：冻结。TIM3_CCR1 与 TIM3_CNT 间的比较结果对 OC1REF 不起作用。 001：匹配时设置为高。当 TIM3_CNT 的值与 TIM3_CCR1 的值相同时，强制 OC1REF 为高电平。 010：匹配时设置为低。当 TIM3_CNT 的值与 TIM3_CCR1 的值相同时，强制 OC1REF 为低电平。 011：匹配时翻转。当 TIM3_CCR1=TIM3_CNT 时，翻转 OC1REF 的电平。 100：强制为低。强制 OC1REF 为低电平。 101：强制为高。强制 OC1REF 为高电平。 110：PWM 模式 1。在递增计数时，当 TIM3_CNT<TIM3_CCR1 时强制 OC1REF 为高电平，否则为低电平;在递减计数时，当 TIM3_CNT > TIM3_CCR1 时强制 OC1REF 为低电平，否则为高电平。 111：PWM 模式 2。在递增计数时，当 TIM3_CNT<TIM3_CCR1 时通道 1 为强制 OC1REF 为低电平，否则为高电平;在递减计数时，当 TIM3_CNT > TIM3_CCR1 时强制 OC1REF 为高电平，否则为低电平。 注：在 PWM 模式 1 或 PWM 模式 2 中，只有当比较结果改变了或在比较输出模式中从冻结模式切换到 PWM 模式时，OC1REF 电平才改变。

Bit	Field	Description
3	OC1PE	通道 1 比较输出预装载使能（Output compare 1 preload enable） 0：禁止 TIM3_CCR1 寄存器的预装载功能，写入 TIM3_CCR1 寄存器的数值立即生效。 1：开启 TIM3_CCR1 寄存器的预装载功能，读写操作仅对预装载寄存器操作，TIM3_CCR1 的预装载值在更新事件到来时生效。 注：若该位置 1，在单脉冲模式下（TIM3_CR1 寄存器的 OPM=1），是否设定预装载寄存器无影响；其它情况下，需要设定预装载寄存器，否则后续动作不确定。
2	OC1FE	通道 1 比较输出快速使能（Output compare 1 fast enable） 该位为 1 时，若通道配置为 PWM 模式，会加快捕获/比较输出对触发时间的响应。输出通道将触发输入信号的有效边沿的作用等同于发生了一次比较匹配，此时 OC 被设置为比较电平，与比较结果无关。 0：禁止通道 1 比较输出快速使能 1：开启通道 1 比较输出快速使能
1：0	CC1S	通道 1 捕获/比较选择（Capture/Compare 1 selection） 该位定义通道的方向和输入信号的选择，只有在通道关闭时这些位才可写入： 00：通道 1 被配置为输出 01：通道 1 被配置为输入，IC1 映射在 TI1 上 10：通道 1 被配置为输入，IC1 映射在 TI2 上 11：通道 1 被配置为输入，IC1 映射在 TRC 上。此模式仅工作在内部触发器输入被选中时（由 TIM3_SMCR 寄存器的 TS 位选择）

输入捕获模式：

Bit	Field	Description
15：12	IC2F	输入捕获 2 滤波器（Input capture 2 filter） 参考 IC1F 的描述
11：10	IC2PSC	输入/捕获 2 预分频器（Input capture 2 prescaler） 参考 IC1PSC 的描述
9：8	CC2S	通道 2 捕获/比较选择（Capture/Compare 2 selection） 该位定义通道的方向和输入信号的选择，只有在通道关闭时这些位才可写入： 00：通道 2 被配置为输出 01：通道 2 被配置为输入，IC2 映射在 TI2 上 10：通道 2 被配置为输入，IC2 映射在 TI1 上 11：通道 2 被配置为输入，IC2 映射在 TRC 上，此模式仅工作在内部触发器输入被选中时（由 TIM3_SMCR 寄存器的 TS 位选择）

Bit	Field	Description
7：4	IC1F	通道 1 输入捕获滤波器（Input capture 1 filter） 数字滤波器由一个事件计数器组成，它记录 N 个输入事件后会产生一个输出的跳变。这些位定义了 IC1 输入信号的采样频率和数字滤波器的长度。 0000：无滤波器，以 f_{DTS} 采样 0001：采样频率 $f_{sampling}=f_{INT_CK}$，N=2 0010：采样频率 $f_{sampling}=f_{INT_CK}$，N=4 0011：采样频率 $f_{sampling}=f_{INT_CK}$，N=8 0100：采样频率 $f_{sampling}=f_{DTS}/2$，N=6 0101：采样频率 $f_{sampling}=f_{DTS}/2$，N=8 0110：采样频率 $f_{sampling}=f_{DTS}/4$，N=6 0111：采样频率 $f_{sampling}=f_{DTS}/4$，N=8 1000：采样频率 $f_{sampling}=f_{DTS}/8$，N=6 1001：采样频率 $f_{sampling}=f_{DTS}/8$，N=8 1010：采样频率 $f_{sampling}=f_{DTS}/16$，N=5 1011：采样频率 $f_{sampling}=f_{DTS}/16$，N=6 1100：采样频率 $f_{sampling}=f_{DTS}/16$，N=8 1101：采样频率 $f_{sampling}=f_{DTS}/32$，N=5 1110：采样频率 $f_{sampling}=f_{DTS}/32$，N=6 1111：采样频率 $f_{sampling}=f_{DTS}/32$，N=8
3：2	IC1PSC	通道 1 输入/捕获预分频器（Input capture 1 prescaler） 该位定义了 IC1 的预分频系数。当 CC1E=0（TIM3_CCER 寄存器中） 时，预分频器复位。 00：无预分频器，捕获输入口上检测到的每一个边沿都触发一次捕获 01：每 2 个事件触发一次捕获 10：每 4 个事件触发一次捕获 11：每 8 个事件触发一次捕获
1：0	CC1S	通道 1 捕获/比较选择（Capture/Compare 1 selection） 该位定义通道的方向和输入信号的选择，只有在通道关闭时这些位才可写入： 00：通道 1 被配置为输出 01：通道 1 被配置为输入，IC1 映射在 TI1 上 10：通道 1 被配置为输入，IC1 映射在 TI2 上 11：通道 1 被配置为输入，IC1 映射在 TRC 上。此模式仅工作在内部触发器输入被选中时（由 TIM3_SMCR 寄存器的 TS 位选择）

15.5.8 TIM3_CCMR2 捕获/比较模式寄存器 2

偏移地址：0x1C

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

OC4CE	OC4M	OC4PE	OC4FE	CC4S	OC3CE	OC3M	OC3PE	OC3FE	CC3S
IC4F		IC4PSC		CC4S	IC3F		IC3PSC		CC3S
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

比较输出模式：

Bit	Field	Description
15	OC4CE	通道 4 比较输出清零使能（Output compare 4 clear enable） 参考 OC3CE 的描述
14：12	OC4M	通道 4 比较输出模式（Output compare 4 mode） 参考 OC3M 的描述
11	OC4PE	通道 4 比较输出预装载使能（Output compare 4 preload enable） 参考 OC3PE 的描述
10	OC4FE	通道 4 比较输出快速使能（Output compare 4 fast enable） 参考 OC3FE 的描述
9：8	CC4S	通道 4 捕获/比较选择（Capture/Compare 4 selection） 该位定义通道的方向和输入信号的选择，只有在通道关闭时这些位才可写入： 00：通道 4 被配置为输出 01：通道 4 被配置为输入，IC4 映射在 TI4 上 10：通道 4 被配置为输入，IC4 映射在 TI3 上 11：通道 4 被配置为输入，IC4 映射在 TRC 上，此模式仅工作在内部触发器输入被选中时（由 TIM3_SMCR 寄存器的 TS 位选择）
7	OC3CE	通道 3 比较输出清 0 使能（Output compare 3 clear enable） 0：OC3REF 不受 ETR 输入的影响 1：当检测到 ETR 输入有效电平时，OC3REF 清零

Bit	Field	Description
6：4	OC3M	通道 3 比较输出模式（Output compare 3 mode） 该位定义了输出参考信号 OC3REF 的动作，而 OC3REF 决定了 OC3 的值。OC3REF 是高电平有效，而 OC3 的有效电平取决于 CC3P 位。 000：冻结。TIM3_CCR3 与 TIM3_CNT 间的比较结果对 OC3REF 不起作用 001：匹配时设置为高。当 TIM3_CNT 的值与 TIM3_CCR3 的值相同时，强制 OC3REF 为高电平 010：匹配时设置为低。当 TIM3_CNT 的值与 TIM3_CCR3 的值相同时，强制 OC3REF 为低电平 011：匹配时翻转。当 TIM3_CCR3=TIM3_CNT 时，翻转 OC3REF 的电平 100：强制为低。强制 OC3REF 为低电平 101：强制为高。强制 OC3REF 为高电平 110：PWM 模式 1。在递增计数时，当 TIM3_CNT<TIM3_CCR3 时强制 OC3REF 为高电平，否则为低电平;在递减计数时，当 TIM3_CNT > TIM3_CCR3 时强制 OC3REF 为低电平，否则为高电平。 111：PWM 模式 2。在递增计数时，当 TIM3_CNT<TIM3_CCR3 时强制 OC3REF 为低电平，否则为高电平;在递减计数时，当 TIM3_CNT>TIM3_CCR3 时强制 OC3REF 为高电平，否则为低电平。 注：在 PWM 模式 1 或 PWM 模式 2 中，只有当比较结果改变了或在比较输出模式中从冻结模式切换到 PWM 模式时，OC3REF 电平才改变。
3	OC3PE	通道 3 比较输出预装载使能（Output compare 3 preload enable） 0：禁止 TIM3_CCR3 寄存器的预装载功能，写入 TIM3_CCR3 寄存器的数值立即生效 1：开启 TIM3_CCR3 寄存器的预装载功能，读写操作仅对预装载寄存器操作，TIM3_CCR3 的预装载值在更新事件到来时生效 注：仅在单脉冲模式下（TIM3_CR1 寄存器的 OPM= 1），无需设定预装载寄存器，其它情况下，需要设定预装载寄存器，否则后续动作不确定。
2	OC3FE	通道 3 比较输出快速使能（Output compare 3 fast enable） 该位为 1 时，若通道配置为 PWM 模式，会加快捕获/比较输出对触发时间的响应。输出通道将触发输入信号的有效边沿的作用等同于发生了一次比较匹配，此时 OC 被设置为比较电平，与比较结果无关。 0：禁止通道 3 比较输出快速使能 1：开启通道 3 比较输出快速使能

Bit	Field	Description
1：0	CC3S	通道 3 捕获/比较选择（Capture/Compare 3 selection） 该位定义通道的方向和输入信号的选择，只有在通道关闭时这些位才可写入： 00：通道 3 被配置为输出 01：通道 3 被配置为输入，IC3 映射在 TI3 上 10：通道 3 被配置为输入，IC3 映射在 TI4 上 11：通道 3 被配置为输入，IC3 映射在 TRC 上，此模式仅工作在内部触发器输入被选中时（由 TIM3_SMCR 寄存器的 TS 位选择）

输入捕获模式：

Bit	Field	Description
15：12	IC4F	输入捕获 4 滤波器（Input capture 4 filter） 参考 IC3F 的描述
11：10	IC4PSC	输入/捕获 4 预分频器（Input capture 4 prescaler） 参考 IC3PSC 的描述
9：8	CC4S	通道 4 捕获/比较选择（Capture/Compare 4 selection） 该位定义通道的方向和输入信号的选择，只有在通道关闭时这些位才可写入： 00：通道 4 被配置为输出 01：通道 4 被配置为输入，IC4 映射在 TI4 上 10：通道 4 被配置为输入，IC4 映射在 TI3 上 11：通道 4 被配置为输入，IC4 映射在 TRC 上，此模式仅工作在内部触发器输入被选中时（由 TIM3_SMCR 寄存器的 TS 位选择）

Bit	Field	Description
7：4	IC3F	通道 3 输入捕获滤波器（Input capture 3 filter） 数字滤波器由一个事件计数器组成，它记录 N 个输入事件后会产生一个输出的跳变。这些位定义了 IC1 输入信号的采样频率和数字滤波器的长度。 0000：无滤波器，以 f_{DTS} 采样 0001：采样频率 $f_{sampling}=f_{INT_CK}$，N=2 0010：采样频率 $f_{sampling}=f_{INT_CK}$，N=4 0011：采样频率 $f_{sampling}=f_{INT_CK}$，N=8 0100：采样频率 $f_{sampling}=f_{DTS}/2$，N=6 0101：采样频率 $f_{sampling}=f_{DTS}/2$，N=8 0110：采样频率 $f_{sampling}=f_{DTS}/4$，N=6 0111：采样频率 $f_{sampling}=f_{DTS}/4$，N=8 1000：采样频率 $f_{sampling}=f_{DTS}/8$，N=6 1001：采样频率 $f_{sampling}=f_{DTS}/8$，N=8 1010：采样频率 $f_{sampling}=f_{DTS}/16$，N=5 1011：采样频率 $f_{sampling}=f_{DTS}/16$，N=6 1100：采样频率 $f_{sampling}=f_{DTS}/16$，N=8 1101：采样频率 $f_{sampling}=f_{DTS}/32$，N=5 1110：采样频率 $f_{sampling}=f_{DTS}/32$，N=6 1111：采样频率 $f_{sampling}=f_{DTS}/32$，N=8
3：2	IC3PSC	通道 3 输入/捕获预分频器（Input capture 3 prescaler） 该位定义了 IC3 的预分频系数。当 CC3E=0（TIM3_CCER 寄存器中） 时，预分频器复位。 00：无预分频器，捕获输入口上检测到的每一个边沿都触发一次捕获 01：每 2 个事件触发一次捕获 10：每 4 个事件触发一次捕获 11：每 8 个事件触发一次捕获
1：0	CC3S	通道 3 捕获/比较选择（Capture/Compare 3 selection） 该位定义通道的方向和输入信号的选择，只有在通道关闭时这些位才可写入： 00：通道 3 被配置为输出 01：通道 3 被配置为输入，IC3 映射在 TI3 上 10：通道 3 被配置为输入，IC3 映射在 TI4 上 11：通道 3 被配置为输入，IC3 映射在 TRC 上，此模式仅工作在内部触发器输入被选中时（由 TIM3_SMCR 寄存器的 TS 位选择）

15.5.9 TIM3_CCER 捕获/比较使能寄存器

偏移地址：0x20

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

CC4NP	Res.	CC4P	CC4E	CC3NP	Res.	CC3P	CC3E	CC2NP	Res.	CC2P	CC2E	CC1NP	Res.	CC1P	CC1E
rw		rw	rw	rw		rw	rw	rw		rw	rw	rw		rw	rw

Bit	Field	Description
15	CC4NP	通道 4 输入捕获极性（Capture 4 polarity） 参考 CC1NP 的描述。
14	Reserved	保留，必须保持复位值。
13	CC4P	通道 4 输入/捕获输出极性（Capture/Compare 4 output polarity） 参考 CC1P 的描述。
12	CC4E	通道 4 输入/捕获输出使能（Capture/Compare 4 output enable） 参考 CC1E 的描述。
11	CC3NP	通道 3 输入捕获极性（Capture 3 polarity） 参考 CC1NP 的描述。
10	Reserved	保留，必须保持复位值。
9	CC3P	通道 3 输入/捕获输出极性（Capture/Compare 3 output polarity） 参考 CC1P 的描述。
8	CC3E	通道 3 输入/捕获输出使能（Capture/Compare 3 output enable） 参考 CC1E 的描述。
7	CC2NP	通道 2 输入捕获极性（Capture 2 polarity） 参考 CC1NP 的描述。
6	Reserved	保留，必须保持复位值。
5	CC2P	通道 2 输入捕获输出极性（Capture/Compare 2 output polarity） 参考 CC1P 的描述。
4	CC2E	通道 2 输入/捕获输出使能（Capture/Compare 2 output enable） 参考 CC1E 的描述。
3	CC1NP	通道 1 输入捕获极性（Capture 1 polarity） 通道 1 配置为输出时，此位无效。 通道 1 配置为输入时，CC1P/CC1NP 配合使用定义了输入信号极性和电平，详细参考 ICx 极性/电平选择表。
2	Reserved	保留，必须保持复位值。
1	CC1P	通道 1 输入/捕获输出极性（Capture/Compare 1 output polarity） 通道 1 配置为输出时，此位定义了输出信号极性： 0：OC1 高电平有效 1：OC1 低电平有效 通道 1 配置为输入时，CC1P/CC1NP 配合使用定义了输入信号极性和电平，详细参考 ICx 极性/电平选择表。

Bit	Field	Description
0	CC1E	通道 1 输入/捕获输出使能（Capture/Compare 1 output enable） 通道 1 配置为输出时： 0：关闭。OC1 禁止输出 1：开启。OC1 信号输出到对应的输出引脚 CC1 通道配置为输入： 该位决定了输入捕获功能是否启用。 0：捕获禁止 1：捕获使能

输入模式下，ICx 的极性/电平选择如下表所示：

表 15-6 ICx 极性/电平选择表

CCxP	CCxNP	ICx 极性/电平
0	0	上升沿有效/高电平有效
1	0	下降沿有效/低电平有效
1	1	上升沿或下降沿有效/高电平有效
0	1	保留

15.5.10 TIM3_CNT 计数器

偏移地址：0x24

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT															
rw															

Bit	Field	Description
15：0	CNT	计数器的值（Count value）

15.5.11 TIM3_PSC 预分频器

偏移地址：0x28

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PSC															
rw															

Bit	Field	Description
15：0	PSC	预分频器的值（Prescaler value） 计数器的时钟频率（ck_cnt）=f_{CK_PSC}/（PSC+1） 当发生更新事件时，PSC 的值装入当前预分频寄存器。

15.5.12 TIM3_ARR 自动预装载寄存器

偏移地址：0x2C

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ARR															
rw															

Bit	Field	Description
15：0	ARR	自动预装载值（Auto-reload value） 这些位定义了计数器的自动预装载值。当自动预装载的值为 0 时，计数器不工作。

15.5.13 TIM3_CCR1 捕获/比较寄存器 1

偏移地址：0x34

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR1															
rw															

Bit	Field	Description
15：0	CCR1	通道 1 捕获/比较的值（Capture/Compare 1 value） 通道 1 配置为输入： 上一次捕获事件发生时捕获的计数器值存放于 CCR1（此时 CCR1 寄存器为只读）。 通道 1 配置为输出： 如果在 TIM3_CCMR1 寄存器（OC1PE 位）中未选择预装载功能，写入的数值会立即传输至对应的当前捕获/比较影子寄存器中。否则只有当更新事件发生时，此预装载值才传输至对应的当前捕获/比较影子寄存器中。当前捕获/比较影子寄存器参与同计数器 TIM3_CNT 的比较，并将比较结果反映到 OC1 端口的输出信号上。

15.5.14 TIM3_CCR2 捕获/比较寄存器 2

偏移地址：0x38

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR2															
rw															

Bit	Field	Description
15：0	CCR2	通道 2 捕获/比较的值（Capture/Compare 2 value） 参考 CCR1 的描述。

15.5.15 TIM3_CCR3 捕获/比较寄存器 3

偏移地址：0x3C

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR3															
rw															

Bit	Field	Description
15：0	CCR3	通道 3 捕获/比较的值（Capture/Compare 3 value） 参考 CCR1 的描述。

15.5.16 TIM3_CCR4 捕获/比较寄存器 4

偏移地址：0x40

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR4															
rw															

Bit	Field	Description
15：0	CCR4	通道 4 捕获/比较的值（Capture/Compare 4 value） 参考 CCR1 的描述。

15.5.17 TIM3_DCR DMA 控制寄存器

偏移地址：0x48

复位值：0x0000

注：本寄存器仅适用于有内置 DMA 的产品，详见 15.4.9 DMA 章节。

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.			DBL					Res.			DBA				
			rw								rw				

Bit	Field	Description
15：13	Reserved	保留，必须保持复位值。
12：8	DBL	DMA 连续传送长度（DMA burst length） 这些位定义了 DMA 在连续模式下的访问寄存器的数量 00000：1 次传输 00001：2 次传输 00010：3 次传输 .... 10001：18 次传输
7：5	Reserved	保留，必须保持复位值。
4：0	DBA	DMA 基地址（DMA base address） 这些位定义了 DMA 在连续模式下访问 TIM3_DMAR 寄存器的第一个地址。DBA 定义为从 TIM3_CR1 寄存器所在地址开始的偏移值： 00000：TIM3_CR1 00001：TIM3_CR2 00010：TIM3_SMCR .....

15.5.18 TIM3_DMAR 连续模式 DMA 地址寄存器

偏移地址：0x4C

复位值：0x0000

注：本寄存器仅适用于有内置 DMA 的产品，详见 15.4.9 DMA 章节。

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DMAB															
w															

Bit	Field	Description
15：0	DMAB	DMA 连续传送地址寄存器（DMA address register for burst accesses） 对 TIM3_DMAR 寄存器的读写操作会导致对以下地址所在寄存器的存取操作： TIM3_CR1 地址 + DBA + DMA 索引，其中 TIM3_CR1 地址是 TIM3_CR1 寄存器所在的地址，DBA 是 TIM3_DCR 寄存器中定义的基地址，DMA 索引是 DMA 自动控制的偏移量，它取决于 TIM3_DCR 寄存器中定义的 DBL 值。

15.5.19 TIM3_OR 输入选项寄存器

偏移地址：0x50

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.								TI4_RMP		Res.				ETR_RMP	
								rw	rw					rw	rw

Bit	Field	Description
15:8	Reserved	保留，必须保持复位值。
7:6	TI4_RMP	TI4 复用 00：CH4 GPIO 输入 其他保留
5:2	Reserved	保留，必须保持复位值。
1:0	ETR_RMP	ETR 复用 00：保留 01：LSI 时钟输入 10：LSE 时钟输入 11：HSE_CLK_DIV_128 时钟输入

16 TIM14 基本定时器

16.1 简介

TIM14 由一个 16 位可实时编程预分频器和一个 16 位自动重装载计数器组成，可以为用户提供便捷的计数定时功能，计数器时钟由预分频器分频得到。基本定时器具有多种用途，如输入功能（测量输入信号的脉冲宽度、频率等），输出功能（PWM 输出、比较输出等）。

16.2 功能框图




图 16-1 TIM14 结构图

上图为 TIM14 的结构框图，主要由输入单元、输出单元、时基单元、捕获/比较模块等结构组成。

16.3 主要特征

- 16 位可实时编程预分频器，分频系数：1–65536 可调
- 16 位自动重装载计数器（计数方向：递增）
- 输入捕获：输入信号的脉冲宽度、周期的测量
- 比较输出（控制输出波形或指示定时器已经计时结束）
- 单脉冲模式
- PWM 输出（边沿对齐模式）
- 产生中断/DMA 请求的事件：更新事件、输入捕获、比较输出

16.4 功能描述

16.4.1 时钟

16.4.1.1 时钟选择

计数器的时钟由内部时钟（INT_CK）提供。

16.4.1.2 时基单元

TIM14 的时基单元主要包括：计数器寄存器（TIM14_CNT）、预分频器寄存器（TIM14_PSC）和自动预装载寄存器（TIM14_ARR）。

计数单元由一个 16 位的计数器和对应的自动预装载寄存器组成，可以实现递增计数功能。

计数器的时钟由预分频器提供，预分频器由预分频计数器和对应的寄存器组成，分频系数为 1-65536，可以随时写入，在下一次更新事件时生效。

自动预装载寄存器有预装载功能的 16 位影子寄存器，通过设置 TIM14_CR1 寄存器的 ARPE 位选择写入 ARR 寄存器的值立即生效或发生更新事件时载入影子寄存器。




图 16-2 自动预装载

16.4.1.3 计数模式

TIM14 仅支持递增计数模式。在使能 TIM14_CR1 寄存器的 CEN 后计数器由 0 开始递增计数，直至 TIM14_ARR 的值，产生一个计数器上溢事件（更新事件），并从 0 开始重新递增计数。设置 TIM14_EGR 寄存器的 UG=1，同样可以产生一个更新事件。




图 16-3 递增计数模式（UDIS=0）

通过配置 TIM14_CR1 寄存器的 UDIS=1，可禁止产生更新事件，当计数器发生上溢事件时，不产生更新事件。此时若配置 UG=1，不产生更新事件，但是计数器和预分频器计数器会被初始化，从零开始递

增计数。




图 16-4 递增计数模式（UDIS=1 禁止产生更新事件）

注：发生更新事件时

- ARR 寄存器中的值被载入 ARR 影子寄存器中。
- 预分频器的预装载值生效。

16.4.2 输入捕获

16.4.2.1 输入捕获

输入捕获部分包括数字滤波器、边沿检测器、预分频器和捕获比较寄存器等，其结构如下图所示：




图 16-5 TIM14 输入捕获结构图

通过配置 TIM14_CCMR1 寄存器的 IC1F，可以设置数字滤波器的滤波宽度（滤波器的采样频率及数字滤波宽度如下表所示），当数字滤波器的输入信号宽度大于滤波宽度时，输入信号有效；数字滤波器对输入引脚 TI1 的输入信号采样后，产生一个滤波后的信号 TI1F，然后通过极性可选的边沿检测器，产生一个有效信号 IC1，该信号经过预分频器产生一个信号 IC1PS，用于触发输入捕获事件。

表 16-1 数字滤波器宽度与 IC1F 的对应关系表

IC1F[3：0]	采样频率和滤波宽度	IC1F[3：0]	采样频率和滤波宽度
0000	无滤波器，以 f_{DTS} 采样	1000	采样频率 $f_{sampling}=f_{DTS}$ /8，N=6
0001	采样频率 $f_{sampling}=f_{INT_CK}$，N=2	1001	采样频率 $f_{sampling}=f_{DTS}$ /8，N=8
0010	采样频率 $f_{sampling}=f_{INT_CK}$，N=4	1010	采样频率 $f_{sampling}=f_{DTS}$ /16，N=5
0011	采样频率 $f_{sampling}=f_{INT_CK}$，N=8	1011	采样频率 $f_{sampling}=f_{DTS}$ /16，N=6
0100	采样频率 $f_{sampling}=f_{DTS}$ /2，N=6	1100	采样频率 $f_{sampling}=f_{DTS}$ /16，N=8

IC1F[3：0]	采样频率和滤波宽度	IC1F[3：0]	采样频率和滤波宽度
0101	采样频率 $f_{sampling}=f_{DTS}$ /2，N=8	1101	采样频率 $f_{sampling}=f_{DTS}$ /32，N=5
0110	采样频率 $f_{sampling}=f_{DTS}$ /4，N=6	1110	采样频率 $f_{sampling}=f_{DTS}$ /32，N=6
0111	采样频率 $f_{sampling}=f_{DTS}$ /4，N=8	1111	采样频率 $f_{sampling}=f_{DTS}$ /32，N=8

输入捕获模式下，当检测到信号 IC1 上的有效边沿后，计数器的当前值被锁存到对应的影子寄存器上，再复制到对应的捕获比较寄存器中。当开启了中断或 DMA 使能，发生捕获事件时，将产生相应的中断或 DMA 请求。发生捕获事件时，会将状态寄存器（TIM14_SR）中的捕获标志位 CC1IF 置 1，通过配置 CC1IF=0 或读取 TIM14_CCR1 中的数据，清除 CC1IF 标志位。当 CC1IF 未被清零时，发生输入捕获事件，重复捕获标志位 CC1OF 将会被置 1，通过配置 CC1OF=0，可以清除 CC1OF 标志位。

例如，通过采样 TI1 输入信号的有效沿，在 TI1 的上升沿来到时捕获当前计数器的值，锁存到 TIM14_CCR1 寄存器中，步骤如下：

1. 配置 TIM14_CCMR1 寄存器的 CC1S=01，CC1 通道被配置为输入，IC1 映射在 TI1 上。
2. 配置 TIM14_CCMR1 寄存器的 IC1F[3：0]，配置数字滤波器的滤波宽度（按需配置）。
3. 配置 TIM14_CCER 寄存器的 CC1P=0，选择捕获发生在 TI1 信号的上升沿。
4. 配置 TIM14_CCMR1 寄存器的 IC1PSC[1:0] ，选择预分频系数。
5. 配置 TIM14_CCER 寄存器的 CC1E = 1，开启输入/捕获通道 1 的捕获使能。
6. 配置 TIM14_DIER 寄存器的 CC1IE=1，使能通道 1 的捕获/比较通道 1 中断请求；如果芯片有内置 DMA，配置 TIM14_DIER 寄存器的 CC1DE=1，允许捕获/比较通道 1 的 DMA 请求。

注：

- 当通道配置为输入模式时，TIM14_CCR1 寄存器属性变为只读。
- 如果发生了两次以上连续捕获，但 CC1IF 标志未被清零，则重复捕获标志 CC1OF 被置 1。为了避免丢失重复捕获标志 CC1OF 置 1 之前可能产生的捕获信息，建议在读出重复捕获标志之前读取数据。
- 设置 TIM14_EGR 寄存器中相应的 CC1G 位，可以通过软件产生输入捕获中断或 DMA 请求。

16.4.3 比较输出

捕获比较通道的比较输出部分由比较器、输出控制电路和捕获/比较寄存器组成，其结构图如下图所示：




图 16-6 比较输出部分结构图

在比较输出模式下，捕获比较寄存器的内容被载入到影子寄存器中，然后影子寄存器的内容和计数器当前值进行比较。捕获/比较模块包括一个捕获/比较寄存器（预装载寄存器）和一个影子寄存器，读写过程仅操作捕获/比较寄存器。

16.4.3.1 强制输出

配置 TIM14_CCMR1 寄存器的 CC1S = 00，将通道 CC1 设置为输出模式，通过配置 TIM14_CCMR1 寄存器 OC1M 位，可以直接将比较输出信号直接强制为有效或无效状态，不依赖于比较结果。配置 TIM14_CCMR1 寄存器 OC1M = 100，强置比较输出信号为无效状态。此时 OC1REF 被强置为低电平。配置 TIM14_CCMR1 寄存器 OC1M = 101，强置比较输出信号为有效状态。此时 OC1REF 被强置为高电平（OC1REF 始终为高电平有效）。

注：强制输出模式下，在 TIM14_CCR1 影子寄存器和计数器之间的比较输出仍在进行，比较结果的相应标志位也会被修改，如果开启了对应的中断和 DMA 请求，仍会产生对应的中断和 DMA 请求。

16.4.3.2 比较输出

比较输出模式下，当计数器与捕获比较寄存器值相同时，可以根据 TIM14_CCMR1 寄存器的 OC1M 位的配置用来输出不同的波形。

例如，当计数器与捕获/比较寄存器的内容匹配时，比较输出模式下的操作如下：

1. 在比较匹配时，OC1M 的值不同，输出通道 1 信号 OC1 的操作不同：
   - OC1M = 000：OC1 信号保持它的电平
   - OC1M = 001：OC1 信号被设置成有效电平
   - OC1M = 010：OC1 信号被设置成无效电平
   - OC1M = 011：OC1 信号进行翻转
2. 匹配时中断状态寄存器中的标志位置 1（TIM14_SR 寄存器中的 CC1IF 位）。
3. 当配置了 TIM14_DIER 寄存器中的 CC1IE =1，匹配时则产生一个中断。
4. 当配置了 TIM14_DIER 寄存器中的 CC1DE =1，匹配时则产生一个 DMA 请求（仅适用于有内置 DMA 的产品）。

比较输出模式也可以用来输出一个单脉冲（单脉冲输出模式）。

例如，通道 1 的比较输出模式的配置步骤如下：

1. 配置计数器的时钟（选择时钟源，配置预分频系数）。
2. 配置 TIM14_ARR 和 TIM14_CCR1 寄存器。
3. 配置 TIM14_DIER 寄存器的 CC1IE =1，使能捕获/比较 1 中断。
4. 配置输出模式：
   - 配置 TIM14_CCMR1 寄存器的 OC1M = 011，OC1 比较匹配时翻转。
   - 配置 TIM14_CCMR1 寄存器的 OC1PE = 0 ，禁止 TIM14_CCR1 寄存器的预装载功能。
   - 配置 TIM14_CCER 寄存器的 CC1P = 1，OC1 低电平有效。
   - 配置 TIM14_CCER 寄存器的 CC1E = 1，开启输出/比较 1 输出使能，OC1 信号输出到对应的输出引脚。

5. 配置 TIM14_CR1 寄存器的 CEN =1，启动计数器。

当配置 TIM14_CCMR1 寄存器中 OC1PE=0，禁止 TIM14_CCR1 寄存器的预装载功能时，可以随时写入 TIM14_CCR1 寄存器，并且写入的值立即生效。当配置 TIM14_CCMR1 寄存器中 OC1PE=1，启用 TIM14_CCR1 寄存器的预装载功能时，读写仅对预装载寄存器进行操作，TIM14_CCR1 预装载寄存器的值在下次更新事件到来时生效。下图给出了一个例子。




图 16-7 比较输出模式，OC1 信号在匹配时翻转

注：比较输出模式下，更新事件不会对输出结果产生影响。强制输出模式下，在 TIM14_CCR1 影子寄存器和计数器之间的比较输出仍在进行，比较结果的相应标志位也会被修改，如果开启了对应的中断和 DMA 请求，仍会产生对应的中断和 DMA 请求。

16.4.3.3 PWM 输出

在 PWM 模式下，根据 TIM14_ARR 寄存器和 TIM14_CCR1 寄存器的值，产生一个频率、占空比可控的 PWM 波形。

配置与通道 1 对应的 TIM14_CCMR1 寄存器的 OC1M=110 或 OC1M=111，选择通道 1 进入 PWM 模式 1 或 PWM 模式 2。PWM 模式下，计数器和 CCR1 会一直进行比较，根据配置和比较结果，通道 1 输出不同的信号， TIM14 可以产生 1 个独立占空比的 PWM 输出信号。PWM 模式下可开启 TIM14_CCR1 的预装载功能和 TIM14_ARR 寄存器的预装载功能。写入 TIM14_CCR1 预装载寄存器和 TIM14_ARR 预装载寄存器的值在发生下个更新事件时，才会生效，载入相应的影子寄存器。PWM 模式下，使能计数器前设置 TIM14_EGR 的 UG=1，产生更新事件用于初始化所有的寄存器。

配置 TIM14_CCER 寄存器的 CC1P 位选择 OC1 的有效极性。配置 TIM14_CCER 寄存器的 CC1E 位控制 OC1 的输出使能。

16.4.3.3.1 PWM 边沿对齐模式——递增计数模式

配置 TIM14_CCMR1 寄存器的 CC1S=00，选择输出模式，OC1M=110，选择 PWM 模式 1，当 TIM14_CNT < TIM14_CCR1 时通道 1（OC1REF）为有效电平，否则为无效电平。如果 TIM14_CCR1 中的比较值大于自动重装载值（TIM14_ARR），则 OC1REF 保持为有效电平。如果比较值为 0，则 OC1REF 保持为无效电平。下图为 CCR1=4，ARR=a 时边沿对齐递增计数时 PWM 模式 1 的波形实例。




图 16-8 边沿对齐递增计数时 PWM 模式 1 的波形

16.4.3.4 单脉冲输出

单脉冲模式（OPM）下，计数器响应一个激励，产生一个脉宽可调的脉冲。配置 TIM14_CR1 寄存器的 OPM=1，选择单脉冲模式，配置 CEN=1 启动计数器，直到下个更新事件发生或配置 CEN=0 时，计数器停止计数。

产生脉冲的必要条件是比较值与计数器的初始值不同。所以在计数器启动之前的必要配置如下：

- 递增计数方式：计数器 CNT < CCR1 ≤ ARR。

下图是单脉冲输出示例。




图 16-9 单脉冲模式

16.4.4 调试模式

在调试模式下，配置 DBG_CR 寄存器中 DBG_TIM14_STOP=1，TIM14 计数器停止计数。（详见调试章节）

16.4.5 中断

TIM14 的中断包括：捕获/比较 1 中断和更新中断，当相应的中断使能位打开，发生相应的事件时，产生相应的中断。

表 16-2 中断事件一览表

中断事件	标志位	使能位
捕获/比较 1 中断	CC1IF	CC1IE
更新中断	UIF	UIE

16.4.6 DMA

TIM14 能够在发生捕获/比较事件或更新事件时生成 DMA 请求。

16.5 寄存器描述

表 16-3 TIM14 寄存器概览

Offset	Acronym	Register Name	Reset
0x00	TIM14_CR1	控制寄存器 1	0x0000
0x0C	TIM14_DIER	DMA/中断使能寄存器（DMA 部分仅适用于有内置 DMA 的芯片）	0x0000
0x10	TIM14_SR	状态寄存器	0x0000
0x14	TIM14_EGR	事件产生寄存器	0x0000
0x18	TIM14_CCMR1	捕获/比较模式寄存器 1	0x0000
0x20	TIM14_CCER	捕获/比较使能寄存器	0x0000
0x24	TIM14_CNT	计数器	0x0000
0x28	TIM14_PSC	预分频率器	0x0000
0x2C	TIM14_ARR	自动装载寄存器	0x0000
0x34	TIM14_CCR1	捕获/比较寄存器 1	0x0000
0x44	TIM14_BDTR	刹车和死区寄存器	0x0000

16.5.1 TIM14_CR1 控制寄存器 1

偏移地址：0x00

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.						CKD		ARPE	Res.			OPM	URS	UDIS	CEN
						rw		rw				rw	rw	rw	rw

Bit	Field	Description
15：10	Reserved	保留，必须保持复位值。

Bit	Field	Description
9：8	CKD	时钟分频（clock division） 定义定时器时钟（INT_CK）频率与数字滤波器（TI1）所用的时钟之间的分频比例。 00：$t_{DTS} = t_{INT_CK}$ 01：$t_{DTS} = 2x\ t_{INT_CK}$ 10：$t_{DTS} = 4x\ t_{INT_CK}$ 11：保留，不要使用这个配置
7	ARPE	自动重装载预装载使能（Auto-reload preload enable） 0：关闭 TIM14_ARR 寄存器的影子寄存器 1：使能 TIM14_ARR 寄存器的影子寄存器
6：4	Reserved	保留，必须保持复位值。
3	OPM	单脉冲模式（One pulse mode） 0：禁止单脉冲模式，在发生更新事件时，计数器继续计数 1：使能单脉冲模式，在发生下一次更新事件或软件清除 CEN 位时，计数器停止计数
2	URS	更新请求源（Update request source） 软件配置该位，选择更新事件源。 0：以下事件可产生一个更新中断或 DMA 请求： - 计数器上溢 - 设置 UG 位 1：只有计数器上溢才产生一个更新中断或 DMA 请求
1	UDIS	禁止更新（Update disable） 该位用来允许或禁止更新事件的产生 0：允许更新事件（UEV） 1：禁止更新事件。不产生更新事件，影子寄存器（ARR、PSC、CCR1）保持值不变。如果设置了 EGR_UG 位为 1，计数器和预分频器被初始化。
0	CEN	计数器使能（Counter enable） 0：禁止计数器 1：使能计数器

16.5.2 TIM14_DIER　DMA/中断使能寄存器

偏移地址：0x0C

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.						CC1DE	UDE	Res.						CC1IE	UIE
						rw	rw							rw	rw

Bit	Field	Description
15：10	Reserved	保留，必须保持复位值。

Bit	Field	Description
9	CC1DE	允许捕获/比较 1 的 DMA 请求（Capture/Compare 1 DMA request enable） 0：禁止捕获/比较 1 的 DMA 请求 1：允许捕获/比较 1 的 DMA 请求 注：仅适用于有内置 DMA 的产品。
8	UDE	允许更新 DMA 请求（Update DMA request enable） 0：禁止更新 DMA 请求 1：允许更新 DMA 请求 注：仅适用于有内置 DMA 的产品。
7：2	Reserved	保留，必须保持复位值。
1	CC1IE	允许捕获/比较 1 中断（Capture/Compare 1 interrupt enable） 0：禁止捕获/比较 1 中断 1：允许捕获/比较 1 中断
0	UIE	允许更新事件中断（Update interrupt enable） 0：禁止更新事件中断 1：允许更新事件中断

16.5.3 TIM14_SR 状态寄存器

偏移地址：0x10

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.						CC1OF	Res.							CC1IF	UIF
						r_w0c								r_w0c	r_w0c

Bit	Field	Description
15：10	Reserved	保留，必须保持复位值。
9	CC1OF	捕获/比较 1 重复捕获标记（Capture/Compare 1 overcapture flag） 仅当通道 1 被配置为输入捕获，CC1IF 已经为 1 后，捕获事件再次发生时，该标记可由硬件置 1。写 0 可清除该位。 0：无重复捕获产生 1：重复捕获产生
8：2	Reserved	保留，必须保持复位值。

Bit	Field	Description
1	CC1IF	捕获/比较 1 中断标记（Capture/Compare 1 interrupt flag） 通道 1 为输出模式： 当计数器值与比较值匹配时该位由硬件置 1，它由软件清 0。 0：无匹配发生 1：TIM14_CNT 的值与 TIM14_CCR1 的值匹配 通道 1 为输入模式： 当发生捕获事件时该位由硬件置 1，由软件清 0 或读取 TIM14_CCR1 的值清 0。 0：无输入捕获产生 1：计数器值已被捕获至 TIM14_CCR1
0	UIF	更新中断标记（Update interrupt flag） 当产生更新事件时该位由硬件置 1。它由软件清 0。 0：无更新中断发生 1：发生更新中断 更新事件包含计数器上溢、设置 UG=1。

16.5.4 TIM14_EGR 事件产生寄存器

偏移地址：0x14

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.														CC1G	UG
														w	w

Bit	Field	Description
15：2	Reserved	保留，必须保持复位值。
1	CC1G	产生通道 1 捕获/比较事件（Capture/Compare 1 generation） 该位由软件置 1，用于产生一个捕获/比较事件，由硬件自动清 0。 0：无动作 1：通道 CC1 上产生一个捕获/比较事件： 若通道 CC1 配置为输出：CC1IF 置 1，若开启对应的中断和 DMA，则产生相应的中断和 DMA。 若通道 CC1 配置为输入： CC1IF 置 1，若开启对应的中断和 DMA，则产生相应的中断和 DMA。若 CC1IF 已经为 1，则设置 CC1OF = 1。
0	UG	产生更新事件（Update generation） 0：无动作 1：初始化计数器，并产生一个更新事件。由硬件自动清 0

16.5.5 TIM14_CCMR1 捕获/比较模式寄存器 1

偏移地址：0x18

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.								Res.	OC1M			OC1PE	Res.	CC1S	
								IC1F				IC1PSC		CC1S	
								rw	rw			rw	rw	rw	

通道可用于输入（捕获模式）或输出（比较模式），通道的方向由相应的 CC1S 定义。该寄存器 CC1S 以外其它位的作用在输入模式和输出模式下不同。OC1x 描述了通道在输出模式下的功能，IC1x 描述了通道在输入模式下的功能。

比较输出模式：

Bit	Field	Description
15：7	Reserved	保留，必须保持复位值。
6：4	OC1M	通道 1 比较输出模式（Output compare 1 mode） 该位定义了输出参考信号 OC1REF 的动作，而 OC1REF 决定了 OC1 的值。OC1REF 是高电平有效，而 OC1 的有效电平取决于 CC1P 位。 000：冻结。TIM14_CCR1 与 TIM14_CNT 间的比较结果对 OC1REF 不起作用。 001：匹配时设置为高。当 TIM14_CNT 的值与 TIM14_CCR1 的值相同时，强制 OC1REF 为高电平。 010：匹配时设置为低。当 TIM14_CNT 的值与 TIM14_CCR1 的值相同时，强制 OC1REF 为低电平。 011：匹配时翻转，当 TIM14_CCR1=TIM14_CNT 时，翻转 OC1REF 的电平。 100：强制为低。强制 OC1REF 为低电平。 101：强制为高。强制 OC1REF 为高电平。 110：PWM 模式 1。在递增计数时，当 TIM14_CNT<TIM14_CCR1 时强制 OC1REF 为高电平，否则为低电平。 111：PWM 模式 2。在递增计数时，当 TIM14_CNT<TIM14_CCR1 时通道 1 为强制 OC1REF 为低电平，否则为高电平。 注：在 PWM 模式 1 或 PWM 模式 2 中，只有当比较结果改变了或在比较输出模式中从冻结模式切换到 PWM 模式时，OC1REF 电平才改变。

Bit	Field	Description
3	OC1PE	通道 1 比较输出预装载使能（Output compare 1 preload enable） 0：禁止 TIM14_CCR1 寄存器的预装载功能，写入 TIM14_CCR1 寄存器的数值立即生效。 1：开启 TIM14_CCR1 寄存器的预装载功能，读写操作仅对预装载寄存器操作，TIM14_CCR1 的预装载值在更新事件到来时生效。 注：若该位置 1，在单脉冲模式下（TIM14_CR1 寄存器的 OPM=1），是否设定预装载寄存器无影响；其它情况下，需要设定预装载寄存器，否则后续动作不确定。
2	Reserved	保留，必须保持复位值。
1：0	CC1S	通道 1 捕获/比较选择（Capture/Compare 1 selection） 该位定义通道的方向和输入信号的选择，只有在通道关闭时这些位才可写入： 00：通道 1 被配置为输出 01：通道 1 被配置为输入 10：保留 11：保留

输入捕获模式：

Bit	Field	Description
15：8	Reserved	保留，必须保持复位值。
7：4	IC1F	通道 1 输入捕获滤波器（Input capture 1 filter） 数字滤波器由一个事件计数器组成，它记录 N 个输入事件后会产生一个输出的跳变。这些位定义了 IC1 输入信号的采样频率和数字滤波器的长度。 0000：无滤波器，以 f_{DTS} 采样 0001：采样频率 $f_{sampling}=f_{INT_CK}$，N=2 0010：采样频率 $f_{sampling}=f_{INT_CK}$，N=4 0011：采样频率 $f_{sampling}=f_{INT_CK}$，N=8 0100：采样频率 $f_{sampling}=f_{DTS}/2$，N=6 0101：采样频率 $f_{sampling}=f_{DTS}/2$，N=8 0110：采样频率 $f_{sampling}=f_{DTS}/4$，N=6 0111：采样频率 $f_{sampling}=f_{DTS}/4$，N=8 1000：采样频率 $f_{sampling}=f_{DTS}/8$，N=6 1001：采样频率 $f_{sampling}=f_{DTS}/8$，N=8 1010：采样频率 $f_{sampling}=f_{DTS}/16$，N=5 1011：采样频率 $f_{sampling}=f_{DTS}/16$，N=6 1100：采样频率 $f_{sampling}=f_{DTS}/16$，N=8 1101：采样频率 $f_{sampling}=f_{DTS}/32$，N=5 1110：采样频率 $f_{sampling}=f_{DTS}/32$，N=6 1111：采样频率 $f_{sampling}=f_{DTS}/32$，N=8

Bit	Field	Description
3：2	IC1PSC	通道 1 输入/捕获预分频器（Input capture 1 prescaler） 该位定义了 IC1 的预分频系数。当 CC1E=0（TIM14_CCER 寄存器中） 时，预分频器复位。 00：无预分频器，捕获输入口上检测到的每一个边沿都触发一次捕获 01：每 2 个事件触发一次捕获 10：每 4 个事件触发一次捕获 11：每 8 个事件触发一次捕获
1：0	CC1S	通道 1 捕获/比较选择（Capture/Compare 1 selection） 该位定义通道的方向和输入信号的选择，只有在通道关闭时这些位才可写入： 00：通道 1 被配置为输出 01：通道 1 被配置为输入 10：保留 11：保留

16.5.6 TIM14_CCER 捕获/比较使能寄存器

偏移地址：0x20

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.												CC1NP	Res.	CC1P	CC1E
												rw		rw	rw

Bit	Field	Description
15：4	Reserved	保留，必须保持复位值。
3	CC1NP	通道 1 输入捕获极性（Capture 1 polarity） 通道 1 配置为输出时，此位无效。 通道 1 配置为输入时，CC1P/CC1NP 配合使用定义了输入信号极性和电平，详细参考 IC1 极性/电平选择表。
2	Reserved	保留，必须保持复位值。
1	CC1P	通道 1 输入/捕获输出极性（Capture/Compare 1 output polarity） 通道 1 配置为输出时，此位定义了输出信号极性： 0：OC1 高电平有效 1：OC1 低电平有效 通道 1 配置为输入时，CC1P/CC1NP 配合使用定义了输入信号极性和电平，详细参考 IC1 极性/电平选择表。

Bit	Field	Description
0	CC1E	通道 1 输入/捕获输出使能（Capture/Compare 1 output enable） 通道 1 配置为输出时： 0：关闭。OC1 禁止输出 1：开启。OC1 信号输出到对应的输出引脚 CC1 通道配置为输入： 该位决定了输入捕获功能是否启用。 0：捕获禁止 1：捕获使能

输入模式下，IC1 的极性/电平选择如下表所示：

表 16-4 IC1 极性/电平选择表

CC1P	CC1NP	IC1 极性/电平
0	0	上升沿有效/高电平有效
1	0	下降沿有效/低电平有效
1	1	上升沿或下降沿有效/高电平有效
0	1	保留

16.5.7 TIM14_CNT 计数器

偏移地址：0x24

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT															
rw															

Bit	Field	Description
15：0	CNT	计数器的值（Count value）

16.5.8 TIM14_PSC 预分频器

偏移地址：0x28

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PSC															
rw															

Bit	Field	Description
15：0	PSC	预分频器的值（Prescaler value） 计数器的时钟频率（ck_cnt）=f_{CK_PSC}/（PSC+1） 当发生更新事件时，PSC 的值装入当前预分频寄存器。

16.5.9 TIM14_ARR 自动预装载寄存器

偏移地址：0x2C

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ARR															
rw															

Bit	Field	Description
15：0	ARR	自动预装载值（Auto-reload value） 这些位定义了计数器的自动预装载值。当自动预装载的值为 0 时，计数器不工作。

16.5.10 TIM14_CCR1 捕获/比较寄存器 1

偏移地址：0x34

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR1															
rw															

Bit	Field	Description
15：0	CCR1	通道 1 捕获/比较的值（Capture/Compare 1 value） 通道 1 配置为输入： 上一次捕获事件发生时捕获的计数器值存放于 CCR1（此时 CCR1 寄存器为只读）。 通道 1 配置为输出： 如果在 TIM14_CCMR1 寄存器（OC1PE 位）中未选择预装载功能，写入的数值会立即传输至对应的当前捕获/比较影子寄存器中。否则只有当更新事件发生时，此预装载值才传输至对应的当前捕获/比较影子寄存器中。当前捕获/比较影子寄存器参与同计数器 TIM14_CNT 的比较，并将比较结果反映到 OC1 端口的输出信号上。

16.5.11 TIM14_BDTR 刹车和死区寄存器

偏移地址：0x44

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MOE	Res.														
rw															

Bit	Field	Description
15	MOE	主输出使能 （Main output enable） 0：禁止 OC1 输出或强制为空闲状态 1：如果设置了相应的使能位（TIM14_CCER 寄存器的 CC1E），则开启 OC1 输出
14：0	Reserved	保留，必须保持复位值。

17 TIM16/17 基本定时器

TIM16、TIM17 具有相同的功能，本章节统一表述为 TIMx，部分示意图以 TIM16 为例展示。

17.1 简介

TIMx 由一个 16 位可实时编程预分频器和一个 16 位自动重装载计数器组成，可以为用户提供便捷的计数定时功能，计数器时钟由预分频器分频得到。基本定时器具有多种用途，如输入功能（测量输入信号的脉冲宽度、频率等），输出功能（PWM 输出、死区时间可编程的互补输出、单脉冲模式输出等）。

17.2 功能框图




图 17-1 TIMx 结构图

上图为 TIMx 的结构框图，主要由输入单元、输出单元、时基单元、捕获/比较模块、刹车单元等结构组成。

17.3 主要特征

- 16 位可实时编程预分频器，分频系数：1–65536 可调
- 16 位自动重装载计数器（计数方向：递增）
- 输入捕获：输入信号的脉冲宽度、周期的测量
- 比较输出（控制输出波形或指示定时器已经计时结束）
- PWM 输出（死区时间可调；边沿对齐模式）
- 刹车输入可将计时器的输出信号置于安全状态（复位态或已知态，用户可选）

- 单脉冲输出
- 产生中断请求的事件：更新事件、COM 事件、输入捕获、比较输出或者刹车输入
- 产生 DMA 请求的事件：更新事件、输入捕获、比较输出

17.4 功能描述

17.4.1 时钟

17.4.1.1 时钟选择

计数器的时钟由内部时钟（INT_CK）提供。

17.4.1.2 时基单元

TIMx 的时基单元主要包括：计数器寄存器（TIMx_CNT）、预分频器寄存器（TIMx_PSC）、自动预装载寄存器（TIMx_ARR）。

计数单元由一个 16 位的计数器和对应的自动预装载寄存器组成，可以实现递增计数功能。

计数器的时钟由预分频器提供，预分频器由预分频计数器和对应的寄存器组成，分频系数为 1-65536，可以随时写入，在下一次更新事件时生效。

自动预装载寄存器有预装载功能的 16 位影子寄存器，通过设置 TIMx_CR1 寄存器的 ARPE 位选择写入 ARR 寄存器的值立即生效或发生更新事件时载入影子寄存器。




图 17-2 自动预装载

17.4.1.3 计数模式

TIMx 仅支持递增计数模式。在使能 TIMx_CR1 寄存器的 CEN 后计数器由 0 开始递增计数，直至 TIMx_ARR 的值，产生一个计数器上溢事件（更新事件），并从 0 开始重新递增计数。设置 TIMx_EGR 寄存器的 UG=1，同样可以产生一个更新事件。




图 17-3 递增计数模式（UDIS=0）

通过配置 TIMx_CR1 寄存器的 UDIS=1，可禁止产生更新事件，当计数器发生上溢事件时，不产生更新事件。此时若配置 UG=1，不产生更新事件，但是计数器和预分频器计数器会被初始化，从零开始递增计数。




图 17-4 递增计数模式（UDIS=1 禁止产生更新事件）

注：发生更新事件时

- ARR 寄存器中的值被载入 ARR 影子寄存器中。
- 预分频器的预装载值生效。

17.4.2 输入捕获

17.4.2.1 输入捕获

输入捕获部分包括数字滤波器、多路复用、预分频器等，其结构如下图所示：




图 17-5 TIMx 输入捕获结构图

通过配置 TIMx_CCMR1 寄存器的 IC1F，可以设置数字滤波器的滤波宽度（滤波器的采样频率及数字滤波宽度如下表所示），当数字滤波器的输入信号宽度大于滤波宽度时，输入信号有效；数字滤波器对输入引脚 TI1 的输入信号采样后，产生一个滤波后的信号 TI1F，然后通过极性可选的边沿检测器，产生一个有

效信号 TI1FP1，这个信号可以作为从模式控制器的触发输入信号，同时该信号经过预分频器产生一个信号 IC1PS，用于触发输入捕获事件。

表 17-1 数字滤波器宽度与 IC1F 的对应关系表

IC1F[3：0]	采样频率和滤波宽度	IC1F[3：0]	采样频率和滤波宽度
0000	无滤波器，以 f_{DTS} 采样	1000	采样频率 $f_{sampling}=f_{DTS}$ /8，N=6
0001	采样频率 $f_{sampling}=f_{INT_CK}$，N=2	1001	采样频率 $f_{sampling}=f_{DTS}$ /8，N=8
0010	采样频率 $f_{sampling}=f_{INT_CK}$，N=4	1010	采样频率 $f_{sampling}=f_{DTS}$ /16，N=5
0011	采样频率 $f_{sampling}=f_{INT_CK}$，N=8	1011	采样频率 $f_{sampling}=f_{DTS}$ /16，N=6
0100	采样频率 $f_{sampling}=f_{DTS}$ /2，N=6	1100	采样频率 $f_{sampling}=f_{DTS}$ /16，N=8
0101	采样频率 $f_{sampling}=f_{DTS}$ /2，N=8	1101	采样频率 $f_{sampling}=f_{DTS}$ /32，N=5
0110	采样频率 $f_{sampling}=f_{DTS}$ /4，N=6	1110	采样频率 $f_{sampling}=f_{DTS}$ /32，N=6
0111	采样频率 $f_{sampling}=f_{DTS}$ /4，N=8	1111	采样频率 $f_{sampling}=f_{DTS}$ /32，N=8

输入捕获模式下，当检测到信号 IC1 上的有效边沿后，计数器的当前值被锁存到对应的影子寄存器上，再复制到对应的捕获比较寄存器中。当开启了中断或 DMA 使能，发生捕获事件时，将产生相应的中断或 DMA 请求。发生捕获事件时，会将状态寄存器（TIM1_SR）中的捕获标志位 CC1IF 置 1，通过配置 CC1IF=0 或读取 TIMx_CCR1 中的数据，清除 CC1IF 标志位。当 CC1IF 未被清零时，发生输入捕获事件，重复捕获标志位 CC1OF 将会被置 1，通过配置 CC1OF=0，可以清除 CC1OF 标志位。

例如，通过采样 TI1 输入信号的有效沿，在 TI1 的上升沿来到时捕获当前计数器的值，锁存到 TIMx_CCR1 寄存器中，步骤如下：

1. 配置 TIMx_CCMR1 寄存器的 CC1S=01，CC1 通道被配置为输入，IC1 映射在 TI1 上。
2. 配置 TIMx_CCMR1 寄存器的 IC1F[3：0]，配置数字滤波器的滤波宽度（按需配置）。
3. 配置 TIMx_CCER 寄存器的 CC1P=0，选择捕获发生在 TI1 信号的上升沿。
4. 配置 TIMx_CCMR1 寄存器的 IC1PSC[1:0] ，选择预分频系数。
5. 配置 TIMx_CCER 寄存器的 CC1E = 1，开启输入/捕获通道 1 的捕获使能。
6. 配置 TIMx_DIER 寄存器的 CC1IE=1，使能通道 1 的捕获/比较通道 1 中断请求；如果芯片有内置 DMA，配置 TIMx_DIER 寄存器的 CC1DE=1，允许捕获/比较通道 1 的 DMA 请求。

注：

- 当通道配置为输入模式时，TIMx_CCR1 寄存器属性变为只读。
- 如果发生了两次以上连续捕获，但 CC1IF 标志未被清零，则重复捕获标志 CC1OF 被置 1。为了避免丢失重复捕获标志 CC1OF 置 1 之前可能产生的捕获信息，建议在读出重复捕获标志之前读取数据。
- 设置 TIMx_EGR 寄存器中相应的 CC1G 位，可以通过软件产生输入捕获中断或 DMA 请求。

17.4.3 比较输出

捕获比较通道的比较输出部分由比较器、输出控制电路和捕获/比较寄存器组成，其结构图如下图所示：




图 17-6 比较输出部分结构图

在比较输出模式下，捕获比较寄存器的内容被载入到影子寄存器中，然后影子寄存器的内容和计数器当前值进行比较。捕获/比较模块包括一个捕获/比较寄存器（预装载寄存器）和一个影子寄存器，读写过程仅操作捕获/比较寄存器。

17.4.3.1 强制输出

配置 TIMx_CCMR1 寄存器的 CC1S = 00，将通道 CC1 设置为输出模式，通过配置 TIMx_CCMR1 寄存器 OC1M 位，可以直接将比较输出信号直接强制为有效或无效状态，不依赖于比较结果。配置 TIMx_CCMR1 寄存器 OC1M = 100，强置比较输出信号为无效状态。此时 OC1REF 被强置为低电平。配置 TIMx_CCMR1 寄存器 OC1M = 101，强置比较输出信号为有效状态。此时 OC1REF 被强置为高电平（OC1REF 始终为高电平有效）。

注：强制输出模式下，在 TIMx_CCR1 影子寄存器和计数器之间的比较输出仍在进行，比较结果的相应标志位也会被修改，如果开启了对应的中断和 DMA 请求，仍会产生对应的中断和 DMA 请求。

17.4.3.2 比较输出

比较输出模式下，当计数器与捕获比较寄存器值相同时，可以根据 TIMx_CCMR1 寄存器的 OC1M 位的配置用来输出不同的波形。

例如，当计数器与捕获/比较寄存器的内容匹配时，比较输出模式下的操作如下：

1. 在比较匹配时，OC1M 的值不同，输出通道 1 信号 OC1 的操作不同：
   - OC1M = 000：OC1 信号保持它的电平
   - OC1M = 001：OC1 信号被设置成有效电平
   - OC1M = 010：OC1 信号被设置成无效电平
   - OC1M = 011：OC1 信号进行翻转
2. 匹配时中断状态寄存器中的标志位置 1（TIMx_SR 寄存器中的 CC1IF 位）。
3. 当配置了 TIMx_DIER 寄存器中的 CC1IE =1，匹配时则产生一个中断。
4. 当配置了 TIMx_DIER 寄存器中的 CC1DE =1，匹配时则产生一个 DMA 请求（仅适用于有内置 DMA 的产品）。

比较输出模式也可以用来输出一个单脉冲（单脉冲输出模式）。

例如，通道 1 的比较输出模式的配置步骤如下：

1. 配置计数器的时钟（选择时钟源，配置预分频系数）。
2. 配置 TIMx_ARR 和 TIMx_CCR1 寄存器。
3. 配置 TIMx_DIER 寄存器的 CC1IE =1，使能捕获/比较 1 中断。
4. 配置输出模式：
   - 配置 TIMx_CCMR1 寄存器的 OC1M = 011，OC1 比较匹配时翻转。
   - 配置 TIMx_CCMR1 寄存器的 OC1PE = 0 ，禁止 TIMx_CCR1 寄存器的预装载功能。
   - 配置 TIMx_CCER 寄存器的 CC1P = 1，OC1 低电平有效。
   - 配置 TIMx_CCER 寄存器的 CC1E = 1，开启输出/比较 1 输出使能，OC1 信号输出到对应的输出引脚。
5. 配置 TIMx_CR1 寄存器的 CEN =1，启动计数器。

当配置 TIMx_CCMR1 寄存器中 OC1PE=0，禁止 TIMx_CCR1 寄存器的预装载功能时，可以随时写入 TIMx_CCR1 寄存器，并且写入的值立即生效。当配置 TIMx_CCMR1 寄存器中 OC1PE=1，启用 TIMx_CCR1 寄存器的预装载功能时，读写仅对预装载寄存器进行操作，TIMx_CCR1 预装载寄存器的值在下次更新事件到来时生效。下图给出了一个例子。




图 17-7 比较输出模式，OC1 信号在匹配时翻转

注：比较输出模式下，更新事件不会对输出结果产生影响。强制输出模式下，在 TIMx_CCR1 影子寄存器和计数器之间的比较输出仍在进行，比较结果的相应标志位也会被修改，如果开启了对应的中断和 DMA 请求，仍会产生对应的中断和 DMA 请求。

17.4.3.3 PWM 输出

在 PWM 模式下，根据 TIMx_ARR 寄存器和 TIMx_CCR1 寄存器的值，产生一个频率、占空比可控的 PWM 波形。

配置与通道 1 对应的 TIMx_CCMR1 寄存器的 OC1M=110 或 OC1M=111，选择通道 x 进入 PWM 模式 1 或 PWM 模式 2。PWM 模式下，计数器和 CCR1 会一直进行比较，根据配置和比较结果，通道 1 输出不同的信号，因此 TIMx 可以产生 1 个同频率下独立占空比的 PWM 输出信号。PWM 模式下可开启 TIMx_CCR1 的预装载功能和 TIMx_ARR 寄存器的预装载功能。写入 TIMx_CCR1 预装载寄存器和 TIMx_ARR 预装载寄存器的值在发生下个更新事件时，才会生效，载入相应的影子寄存器。PWM 模式下，使能计数器前设置 TIMx_EGR 的 UG=1，产生更新事件用于初始化所有的寄存器。

配置 TIMx_CCER 寄存器的 CC1P 选择 OC1 的有效极性。配置 TIMx_CCER 寄存器的 CC1E、CC1NE 位和 TIMx_BDTR 寄存器的 MOE、OSSI、OSSR 位控制 OC1 的输出使能。

17.4.3.3.1 PWM 边沿对齐模式——递增计数模式

在递增计数模式配置的基础上，配置 TIMx_CCMR1 寄存器的 CC1S=00，选择输出模式，OC1M=110，选择 PWM 模式 1，当 TIMx_CNT < TIMx_CCR1 时通道 1（OC1REF）为有效电平，否则为无效电平。如果 TIMx_CCR1 中的比较值大于自动重装载值（TIMx_ARR），则 OC1REF 保持为有效电平。如果比较值为 0，则 OC1REF 保持为无效电平。下图为 CCR1=4，ARR=a 时边沿对齐递增计数时 PWM 模式 1 的波形实例。




图 17-8 边沿对齐递增计数时 PWM 模式 1 的波形

17.4.3.4 互补输出和死区插入

OC1 和 OC1N 是一对互补输出通道，TIMx 的通道 1 能够输出 1 路可以管理瞬时关断和瞬时接通的互补信号，同时具有可调的死区时间。用户根据连接的输出器件和它们的特性（电平转换的延时、电源开关的延时等）来调整死区时间。

TIMx_BDTR 寄存器 DTG[7：0]位定义了插入互补输出之间的死区持续时间，具体计算方式如下表：

表 17-2 死区时间计算

DTG[7：5]	DT
0xx	DT= DTG[7：0] x T_{dtg}（T_{dtg}=T_{DTS}）
10x	DT=（64+DTG[5：0]）x T_{dtg}（T_{dtg} =2xT_{DTS}）
110	DT=（32+DTG[4：0]）x T_{dtg}（T_{dtg} =8xT_{DTS}）
111	DT=（32+DTG[4：0]）x T_{dtg}（T_{dtg} =16xT_{DTS}）

例如，如果 T_{DTS}=125ns，可能的死区时间为：

- 若步长时间为 125ns，死区时间为 0 至 15875ns。
- 若步长时间为 250ns，死区时间为 16μs 至 31750ns。
- 若步长时间为 1μs，死区时间为 32μs 至 63μs。

- 若步长时间为 2μs，死区时间为 64μs 至 126μs。

当不存在刹车电路时，同时配置 CC1E=1 和 CC1NE=1，开启死区插入，否则还需要配置 MOE=1。

配置 TIMx_CCER 寄存器的 CC1P 和 CC1NP 位，可以为每一个输出独立地选择极性（主输出 OC1 或互补输出 OC1N）。

通过配置 TIMx_CCER 寄存器的 CC1E 和 CC1NE 位，TIMx_BDTR 和 TIMx_CR2 寄存器中的 MOE、OIS1、OIS1N、OSSI 和 OSSR 位的不同组合可以控制互补信号 OC1 和 OC1N 的输出。具体的组合控制配置见本章表 3、表 4、表 5 和表 6 的互补输出通道 OC1 和 OC1N 的控制位。

例：OC1 和 OC1N 都为高有效，PWM 模式下，发生匹配时，输出参考信号 OC1REF 信号翻转，输出信号 OC1 与参考信号相同，但是 OC1 信号的上升沿对于参考信号的上升沿有一个延时；互补输出信号 OC1N 与参考信号相反，OC1N 信号的上升沿对于参考信号的下降沿同样有一个延时。

注：死区时间不能大于或等于 OC1 或 OC1N 信号的占空比，否则 OC1 或 OC1N 信号一直为无效值。

下列几张图显示了死区发生器的输出信号和当前参考信号 OC1REF 之间的关系。




图 17-9 死区插入

17.4.3.5 刹车功能

TIMx 的刹车源有引脚输入和时钟失效事件两种类型。时钟失效事件由复位时钟控制器中的时钟安全系统产生。

使用刹车功能时，OC1 和 OC1N 输出信号电平被以下功能位组合控制：TIMx_BDTR 寄存器中的 MOE、OSSI 和 OSSR 位，TIMx_CR2 寄存器中的 OIS1 和 OIS1N 位。发生刹车事件时，OC1 和 OC1N 输出不能同时有效。具体的带刹车功能的互补输出通道 OC1 和 OC1N 的输出状态如下列表格所示。

表 17-3 当 MOE=1，OSSI=0/1，OSSR=0 时：

CC1E	CC1NE	OC1	OC1N
0	0	OC1=0，OC1_EN=0	OC1N=0，OC1N_EN=0

CC1E	CC1NE	OC1	OC1N
0	1	OC1=0，OC1_EN=0	OC1N=OC1REF+Polarity，OC1N_EN=1
1	0	OC1=OC1REF+Polarity，OC1_EN=1	OC1N=0，OC1N_EN=0
1	1	OC1=OC1REF+Polarity+死区时间，OC1_EN=1	OC1N=OC1REF 反相+Polarity+死区时间，OC1N_EN=1

表 17-4 当 MOE=1，OSSI=0/1，OSSR=1 时：

CC1E	CC1NE	OC1	OC1N
0	0	OC1=0，OC1_EN=0	OC1N=0，OC1N_EN=0
0	1	OC1=CC1P，OC1_EN=1	OC1N=OC1REF+Polarity，OC1N_EN=1
1	0	OC1=OC1REF+Polarity，OC1_EN=1	OC1N=CC1NP，OC1N_EN=1
1	1	OC1=OC1REF+Polarity+死区时间，OC1_EN=1	OC1N=OC1REF 反相+Polarity+死区时间，OC1N_EN=1

表 17-5 当 MOE=0，OSSI=0，OSSR=0/1 时：

CC1E	CC1NE	OC1	OC1N
0	0	OC1_EN=0，OC1N_EN=0 异步的：OC1=CC1P，OC1N=CC1NP 若时钟存在：经过一个死区时间后，OC1=OIS1，OC1N=OIS1N OIS1 和 OIS1N 都不对应 OC1 和 OC1N 的有效电平	
0	1	OC1_EN=0，OC1N_EN=0 异步的：OC1=CC1P，OC1N=CC1NP 若时钟存在：经过一个死区时间后，OC1=OIS1，OC1N=OIS1N OIS1 和 OIS1N 都不对应 OC1 和 OC1N 的有效电平	
1	0	OC1_EN=0，OC1N_EN=0 异步的：OC1=CC1P，OC1N=CC1NP 若时钟存在：经过一个死区时间后，OC1=OIS1，OC1N=OIS1N OIS1 和 OIS1N 都不对应 OC1 和 OC1N 的有效电平	
1	1	OC1_EN=0，OC1N_EN=0 异步的：OC1=CC1P，OC1N=CC1NP 若时钟存在：经过一个死区时间后，OC1=OIS1，OC1N=OIS1N OIS1 和 OIS1N 都不对应 OC1 和 OC1N 的有效电平	

表 17-6 当 MOE=0，OSSI=1，OSSR=0/1 时：

CC1E	CC1NE	OC1	OC1N
0	0	OC1_EN=1，OC1N_EN=1 异步的：OC1=CC1P，OC1N=CC1NP	

CC1E	CC1NE	OC1	OC1N
		若时钟存在：经过一个死区时间后，OC1=OIS1， OC1N=OIS1N OIS1 和 OIS1N 都不对应 OC1 和 OC1N 的有效电平	
0	1	OC1_EN=1，OC1N_EN=1 异步的：OC1=CC1P，OC1N=CC1NP 若时钟存在：经过一个死区时间后，OC1=OIS1， OC1N=OIS1N OIS1 和 OIS1N 都不对应 OC1 和 OC1N 的有效电平	
1	0	OC1_EN=1，OC1N_EN=1 异步的：OC1=CC1P，OC1N=CC1NP 若时钟存在：经过一个死区时间后，OC1=OIS1， OC1N=OIS1N OIS1 和 OIS1N 都不对应 OC1 和 OC1N 的有效电平	
1	1	OC1_EN=1，OC1N_EN=1 异步的：OC1=CC1P，OC1N=CC1NP 若时钟存在：经过一个死区时间后，OC1=OIS1， OC1N=OIS1N OIS1 和 OIS1N 都不对应 OC1 和 OC1N 的有效电平	

注：当通道的输出和互补输出都关闭时，OIS1，OIS1N，CC1P 和 CC1NP 都必须配置为 0。

系统复位后，MOE=0，刹车功能禁止，需要配置 TIMx_BKINF 寄存器的 BKIN_SEL，选择刹车源，支持选择多路刹车源，任意一路刹车信号有效都会触发刹车。配置 TIMx_BKINF 寄存器的 BKINFE，选择刹车信号滤波功能是否有效。配置 TIMx_BKINF 寄存器的 BKINF，选择刹车数字滤波的采样频率。更改刹车数字滤波采样频率前应先关闭刹车滤波功能。配置 TIMx_BDTR 寄存器的 BKE=1，使能刹车功能信号。配置 TIMx_BDTR 寄存器的 BKP 位选择刹车输入信号的极性。BKP 和 BKE 可以同时写入，且会在一个时钟周期后生效。

由于 MOE 被异步清除，因此在实际信号和同步控制位间插入了一个再同步电路，用于在同步信号和异步信号间产生延迟（当 MOE 状态为 0 时写入 1，写入后读取前需要插入一个空指令用于延时，否则无法保证正确读取）。

发生刹车事件时，MOE 被异步清零，此时根据 OSSI 的配置 OC1/OC1N 的输出将置于无效状态、空闲状态或复位状态；MOE=0 时，输出由 TIMx_CR2 寄存器的 OIS1 位决定，OSSI=0 时，定时器关闭输出使能，否则打开输出使能。当使用互补输出时，输出首先置于复位状态，然后死区重新生成，在死区之后输出电平由 OIS1 和 OIS1N 决定。

配置 TIMx_DIER 寄存器的 BIE=1，当发生刹车事件时，产生一个刹车中断；配置 TIMx_BDTR 寄存器的 AOE = 1，则在下一个更新事件到来时自动置位 MOE 位。

注：刹车输入为电平有效。所以，当刹车输入有效时，不能（自动地或者通过软件）设置 MOE，并且状态标志 BIF 不能被清除。

刹车电路中实现了写保护以保证应用程序的安全，允许用户锁住死区长度，OC1/OC1N 极性和被禁止的状态，OC1M 配置，刹车使能和极性等参数。通过 TIMx_BDTR 寄存器中的 LOCK 位，可以选择 lock 等

级（总共三级 lock）。Lock 在系统复位后只能修改一次。

下图显示响应刹车的输出实例：




图 17-10 响应刹车的输出（OISx=0，OISxN=0）




图 17-11 响应刹车的输出（OISx=0，OISxN=1）




图 17-12 响应刹车的输出（OISx=1，OISxN=0）




图 17-13 响应刹车的输出（OISx=1，OISxN=1）

17.4.3.6 单脉冲输出

单脉冲模式（OPM）下，计数器响应一个激励，产生一个脉宽可调的脉冲。配置 TIMx_CR1 寄存器的 OPM=1，选择单脉冲模式，配置 CEN=1 启动计数器，直到下个更新事件发生或配置 CEN=0 时，计数器停止计数。

产生脉冲的必要条件是比较值与计数器的初始值不同。所以在计数器启动之前的必要配置如下：

- 递增计数方式：计数器 CNT < CCR1 ≤ ARR。

下图是单脉冲输出示例。




图 17-14 单脉冲模式

17.4.3.6.1 OC1 快速使能

OC1 快速使能，是单脉冲模式的一种特殊情况。在单脉冲模式下，通过设置 TIMx_CCMR 寄存器的 OC1FE=1，强制 OC1REF 直接响应激励而不是依赖计数器和比较值之间的比较结果，输出波形和比较匹配时的波形一样。这样可以去除比较的时间，快速输出比较结果。OC1 快速输出使能只在 PWM 模式下生效。

17.4.4 定时器同步

不同的定时器在内部连接，可以实现定时器之间的级联或同步。

详细描述请参考 TIM1 相关章节。

17.4.5 调试模式

在调试模式下，配置 DBG_CR 寄存器中 DBG_TIMx_STOP=1，TIMx 计数器停止计数。（详见调试章节）

17.4.6 中断

TIMx 的中断包括：捕获/比较 1 中断、更新中断、COM 中断和刹车中断，当相应的中断使能位打开，发生相应的事件时，产生相应的中断。

表 17-7 中断事件一览表

中断事件	标志位	使能位
捕获/比较 1 中断	CC1IF	CC1IE
更新中断	UIF	UIE
COM 中断	COMIF	COMIE
刹车中断	BIF	BIE

17.4.7 DMA

TIMx 能够在发生捕获/比较事件或更新事件时生成 DMA 请求。

17.5 寄存器描述

表 17-8 TIMx 寄存器概览

Offset	Acronym	Register Name	Reset
0x00	TIMx_CR1	控制寄存器 1	0x0000
0x04	TIMx_CR2	控制寄存器 2	0x0000

Offset	Acronym	Register Name	Reset
0x0C	TIMx_DIER	DMA/中断使能寄存器（DMA 部分仅适用于有内置 DMA 的芯片）	0x0000
0x10	TIMx_SR	状态寄存器	0x0000
0x14	TIMx_EGR	事件产生寄存器	0x0000
0x18	TIMx_CCMR1	捕获/比较模式寄存器 1	0x0000
0x20	TIMx_CCER	捕获/比较使能寄存器	0x0000
0x24	TIMx_CNT	计数器	0x0000
0x28	TIMx_PSC	预分频率器	0x0000
0x2C	TIMx_ARR	自动装载寄存器	0x0000
0x34	TIMx_CCR1	捕获/比较寄存器 1	0x0000
0x44	TIMx_BDTR	刹车和死区寄存器	0x0000
0x74	TIMx_BKINF	刹车滤波寄存器	0x0000 0000

17.5.1 TIMx_CR1 控制寄存器 1

偏移地址：0x00

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.						CKD		ARPE	Res.			OPM	URS	UDIS	CEN
						rw		rw				rw	rw	rw	rw

Bit	Field	Description
15：10	Reserved	保留，必须保持复位值。
9：8	CKD	时钟分频（clock division） 定义定时器时钟（INT_CK）频率与死区时间计数器、数字滤波器（TI1）所用的时钟之间的分频比例。 00：$t_{DTS} = t_{INT_CK}$ 01：$t_{DTS} = 2x\ t_{INT_CK}$ 10：$t_{DTS} = 4x\ t_{INT_CK}$ 11：保留，不要使用这个配置
7	ARPE	自动重装载预装载使能（Auto-reload preload enable） 0：关闭 TIMx_ARR 寄存器的影子寄存器 1：使能 TIMx_ARR 寄存器的影子寄存器
6：4	Reserved	保留，必须保持复位值。
3	OPM	单脉冲模式（One pulse mode） 0：禁止单脉冲模式，在发生更新事件时，计数器继续计数 1：使能单脉冲模式，在发生下一次更新事件或软件清除 CEN 位时，计数器停止计数

Bit	Field	Description
2	URS	更新请求源（Update request source） 软件配置该位，选择更新事件源。 0：以下事件可产生一个更新中断或 DMA 请求： - 计数器上溢 - 设置 UG 位 1：只有计数器上溢才产生一个更新中断或 DMA 请求
1	UDIS	禁止更新（Update disable） 该位用来允许或禁止更新事件的产生 0：允许更新事件（UEV） 1：禁止更新事件。不产生更新事件，影子寄存器（ARR、PSC、CCR1）保持值不变。如果设置了 EGR_UG 位为 1，计数器和预分频器被初始化。
0	CEN	计数器使能（Counter enable） 0：禁止计数器 1：使能计数器

17.5.2 TIMx_CR2 控制寄存器 2

偏移地址：0x04

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.						OIS1N	OIS1	Res.				CCDS	CCUS	Res.	CCPC
						rw	rw					rw	rw		rw

Bit	Field	Description
15：10	Reserved	保留，必须保持复位值。
9	OIS1N	输出空闲状态 1（OC1N 输出）（Output Idle state 1） 0：当 MOE = 0 时，死区后 OC1N = 0 1：当 MOE = 0 时，死区后 OC1N = 1 注：已经设置了 LOCK（TIMx_BKR 寄存器）级别 1、2 或 3 后，该位不能被修改。
8	OIS1	输出空闲状态 1（OC1 输出）（Output Idle state 1） 0：当 MOE=0，若 OC1N 有效，则在死区时间后 OC1 = 0 1：当 MOE=0，若 OC1N 有效，则在死区时间后 OC1 = 1 注：已经设置了 LOCK（TIMx_BKR 寄存器）级别 1、2 或 3 后，该位不能被修改。
7：4	Reserved	保留，必须保持复位值。
3	CCDS	DMA 请求源选择（Capture/compare DMA selection） 0：当 CC1 发生捕获/比较事件时，发送 CC1 的 DMA 请求 1：发生更新事件时，发送 CC1 的 DMA 请求 注：仅适用于有内置 DMA 的产品

Bit	Field	Description
2	CCUS	捕获/比较控制更新源选择（Capture/compare control update selection） 0：CCPC=1 时，只能配置 COMG=1 更新。 1：CCPC=1 时，可以通过配置 COMG=1 或检测到 TI1 的一个上升沿更新。 注：此位只在通道为互补输出时有效。
1	Reserved	保留，必须保持复位值。
0	CCPC	捕获/比较预装载控制位（Capture/compare preloaded control） 0：CC1E，CC1NE 和 OC1M 位预装载禁用 1：CC1E，CC1NE 和 OC1M 位预装载使能 注：此位只在通道为互补输出时有效。

17.5.3 TIMx_DIER DMA/中断使能寄存器

偏移地址：0x0C

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.						CC1DE	UDE	BIE	Res.	COMIE	Res.			CC1IE	UIE
						rw	rw	rw		rw				rw	rw

Bit	Field	Description
15：10	Reserved	保留，必须保持复位值。
9	CC1DE	允许捕获/比较 1 的 DMA 请求（Capture/Compare 1 DMA request enable） 0：禁止捕获/比较 1 的 DMA 请求 1：允许捕获/比较 1 的 DMA 请求 注：仅适用于有内置 DMA 的产品。
8	UDE	允许更新 DMA 请求（Update DMA request enable） 0：禁止更新 DMA 请求 1：允许更新 DMA 请求 注：仅适用于有内置 DMA 的产品。
7	BIE	允许刹车中断（Break interrupt enable） 0：禁止刹车中断 1：允许刹车中断
6	Reserved	保留，必须保持复位值。
5	COMIE	允许 COM 中断（COM interrupt enable） 0：禁止 COM 中断 1：允许 COM 中断
4：2	Reserved	保留，必须保持复位值。

Bit	Field	Description
1	CC1IE	允许捕获/比较 1 中断（Capture/Compare 1 interrupt enable） 0：禁止捕获/比较 1 中断 1：允许捕获/比较 1 中断
0	UIE	允许更新事件中断（Update interrupt enable） 0：禁止更新事件中断 1：允许更新事件中断

17.5.4 TIMx_SR 状态寄存器

偏移地址：0x10

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.						CC1OF	Res.	BIF	Res.	COMIF	Res.			CC1IF	UIF
						r_w0c		r_w0c		r_w0c				r_w0c	

Bit	Field	Description
15：10	Reserved	保留，必须保持复位值。
9	CC1OF	捕获/比较 1 重复捕获标记（Capture/Compare 1 overcapture flag） 仅当通道 1 被配置为输入捕获，CC1IF 已经为 1 后，捕获事件再次发生时，该标记可由硬件置 1。写 0 可清除该位。 0：无重复捕获产生 1：重复捕获产生
8	Reserved	保留，必须保持复位值。
7	BIF	刹车中断标记（Break interrupt flag） 当刹车输入有效，由硬件对该位置 1。如果刹车输入无效，则该位可由软件清 0 0：无刹车事件产生 1：刹车输入上检测到有效电平
6	Reserved	保留，必须保持复位值。
5	COMIF	COM 中断标记（COM interrupt flag） 当产生 COM 事件（捕获/比较控制位 CC1E、CC1NE、OC1M 已被更新） 时该位由硬件置 1。它由软件清 0。 0：无 COM 事件产生 1：COM 中断产生
4：2	Reserved	保留，必须保持复位值。

Bit	Field	Description
1	CC1IF	捕获/比较 1 中断标记（Capture/Compare 1 interrupt flag） 通道 1 为输出模式： 当计数器值与比较值匹配时该位由硬件置 1，它由软件清 0。 0：无匹配发生 1：TIMx_CNT 的值与 TIMx_CCR1 的值匹配 通道 1 为输入模式： 当发生捕获事件时该位由硬件置 1，由软件清 0 或读取 TIMx_CCR1 的值清 0。 0：无输入捕获产生 1：计数器值已被捕获至 TIMx_CCR1
0	UIF	更新中断标记（Update interrupt flag） 当产生更新事件时该位由硬件置 1。它由软件清 0。 0：无更新中断发生 1：发生更新中断 更新事件包含计数器上溢、设置 UG=1。

17.5.5 TIMx_EGR 事件产生寄存器

偏移地址：0x14

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.								BG	Res.	COMG	Res.			CC1G	UG
								w		w				w	w

Bit	Field	Description
15：8	Reserved	保留，必须保持复位值。
7	BG	产生刹车事件（Break generation） 0：无动作 1：产生一个刹车事件，此时 MOE=0，BIF=1，若开启对应的中断，则产生相应的中断请求，由硬件清除。
6	Reserved	保留，必须保持复位值。
5	COMG	捕获/比较事件，产生控制更新（Capture/Compare control update generation） 0：无动作 1：捕获/比较事件控制更新产生，由硬件自动清 0，当 CCPC=1，允许更新 CC1E、CC1NE、OC1M 位。 注：该位只对拥有互补输出的通道有效。
4：2	Reserved	保留，必须保持复位值。

Bit	Field	Description
1	CC1G	产生通道 1 捕获/比较事件（Capture/Compare 1 generation） 该位由软件置 1，用于产生一个捕获/比较事件，由硬件自动清 0。 0：无动作 1：通道 CC1 上产生一个捕获/比较事件： 若通道 CC1 配置为输出：CC1IF 置 1，若开启对应的中断和 DMA，则产生相应的中断和 DMA。 若通道 CC1 配置为输入： CC1IF 置 1，若开启对应的中断和 DMA，则产生相应的中断和 DMA。若 CC1IF 已经为 1，则设置 CC1OF = 1。
0	UG	产生更新事件（Update generation） 0：无动作 1：初始化计数器，并产生一个更新事件。由硬件自动清 0。

17.5.6 TIMx_CCMR1 捕获/比较模式寄存器 1

偏移地址：0x18

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.								Res.	OC1M			OC1PE	OC1FE	CC1S	

	IC1F		IC1PSC		CC1S
	rw	rw	rw	rw	rw

通道可用于输入（捕获模式）或输出（比较模式），通道的方向由相应的 CC1S 定义。该寄存器 CC1S 以外其它位的作用在输入模式和输出模式下不同。OC1x 描述了通道在输出模式下的功能，IC1x 描述了通道在输入模式下的功能。

比较输出模式：

Bit	Field	Description
15：7	Reserved	保留，必须保持复位值。
6：4	OC1M	通道 1 比较输出模式（Output compare 1 mode） 该位定义了输出参考信号 OC1REF 的动作，而 OC1REF 决定了 OC1、OC1N 的值。OC1REF 是高电平有效，而 OC1、OC1N 的有效电平取决于 CC1P、CC1NP 位。 000：冻结。TIMx_CCR1 与 TIMx_CNT 间的比较结果对 OC1REF 不起作用。 001：匹配时设置为高。当 TIMx_CNT 的值与 TIMx_CCR1 的值相同时，强制 OC1REF 为高电平。 010：匹配时设置为低。当 TIMx_CNT 的值与 TIMx_CCR1 的值相同时，强制 OC1REF 为低电平。 011：匹配时翻转。当 TIMx_CCR1=TIMx_CNT 时，翻转 OC1REF 的电平。 100：强制为低。强制 OC1REF 为低电平。 101：强制为高。强制 OC1REF 为高电平。 110：PWM 模式 1。在递增计数时，当 TIMx_CNT<TIMx_CCR1 时强制 OC1REF 为高电平，否则为低电平。 111：PWM 模式 2。在递增计数时，当 TIMx_CNT<TIMx_CCR1 时通道 1 为强制 OC1REF 为低电平，否则为高电平。 注 1：当 LOCK 级别设为 3（TIMx_BDTR 寄存器中的 LOCK 位）并且 CC1S = 00（该通道配置成输出） 时，该位不能被修改。 注 2：在 PWM 模式 1 或 PWM 模式 2 中，只有当比较结果改变了或在比较输出模式中从冻结模式切换到 PWM 模式时，OC1REF 电平才改变。
3	OC1PE	通道 1 比较输出预装载使能（Output compare 1 preload enable） 0：禁止 TIMx_CCR1 寄存器的预装载功能，写入 TIMx_CCR1 寄存器的数值立即生效。 1：开启 TIMx_CCR1 寄存器的预装载功能，读写操作仅对预装载寄存器操作，TIMx_CCR1 的预装载值在更新事件到来时生效。 注 1：当 LOCK 级别设为 3（TIMx_BDTR 寄存器中的 LOCK 位）并且 CC1S = 00（该通道配置成输出）时，该位不能被修改。 注 2：若该位置 1，在单脉冲模式下（TIMx_CR1 寄存器的 OPM= 1），是否设定预装载寄存器无影响；其它情况下，需要设定预装载寄存器，否则后续动作不确定。

Bit	Field	Description
2	OC1FE	通道 1 比较输出快速使能（Output compare 1 fast enable） 该位为 1 时，若通道配置为 PWM 模式，会加快捕获/比较输出对触发时间的响应。输出通道将触发输入信号的有效边沿的作用等同于发生了一次比较匹配，此时 OC 被设置为比较电平，与比较结果无关。 0：禁止通道 1 比较输出快速使能 1：开启通道 1 比较输出快速使能
1：0	CC1S	通道 1 捕获/比较选择（Capture/Compare 1 selection） 该位定义通道的方向和输入信号的选择，只有在通道关闭时这些位才可写入： 00：通道 1 被配置为输出 01：通道 1 被配置为输入 10：保留 11：保留

输入捕获模式：

Bit	Field	Description
15：8	Reserved	保留，必须保持复位值。
7：4	IC1F	通道 1 输入捕获滤波器（Input capture 1 filter） 数字滤波器由一个事件计数器组成，它记录 N 个输入事件后会产生一个输出的跳变。这些位定义了 IC1 输入信号的采样频率和数字滤波器的长度。 0000：无滤波器，以 f_{DTS} 采样 0001：采样频率 $f_{sampling}=f_{INT_CK}$，N=2 0010：采样频率 $f_{sampling}=f_{INT_CK}$，N=4 0011：采样频率 $f_{sampling}=f_{INT_CK}$，N=8 0100：采样频率 $f_{sampling}=f_{DTS}/2$，N=6 0101：采样频率 $f_{sampling}=f_{DTS}/2$，N=8 0110：采样频率 $f_{sampling}=f_{DTS}/4$，N=6 0111：采样频率 $f_{sampling}=f_{DTS}/4$，N=8 1000：采样频率 $f_{sampling}=f_{DTS}/8$，N=6 1001：采样频率 $f_{sampling}=f_{DTS}/8$，N=8 1010：采样频率 $f_{sampling}=f_{DTS}/16$，N=5 1011：采样频率 $f_{sampling}=f_{DTS}/16$，N=6 1100：采样频率 $f_{sampling}=f_{DTS}/16$，N=8 1101：采样频率 $f_{sampling}=f_{DTS}/32$，N=5 1110：采样频率 $f_{sampling}=f_{DTS}/32$，N=6 1111：采样频率 $f_{sampling}=f_{DTS}/32$，N=8

Bit	Field	Description
3：2	IC1PSC	通道 1 输入/捕获预分频器（Input capture 1 prescaler） 该位定义了 IC1 的预分频系数。当 CC1E=0（TIMx_CCER 寄存器中） 时，预分频器复位。 00：无预分频器，捕获输入口上检测到的每一个边沿都触发一次捕获 01：每 2 个事件触发一次捕获 10：每 4 个事件触发一次捕获 11：每 8 个事件触发一次捕获
1：0	CC1S	通道 1 捕获/比较选择（Capture/Compare 1 selection） 该位定义通道的方向和输入信号的选择，只有在通道关闭时这些位才可写入： 00：通道 1 被配置为输出 01：通道 1 被配置为输入 10：保留 11：保留

17.5.7 TIMx_CCER 捕获/比较使能寄存器

偏移地址：0x20

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.												CC1NP	CC1NE	CC1P	CC1E
												rw	rw	rw	rw

Bit	Field	Description
15：4	Reserved	保留，必须保持复位值。
3	CC1NP	通道 1 输入/捕获互补输出极性（Capture/Compare 1 complementary output polarity） 通道 1 配置为输出时，此位定义了输出信号极性： 0：OC1N 高电平有效 1：OC1N 低电平有效 通道 1 配置为输入时，CC1P/CC1NP 配合使用定义了输入信号极性和电平，详细参考 IC1 极性/电平选择表。 注：当 LOCK 级别（TIMx_BDTR 寄存器中的 LCCK 位） 设为 3 或 2 且 CC1S = 00（通道配置为输出） 时，该位不能被修改。
2	CC1NE	通道 1 输入/捕获互补输出使能（Capture/Compare 1 complementary output enable） 0：关闭通道 1 互补输出。OC1N 禁止输出。 1：开启通道 1 互补输出。 OC1N 信号输出到对应的输出引脚，其输出电平依赖于 MOE、OSSI、OSSR、OIS1、OIS1N 和 CC1E 位的值。

Bit	Field	Description
1	CC1P	通道 1 输入/捕获输出极性（Capture/Compare 1 output polarity） 通道 1 配置为输出时，此位定义了输出信号极性： 0：OC1 高电平有效 1：OC1 低电平有效 通道 1 配置为输入时，CC1P/CC1NP 配合使用定义了输入信号极性和电平，详细参考 IC1 极性/电平选择表。 注：当 LOCK 级别（TIMx_BDTR 寄存器中的 LCCK 位）设为 3 或 2 时，该位不能被修改。
0	CC1E	通道 1 输入/捕获输出使能（Capture/Compare 1 output enable） 通道 1 配置为输出时： 0：关闭。OC1 禁止输出 1：开启。OC1 信号输出到对应的输出引脚 其输出电平依赖于 MOE、OSSI、OSSR、OIS1、OIS1N 和 CC1NE 位的值。 CC1 通道配置为输入： 该位决定了输入捕获功能是否启用。 0：捕获禁止 1：捕获使能

输入模式下，IC1 的极性/电平选择如下表所示：

表 17-9 IC1 极性/电平选择表

CC1P	CC1NP	IC1 极性/电平
0	0	上升沿有效/高电平有效
1	0	下降沿有效/低电平有效
1	1	上升沿或下降沿有效/高电平有效
0	1	保留

17.5.8 TIMx_CNT 计数器

偏移地址：0x24

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT															
rw															

Bit	Field	Description
15：0	CNT	计数器的值（Count value）

17.5.9 TIMx_PSC 预分频器

偏移地址：0x28

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PSC															
rw															

Bit	Field	Description
15：0	PSC	预分频器的值（Prescaler value） 计数器的时钟频率（ck_cnt）=f_{CK_PSC}/（PSC+1） 当发生更新事件时，PSC 的值装入当前预分频寄存器。

17.5.10 TIMx_ARR 自动预装载寄存器

偏移地址：0x2C

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ARR															
rw															

Bit	Field	Description
15：0	ARR	自动预装载值（Auto-reload value） 这些位定义了计数器的自动预装载值。当自动预装载的值为 0 时，计数器不工作。

17.5.11 TIMx_CCR1 捕获/比较寄存器 1

偏移地址：0x34

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR1															
rw															

Bit	Field	Description
15：0	CCR1	通道 1 捕获/比较的值（Capture/Compare 1 value） 通道 1 配置为输入： 上一次捕获事件发生时捕获的计数器值存放于 CCR1（此时 CCR1 寄存器为只读）。 通道 1 配置为输出： 如果在 TIMx_CCMR1 寄存器（OC1PE 位）中未选择预装载功能，写入的数值会立即传输至对应的当前捕获/比较影子寄存器中。否则只有当更新事件发生时，此预装载值才传输至对应的当前捕获/比较影子寄存器中。当前捕获/比较影子寄存器参与同计数器 TIMx_CNT 的比较，并将比较结果反映到 OC1 端口的输出信号上。

17.5.12 TIMx_BDTR 刹车和死区寄存器

偏移地址：0x44

复位值：0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MOE	AOE	BKP	BKE	OSSR	OSSI	LOCK		DTG							
rw	rw	rw	rw	rw	rw	rw		rw							

注：根据锁定设置，AOE、BKP、BKE、OSSI、OSSR 和 DTG 位均可被写保护，有必要在第一次写入 TIMx_BDTR 寄存器时对它们进行配置，详见互补输出和死区插入章节。

Bit	Field	Description
15	MOE	主输出使能（Main output enable） 当通道 1 配置为输出时，根据 AOE 位的设置值，该位可以由软件清 0 或被自动置 1。当刹车输入有效时，该位被硬件异步清 0。 0：禁止 OC1 和 OC1N 输出或强制为空闲状态（输出使能信号关闭） 1：如果设置了相应的使能位（TIMx_CCER 寄存器的 CC1E、CC1NE 位），则开启 OC1 和 OC1N 输出
14	AOE	自动输出使能（AutoMatic output enable） 0：MOE 不能被硬件置 1 1：MOE 能被软件置 1 或刹车无效时在下一个更新事件被硬件自动置 1 注：当 LOCK 级别（TIMx_BDTR 寄存器中的 LOCK 位）设为 1 时，该位不能被修改。
13	BKP	刹车输入极性（Break Polarity） 0：刹车输入低电平有效 1：刹车输入高电平有效 注：当 LOCK 级别（TIMx_BDTR 寄存器中的 LOCK 位）设为 1 时，该位不能被修改。

Bit	Field	Description
12	BKE	刹车功能使能（Break enable） 0：禁止刹车输入 1：开启刹车输入 注 1：当 LOCK 级别（TIMx_BDTR 寄存器中的 LOCK 位）设为 1 时，该位不能被修改。 注 2：刹车输入包括引脚输入和 CSS 时钟失效两类事件，刹车使能前应先配置 TIMx_BKINF 寄存器中 BKIN_SEL 位，选择刹车源。
11	OSSR	运行模式下“关闭状态”选择（Off-state selection for Run mode） 该位仅适用于当 MOE = 1 且通道为互补输出。 0：当定时器不工作时，禁止 OC1/OC1N 输出 1：当定时器不工作时，如果 CC1E = 1 或 CC1NE = 1，首先开启 OC1/OC1N 并输出无效电平，然后置位 OC1/OC1N 输出使能信号。 注：当 LOCK 级别（TIMx_BDTR 寄存器中的 LOCK 位）设为 2 时，该位不能被修改。
10	OSSI	空闲模式下“关闭状态”选择（Off-state selection for Idle mode） 该位仅适用于当 MOE = 0 且通道设为输出时。 0：当定时器不工作时，禁止 OC1/OC1N 输出。 1：当定时器不工作时，如果 CC1E = 1 或 CC1NE = 1 ，首先 OC1/OC1N 输出无效电平，然后置位 OC1/OC1N 输出使能信号。 注：当 LOCK 级别（TIMx_BDTR 寄存器中的 LOCK 位）设为 2 时，该位不能被修改。
9：8	LOCK	锁定设置（Lock configuration） 该位定义了寄存器的写保护功能。 00：写保护功能关闭，寄存器无写保护 01：锁定级别 1，不能写入 TIMx_BDTR 寄存器的 DTG、BKE、BKP、AOE 位和 TIMx_CR2 寄存器的 OIS1/OIS1N 位 10：锁定级别 2，不能写入锁定级别 1 中的各位，也不能写入 CC 极性位（通过 CC1S 位设为输出时，CC 极性位是 TIMx_CCER 寄存器的 CC1P/CC1NP 位）以及 OSSR/OSSI 位 11：锁定级别 3，不能写入锁定级别 2 中的各位，也不能写入 CC 控制位（当相关通道通过 CC1S 位设为输出时，CC 控制位是 TIMx_CCMR1 寄存器的 OC1M/OC1PE 位） 注：在系统复位后，LOCK 位只能写一次，当写入 TIMx_BDTR 寄存器后，LOCK 被写保护。
7：0	DTG	死区发生器设置（Dead-time generator setup） 这些位定义了插入互补输出之间的死区持续时间。 注：当 LOCK 级别（TIMx_BDTR 寄存器中的 LOCK 位）设为 1、2 或 3 时，不能修改这些位。

17.5.13 TIMx_BKINF 刹车滤波寄存器

偏移地址：0x74

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res															BKIN_SEL
															rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BKIN_SEL											BKINF				BKINFE
rw											rw				rw

Bit	Field	Description
31：17	Reserved	保留，必须保持复位值。
16：5	BKIN_SEL	BKINSEL：刹车输入选择（break input sel） TIM16： xxxxxxxxxx1x：若第 1bit 为 1，则选择 PB[5]输入信号 xxxxxxxxxxx1：若第 0bit 为 1，则选择 CSS 信号 TIM17： xxxxxxxxx1xx：若第 2bit 为 1，则选择 PB[4]输入信号 xxxxxxxxxx1x：若第 1bit 为 1，则选择 PA[10]输入信号 xxxxxxxxxxx1：若第 0bit 为 1，则选择 CSS 信号
4：1	BKINF	BKINF：BKIN 数字滤波采样频率（break input filter） 0000： 2 周期 0001： 4 周期 0010： 8 周期 0011： 16 周期 0100： 32 周期 0101： 64 周期 0110： 128 周期 0111： 256 周期 1000： 384 周期 1001： 512 周期 1010： 640 周期 1011： 768 周期 1100： 896 周期 1101：1024 周期 1110：1152 周期 1111：1280 周期 注：更改档位时应先关闭刹车滤波使能位。

Bit	Field	Description
0	BKINFE	BKINFE：BKIN 数字滤波使能（break input filter enable） 1：使能 BKIN 管脚数字滤波 0：禁止 BKIN 管脚数字滤波 注：滤波使能信号在刹车条件配置之后打开。

18 WWDG 窗口看门狗

18.1 简介

窗口看门狗是喂狗时间有上下限范围的看门狗，主要用于检测由外部干扰和不可预测的条件导致程序跑飞而引起的软件问题。

根据程序正常执行的时间来设置刷新看门狗的一个时间窗口，保证不会提前刷新看门狗也不会滞后刷新看门狗，这样就可以检测出程序有没有按照正常的路径运行或者出现非正常地跳过某些程序段的情况。

18.2 功能框图




图 18-1 WWDG 功能框图

18.3 主要特征

- 可编程的自由运行的 7 位递减计数器（0xFF 和 0xC0）
- 窗口外喂狗产生复位

上限：当计数器的值大于配置寄存器（WWDG_CFGR）设定的值时喂狗，将会产生复位

下限：当计数器的值小于 0x40 时，产生复位

- 中断：

如果启动了窗口看门狗并且允许中断，当递减计数器递减到 0x40 时，将产生提前唤醒中断（EWI），可以在中断处理函数中，向 WWDG_CR 重新装载计数器的值来达到喂狗的目的，从而防止复位。

18.4 功能描述

- 当控制寄存器 WWDG_CR 中的第 7bit 位 WDGA 被置“1”时，启动窗口看门狗，若计数器的值从下限固定值 0x40 递减到 0x3F（WWDG_CR 中的第 6bit 位清零），将会产生一个复位。或者计数器的值大于配置寄存器 WWDG_CFGR 设定的值时喂狗，也会产生复位。
- 窗口看门狗和独立看门狗一样，都是在应用程序正常运行中做定时喂狗操作，来防止 MCU 发生复位。区别在于：窗口看门狗喂狗必须在计数器值小于窗口寄存器值的时候操作，也只有在这种情况下，喂狗才不会产生复位。其中，写入控制寄存器 WWDG_CR 的值必须在 0xFF 和 0xC0 之间。
- 窗口看门狗在系统复位后不会自动运行，需要设置控制寄存器 WWDG_CR 中的 WDGA 位开启窗口看门狗。因为 WDGA 位只能由硬件复位清零，所以一旦软件置位后，窗口看门狗会一直开启。当窗口看门狗被打开后，需要配置控制寄存器 WWDG_CR 的第 6bit 位置“1”，以防止立即产生窗口看门狗复位。WWDG_CR[6:0]代表看门狗复位前的计数值，由于预分频值软件可配，且复位前的延时与预分频值的配置有关，因此复位前的延时会在一个最小值和最大值之间变化。
- 利用提前唤醒中断（EWI）可以重载计数器来避免复位。设置配置寄存器 WWDG_CFGR 中的 EWI 位来使能中断，当计数器数值到达 0x40 且产生中断后，在中断处理函数中向控制寄存器 WWDG_CR 重写计数器的值来达到喂狗目的从而防止复位。在状态寄存器 WWDG_SR 中软件写“0”来清除中断。

18.5 窗口看门狗超时时间




图 12 WWDG 超时时间坐标图

表 18-1 超时时间

时基（WDGTB）	最短时间	最长时间
0	56.5us	3.64ms
1	113.5us	7.28ms
2	227.5us	14.56ms
3	455us	29.12ms

超时计算公式：

$$T = T_{pclk1} * 4096 * 2^{WDGTB} * (T[5:0]+1)$$

WDGTB：分频器的时基

T_{pclk1}：APB1 的时钟间隔

18.6 寄存器描述

表 18-2 WWDG 寄存器概览

Offset	Acronym	Register Name	Reset
0x00	WWDG_CR	控制寄存器	0x0000007F
0x04	WWDG_CFGR	配置寄存器	0x0000007F

Offset	Acronym	Register Name	Reset
0x08	WWDG_SR	状态寄存器	0x0000000

18.6.1 控制寄存器（WWDG_CR）

偏移地址：0x00

复位值：0x0000 007F

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.								WDGA	T[6:0]						
								rw	rw						

Bit	Field	Description
31:8	Reserved	保留，必须保持复位值
7	WDGA	激活位（Activation Bit） 此位由软件置 1，但仅能由硬件在复位后清 0。当 WDGA 为 1 时，看门狗被启动。 0：关闭看门狗 1：启动看门狗
6:0	T[6:0]	7 位递减计数器（MSB 至 LSB）（7 - Bit Counter） 用来存储看门狗的计数器值。每（4096x2^{WDGTB}）个 PCLK1 周期减 1，当计数器值从 40h 递减为 3Fh 时（T[6]变成 0），产生看门狗复位。

18.6.2 配置寄存器（WWDG_CFGR）

偏移地址：0x04

复位值：0x0000 007F

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.						EWI	WDGTB		W[6:0]						
						rw	rw		rw						

Bit	Field	Description
31:10	Reserved	保留，必须保持复位值。

Bit	Field	Description
9	EWI	提前唤醒中断使能（Early Wakeup Interrupt） 1：当计数器值达到 40h，产生中断。 0：看门狗中断禁止 该位只能由硬件在复位后清除。
8：7	WDGTB	时基（Timer Base） 预分频器的时基可根据如下修改： 00：计时器时钟（PCLK1 除以 4096）除以 1 01：计时器时钟（PCLK1 除以 4096）除以 2 10：计时器时钟（PCLK1 除以 4096）除以 4 11：计时器时钟（PCLK1 除以 4096）除以 8
6：0	W[6:0]	7 位窗口值（7-Bit Window Value） 窗口看门狗的上限窗口值。

18.6.3 状态寄存器（WWDG_SR）

偏移地址：0x08

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.															EWIF
															w0c

Bit	Field	Description
31：1	Reserved	保留，必须保持复位值。
0	EWIF	EWIF：提前唤醒中断标志（Early Wakeup Interrupt Flag） 当计数器值达到 40h，此位由硬件置 1；通过软件写 0 来清除，写 1 无效。

19 IWDG 独立看门狗

19.1 简介

独立看门狗的设计初衷是为了检测和解决由软件错误所引起的故障，它的原理可简述为：当独立看门狗（IWDG）计数器不断递减到达给定数值时，产生一个系统复位信号使系统复位，从而提高系统整体安全性能。

独立看门狗适合应用于那些需要看门狗作为一个处于主程序之外，能够完全独立工作，并且对时间精度要求低的场合。

独立看门狗是由内部低速的时钟（LSI）驱动的，保证当主时钟发生故障的时候，独立看门狗依旧可以继续工作。

19.2 功能框图




图 19-1 功能框图

19.3 主要特征

- 芯片默认为软件看门狗模式。
- 通过闪存烧写复位选项字节寄存器中的 WDG_SW 位可以启动硬件看门狗。硬件看门狗启动后在系统复位上电后自动启动，内部计数器开始递减。
- LSI 可在停机模式和待机模式下继续进行工作；

- 看门狗内部是自由运行的 12 位递减计数器，当计数到达 0x0000 产生一个系统复位或者中断信号。

19.4 功能描述

- 在键值寄存器（IWDG_KR）中写入 0XCCCC ，开启独立看门狗。与此同时，计数器开始从其复位值 0Xfff 开始递减，当递减到达 0x0000 时会产生一个系统复位信号，或者递减到 IWDG_IGEN 的值后产生中断，两种结果取决于 IRQ_SEL 的配置。
- 任何时候写入 0XAAAA 到 IWDG_KR，就会把重载寄存器（IWDG_RLR）中的值重新加载到计数器中（通常说的喂狗），从而避免复位信号或中断信号的产生。
- 比较/输出如果程序异常，无法正常喂狗，就会产生复位信号或中断信号，系统复位或系统中断。
- IWDG_PR, IWDG_RLR, IWDG_IGEN 寄存器具有访问保护功能。只有在键值寄存器（IWDG_KR）写入 0x5555，才可以修改以上被保护的寄存器的值。当以其他的值写入键值寄存器，会打乱操作顺序，寄存器依旧处于保护状态。当进行重载操作时，也会处于保护状态。
- 独立看门狗的时钟由 LSI 提供，因此可以工作在停止和待机模式下。
- 独立看门狗可以在低功耗模式下正常计数，它的复位能够使系统退出 Standby 模式。
- 在低功耗模式下，可以通过配置 RCC 寄存器，选择在进入 Stop 模式后是否关闭 LSI 时钟，从而关闭软件看门狗。

19.4.1 流程框图




图 19-2 流程框图

19.4.2 独立看门狗超时时间

表 19-1 IWDG 超时时间（ 40kHz 的输入时钟（LSI））

预分频系数	PR[2:0] 位	最短时间（ms） RL[11:0]=0x000	最长时间（ms）
/4	0	0.1	409.6
/8	1	0.2	819.2
/16	2	0.4	1638.4
/32	3	0.8	3276.8
/64	4	1.6	6553.6
/128	5	3.2	13107.2
/256	（6 或 7）	6.4	26214.4

超出（溢出）时间计算：

Tout=（（4×2^PR） ×RLR）/40

其中：Tout 的单位为毫秒。

时钟频率 LSI = 40K，一个看门狗时钟周期就是最短超时时间。

最长超时时间 = （IWDG_RLR 寄存器最大值） X 看门狗时钟周期。

19.4.3 中断

- IWDG 在 CR. IRQ_SEL 配置为 1 条件下，当计数器溢出后产生中断。

19.5 寄存器描述

19.5.1 寄存器总览

表 19-2 IWDG 寄存器概览

Offset	Acronym	Register Name	Reset
0x00	IWDG_KR	键寄存器	0x00000000
0x04	IWDG_PR	预分频寄存器	0x00000000
0x08	IWDG_RLR	重装载寄存器	0x00000FFF
0x0C	IWDG_SR	状态寄存器	0x00000000
0x10	IWDG_CR	控制寄存器	0x00000000
0x14	IWDG_IGEN	中断生成寄存器	0x00000FFF
0x18	IWDG_CNT	计数寄存器	0x00000001

19.5.2 IWDG_KR 键寄存器

偏移地址：0x00

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
KEY															
w															

Bit	Field	Description
31：16	Reserved	保留，必须保持复位值
15：0	KEY	键值（只写寄存器）（Key value） 软件每隔一段时间，写进 0XAAAA 进行喂狗操作，否则当计数器递减到 0x0000 时，会产生一个复位信号，使系统复位。 软件写入 0x5555 表示解除保护，可以访问其他配置寄存器（IWDG_PR、IWDG_RLR、IWDG_CR（bit0），IWDG_IGEN） 软件写入 0xCCCC，开启看门狗。

19.5.3 IWDG_PR 预分频寄存器

偏移地址：0x04

复位值：0x0000 0000（在待机模式复位）

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.													PR		
													rw		

Bit	Field	Description
31:3	Reserved	始终读为 0

Bit	Field	Description
2：0	PR	预分频因子（Prescaler divider） 通过设置这些位来选择 LSI 时钟的预分频因子 要改变预分频因子，需要先解除保护（向 IWDG_KE 中写入 0x5555）才能写入，当预分频因子被更新完成后，PUV 寄存器位会变为 0，此时读出数据才是有效的。 000：预分频因子 = 4　　100：预分频因子 = 64 001：预分频因子 = 8　　101：预分频因子 = 128 010：预分频因子 = 16　　110：预分频因子 = 256 011：预分频因子 = 32　　111：预分频因子 = 256

19.5.4 IWDG_RLR 重装载寄存器

偏移地址：0x08

复位值：0x0000 0FFF（在待机模式复位）

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.				RL											
				rw											

Bit	Field	Description
31:12	Reserved	保留，必须保持复位值
11：0	RL	重装载值（Watchdog counter reload value） 配置看门狗计数器的重载值，每当喂狗（向 IWDG_KR 寄存器中写入 0xAAAA）时，会把此位数值更新到计时器中，然后从此值开始递减。更改重载值需要解除保护（向 IWDG_KR 寄存器中写入 0x5555），当重载值更新完毕后，RUV 寄存器位会清 0，也就在此时读出值才是有效的。看门狗的超时周期可以通过重装载值和预分频值来计算。

19.5.5 IWDG_SR 状态寄存器

偏移地址：0x0C

复位值：0x0000 0000（待机模式不复位）

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.												UPDATE	IVU	RVU	PVU
												r	r	r	r

Bit	Field	Description
31:4	Reserved	保留，必须保持复位值
3	UPDATE	看门狗重装载值更新标志 当 IWDG_KR 寄存器中写入 0XAAAA 时，update 置位，当看门狗计数器被更新，重装载值写入到计数器中，update 自动清零。
2	IVU	看门狗中断生成值更新（Watchdog Interrupt Generate value update） 此位由硬件置‘1’用来指示中断生成值的更新正在进行中。 当在 VDD 域中的中断生成值更新结束后，此位由硬件清‘0’（最多需要 5 个 40KHz 的振荡器周期）中断生成值只有在 IVU 位被清‘0’后才可更新。
1	RVU	看门狗计数器重装载值更新（Watchdog counter reload value update） 重装载值的更新正在进行中，此位置 1。 当重装载更新结束后，此位清‘0’（最多需要 5 个 40KHz 的振荡器周期） 重装载值只有在 RVU 位被清‘0’后才可更新。
0	PVU	看门狗预分频更新（Watchdog prescaler value update） 预分频值的更新正在进行中时，此位置 1。 当预分频值更新结束后，此位由清‘0’（最多需要 5 个 40KHz 的振荡器周期） 预分频值只有在 PVU 位被清‘0’后才可更新。

注：如果在应用程序中使用多个重装载值、预分频值或中断生成值，先解除寄存器保护（向 IWDG_KR 中写入 0x5555），然后配置 IWDG_PR IWDG_RLR，IWDG_IGEN 寄存器，等待对应的状态寄存器位（PVU，RVU，IVU）清零，表示已经配置好重装载值，预分频值，和中断生成值，接下来就可以执行喂狗操作，或者等待计数器自动递减产生复位或者中断信号。

19.5.6 IWDG_CR 控制寄存器

偏移地址：0x10

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.														IRQ_CLR	IRQ_SEL
														rw	rw

Bit	Field	Description
31:2	Reserved	保留，必须保持复位值
1	IRQ_CLR	IWDG 中断清除 1：写 1 清除中断 0：无效操作，中断标志位依旧挂起 注意：这个 bit 的写操作不需要设置 KEY 解除保护
0	IRQ_SEL	IWDG 溢出操作选择 1：溢出后产生中断 0：溢出后产生复位

19.5.7 IWDG_IGEN 中断生成寄存器

偏移地址：0x14

复位值：0x0000 0FFF

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.				IGEN											
				rw											

Bit	Field	Description
31:12	Reserved	保留，必须保持复位值
11：0	IGEN	IWDG 中断生成值（Watchdog Interrupt Generate value） 用于定义看门狗中断生成值，每当计数器值递减等于该值时，会产生中断。 要改变该位数值，需要先解除保护。 当改变数值被更新完成后 IWDG_SR 寄存器中的 IVU 位为 清 0 此时，读出数据才是有效的。

19.5.8 IWDG_CNT 计数寄存器

偏移地址：0x18

复位值：0x0000 0001

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.													IWDG_CNT		
													r		

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IWDG_CNT								IWDG_PS							

r	r

Bit	Field	Description
31：19	Reserved	保留，必须保持复位值
18：8	IWDG_CNT	IWDG 计数器 counter 的值
7：0	IWDG_PS	IWDG 时钟分频计数器的值

20 UART 通用异步收发器

20.1 UART 简介

通用异步收发器（UART）可以灵活地与外部设备进行全双工数据交换。通过分数波特率发生器，UART 可以选择宽范围的波特率。异步单向通信和半双工单线通信，以及调制解调器（CTS/RTS）操作、IrDA 红外功能也能够被支持。另外，UART 也支持多处理器之间的通信。

对于高速数据通信，可以通过使用多缓冲器配置的 DMA 方式来实现。

20.2 UART 功能框图




图 20-1 UART 功能框图

20.3 UART 主要特征

- 支持异步方式下 RS-232S 协议，符合异步串口通信 16550 芯片标准
- 支持 DMA 请求
- 全双工异步操作

- 分数波特率发生器
- 可配置波特率，供发送器和接收器使用，最小分频系数为 1
- 独立的发送和接收缓冲寄存器
- 内置 1 字节发送和 1 字节接收缓冲
- 发送和接收数据低位在前，一个起始位开始，后面接数据位，数据长度可为 5~8 位，最后为停止位；另外可选择是否有奇偶校验位（奇偶校验位在数据位之后，停止位之前）
- 第 9 位可做同步帧配置
- 支持硬件奇/偶校验的产生和检测
- 断开符号的产生和检测
- 空闲符号的产生和检测
- 支持 LIN 协议下收发断开符号
- 支持信号收发互换，接收和发送取反
- 支持波特率自适应功能
- 支持硬件自动流控制
- 支持 IrDA SIR ENDEC 规范的红外功能

20.4 UART 功能概述

在全双工通信的情况下，至少需要分配两个引脚给 UART：接收数据输入（RX）和发送数据输出（TX）。

RX：外部串行数据通过该引脚，传送给 UART 接收器。对于传输过程中产生的噪音，可以使用过采样的技术将其与数据区分并剔除，得到原本的数据。

TX：UART 发送器内部产生的串行数据通过该引脚发送输出。当发送器被使能，并且无数据发送时，TX 引脚输出高电平。当发送器被除能时，TX 引脚恢复到它的 I/O 端口配置状态。

空闲状态为总线在开始发送或者开始接收前的初始状态。

起始位为一位，用‘0’表示。

一个数据（5，6，7 或 8 位），发送和接收顺序为从最低位（LSB）到最高位。

停止位用‘1’表示一帧的结束，位数可配置为 0.5、1、1.5、2 位。

分数波特率发生器：可配置 16 位的整数以及 4 位的小数，从而提高波特率的精度。

通过使能 UART_GCR 寄存器的 SWAP 位，可以交换接收和发送端的信号。

通过使能 UART_GCR 寄存器的 RXTOG/ TXTOG 位，可以将接收/发送端的信号取反（包含起始位、停止位也都被取反后再输入/输出）。

在硬件流控模式中还需要下列引脚：

nCTS 清除发送：当其为高电平时，表明当前接收端不能进行数据接收，发送端应停止之后的发送。

nRTS 请求发送：当其为低电平时，表明当前接收端可以接收数据。

20.4.1 UART 特性描述

通过配置 UART_CCR.CHAR 位，可调整字符位长度为 5~8 位。发送器会在发送起始位时拉低 TX 引脚，在发送停止位时拉高 TX 引脚。

包括停止位在内，一个完全由‘1’组成的完整数据帧，定义为一个空闲符号。下一个数据帧的起始位跟在空闲符号之后。

包括停止位在内，一个完全由‘0’组成的完整数据帧，定义为一个断开符号。在断开符号结束后，发送端会再发送一个‘1’的停止位，使得下一帧的起始位能够被识别到（产生下降沿被接收端检测到）。

波特率发生器产生的时钟经过发送器和接收器的使能位置位控制之后，供给发送器或接收器使用。




图 20-2 UART 时序

20.4.2 分数波特率发生器

设置 BRR 和 FRA 寄存器，可设置相应波特率，参考如下公式：

$$f_{baudrate} = \frac{f_{PCLK}}{16 \times UARTDIV}$$

$$UARTDIV = BRR + \frac{FRA}{16}$$

$$f_{baudrate} = \frac{f_{PCLK}}{16 \times BRR + FRA}$$

其中 BRR 寄存器最小值为 1，FRA 的值可配置在 0~15 范围。

20.4.3 采样

UART 内置检测电路检测一帧数据的开始，并对 RX 引脚进行采样，UART 采用 16 倍数据波特率的时钟采样 RX 引脚的数据，取中间第 7，8，9 个时钟下降沿的采样值。




图 20-3 RX 引脚采样方法

20.4.4 容忍度

时钟偏差等因素会导致收发双方波特率的偏差，为了提高接收端对波特率变化的容忍度，在 STOP 状态时，当三次数据采样完成后，接收端就开始准备下一帧数据的接收。当收发双方波特率偏差处于±3%以内时，仍然能保证数据正常传输。

20.4.5 校验控制

奇偶控制（发送时生成一个奇偶位，接收时进行奇偶校验）可以通过配置 UART_CCR.PEN 位为‘1’来激活。如果奇偶校验出错，无效数据仍然会从移位寄存器传输到 UART_RDR 寄存器。配置 UART_ICR.RXPERR 位为‘1’来清除 UART_ISR.RXPERR_INTF 标志。

智能卡自动应答有效（UART_SCR.SCAEN=‘1’）时，在 STOP 状态检测到奇偶校验错误，会产生 1 位的低电平信号（RXNACK），指示帧错误。

偶校验：校验位加上数据中 1 的个数为偶数。

奇校验：校验位加上数据中 1 的个数为奇数。

奇偶校验位的输出或接收判断，由硬件自动完成，无需软件配置。

例如，数据为 8’b1000_0110，有 3 个‘1’。

偶校验（UART_CCR.PSEL =‘1’）：校验位将是‘1’。

奇校验（UART_CCR.PSEL =‘0’）：校验位将是‘0’。

奇偶校验使能时，奇偶校验位的发送跟在数据 MSB 位之后；接收时奇偶校验错误，硬件自动置位 UART_ISR.RXPERR_INTF 标志。若想产生中断，需要提前配置中断使能寄存器。

注意：

如果使能 9bit 功能，则奇偶检验无效。

20.4.6 发送器

UART_CCR.CHAR 位的配置决定发送数据的位数（5~8 位）。配置 UART_CCR.TXEN 位为‘1’，使能发送器，数据会串行输出到 TX 引脚上。

20.4.6.1 字符发送

在 UART 发送期间，数据从 UART_TDR 寄存器写入，经过一字节的缓冲器缓冲，通过发送移位寄存器以最低字节到最高字节的顺序，串行在 TX 引脚上输出。

发送数据顺序：1 位起始位，字符，1 位奇偶校验位（有或无），停止位。

通过配置 UART_CCR.CHAR[1:0] 位来配置字符长度；通过配置 UART_CCR.SPB[1:0] 位来配置停止位的位数。

当前数据输出未完成前不能清零 UART_GCR.TXEN 位，否则波特率发生器会停止产生时钟，导致该数据后部分丢失。

20.4.6.2 配置步骤

1. 配置 UART_GCR.UARTEN 位为‘1’，使能 UART。
2. 配置 UART_CCR .CHAR[1:0] 位，设置字符长度。
3. 配置 UART_CCR.SPB[1:0] 位，设置停止位的位数。
4. 配置 UART_BRR 和 UART_FRA，产生需要的波特率时钟。
5. 配置 UART_GCR .TXEN 位为‘1’，使能发送器。
6. 将待发送数据写入 UART_TDR 寄存器（此时硬件自动清‘0’UART_ISR.TX_INTF 位）。由于缓冲器为一字节，每次只能写入一个数据，且需要等待缓冲器为空时才能写 UART_TDR 寄存器。

20.4.6.3 通信过程

UART_ISR.TX_INTF 只能由硬件写‘1’和清‘0’。当该位被硬件置‘1’时，表明：

1. 数据发送已经开始，数据已经从 UART_TDR 寄存器传输到移位寄存器
2. 可向 UART_TDR 寄存器写入下一个传输数据（不会影响当前数据的输出）

UART 发送器处于空闲状态时，软件写 UART_TDR 寄存器，数据被立即搬运至移位寄存器进行串行输出，且置位 UART_ISR.TX_INTF 标志和 UART_CSR.TXEPT 标志；如果 UART_IER.TX_IEN 位已配置为‘1’，会产生中断。

可以通过 TX_INTF 中断向 UART_TDR 寄存器写入下一个传输数据，实现连续发送。

当停止位发送完成，且没有写入新的发送数据，会置位 UART_ISR.TXC_INTF 标志和

UART_CSR.TXC 标志，表明发送已完成；如果 UART_IER.TXC_IEN 位已配置为‘1’，也会产生中断。




图 20-4 发送时状态位变化

20.4.6.4 断开符号

断开符号的发送只能在 UART_CSR.TXC 为 1 时发起。配置 UART_CCR.BRK 位为‘1’即可发送断开符号。断开符号发送完成后，硬件自动清‘0’BRK 位，并发送一位的高电平用于接收端下一帧数据起始位的检测。

断开符号的总长度由‘起始位 ＋ 数据位 ＋（校验位）＋ 停止位’构成，长度不固定，会随着数据位、校验位、停止位的设置改变。断开符号发送完成时，会置位 UART_ISR.TXBRK_INTF 标志。

20.4.6.5 空闲符号

空闲符号的长度由 UART_IDLR 寄存器的值决定。当 UART_IDLR 不为 0 时，在使能 TXEN 后，会立即发送一帧空闲符号，再进行有效数据的输出。

20.4.7 接收器

20.4.7.1 字符接收

对于 UART 的接收器，RX 串行输入数据，接收顺序从数据最低位到最高位。内置一个接收移位寄存器和一个接收数据寄存器形成双缓冲结构，从而可以实现数据的连续接收。

配置步骤：

1. 配置 UART_GCR.UARTEN 位为 1，使能 UART。
2. 配置 UART_CCR.CHAR 位来设置字符长度。
3. 配置 UART_CCR.SPB 位来设置停止位的位数。
4. 配置 UART_BRR 和 UART_FRA，产生需要的波特率时钟。
5. 配置 UART_GCR.RXEN 位为 1，使能接收器，等待检测起始位。
6. 当接收到一个完整帧时，接收移位寄存器的数据被传输到 RDR 寄存器，硬件置位

UART_ISR.RX_INTF 标志和 UART_CSR.RXAVL 标志，表明数据已经被接收并且可以被读出。如果硬件检测到数据接收错误时，会置位相应的错误标志。

7. 通过配置 UART_IER.RX_IEN 位为‘1’，使能接收中断。

8. 在接收期间如果检测到帧错误、溢出错误或奇偶校验错误，硬件置位相应的错误标志。

9. 软件读 UART_RDR 寄存器，或配置 UART_ICR.RX_ICLR 位为‘0’，实现清‘0’UART_ISR.RX_INTF 位。为了防止溢出错误，在下一字符接收结束前 RX_INTF 位必须被清零。

在接收数据时，软件不应该清零 RXEN 位，否则还在 RX 引脚上的数据将不再被接收。

20.4.7.2 断开符号

UART 接收器识别到一个断开符号时，会置位 RXBRK_INTF 标志，且数据不会被写入接收缓冲器。断开符号由‘起始位＋数据位＋（校验位）＋停止位’构成，长度不固定，会随着数据位、校验位、停止位设置而变化。

20.4.7.3 空闲符号

空闲符号长度由 UART_IDLR 寄存器决定（默认值为 0x0C）。当 UART_IDLR 不为 0 时，接收到一个空闲符号，硬件会置位 UART_ISR.RXIDLE_INTF 标志，数据不会被写入接收缓冲器。

20.4.7.4 溢出错误

如果 UART_RDR 没有被读出，又接收到一个字符则发生溢出错误。当产生溢出错误时，表明：

1. 硬件将置位 UART_ISR.RXOERR_INTF 标志。

2. 未读出的 UART_RDR 内容不会丢失，读 UART_RDR 寄存器仍然得到此数据。

3. 后接收到的字符将被丢失。

如果 UART_IER.RXOERR_IEN 位已配置为‘1’，会产生中断。

20.4.7.5 帧错误

当停止位没有在预期的时间上被识别出，接收器会产生帧错误。当帧错误被检测到时，表明：

1. 硬件将置位 UART_ISR.RXFERR_INTF 标志。

2. UART_RDR 寄存器不会被更新。

如果 UART_IER.RXFERR_IEN 位已配置为‘1’，会产生中断。

20.4.8 自动波特率检测

UART 能够根据接收到的信号，自动检测并重置 UART_BRR 寄存器。自动波特率配置如下：

1. 配置 UART_ABRCR 寄存器的 Former_edge 和 Latter_edge，选择自动波特率开始及结束的边

沿方式（上升或下降）。

2. 配置 UART_ABRCR.Abr_bitcnt，选择自动波特率的数据位长度。

3. 配置 UART_ABRCR.Abren 位为‘1’，打开自动波特率功能。

4. 配置 UART_IER.ABREND_IEN 位为‘1’，自动波特率结束后会产生中断。

5. 配置 UART_IER.ABRERR_IEN 位为‘1’，自动波特率检测发生错误，会产生错误中断。

示例 1：设置 Former_edge=1（上升沿），Latter_edge=0（下降沿），Abr_bitcnt=2（4 位长度）。

当接收到数据 0x0F 时，将对 RX 线上数据（起始位->MSB 位：0_1111_0000）的低四位 0xF 进行波特率检测，然后重置 UART_BRR 寄存器，并置位 UART_ISR.ABREND_INTF 标志。

示例 2：设置 Former_edge=0（下降沿），Latter_edge=1（上升沿），Abr_bitcnt=2（4 位长度）。

当接收到数据 0x08 时，将对 RX 线上数据（起始位->MSB 位：0_0001_0000）的‘起始位+最低三位数据’进行波特率检测，然后重置 UART_BRR 寄存器，并置位 UART_ISR.ABREND_INTF 标志。

注意：检测边沿和数据长度的配置，应该与接收数据相匹配。例如，当 Former_edge=1，而接收数据的最低位不为‘1’，硬件会置位 UART_ISR.ABRERR_INTF 标志。

另外，当自动波特率检测开始前，通过软件初始配置的波特率与发送侧波特率相差过大，可能会导致自动波特率功能失效。

20.4.9 九位数据通信

通过配置 UART_CCR 寄存器的相关配置，来实现 9 位数据通信。具体如下：

B8EN 为‘1’，将使能 9 位数据的发送和接收。

在 B8EN 使能后，奇偶校验使能位 PEN 无效。

数据发送时，需要先设置 B8TXD；B8TXD 作为发送数据的 MSB 和 UART_TDR 的值一起发送。B8TXD 与 B8POL 相同时，表示该数据作为地址帧或者同步帧。B8TOG 为‘1’，当前帧发送结束后 B8TXD 会自动翻转，下一个数据帧无需再配置 B8TXD。

数据接收时，接收数据的第 9 位可以从 B8RXD 读到；B8RXD 与 B8POL 相同时，硬件置位 UART_ISR.RXB8_INTF 标志。

20.4.10 多处理器通信

多个处理器通信可以通过将多个 UART 连在一个网络里实现。作为主设备的 UART，它的 TX 输出连接其余从设备的 RX 输入；而其余从设备的 TX 输出逻辑相与之后，连接到主设备的 RX 输入。

主机通过寻址方式找到目的从机，而其他非目的从机应该保持在一个较低功耗的模式，以避免资源浪费。

当从设备不是目的从机时，配置此从机进入静默模式来降低功耗。在静默模式里：

1. 硬件不会置位所有的接收相关状态标志位。

2. 不会产生所有接收相关的中断。

软硬件均可改写 UART_CCR.RWU 位。配置 UART_CCR.RWU 位为‘1’，使接收器进入静默模式。在设置地址标记唤醒时，如果接收缓冲器非空（接收地址未匹配从机），则软件不能配置 RWU 位为‘0’来退出静默模式。

通过配置 UART_CCR.WAKE 位，选择退出静默模式的检测方式：

1. WAKE=0：空闲总线检测。
2. WAKE=1：地址标记检测。

20.4.10.1 空闲总线检测

静默模式下，UART_CCR.WAKE=0，从设备进行空闲符号检测。如果在 RX 线上检测空闲符号，硬件在自动清‘0’UART_CCR.RWU 位，并退出静默模式。由于没有正常帧输入，硬件不会置位 UART_ISR.RX_INTF 标志。

20.4.10.2 地址标记（Address Mark）检测

静默模式下，UART_CCR.WAKE=1，从设备进行地址标记检测。

接收字节有效位的最高位作为地址帧或数据帧的识别标记，因此，最高位等于 B8POL 则代表该字节为地址帧；反之，则为数据帧。

从机接收器将 UART_RXADDR 寄存器的配置值作为该从机地址，与接收到的地址帧比较。应注意，UART_RXMASK 寄存器具备地址掩码功能，只有当它某一位为 1 时，相应的地址位才会参与比较；为 0 则直接认为该位匹配成功。

若从机接收的地址帧经过地址掩码后匹配失败，硬件置位 UART_CCR.RWU 位并进入静默模式。由于本从机处于静默模式，接收到的地址帧将不会导致相关的硬件响应（比如触发标志位、中断请求、DMA 读取请求等）。

若从机接收的地址帧经过地址掩码后匹配成功，硬件自动清‘0’UART_CCR.RWU 位并退出静默模式。由于本从机已经退出静默模式，此地址帧会触发 UART_ISR.RX_INTF 标志，之后接收器正常工作。

20.4.10.3 配置步骤

多处理器通信的实现，建立在九位数据通信使能的基础上，需以下步骤。

主机发送时，可参考（发送器）进行，另注意如下：

1. 在使能 TXEN 前，配置 B8EN 位为‘1’，并配置 B8TXD 与 B8POL 位。如果配置 B8TXD=B8POL=1，从设备检测到最高位的高电平认为是地址帧；如果配置 B8TXD=B8POL=0，从设备检测到最高位的低电平认为是地址帧。此时如果配置 B8TOG 位为‘1’，无需步骤 3 中的 B8TXD 配置。
2. 使能 TXEN 后，再写 TDR 数据作为地址值，与 B8TXD 一起作为地址帧发送到 TX 线上。
3. 之后再配置 B8TXD 为 B8POL 的相反值，并写 TDR，将紧接着发送数据帧。
4. 根据发送的数据类型（地址帧或数据帧），按照步骤 3 所示操作，改写 B8TXD 和 TDR，实现主

机的连续发送（地址帧+数据帧+... ...）。

从机接收时，可参考（接收器）进行，另注意如下：

1. 在使能 RXEN 前，配置 B8EN 位为‘1’，同时配置 B8POL 位（作为判断当前字符为地址帧或数据帧的标志，与 B8RXD 位进行比较，相同则认为是地址帧，否则为数据帧）。

2. 在使能 RXEN 前，还需配置 WAKE 位来选择从机退出静默模式的检测方式。如果配置 WAKE=1，还需配置本机的从机地址（配置 RXADDR 和 RXMASK 寄存器）。

3. 使能 RXEN 后，如果 WAKE=0，通过写 RWU=1 使从机进入静默模式，之后从机接收器将在检测到空闲帧时自动退出静默模式（硬件会清‘0’RWU 位）。

4. 使能 RXEN 后，如果 WAKE=1，可通过软件配置 RWU 位为‘1’使从机进入静默模式，之后从机接收器将进行地址标记检测。另外硬件将会在地址匹配失败时置位 RWU 并进入静默模式。

20.4.11 单线半双工通信

配置 UART_SCR.HDSEL 位为‘1’，选择单线半双工模式，芯片内部逻辑会将 TX 与 RX 互连。需注意 UART_SCR.SCEN 位应配置为‘0’。

单线半双工时：

1. RX 引脚悬空，不参与传输。UART 的 TX 直接连接另一个 UART 的 TX。

2. 在传输数据时，TX 一直被占用，直到停止位发送完成。

3. 在没有传输数据时，TX 处于被释放状态。因此，它在空闲状态的或接收状态时表现为一个标准 I/O 口；TX 对应 I/O 在不被 UART 驱动时，必须配置成悬空输入（或开漏的输出高）。

除了单线引脚的配置外，其余配置和正常传输一致。

在没有通信前，两个 UART 的 UART_GCR.RXEN 都开启，处于等待接收状态。当需要通信时，两个 UART 需要约定好谁来发送；发送方 RXEN 关闭，TXEN 使能。如果两边 UART 都试图发送数据，将产生发送冲突（硬件不会阻碍 UART 的发送：当发送使能位 TXEN 开启，只要写 UART_TDR，TX 就会发送数据）。

20.4.12 智能卡

配置 UART_SCR.SCEN 位为‘1’进入智能卡模式，硬件将自动为半双工模式（不用设置 UART_SCR.HDSEL 位）。

该模式下的 UART 符合 ISO7816-3 标准，在 TXEN 或 RXEN 使能前还需以下步骤：

1. 8 位数据位+校验位：UART_CCR 寄存器配置 CHAR=11、PEN=1。

2. 发送和接收均推荐为 1.5 个停止位：UART_CCR 寄存器配置 SPB1=1、SPB0=1。

3. 如需使能 NACK 信号：UART_SCR 寄存器配置 SCAEN=1。

4. 智能卡保护时间配置：UART_SCR 寄存器配置 SCFCNT。

下图举例说明，有校验错误和无校验错误的两种情况下，TX 线上信号区别。




图 20-5 UART 奇偶校验方框图

UART 作为主机，为了能够识别从机方向反馈的校验错误信号（1 位低电平：NACK 信号），UART 发送数据时需使能 TXEN，而在停止位发送完毕后应该除能 TXEN，同时 TX 被拉到高电平（TX 应被配置成开漏模式）。

UART 作为主机，需要用 TX 单线驱动智能卡端的双向线，TX 与 RX 实质上使用的同一个 IO 口。

智能卡通信协议：

1. 从机数据被传输至移位寄存器，再到 TX 引脚上串行输出，相比正常模式下的发送时间会多至少 1/2 波特时钟周期。正常模式下，TX 引脚出现数据的时间是在发送移位寄存器满时的下一个波特时钟沿；而智能卡模式 TX 引脚出现数据的时间会比正常模式慢 1/2 波特时钟。

2. 从机接收器在数据帧的停止位（推荐为 1.5 位）接收期间，检测到了奇偶校验错误，会拉低数据线一个波特时钟周期（NACK 信号）。由于数据线被拉低，相当于主机发送了一个帧错误（停止位被拉低成‘0’）。主机收到反馈后，软件利用这个反馈信号可根据协议处理重发数据。注意，需要输出该 NACK 信号，应配置 UART_SCR.SCAEN 位为‘1’。

3. 智能卡模式下存在保护时间，即通过配置 UART_SCR.SCFCNT[7:0]来延长 UART_CSR.TXC 标志的置位时间；奇偶校验结束后，对应的保护时间计数器就会启动累加，当计数器的值累加到等于配置的保护时间寄存器的值时，TXC 标志才会被置位。而在正常传输模式（非智能卡）下，硬件置位 TXC 的条件是发送缓冲器为空且没有后续数据写入 TDR。

4. 智能卡模式不会影响硬件写 TDR 时，自动清‘0’TXC 标志的时序。

5. 如果主机收到从机的 NACK 信号，主机的接收器不会把 NACK 当作起始位检测。

6. 从机接收器检测到校验错误后，其反馈给主机的 NACK 信号也不会被认为是起始位。

注意：

- 智能卡模式中没有断开符号的定义；一个包括停止位在内的全‘0’数据帧将被识别为帧错误。

- 智能卡模式中没有空闲符号的定义；当来回切换 TXEN 位时，不会认为接收到空闲符号。

下图说明了 UART 对于 NACK 信号的采样逻辑，使能 UART 的接收器，用于检查数据的完整性和 NACK 信号（停止位为 1.5 位，其中 1 个 NACK 位处于停止位的后段）。




图 20-6 UART 采样 NACK 信号方框图

20.4.13 红外 IrDA 功能

UART 模块支持 IrDA（infrared data association）SIR ENDEC 规范；IrDA SIR 物理层规定使用反相归零调制方案（RZI）。

该方案用一个红外光脉冲代表逻辑“0”。 正常模式下，“0”的脉宽为 3/16 的波特率；低功耗模式下，频率范围应配置在（1.42 MHz < sirlp_clk < 2.12 MHz），脉冲的宽度是的 sirlp_clk*3，sirlp_clk 可通过配置 UART_IRDA.PSC_REG[7：0] 来将系统时钟 pclk 分频以达到这个值。

SIR 发送编码器和 SIR 接收解码器实现 UART 数据流与红外脉冲流的转换。

IrDA 是一个半双工通信协议，编解码不可同时进行；在 IrDA 模式里，UART_CCRL 寄存器上的停止位必须配置成 1 个。

在 TXEN 或 RXEN 使能前还需以下步骤：

1. 使能红外功能：UART_IRDA 寄存器配置 Siren=1。
2. 低功耗模式时：提前配置 UART_IRDA 寄存器 PSC_REG 和 Sirlp=1。

下图示意了数据格式转换的样式：




图 20-7 普通模式下 IrDA 发送和接收图

20.5 中断

支持下面中断源：

- 发送缓冲空
- 接收数据有效
- 接收溢出错误
- 帧错误
- 奇偶校验错误
- 接收断开帧
- 发送移位寄存器完成
- 发送断开帧完成
- 接收同步帧
- 检测到空闲帧
- 自动波特率结束
- 自动波特率错误

表 20-1 UART 中断请求

中断事件	中断状态	使能位
发送缓冲空	TX_INTF	TXIEN
接收到有效数据	RX_INTF	RXIEN
发送移位寄存器完成	TXC_INTF	TXC_EN
接收溢出错误	RXOERR_INTF	RXOERREN
奇偶校验错误	RXPERR_INTF	RXPERREN
帧错误	RXFERR_INTF	RXFERREN

中断事件	中断状态	使能位
接收断开帧	RXBRK_INTF	RXBRKEN
发送断开帧	TXBRK_INTF	TXBRK_EN
接收同步帧	RXB8_INTF	RXB8_EN
接收空闲帧	RXIDLE_INTF	RXIDLEN
自动波特率结束	ABREND_INTF	ABRENDIEN
自动波特率错误	ABRERR_INTF	ABRERRIEN

如果设置了对应的中断使能控制位，这些设置就可以产生各自对应的中断。

20.6 DMA

UART 可以利用 DMA 来搬运数据；使能 UART_GCR.DMAMODE 位激活 DMA 模式。

利用 DMA 发送：DMA 搬送数据到 UART_TDR。

使能 UARTEN，TXEN，DAMMODE 后，只要 TXFIFO 为空，就请求 DMA 发送。

在利用 DMA 发送时，需要提前配置好 DMA 的源地址（存储器地址）和目的地址（UART_TDR），传输的数据量以及 DMA 通道。

利用 DMA 接收：DMA 将 UART_RDR 数据搬走。

使能 UARTEN，RXEN，DMAMODE 后，只要 RXFIFO 有数据，即不为空，就请求 DMA 接收。

在利用 DMA 接收时，需要提前配置好 DMA 的源地址（UART_RDR）和目的地址（存储器地址），传输的数据量以及 DMA 通道。

20.7 寄存器

20.7.1 寄存器总览

表 20-2 UART 寄存器概览

Offset	Acronym	Register Name	Reset
0x00	UART_TDR	UART 发送数据寄存器	0x00000000
0x04	UART_RDR	UART 接收数据寄存器	0x00000000
0x08	UART_CSR	UART 当前状态寄存器	0x00000009
0x0C	UART_ISR	UART 中断状态寄存器	0x00000000
0x10	UART_IER	UART 中断使能寄存器	0x00000000
0x14	UART_ICR	UART 中断清除寄存器	0x00000000
0x18	UART_GCR	UART 全局控制寄存器	0x00000000
0x1C	UART_CCR	UART 通用控制寄存器	0x00000000
0x20	UART_BRR	UART 波特率寄存器	0x00000001
0x24	UART_FRA	UART 分数波特率寄存器	0x00000000
0x28	UART_RXADDR	UART 接收地址寄存器	0x00000000

Offset	Acronym	Register Name	Reset
0x2C	UART_RXMASK	UART 接收掩码寄存器	0x000000FF
0x30	UART_SCR	UART SCR 寄存器	0x00000000
0x34	UART_IDLR	UART IDLE 数据长度寄存器	0x0000000C
0x38	UART_ABRCR	UART ABRCR 自动波特率控制寄存器	0x00000000
0x3C	UART_IRDA	UART IRDA 红外功能控制寄存器	0x00000100

20.7.2 UART_TDR 发送数据寄存器

偏移地址：0x00

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved							TXREG								
							rw								

Bit	Field	Description
31：9	Reserved	保留，始终读为 0
8：0	TXREG	发送数据寄存器（Transmit data register）

20.7.3 UART_RDR 接收数据寄存器

偏移地址：0x04

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved							RXREG								
							r								

Bit	Field	Description
31：9	Reserved	保留，始终读为 0
8：0	RXREG	接收数据寄存器（Receive data register） 该寄存器只读

20.7.4 UART_CSR 当前状态寄存器

偏移地址：0x08

复位值：0x0000 0009

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved												TXEPT	TXFULL	RXAVL	TXC
												r	r	r	r

Bit	Field	Description
31：4	Reserved	保留，始终读为 0
3	TXEPT	发送缓冲空标识位（Transmit buffer empty flag bit） 0：发送缓冲不为空 1：发送缓冲为空
2	TXFULL	发送缓冲满标识位（Transmit buffer full flag bit） 0：发送缓冲不满 1：发送缓冲满
1	RXAVL	接收有效字节数据标识位（Receive valid data flag bit） 当接收缓冲接收了一个完整字节的数据时置位该位。 0：接收缓冲为空 1：接收缓冲接收了一个完整有效的字节数据
0	TXC	发送完成标识位（Transmit complete flag bit） 0：移位寄存器发送未完成 1：移位寄存器数据发送完成 注：此标识位在智能卡（ISO7816）时与保护时间（UART_SCR.SCFCNT 配置）相关。

20.7.5 UART_ISR 中断状态寄存器

偏移地址：0x0C

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				ABRERR_INTF	ABREND_INTF	RXIDLE_INTF	RXB8_INTF	TXBRK_INTF	RXBRK_INTF	RXFERR_INTF	RXPERR_INTF	RXOERR_INTF	TXC_INTF	RX_INTF	TX_INTF
				r	r	r	r	r	r	r	r	r	r	r	r

Bit	Field	Description
31：12	Reserved	保留，始终读为 0
11	ABRERR_INTF	UART 自动波特率错误中断标志位（Auto baud rate error interrupt flag bit） 0：无自动波特率错误 1：自动波特率错误
10	ABREND_INTF	UART 自动波特率结束中断标志位（Auto baud rate end interrupt flag bit） 0：自动波特率未结束 1：自动波特率结束

Bit	Field	Description
9	RXIDLE_INTF	UART 接收空闲帧中断标志位（Receive frame idle interrupt flag bit） 在停止位后 RX 引脚在一段时间内接收到若干 （UART_IDLR 数量）高电平。 0：没有检测到空闲帧 1：检测到空闲帧
8	RXB8_INTF	UART 同步帧中断标志位 在 9 位通讯模式下，当接收到到数据的第九位与寄存器 CCR.B8POL 相同时，RXB8_INT 位置。该位可以作为中断请求信号 0：没有接收到同步帧 1：接收到同步帧
7	TXBRK_INTF	UART 断开帧发送完成中断标志位 1：移位寄存器断开帧数据发送完成 0：移位寄存器空或正在移位发送备注：不能连续发送断开帧。
6	RXBRK_INTF	UART 接收断开帧中断标志位（Receive frame break interrupt flag bit） 在异常停止位后 RX 引脚在一段时间内接收到 10 个或大 于 10 位的低电平。 0：没有检测到断开帧 1：检测到断开帧
5	RXFERR_INTF	帧错误中断标志位（Frame error interrupt flag bit） 帧错误发生在当检测到异常停止位。 0：没有检测到帧错误 1：检测到帧错误
4	RXPERR_INTF	奇偶校验错误中断标志位（Parity error interrupt flag bit） 0：没有检测到奇偶校验错误 1：检测到奇偶校验错误
3	RXOERR_INTF	接收溢出错误中断标志位（Receive overflow error interrupt flag bit） 仅当 autoflowen=0 时会置位。 0：没有溢出错误 1：接收溢出错误
2	TXC_INTF	UART 发送移位寄存器完成中断标志位 0：移位寄存器非空或正在移位发送 1：移位寄存器数据发送完成 注：此标志位在智能卡（ISO7816）时与保护时间（UART_SCR.SCFCNT 配置）相关。
1	RX_INTF	接收有效数据中断标志位（Receive valid data interrupt flag bit） 当接收缓冲接收了一个完整字节的数据时置位该位。 0：接收缓冲为空 1：接收缓冲有效字节数据
0	TX_INTF	发送缓冲空中断标志位（Transmit buffer empty interrupt flag bit） 0：发送缓冲不为空 1：发送缓冲空

20.7.6 UART_IER 中断使能寄存器

偏移地址：0x10

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				ABRERR_IEN	ABRENDD_IEN	RXIDLE_IEN	RXB8_IEN	TXBRK_IEN	RXBRK_IEN	RXFERR_IEN	RXPERR_IEN	RXOERR_IEN	TXC_IEN	RX_IEN	TX_IEN
				rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Description
31：12	Reserved	保留，始终读为 0
11	ABRERR_IEN	自动波特率错误中断使能（Auto baud rate error enable bit） 0：中断禁止 1：中断使能
10	ABREND_IEN	自动波特率结束中断使能（Auto baud rate end enable bit） 0：中断禁止 1：中断使能
9	RXIDLE_IEN	接收空闲帧中断使能位（Receive frame idle interrupt enable bit） 0：中断禁止 1：中断使能
8	RXB8_IEN	UART 同步帧中断使能控制位 0：禁止接收同步帧中断 1：使能接收同步帧中断
7	TXBRK_IEN	UART 断开帧发送完成中断使能控制位 0：禁止发送断开帧完成中断 1：使能发送断开帧完成中断
6	RXBRK_IEN	UART 接收断开帧中断使能位（Receive frame break interrupt enable bit） 0：中断禁止 1：中断使能
5	RXFERR_IEN	帧错误中断使能位（Frame error interrupt enable bit） 0：中断禁止 1：中断使能
4	RXPERR_IEN	奇偶校验错误中断使能位（Parity error interrupt enable bit） 0：中断禁止 1：中断使能
3	RXOERR_IEN	接收溢出错误中断使能位（Receive overflow error interrupt enable bit） 0：中断禁止 1：中断使能

Bit	Field	Description
2	TXC_IEN	UART 发送移位寄存器完成中断使能控制位 0：中断禁止 1：中断使能
1	RX_IEN	接收缓冲中断使能位（Receive buffer interrupt enable bit） 0：中断禁止 1：中断使能
0	TX_IEN	发送缓冲空中断使能位（Transmit buffer empty interrupt enable bit） 0：中断禁止 1：中断使能

20.7.7 UART_ICR 中断清除寄存器

偏移地址：0x14

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				ABRERR_ICLR	ABRENDD_ICLR	RXIDLE_ICLR	RXB8_ICLR	TXBRK_ICLR	RXBRK_ICLR	RXFERR_ICLR	RXPERR_ICLR	RXOERR_ICLR	TXC_ICLR	RX_ICLR	TX_ICLR
				w	w	w	w	w	w	w	w	w	w	w	w

Bit	Field	Description
31：12	Reserved	保留，始终读为 0
11	ABRERR_ICLR	UART 自动波特率错误中断清除位（Auto baud rate error clear bit） 0：写 0 无意义 1：写 1 清除中断
10	ABREND_ICLR	UART 自动波特率结束中断清除位（Auto baud rate end clear bit） 0：写 0 无意义 1：写 1 清除中断
9	RXIDLE_ICLR	UART 接收空闲帧中断清除位（Receive frame idle interrupt clear bit） 0：写 0 无意义 1：写 1 清除中断
8	RXB8_ICLR	UART 同步帧中断标志清除控制位 0：写 0 无意义 1：清除接收同步帧中断标志
7	TXBRK_ICLR	UART 断开帧发送完成中断标志清除控制位 0：写 0 无意义 1：清除断开帧发送完成中断标志
6	RXBRK_ICLR	UART 接收断开帧中断清除位（Receive frame break interrupt clear bit） 0：写 0 无意义 1：写 1 清除中断

Bit	Field	Description
5	RXFERR_ICLR	帧错误中断使能位（Frame error interrupt enable bit） 0：写 0 无意义 1：写 1 清除中断
4	RXPERR_ICLR	奇偶校验错误中断清除位（Parity error interrupt clear bit） 0：写 0 无意义 1：写 1 清除中断
3	RXOERR_ICLR	接收溢出错误中断清除位（Receive overflow error interrupt clear bit） 0：写 0 无意义 1：写 1 清除中断
2	TXC_ICLR	发送完成中断清除位（Transmit complete interrupt clear bit） 0：写 0 无意义 1：写 1 清除中断
1	RX_ICLR	接收中断清除位（Receive interrupt clear bit） 0：写 0 无意义 1：写 1 清除中断
0	TX_ICLR	发送缓冲空中断清除位（Transmit buffer empty interrupt clear bit） 0：写 0 无意义 1：写 1 清除中断

20.7.8 UART_GCR 全局控制寄存器

偏移地址：0x18

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.					TXTOG	RXTOG	SWAP	SELB8	Res.		TXEN	RXEN	AUTOFLOWEN	DMAMODE	UARTEN
					rw	rw	rw	rw			rw	rw	rw	rw	rw

Bit	Field	Description
31：11	Reserved	保留，始终读为 0
10	TXTOG	发送取反位 0：无效 1：发送取反
9	RXTOG	接收取反 0：无效 1：接收取反

Bit	Field	Description
8	SWAP	输入与输出交换 0：无效 1：输入输出交换 注：SWAP 置位后，GPIOx_CRL 寄存器的 MODE 需要更改，如：原输入模式变为输出模式。
7	SELB8	选择 B8 数据接收或发送是否有效 0：无效 1：B8 数据收发 UART_CCR 位 B8EN 有效时，发送时发送 9 位数据；接收时接收寄存器位 CHAR＋1 的数据长度。
6：5	Reserved	保留，始终读为 0
4	TXEN	发送使能位（Enable transmit） 0：发送禁止。可以清除 TX BUFFER 1：发送使能
3	RXEN	接收使能位（Enable receive） 0：接收禁止。可以清除 RX BUFFER. 1：接收使能
2	AUTOFLOWEN	自动流控制使能位（Automatic flow control enable bit） 0：自动流控制禁止 1：自动流控制使能
1	DMAMODE	DMA 方式选择位（DMA mode selection bit） 0：选择正常方式 1：选择 DMA 方式
0	UARTEN	UART 模块选择位（UART mode selection bit） 0：UART 模块禁止 1：UART 模块使能

20.7.9 UART_CCR 通用空制寄存器

偏移地址：0x1C

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	LIN	WAKE	RWU	B8EN	B8TOG	B8POL	B8TXD	B8RXD	SPB1	CHAR		BRK	SPB0	PSEL	PEN
	rw	rw	rw	rw	rw	rw	rw	r	rw	rw		rw	rw	rw	rw

Bit	Field	Description
31：15	Reserved	保留，始终读为 0

Bit	Field	Description
14	LIN	UART LIN 协议收发断开帧（UART LIN enable bit） 0：LIN 协议无效 1：LIN 协议有效
13	WAKE	唤醒方法。 该位决定把 UART 唤醒的方法。 0：空闲总线唤醒 1：地址标记唤醒
12	RWU	接收静默。 该位用来决定是否把 UART 置于静默模式。该位可以由软件设置或清除。当唤醒序列到来时，硬件也会自动将其清零。 0：接收器处于正常工作模式 1：接收器处于静默模式 在设置地址标记唤醒时，如果接收 buffer 非空则不能软件修改。
11	B8EN	UART 同步帧第九位使能控制位。 该位使能后校验使能位 PEN 不起作用。 0：禁止同步帧第九位发送 1：使能同步帧第九位发送
10	B8TOG	UART 同步帧发送第九位自动翻转控制位。 0：禁止第九位自动翻转 1：使能第九位自动翻转 注：在 B8TXD 和 B8POL 的值相同时，在配置完寄存器后传输的第二个数据开始翻转，第一个数据默认为地址位。
9	B8POL	UART 同步帧第九位极性控制位。 0：同步帧第九位低电平有效 1：同步帧第九位高电平有效
8	B8TXD	UART 同步帧发送数据第九位。 0：发送同步帧第九位为低电平 1：发送同步帧第九位为高电平
7	B8RXD	UART 同步帧接收数据第九位。 只读。 0：接收同步帧第九位为低电平 1：接收同步帧第九位为高电平
6	SPB1	停止位选择位，与 SPB0 结合设置停止位位数。
5：4	CHAR	UART 数据宽度位（UART width bit） 00：5 位；01：6 位 10：7 位；11：8 位
3	BRK	UART 发送断开帧（UART transmit frame break） 0：不输出断开帧 1：串行强制输出逻辑‘0’（断开帧）

Bit	Field	Description
2	SPB0	停止位选择（Stop bit selection） 设置发送停止位位数。 SPB1， SPB0 00：1 个停止位 SPB1， SPB0 01：2 个停止位 SPB1， SPB0 10：0.5 个停止位 SPB1， SPB0 11：1.5 个停止位
1	PSEL	校验选择位（Parity selection bit） 当校验使能后，该位用于选择是采用偶校验还是奇校验。 0：奇校验 1：偶校验
0	PEN	校验使能位（Parity enable bit） 0：禁止奇偶校验 1：发送接收使能奇偶校验

20.7.10 UART_BRR 波特率寄存器

偏移地址：0x20

复位值：0x0000 0001

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DIV_Mantissa															
rw															

Bit	Field	Description
31：16	Reserved	保留，始终读为 0
15：0	DIV_Mantissa	UARTDIV 的整数部分 这 16 位定义了 UART 分频器除法因子（UARTDIV）的整数部分。 DIV_Mantissa 最小值为 1

20.7.11 UART_FRA 分数波特率寄存器

偏移地址：0x24

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved												DIV_Fraction			
												rw			

Bit	Field	Description
31：4	Reserved	保留，始终读为 0
3：0	DIV_Fraction	UARTDIV 的小数部分 这 4 位定义了 UART 分频器除法因子（UARTDIV）的小数部分。

20.7.12 UART_RXADDR 接收地址寄存器

偏移地址：0x28

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								RXADDR							
								rw							

Bit	Field	Description
31：8	Reserved	保留，始终读为 0
7：0	RXADDR	UART 同步帧数据本机匹配地址。 如果 RXMASK =0xFF 时，接收到的同步帧数据与本机匹配地址相同时，产生 RXB8_INTF。 地址 0 是广播地址，收到后都会响应。

20.7.13 UART_RXMASK 接收掩码寄存器

偏移地址：0x2C

复位值：0x0000 00FF

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								RXMASK							
								rw							

Bit	Field	Description
31：8	Reserved	保留，始终读为 0
7：0	RXMASK	数据位全为“0”时，接收到任何数据都产生同步帧中断请求。 如果数据位为“1”，RDR 和 RXADDR 的相应位匹配时，产生同步帧中断请求。

20.7.14 UART_SCR SCR 寄存器

偏移地址：0x30

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.			HDSEL	SCFCNT								Res.	NACK	SCAEN	SCEN
			rw	rw									r	rw	rw

Bit	Field	Description
31：13	Reserved	保留，始终读为 0
12	HDSEL	单线半双工模式选择。 0：禁止半双工模式 1：使能半双工模式
11：4	SCFCNT	ISO7816 保护计数器。 发送数据时，通过该寄存器配置当前数据发送完成时延迟 TXC 标志置位的时间。在未达到此计数周期时，发送器将禁止发送下一个数据的起始位。 1：禁止此设定 2~255：保护时间为 2~255 个波特率时间（单位为波特率时间） 注：当设置计数器为 0x0 或 0xFF 时，均为 255 个波特率的计数时间。
3	Reserved	保留，始终读为 0
2	NACK	主接收帧应答位。 保护期间收到低电平置位
1	SCAEN	ISO7816 校验自动应答位。 0：禁止自动应答 1：使能自动应答
0	SCEN	ISO7816 使能控制位。 0：禁止 ISO7816 功能 1：使能 ISO7816 功能

20.7.15 UART_IDLR IDLE 数据长度寄存器

偏移地址：0x34

复位值：0x0000 000C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IDLR															
rw															

Bit	Field	Description
31：16	Reserved	保留，始终读为 0
15：0	IDLR	UART idle 数据长度寄存器（Idle data length register） 数据长度不可配置为 0。

20.7.16 UART_ABRCR 自动波特率寄存器

偏移地址：0x38

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved											Latter_edge	Former_edge	Abr_bitcnt		Abren
											rw	rw	rw		rw

Bit	Field	Description
31：5	Reserved	保留，始终读为 0
4	Latter_edge	自动波特率后一个边沿选择。 0：下降沿 1：上升沿
3	Former_edge	自动波特率前一个边沿选择。 0：下降沿 1：上升沿
2：1	Abr_bitcnt	自动波特率检测长度。 检测前一个边沿和后一个边沿之间的位长。 00：1 位 01：2 位 10：4 位 11：8 位
0	Abren	自动波特率使能。 只能在 UART 空闲时使能自动波特率，使能后检测接收信号的边沿，完成自动波特率检测后，硬件自动设置 UART_BRR 和 UART_FRA 寄存器。 0：自动波特率禁止 1：自动波特率使能

20.7.17 UART_IRDA 红外功能控制寄存器

偏移地址：0x3C

复位值：0x0000 0100

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16

Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PSC_REG								Reserved						Sirlp	Siren
rw														rw	rw

Bit	Field	Description
31：16	Reserved	保留，始终读为 0
15：8	PSC_REG	预分频寄存器（Prescaler value） 在红外低功耗模式下，对 UART 源时钟（pclk）分频获得低功耗模式下频率 sirlp_clk： 0000 0000 ：保留，不能写入该值 0000 0001 ：对源时钟 1 分频 0000 0010 ：对源时钟 2 分频 0000 0011 ：对源时钟 3 分频 …… 注：保证分频后的时钟频率在（1.42 MHz < sirlp_clk < 2.12 MHz）之间。
7：2	Reserved	保留，始终读为 0
1	Sirlp	红外低功耗模式（IrDA low_power） 0 ：普通模式 1 ：低功耗模式
0	Siren	IrDA 红外模式使能（IrDA mode enable） 0 ：不使能红外模式 1 ：使能红外模式

21 SPI_I2S 串行外设接口

21.1 SPI_I2S 功能框图




图 21-1 SPI_I2S 功能框图

21.2 SPI_I2S 简述

SPI（Serial Peripheral Interface）接口广泛用于不同设备之间的板级通讯，如扩展串行 Flash，ADC 等。许多 IC 制造商生产的器件都支持 SPI 接口。

SPI 允许 MCU 与外部设备以全双工、同步、串行方式通信。应用软件可以通过查询状态或 SPI 中断来通信。

I2S（Inter—IC Sound）总线， 也称为集成电路内置音频总线，是飞利浦公司针对数字音频设备之间的音频数据传输而制定的一种总线标准。它使用独立的导线分别传输时钟与数据信号，因而避免了因时差诱发的失真，所以广泛应用于多媒体系统上各音频设备之间的数据传输。

21.3 SPI 功能描述

21.3.1 概述

SPI 支持同时接收和发送 1~32 位数据，可以被配置为从模式或在一个主机环境下的主模式。软件通过配置通用控制寄存器（CCTL）中的 CPOL 位和 CPHA 位，选择时钟与数据之间有四种不同的传输时序；并可配置 LSBFE 位选择使用 MSB 在前或者 LSB 在前来传输数据。

SPI 在时钟 SCK 的上升沿或下降沿发送数据，在相反的时钟有效沿接收数据。

使用 SPI 交换数据，要求必须在接收数据完成时进行数据读取操作，即使该数据不是有效数据；并且要求主机和与其通信的从机之间具有相同的时钟相位和极性。

SPI 通过 4 个引脚与外部器件相连：

- MISO：主设备输入、从设备输出引脚。传输方向为从设备发送到主设备。
- MOSI：主设备输出、从设备输入引脚。传输方向为主设备发送到从设备。
- SCK：串口时钟，由主设备产生并提供给从设备。
- NSS：从设备选择。该引脚为 SPI 协议下的可选功能，用于主设备选择与之通信的从设备（多从设备时），实现主从设备间的一对一单独通信，并能避免数据线上设备之间的冲突。当软件配置激活 NSS 引脚功能后，配置 SPI_I2S_GCTL.MODE 为‘1’使 SPI 工作于主模式，再配置 SPI_I2S_NSSR.NSS 为‘0’使 NSS 引脚输出低电平，从而允许与主设备连接的从设备（配置 SPI_I2S_GCTL.MODE 为‘0’）和它进行数据通信。

下图示意主、从设备之间一对一通信时的连接情况：




图 21-2 单主和单从应用

SPI 主、从设备的同名引脚互连，图中示意数据方向为从最高位到最低位的方式串行通信。

主设备负责发起通信请求，从设备负责响应，从设备通过 SCK 引脚得到主设备提供的时钟信号，从而使得主、从设备均使用同一个时钟进行同步的全双工通信。

对于从设备而言，MOSI 引脚输入来自主设备的发送数据，MISO 引脚输出响应数据传给主设备。

21.3.1.1 时钟信号的极性和相位

SPI_I2S_CCTL 寄存器的 CPOL 和 CPHA 位分别控制时钟的极性和相位，通过软件配置可分别得到 4 种不同的时钟/数据时序关系。

时钟极性指的是 SCK 时钟空闲状态下电平保持何种状态：如果配置 CPOL 位为‘0’，在空闲状态下 SCK 时钟保持为低电平；反之，则在空闲状态下 SCK 时钟保持为高电平。主、从设备都会受到 CPOL 控制位的影响。

时钟相位决定输入数据采样的时序：如果配置 CPHA 位为‘0’，第一个数据位会在 SCK 的第二个时钟边沿被采样；反之，则第一个数据位会在 SCK 的第一个时钟边沿被采样。

另外 CPHASEL 位在系统上电复位后为‘0’，当软件调整此位配置为‘1’后将会切换数据采样时序，也就是使得 CPHA 位的功能发生切换。例如，CPHASEL=1，CPHA=0 时：第一个数据位会在 SCK 的第一个时钟边沿被采样（CPOL 位为‘0’为上升沿；为‘1’则是下降沿）。

因此，需要根据 CPOL、CPHA 及 CPHASEL 位的组合配置来期望使用的时钟/数据时序关系。

时序配置需要注意以下几点：

- SPI 工作时不能修改 CPOL/CPHA（如需修改，首先关闭 SPI 的使能位 SPIEN）。
- 主、从设备同步通信，因此双方时序配置应保持一致。
- 空闲状态时 SCK 的电平情况必须和 CPOL 为配置的极性一致。

下图示意在 SPI 传输下的不同 CPHA 与 CPOL 位组合的 4 种情况（配置 CPHASEL 位为‘1’时），以及主/从设备的 SCK/MISO/MOSI/NSS 引脚的时序关系。




图 21-3 数据时钟时序图

需注意，配置 SPI_I2S_GCTL.NSS=1，即 NSS 引脚功能由硬件自动控制时，在数据通信完成后硬件将自动拉高此引脚（上图例中所示）；当配置 SPI_I2S_GCTL.NSS=0，NSS 输出状态则由从机片选寄存器 SPI_I2S_NSSR 的 NSS 位进行控制（需软件切换 NSS 引脚的输出状态）。

21.3.1.2 高速传输

针对高速传输时板级延时敏感的情况，可配置 SPI_I2S_CCTL 寄存器中 TXEDGE/RXEDGE 位对数据发送/接收采样的时间点进行调整。高速传输，针对主设备的波特率发生器配置在 SPBRG<=4 且输出 SCK 时钟较快（>=10MHz）；低速传输，针对主设备波特率发生器配置在 SPBRG>4 且输出 SCK 时钟较慢（<10MHz）。

- 在从模式下，TXEDGE 位为‘1’时，软件一旦配置 TXREG 写入数据，不等待 SCK 时钟输入的边沿而是立即发送到 MISO 引脚线上；TXEDGE 位为‘0’时，从设备总是等到一个有效时钟边沿才发

送数据到 MISO 引脚线上。

- 在主模式下，RXEDGE 位为‘1’时，将后移采样数据的时间点，在传输数据位的尾时钟沿采样数据；RXEDGE 位为‘0’时，在传输数据位的中间点上采样数据。

21.3.1.3 数据帧格式

配置 SPI_I2S_CCTL 寄存器中的 LSBFE 位，决定数据输出的优先顺序。LSBFE 位为‘1’会从最低位到最高位的顺序收发数据，为‘0’（缺省）会从最高位到最低位的顺序收发数据。

配置 SPI_I2S_CCTL 寄存器的 SPILEN 位，决定数据帧的数据长度。SPILEN 位为‘1’（缺省）则数据帧长是 8 位，为‘0’则数据帧长是 7 位。SPI 的发送和接收都受到数据帧格式配置的控制。

另外，可通过配置 SPI_I2S_GCT.DW8_32=1，和寄存器 SPI_I2S_EXTCTL 来实现任意帧长的数据格式（帧长范围在 1~32 位之间）；任意帧长配置时也支持 LSBFE 位的功能（LSB 或 MSB 优先）。

在配合 DMA 进行数据传输时，需要将 DMA 的数据长度配置为 8bit。

21.3.2 SPI 主要特征

- 完全兼容 Motorola 的 SPI 规格
- 支持 DMA 请求
- 在 3 根线上支持全双工同步传输
- 16 位的可配置波特率生成器
- 支持主机模式和从机模式
- 支持一个主机与多个从机通信
- SPI 在主、从机模式下，时钟最快分别可达 PCLK/2、PCLK/4（PCLK 为 APB 时钟）
- 可配置的时钟极性和相位
- 可配置的数据帧长度（固定 8 位或 7 位帧长，1~32 位任意帧长）
- 可配置的数据顺序，MSB 在前或者 LSB 在前（1~32 位任意帧长、固定帧长的数据收发都支持）
- 8 个字节的接收/发送缓冲，同时具备下列中断事件或状态供软件配置使用：
  - 发送缓冲为空
  - 发送缓冲和发送移位寄存器同时为空
  - 发送端下溢
  - 接收到有效字节
  - 接收缓冲上溢
  - 接收缓冲满
  - 主模式下接收到指定的字节个数

21.3.3 SPI 从模式

SPI 作为从设备时，SCK 引脚输入来自主设备的串行时钟，因此从设备工作时不使用波特率发生器，不需配置寄存器 SPI_I2S_SPBRG（从设备下无效）。

21.3.3.1 配置步骤

1. 配置 SPI_I2S_GCTL.SPILEN，定义数据帧格式为 7 位或者 8 位。
2. 配置寄存器 SPI_I2S_CCTL 中的 CPOL、CPHA/CPHASEL 位，以确定时序模式。
3. 配置 SPI_I2S_CCTL.LSBFE，确定数据帧的收发顺序（LSB 或 MSB 位优先）。
4. 配置寄存器 SPI_I2S_GCTL 中的 MODE 位为‘0’（从模式），SPIEN 位为‘1’（SPI 功能使能），并配置 SPI 工作所需的 GPIO 功能引脚。
5. 配置寄存器 SPI_I2S_GCTL 中 TXEN、RXEN 位为‘1’，打开发送、接收的许可（发送时需提前写入数据到寄存器 SPI_I2S_TXREG），SPI 将在从模式下接收 MOSI 引脚数据，并从 MISO 引脚输出数据。

注意：必须配置主、从设备的时序模式和数据帧收发顺序为一致，以保证数据能正常传输。

21.3.3.2 数据发送过程

写数据到发送数据寄存器 SPI_I2S_TXREG 后，整个数据会一起传输到发送缓冲。

当从设备接收到 SCK 引脚上的时钟信号，也同时接收到 MOSI 引脚传来的第一个数据位；从设备利用 SCK 的变化边沿，把发送数据逐位发送到 MISO 引脚上。发送数据的过程符合数据/时钟的相关时序（由 CPOL、CPHA/CPHASEL 位来决定）。

但在高速传输时（配置 SPI_I2S_CCTL.TXEDGE=1），数据将不再按照输入的 SCK 时钟边沿而变化，而会提前以内部 PCLK 的时钟边沿把数据送到 MISO 引脚上（此提前量不会早于前一位数据接收采样的 SCK 时钟边沿）。

当数据第一位被发送时，硬件会置位 SPI_I2S_INTSTAT.TX_INTF 标志，软件可利用此标志来写 TXREG 以实现数据的连续发送（配置 SPI_I2S_INTEN.TX_IEN 位为‘1’来产生 CPU 中断）。

注意：从机时钟信号由主机提供，因此，连续传输的前提必须是主机能提供连续不断的时钟。

21.3.3.3 数据接收过程

从设备接收到 MOSI 引脚输入的一个完整数据时：

- 此数据通过移位寄存器，会在最后一个采样时钟边沿被传输到接收缓冲中；硬件也同时会置位 SPI_I2S_INTSTAT.RX_INTF 标志。之后软件通过读 SPI_I2S_RXREG，就能从接收缓冲中获取该数据。
- 软件配置 SPI_I2S_INTEN.RX_IEN 位为‘1’来打开中断使能，利用 CPU 中断获取接收数据。

21.3.4 SPI 主模式

SPI 作为主设备时，输出串行时钟到 SCK 引脚上，供从设备使用。

21.3.4.1 配置步骤

1. 配置 SPI_I2S_SPBREG 寄存器，定义串行时钟波特率。
2. 配置 SPI_I2S_CCTL 寄存器中 CPOL、CPHA/CPHASEL 位，确定时序模式。
3. 配置 SPI_I2S_CCTL.SPILEN 来定义 8 或 7 位数据帧格式；配置 SPI_I2S_GCTL.DW8_32 为‘1’，可配置 SPI_I2S_EXTCTL 寄存器来定义成任意帧格式（SPILEN 需固定为‘1’）。
4. 配置 SPI_I2S_CCTL.LSBFE 来确定数据收发的顺序（LSB 或 MSB 位优先）。
5. 如果只接收而不发送数据，可配置 SPI_I2S_RXDNR 寄存器来定义需要接收的字节数（当接收到指定个数字节后，SCK 时钟输出会结束并保持在 CPOL 位配置的状态上）。
6. 配置寄存器 SPI_I2S_GCTL 中的 MODE 位为‘1’（主模式）、SPIEN 位为‘1’（SPI 功能使能），并配置 SPI 工作所需的 GPIO 功能引脚。
7. 配置寄存器 SPI_I2S_GCTL 中 TXEN、RXEN 位为‘1’，打开发送、接收的许可（发送时打开 TXEN 后写入数据到寄存器 SPI_I2S_TXREG），SPI 将在主模式下输出时钟 SCK 和同步数据 MOSI 到引脚上，并从 MISO 引脚上采样输入数据；NSS 是主设备可选的输出功能。

注意：必须配置主、从设备的时序模式和数据帧收发顺序为一致，以保证数据能正常传输。

21.3.4.2 数据发送过程

配置 TXEN 位为‘1’后，写数据到发送数据寄存器 TXREG，此数据将传输到发送缓冲，主设备开始发送。主设备按照预先配置好的波特率串行输出 SCK 时钟和 MOSI 数据到引脚上，此过程符合数据/时钟的相关时序（由 CPOL、CPHA/CPHASEL 位决定）；而且 LSBFE 位决定了数据串行传输顺序。

当数据第一位被发送时，硬件会置位 SPI_I2S_INTSTAT.TX_INTF 标志，软件利用此标志来写 TXREG 以实现数据的连续发送（配置 SPI_I2S_INTEN.TX_IEN 位为‘1’来产生 CPU 中断）。

21.3.4.3 数据接收过程

主设备接收到 MISO 引脚输入的一个完整数据时：

- 此数据通过移位寄存器，会在最后一个采样时钟边沿被传输到接收缓冲中；硬件也同时会置位 SPI_I2S_INTSTAT.RX_INTF 标志。之后软件通过读 SPI_I2S_RXREG，就能从接收缓冲中获取该数据。
- 软件配置 SPI_I2S_INTEN.RX_IEN 位为‘1’可打开中断使能，利用 CPU 中断获取接收数据。
- 只接收时，接收完 RXDNR 定义的字节个数后，硬件将置位 SPI_I2S_INTEN.RXMATCH_INTF

标志，同时主设备不再发送时钟信号，SCK 输出将保持在 CPOL 位配置的状态上（固定高或低电平）。

21.3.5 波特率设置

SCK 引脚输出的时钟频率符合波特率配置，它由内部时钟 PCLK 按照 SPI_I2S_SPBRG 寄存器的配置值分频得到。寄存器 SPBREG 控制一个 16 位计数器的计数周期。

按照期望的波特率和 Fpclk（APB 模块 PCLK 时钟频率），使用下表公式可计算出给寄存器 SPBRG 的配置值（下表中的 X），X 在 2~65535 范围之内。

表 21-1 波特率公式

模式	公式
SPI 模式	波特率 = Fpclk/X

21.3.6 中断

21.3.6.1 状态标志

为了软件操作的方便，应用程序可以通过 4 个当前状态标志和 7 个中断状态标志来监控 SPI 总线的状态。

当前状态标志是只读，由硬件自动置位和清除。

中断状态标志会在事件发生时置位，可在中断使能时产生 CPU 中断请求，并由软件清除。

SPI 内部分别有一个 8 字节的发送缓冲和接收缓冲，CPU 可根据 SPI_I2S_GCTL 寄存器中 DW8_32 位的配置，每次读写 1 个或 4 个字节。根据 DW8_32 的配置，发送和接收缓冲分别有 1 个字节或者 1 个有效数据的状态标志。

注意：配置 SPI_I2S_GCTL.DW8_32=1，收发缓冲至多有两个有效数据；此时，当帧长配置为 8bit 及以下时一个有效数据为 1 个字节；帧长配置在 9~16bit 范围时一个有效数据为 2 个字节；帧长配置在 17~24bit 范围时一个有效数据为 3 个字节；帧长配置在 25~32bit 范围时一个有效数据为 4 个字节。

表 21-2 SPI 状态

分类	状态标志	缓冲和信号状态
中断状态	TX_INTF	发送缓冲为空，根据 DW8_32 配置能完成一次发送数据寄存器 TXREG 的写操作
	RX_INTF	根据 DW8_32 设置，至少有一个有效数据的数据，能完成一次接收数据寄存器 RXREG 的读操作
	UNDERRUN_INTF	发送缓冲空且重复发送
	RXOERR_INTF	接收缓冲非空且被覆盖
	RXMATCH_INTF	非空，指定个数的最后 1 个数据传到接收缓冲中（主模式下有效）
	RXFULL_INTF	接收缓冲满，不能再接收新的数据
	TXEPT_INTF	发送缓冲和 发送移位寄存器都为空

分类	状态标志	缓冲和信号状态
当前状态	RXAVL_4BYTE	接收缓冲有超过 4 字节有效数据
	TXFULL	发送缓冲满
	TXEPT	发送缓冲和 发送移位寄存器都为空
	RXAVL	接收缓冲非空

21.3.7 DMA 传输

SPI 可以利用 DMA 来搬运数据，包含读取接收数据和写入发送数据。DMA 请求及应答机制，能监控收发缓冲的空满状态，并提高对 SPI 收发数据寄存器 RXREG、TXREG 的读写速率，从而加快 SPI 通信速度。

配置 SPI_I2S_GCTL.DMAMODE 位为‘1’，来实现 SPI 模块与 DMA 之间的信号交互。当发送缓冲有空闲空间，即请求 DMA 写入 TXREG；当接收缓冲有可读的有效数据，即请求 DMA 读取 RXREG。

- 发送时：当配置 DW8_32 位为‘0’，发送缓冲有大于等于 1 个空闲数据（1 字节）的空间，即发送缓冲未满时就发起 DMA 请求；当配置 DW8_32 位为‘1’，发送缓冲有 1 个有效数据的空闲空间时，会发起 DMA 请求。每次请求只进行一次 DMA 传输，且传输数据字节数由 DW8_32 位决定。
- 接收时：当配置 DW8_32 位为‘0’，接收缓冲有大于等于 1 个有效数据（1 字节）时就发起 DMA 请求；当配置 DW8_32 位为‘1’，接收缓冲有 1 个有效数据后才发起 DMA 请求。每次请求只进行一次 DMA 传输。且传输数据字节数由 DW8_32 位决定。

注意：DW8_32=1 时，1 个有效数据的字节数由帧长位数决定（参考 21.3.6.1 状态标志）。

21.4 I2S 功能描述

21.4.1 I2S 主要特征

- 半双工通信（仅发送器或接收器）
- 主操作或从操作
- 9 位可配置线性预分频器，以达到精确的音频采样频率（8KHz~192KHz）
- 数据帧格式可配置为 16 位、24 位或 32 位
- 数据包帧固定为 16 位（16 位有效数据）或 32 位（16 位、24 位、32 位有效数据）
- 可配置时钟极性（稳定状态）
- 发送模式下具有下溢标志（仅从机），接收模式下具有上溢标志（主/从机）和发送/接收模式下的帧错误标志（仅从机）
- 用于传输和接收的 32 位寄存器为两个声道分时复用
- 数据方向始终是 MSB 优先
- 支持 I2S 协议：

- 飞利浦标准
- MSB 对齐标准（MSB 位向左对齐）
- LSB 对齐标准（LSB 位向右对齐）
- PCM 标准（具有短帧同步模式、长帧同步模式的两种方式）

- 利用 DMA 请求传输数据（32 位宽）
- 可配置 MCLK 时钟输出来驱动外部音频组件，其比率固定在 256×Fs（其中 Fs 为音频采样频率）

21.4.2 I2S 总线接口

I2S 与 SPI 共用以下引脚：

- SD：串行数据（映射在 MOSI 引脚上），用于发送或接收两次多路数据通道（仅在半双工模式下）。
- WS：声道选择（映射在 NSS 引脚上），是主模式控制数据的输出信号，或从模式的输入。
- CK：串行时钟（映射在 SCK 引脚上），是主模式串行时钟的输出，或从模式串行时钟的输入。
- MCK：可选的驱动时钟（映射在 MISO 引脚上），用于驱动外部音频组件（仅当外部音频设备需要时钟输入时使用，由主模式提供）。

21.4.3 数据格式

三线总线处理音频数据，必须经过分时复用两个声道：右声道和左声道。因为只有一个 32 位寄存器用于传输或接收，所以软件应依次配置寄存器 TXREG 为各声道的数据，或依次读取寄存器 RXREG 为各声道的数据。按照 I2S 协议，总是先发送左声道，然后发送右声道。

注意：在 PCM 协议下 SPI_I2S_CSTAT.CHSIDE 状态标志无效。

数据采用以下格式发送：

- 16 位数据打包在 16 位数据包帧
- 16 位有效数据打包在 32 位数据包帧（软件配置无效位为‘0’）
- 24 位有效数据打包在 32 位数据包帧（软件配置无效位为‘0’）
- 32 位数据打包在 32 位数据包帧

当使用 32 位数据包帧上发送 16 位有效数据或 24 位有效数据时，软件应注意配置无效数据位为‘0’（例如，针对数据 0x12345678，只发送 16 位有效数据则写 TXREG 为 0x00005678，发送 24 位有效数据则写 0x00345678）。

21.4.4 通信标准

I2S 接口支持四种音频标准，通过配置寄存器 SPI_I2S_I2SCFGR 中的 I2SSTD[1:0]、PCMSYNC 位进行切换；数据格式则通过配置 DATLEN[1:0]、CHLEN 来进行选择。

对于所有通信标准及数据格式，总是先发送最高位（MSB 优先）。

21.4.4.1 飞利浦标准

对于飞利浦标准，WS 信号用于指示正在传输的声道，它在 CK 的下降沿被锁定。发射器在 CK 的下降沿锁存数据，接收器在 CK 的上升沿读取数据。对于本标准格式的信号，无论有多少位有效数据，每个数据包帧的最高有效位总是出现在 WS 变化后的第 2 个 CK 脉冲周期处。




图 21-4 飞利浦标准示意图

21.4.4.2 MSB 对齐标准

对于 MSB 对齐标准，每个数据包帧的最高有效位（MSB 位）总是出现在 WS 变化后的第 1 个 CK 脉冲周期处。




图 21-5 MSB 对齐标准示意图

21.4.4.3 LSB 对齐标准

对于 LSB 对齐标准，每个数据包帧的最低有效位总（LSB 位）是出现在 WS 变化前的 1 个 CK 脉冲周期处。




图 21-6 LSB 对齐标准示意图

21.4.4.4 PCM 标准

对于 PCM 标准，WS 引脚不作为声道信息使用（CHSIDE 标志位无效）。

PCM 标准有两个模式，分别为短帧模式和长帧模式；通过配置 SPI_I2S_I2SCFGR.PCMSYNC 位进行切换。在 PCM 模式下，输出信号（WS，SD）在 CK 时钟的上升沿锁存，输入信号（WS，SD）在 CK 时钟的下降沿采样。在主模式下应配置 CK 时钟和 WS 引脚为输出。




图 21-7 PCM 标准示意图

21.4.5 从模式




图 21-8 I2S 从模式（SD 配置成 SDO 为发送器，配置成 SDI 为接收器）

从模式支持发送或接收，由于 I2S 只能支持半双工，SD 引脚只能配置成 SDO 输出或 SDI 输入。收发状态、实现方法类同 SPI 从模式，配置流程如下：

1. 配置 SPI_I2S_GCTL.SPIEN 位为‘1’，开启模块使能；
2. 配置 SPI_I2S_GCTL.MODE 位为‘0’，使模块功能为从模式；
3. 配置 SPI_I2S_CCTL.CPOL 位，选择时钟空闲状态时的输入电平；
4. 配置寄存器 SPI_I2S_I2SCFGR 中的 I2SDIV[8:0]、DATLEN 和 CHLEN 位，以符合希望得到的音频采样频率及数据包帧格式，计算方法请参考 21.4.7 时钟预分频器；
5. 配置 SPI_I2S_I2SCFGR.SPI_I2S 位为‘1’，使能 I2S 传输功能；
6. 配置寄存器 SPI_I2S_I2SCFGR 中的 I2SSTD[1:0]、PCMSYNC 位，选择 I2S 传输时使用的通信标准；
7. 配置 SPI_I2S_GCTL.DMAMODE 位为‘1’，以启用 DMA 传输；
8. 开启半双工传输许可，即配置寄存器 SPI_I2S_GCTL 中的 TXEN 或 RXEN 位为‘1’（TXEN、RXEN 不可同时配置为‘1’）。

注意，从模式下发送时，在检测到 WS 的边沿之前，需要对寄存器 SPI_I2S_TXREG 进行 1 次数据写入操作；而且，从模式下接收时，在配置 RXEN 位为‘1’之前，需要一直维持 WS 输入信号在高电平。

21.4.6 主模式




图 21-9 I2S 主模式（SD 配置成 SDO 为发送器，配置成 SDI 为接收器）

主模式也支持发送或接收，且半双工机制下 SD 引脚只能配置成 SDO 输出或 SDI 输入。收发状态、实现方法类同 SPI 从模式，配置流程如下：

1. 配置 SPI_I2S_GCTL.SPIEN 位为‘1’，开启模块使能；
2. 配置 SPI_I2S_GCTL.MODE 位为‘1’，使模块功能为主模式；
3. 配置 SPI_I2S_CCTL.CPOL 位，选择时钟空闲状态时的输出电平；
4. 配置 SPI_I2S_I2SCFGR.MCKOE 位，选择是否向外部器件提供 MCK 驱动时钟；
5. 配置寄存器 SPI_I2S_I2SCFGR 中的 I2SDIV[8:0]、DATLEN 和 CHLEN 位，以符合希望得到的音频采样频率及数据包帧格式，计算方法请参考 21.4.7 时钟预分频器；
6. 配置 SPI_I2S_I2SCFGR.SPI_I2S 位为‘1’，使能 I2S 传输功能；
7. 配置寄存器 SPI_I2S_I2SCFGR 中的 I2SSTD[1:0]、PCMSYNC 位，选择 I2S 传输时使用的通信标准；
8. 配置 SPI_I2S_GCTL.DMAMODE 位为‘1’，以启用 DMA 传输；
9. 开启半双工传输许可，即配置寄存器 SPI_I2S_GCTL 中的 TXEN 或 RXEN 位为‘1’（TXEN、RXEN 不可同时配置为‘1’）。

注意：主模式接收时，当接收到的字节个数达到寄存器 SPI_I2S_RXDNR 配置值时，将立即停止传输（CK 时钟输出结束，并固定在 CPOL 位配置的电平状态）。

21.4.7 时钟预分频器

I2SCLK 时钟由系统 APB 时钟提供，下图示意了 I2S 模块的预分频器电路结构：




图 21-10 I2S 时钟预分频器示意图

由上图看出，当 MCKOE 位为‘0’时芯片不需要输出 MCK 时钟，预分频器直接将 I2SCLK 分频到 CK；当 MCKOE 位为‘1’时芯片会输出 MCK 时钟，预分频器将 I2SCLK 分频后得到 MCK，然后再经过分频处理才得到 CK（分频倍数由 CHLEN 选择为 4 或 8）。

音频采样率一般常用 192KHz，96 KHz，48 KHz，44.1 KHz，32 KHz，22.05 KHz，16 KHz，11.025 KHz，8 KHz。因此可根据 I2S 时钟分频器的电路功能式样，配置寄存器 I2SCFGR 中的 I2SDIV[8:0]、MCKOE 和 CHLEN 位来得到期望的音频采样率。

I2S 传输数据时，比特率计算公式如下表所示（CK 输出一个时钟周期对应传输 1 比特数据，因此比特率 = CK 频率 F_{CK}）。

表 21-3 I2S 比特率计算公式

MCKOE	CHLEN	比特率计算公式
0	0	F_{CK} = F_{I2SCLK} / I2SDIV[8:0]
0	1	F_{CK} = F_{I2SCLK} / I2SDIV[8:0]
1	0	F_{CK} = F_{I2SCLK} /（I2SDIV[8:0]×4×2）
1	1	F_{CK} = F_{I2SCLK} /（I2SDIV[8:0]×4）

音频采样率（Fs）和 I2S 比特率的关系由如下的公式定义：

Fs = I2S 比特率/（通道长度×通道数） = F_{CK} /（通道长度×通道数）

注：通道长度，即数据包帧长度，可配置为 16 位或 32 位；通道数为左右声道，值固定为 2。

综上所述，根据 I2SDIV[8:0]、MCKOE 和 CHLEN 位的配置情况，得到音频采样率与 F_{I2SCLK}（APB 时钟频率）的关系如下：

表 21-4 I2S 音频采样率 Fs 与 F_{I2SCLK} 计算关系

MCKOE	CHLEN	音频采样率 Fs 与 FI2SCLK 计算关系	注意事项
0	0	F_{I2SCLK} = I2SDIV[8:0]×32×Fs	I2SDIV[8:0]应配置在 2~511 范围内
0	1	F_{I2SCLK} = I2SDIV[8:0]×64×Fs	I2SDIV[8:0]应配置在 2~511 范围内
1	0	F_{I2SCLK} = I2SDIV[8:0]×256×Fs	I2SDIV[8:0]应配置在 1~511 范围内
1	1	F_{I2SCLK} = I2SDIV[8:0]×256×Fs	I2SDIV[8:0]应配置在 1~511 范围内

当 MCKOE 位为 ‘1’，芯片会输出 MCK 驱动时钟，且满足 F_{MCLK} = 256×F_s ；此时假设 F_s = 192KHz，I2SDIV[8:0] = 1，则要求 APB 时钟（F_{I2SCLK}）= 1×256×192KHz = 49.152MHz。

针对常用的音频采样率，当按照 F_{I2SCLK}=48MHz 计算时，误差如下：

表 21-5 I2S 音频采样率误差表

		MCKOE=1				MCKOE=0			
F_s	声道位宽	I2SDIV 理想值	I2SDIV 配置值	真实 F_s	误差（%）	I2SDIV 理想值	I2SDIV 配置值	真实 F_s	误差（%）
192000	32	0.976563	1	187500	-2.34375	3.90625	4	187500	-2.34375
192000	16	0.976563	1	187500	-2.34375	7.8125	8	187500	-2.34375
96000	32	1.953125	2	93750	-2.34375	7.8125	8	93750	-2.34375
96000	16	1.953125	2	93750	-2.34375	15.625	16	93750	-2.34375
48000	32	3.90625	4	46875	-2.34375	15.625	16	46875	-2.34375

		MCKOE=1				MCKOE=0			
48000	16	3.90625	4	46875	-2.34375	31.25	31	48387.1	0.806452
44100	32	4.251701	4	46875	6.292517	17.0068	17	44117.65	0.040016
44100	16	4.251701	4	46875	6.292517	34.01361	34	44117.65	0.040016
32000	32	5.859375	6	31250	-2.34375	23.4375	23	32608.7	1.902174
32000	16	5.859375	6	31250	-2.34375	46.875	47	31914.89	-0.26596
22050	32	8.503401	9	20833.33333	-5.51776	34.01361	34	22058.82	0.040016
22050	16	8.503401	9	20833.33333	-5.51776	68.02721	68	22058.82	0.040016
16000	32	11.71875	12	15625	-2.34375	46.875	47	15957.45	-0.26596
16000	16	11.71875	12	15625	-2.34375	93.75	94	15957.45	-0.26596
11025	32	17.0068	17	11029.41176	0.040016	68.02721	68	11029.41	0.040016
11025	16	17.0068	17	11029.41176	0.040016	136.0544	136	11029.41	0.040016
8000	32	23.4375	23	8152.173913	1.902174	93.75	94	7978.723	-0.26596
8000	16	23.4375	23	8152.173913	1.902174	187.5	188	7978.723	-0.26596

21.4.8 中断

21.4.8.1 状态标志

与 SPI 共用同一个中断向量

表 21-6 I2S 中断状态

中断事件	中断寄存器标志
TX BUFFER 空	TX_INTF
RX BUFFER 非空	RX_INTF
TX BUFFER 向下溢出	UNDERRUN_INTF
RX BUFFER 向上溢出	RXOERR_INTF
帧传输错误	FRE_INTF

TX BUFFER 空（TX_INTF）：表示当前发送缓冲中的数据已经被读走。

RX BUFFER 非空（RX_INTF）：表示当前接收缓冲中的数据有效，APB 总线可读。

TX BUFFER 向下溢出（UNDERRUN_INTF）：表示从模式下发送缓冲中的数据在 I2S 总线上被传输了两次。

RX BUFFER 向上溢出（RXOERR_INTF）：表示上一个接收数据未被读走，且已经被覆盖。

帧传输错误（FRE_INTF）：表示 I2S 传输协议不匹配（仅从模式下有效）。

此外，I2S 模式下有以下 2 个专用的状态标志：

忙标志（BSY）：表示 I2S 正在传输中。

声道标志（CHSIDE）：表示正在传输的声道为左声道还是右声道。

21.4.9 DMA 传输

在 I2S 模式，DMA 的工作方式与 SPI 模式完全相同。

21.5 寄存器

21.5.1 寄存器总览

表 21-7 SPI_I2S 寄存器概览

Offset	Acronym	Register Name	Reset
0x00	SPI_I2S_TXREG	发送数据寄存器	0x00000000
0x04	SPI_I2S_RXREG	接收数据寄存器	0x00000000
0x08	SPI_I2S_CSTAT	当前状态寄存器	0x00002001
0x0C	SPI_I2S_INTSTAT	中断状态寄存器	0x00000000
0x10	SPI_I2S_INTEN	中断使能寄存器	0x00000000
0x14	SPI_I2S_INTCLR	中断清除寄存器	0x00000000
0x18	SPI_I2S_GCTL	全局控制寄存器	0x00000004
0x1C	SPI_I2S_CCTL	通用控制寄存器	0x00000008
0x20	SPI_I2S_SPBRG	波特率发生器	0x00000002
0x24	SPI_I2S_RXDNR	接收数据个数寄存器	0x00000001
0x28	SPI_I2S_NSSR	从机片选寄存器	0x000000FF
0x2C	SPI_I2S_EXTCTL	数据控制寄存器	0x00000008
0x30	SPI_I2S_I2SCFGR	I2S 配置寄存器	0x00010000

21.5.2 SPI_I2S_TXREG 发送数据寄存器

偏移地址：0x00

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
TXREG															
rw															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TXREG															
rw															

Bit	Field	Description
31：0	TXREG	发送数据寄存器（Transmit data register） 有效数据位由 DW8_32 控制： DW8_32=0 时，只有低 8 位有效 DW8_32=1 时，TXREG[31：0]都有效

21.5.3 SPI_I2S_RXREG 接收数据寄存器

偏移地址：0x04

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
RXREG															
r															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RXREG															
r															

Bit	Field	Description
31：0	RXREG	接收数据寄存器（Receive data register） 有效数据位由 DW8_32 控制： DW8_32=0 时，只有低 8 位有效 DW8_32=1 时，RXREG[31：0]都有效 注：该寄存器可读不可写。

21.5.4 SPI_I2S_CSTAT 当前状态寄存器

偏移地址：0x08

复位值：0x0000 2001

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.		CHSIDE	BUSY	RXFADDR				TXFADDR				RXAVL_4BYTE	TXFULL	RXAVL	TXEPT
		r	r	r				r				r	r	r	r

Bit	Field	Description
31：14	Reserved	始终读为 0
13	CHSIDE	声道标志位 0：表示正在传输的声道为左声道 1：表示正在传输的声道为右声道 注：SPI 模式下不可用；且 I2S 的 PCM 标准模式下无意义。
12	BUSY	忙标志位 表示 I2S 或 SPI 正在传输中
11：8	RXFADDR	当前接收缓冲中有效字节个数
7：4	TXFADDR	当前发送缓冲中有效字节个数

Bit	Field	Description
3	RXAVL_4BYTE	接收缓冲中有效数据达到4个字节标志位(Receive available 4 byte data message) 0：接收缓冲中数据小于 4 个字节 1：接收缓冲中有超过 4 个字节 注：工作在 I2S 模式下时，该位在接收到一个声道数据后置位（如 CHLEN=0，在接收到 16bit 数据后置位）。
2	TXFULL	发送缓冲满标志位（Transmitter FIFO full status bit） 0：发送缓冲未满 1：发送缓冲满
1	RXAVL	接收有效数据标志位（Receive available byte data message） 当接收缓冲中接收到一个字节数据时置位该位。 0：接收缓冲空 1：接收缓冲非空 注：该位只读，由硬件自动置位和清除。
0	TXEPT	发送端空标志位（Transmitter empty bit） 0：发送缓冲或发送移位寄存器不为空 1：发送缓冲和发送移位寄存器都为空 注：该位只读，由硬件自动置位和清除。

21.5.5 SPI_I2S_INTSTAT 中断状态寄存器

偏移地址：0x0C

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.								FRE_INTF	TXEPT_INTF	RXFULL_INTF	RXMATCH_INTF	RXOERR_INTF	UNDERRUN_INTF	RX_INTF	TX_INTF
								r	r	r	r	r	r	r	r

Bit	Field	Description
31：8	Reserved	保留，始终读为 0
7	FRE_INTF	帧传输错误中断标志位： 表示 I2S 传输协议不匹配（仅从模式有效）
6	TXEPT_INTF	发送端空中断标志位（Transmitter empty interrupt flag bit） 硬件自动置位，写 INTCLR.TXEPT_ICLR 位为‘1’清除。 0：发送缓冲或 发送移位寄存器不为空 1：发送缓冲和 发送移位寄存器都为空 注：该位是中断状态信号，TXEPT 是状态信号。

Bit	Field	Description
5	RXFULL_INTF	接收缓冲满中断标志位（RX FIFO full interrupt flag bit） 硬件自动置位，写 INTCLR.RXFULL_ICLR 位为‘1’清除。 0：RX 缓冲未满 1：RX 缓冲满
4	RXMATCH_INTF	接收到指定字节数中断标志位（Receive data match the RXDNR number， the receive process will be completed and generate the interrupt） 硬件自动置位，写 INTCLR.RXMATCH_ICLR 位为‘1’清除。 0：未完成 RXDNR 寄存器指定的字节数 1：接收了 RXDNR 寄存器指定的字节数
3	RXOERR_INTF	接收端溢出错误中断标志位（Receive overrun error interrupt flag bit） 硬件自动置位，写 INTCLR.RXOERR_ICLR 位为‘1’清除。 0：没有溢出错误 1：溢出错误
2	UNDERRUN_INTF	SPI 从机模式下溢标志位（SPI underrun interrupt flag bit） 硬件自动置位，写 INTCLR.UNDERRUN_ICLR 位为‘1’清除。 0：没有下溢错误 1：下溢错误
1	RX_INTF	接收缓冲数据有效中断标志位（Receive data available interrupt flag bit） 硬件自动置位，写 INTCLR.RX_ICLR 位为‘1’清除。当接收缓冲接收了一个完整有效数据时置位。 0：接收缓冲空 1：接收缓冲接收到一个完整有效数据 注：有效数据包含的字节数，参考 21.3.6.1 状态标志。
0	TX_INTF	发送缓冲空中断标志位（缓冲为空，可写 TXREG）（Transmit FIFO available interrupt flag bit） 硬件自动置位，发送缓冲不为空时自动清零。 0：发送缓冲不为空 1：发送缓冲为空

21.5.6 SPI_I2S_INTEN 中断使能寄存器

偏移地址：0x10

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.								FRE_IEN	TXEPT_IEN	RXFULL_IEN	RXMATCH_IEN	RXOERR_IEN	UNDERRUN_IEN	RX_IEN	TX_IEN
								rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Description
31：8	Reserved	保留，始终读为 0
7	FRE_IEN	帧传输错误中断使能（FRE_IEN）： 0：禁止中断 1：中断使能
6	TXEPT_IEN	发送端空中断使能位（Transmit empty interrupt enable bit） 0：禁止中断 1：中断使能
5	RXFULL_IEN	接收缓冲满中断使能位（Receive FIFO full interrupt enable bit） 0：禁止中断 1：中断使能
4	RXMATCH_IEN	接收指定字节数中断使能位（Receive data complete interrupt enable bit） 0：禁止中断 1：中断使能
3	RXOERR_IEN	接收端溢出错误中断使能位（Overrun error interrupt enable bit） 0：禁止中断 1：中断使能
2	UNDERRUN_IEN	SPI 从机模式下溢中断使能位（SPI 从机模式）（Transmitterunderrun interrupt enable bit（SPI slave mode only）） 0：禁止中断 1：中断使能
1	RX_IEN	接收端数据中断使能位（Receive FIFO interrupt enable bit） 0：禁止中断 1：中断使能
0	TX_IEN	发送缓冲空中断使能位（Transmit FIFO empty interrupt enable bit） 0：禁止中断 1：中断使能

21.5.7 SPI_I2S_INTCLR 中断清除寄存器

偏移地址：0x14

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.								FRE_ICLR	TXEPT_ICLR	RXFULL_ICLR	RXMATCH_ICLR	RXOERR_ICLR	UNDERRUN_ICLR	RX_ICLR	TX_ICLR
								w	w	w	w	w	w	w	w

Bit	Field	Description
31：8	Reserved	保留，始终读为 0
7	FRE_ICLR	帧传输错误中断清除 0：写 0 无意义 1：写 1 清除中断
6	TXEPT_ICLR	发送端空中断清除位（Transmitter empty interrupt clear bit） 0：写 0 无意义 1：写 1 清除中断
5	RXFULL_ICLR	接收缓冲满中断清除位（Receiver buffer full interrupt clear bit） 0：写 0 无意义 1：写 1 清除中断
4	RXMATCH_ ICLR	接收指定字节数中断清除位（Receive completed interrupt clear bit） 0：写 0 无意义 1：写 1 清除中断
3	RXOERR_ ICLR	接收端溢出错误中断清除位（Overrun error interrupt clear bit） 0：写 0 无意义 1：写 1 清除中断
2	UNDERRUN_ ICLR	SPI 从机模式下溢中断清除位（SPI 从机模式）（Transmitter underrun interrupt clear bit（SPI slave mode only）） 0：写 0 无意义 1：写 1 清除中断
1	RX_ICLR	接收端数据中断清除位（Receive interrupt clear bit） 0：写 0 无意义 1：写 1 清除中断
0	TX_ICLR	发送缓冲空中断清除位（Transmitter FIFO empty interrupt clear bit） 0：写 0 无意义 1：写 1 清除中断

21.5.8 SPI_I2S_GCTL 全局控制寄存器

偏移地址：0x18

复位值：0x0000 0004

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.														PAD_SEL	
														rw	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PAD_SEL			Res.	DW8_32	NSS	DMAMODE	Res.				RXEN	TXEN	MODE	INTEN	SPIEN
rw				rw	rw	rw					rw	rw	rw	rw	rw

Bit	Field	Description
31：18	Reserved	保留，始终读为 0

<table>
<tr><th>Bit</th><th>Field</th><th>Description</th></tr>
<tr><td>17：13</td><td>PAD_SEL</td><td>PAD0，PAD1，PAD2，PAD3 分别对应引脚分布中的 SCK、MOSI、NSS、MISO 引脚。
信号 SCL、MOSI、NSS、MISO 和 PAD 的映射变换如下：
<table>
<tr><th>PAD_SEL</th><th>SCL</th><th>MOSI</th><th>NSS</th><th>MISO</th></tr>
<tr><td>0</td><td>PAD0</td><td>PAD1</td><td>PAD2</td><td>PAD3</td></tr>
<tr><td>1</td><td>PAD0</td><td>PAD1</td><td>PAD3</td><td>PAD2</td></tr>
<tr><td>2</td><td>PAD0</td><td>PAD2</td><td>PAD1</td><td>PAD3</td></tr>
<tr><td>3</td><td>PAD0</td><td>PAD2</td><td>PAD3</td><td>PAD1</td></tr>
<tr><td>4</td><td>PAD0</td><td>PAD3</td><td>PAD1</td><td>PAD2</td></tr>
<tr><td>5</td><td>PAD0</td><td>PAD3</td><td>PAD2</td><td>PAD1</td></tr>
<tr><td>6</td><td>PAD1</td><td>PAD0</td><td>PAD2</td><td>PAD3</td></tr>
<tr><td>7</td><td>PAD1</td><td>PAD0</td><td>PAD3</td><td>PAD2</td></tr>
<tr><td>8</td><td>PAD1</td><td>PAD2</td><td>PAD0</td><td>PAD3</td></tr>
<tr><td>9</td><td>PAD1</td><td>PAD2</td><td>PAD3</td><td>PAD0</td></tr>
<tr><td>10</td><td>PAD1</td><td>PAD3</td><td>PAD0</td><td>PAD2</td></tr>
<tr><td>11</td><td>PAD1</td><td>PAD3</td><td>PAD2</td><td>PAD0</td></tr>
<tr><td>12</td><td>PAD2</td><td>PAD0</td><td>PAD1</td><td>PAD3</td></tr>
<tr><td>13</td><td>PAD2</td><td>PAD0</td><td>PAD3</td><td>PAD1</td></tr>
<tr><td>14</td><td>PAD2</td><td>PAD1</td><td>PAD0</td><td>PAD3</td></tr>
<tr><td>15</td><td>PAD2</td><td>PAD1</td><td>PAD3</td><td>PAD0</td></tr>
<tr><td>16</td><td>PAD2</td><td>PAD3</td><td>PAD0</td><td>PAD1</td></tr>
<tr><td>17</td><td>PAD2</td><td>PAD3</td><td>PAD1</td><td>PAD0</td></tr>
<tr><td>18</td><td>PAD3</td><td>PAD0</td><td>PAD1</td><td>PAD2</td></tr>
<tr><td>19</td><td>PAD3</td><td>PAD0</td><td>PAD2</td><td>PAD1</td></tr>
<tr><td>20</td><td>PAD3</td><td>PAD1</td><td>PAD0</td><td>PAD2</td></tr>
<tr><td>21</td><td>PAD3</td><td>PAD1</td><td>PAD2</td><td>PAD0</td></tr>
<tr><td>22</td><td>PAD3</td><td>PAD2</td><td>PAD0</td><td>PAD1</td></tr>
<tr><td>23</td><td>PAD3</td><td>PAD2</td><td>PAD1</td><td>PAD0</td></tr>
</table></td></tr>
<tr><td>12</td><td>Reserved</td><td>预留，必须保持复位值。</td></tr>
<tr><td>11</td><td>DW8_32</td><td>发送和接收数据寄存器有效数据选择（Valid byte or double-word data select signal）
0：只有低 8 位有效
1：32 位数据都有效
注：I2S 模式下固定为 1。</td></tr>
<tr><td>10</td><td>NSS</td><td>硬件或软件控制主模式下的 NSS 输出（NSS select signal that from software or hardware）
0：由 NSSR 寄存器值控制
1：进行数据传输时硬件自动控制
注：I2S 模式下固定为 0。</td></tr>
<tr><td>9</td><td>DMAMODE</td><td>DMA 方式（DMA Mode selection bit）
0：正常模式
1：开启 DMA 模式</td></tr>
<tr><td>8：5</td><td>Reserved</td><td>预留，必须保持复位值。</td></tr>
</table>

Bit	Field	Description
4	RXEN	接收使能位（Receive enable bit） 0：接收禁止。同时可以清空 RX 缓冲 1：接收使能 注：当 SPI 只工作在主机接收模式时，TXEN 必须设置为 0。
3	TXEN	发送使能位（Transmit enable bit） 0：发送禁止。同时可以清空 TX 缓冲 1：发送使能 注：当在主机模式下发送和接收同时发生。
2	MODE	主机模式位（Master mode bit） 0：从机模式（串行时钟来自外部主机） 1：主机模式（由内部 BRG 产生串行时钟）
1	INTEN	SPI/I2S 中断使能位（SPI/I2S interrupt enable bit） 0：禁止 SPI/I2S 中断 1：使能 SPI/I2S 中断
0	SPIEN	SPI/I2S 选择位（SPI/I2S select bit） 0：SPI/I2S 禁止（复位状态） 1：SPI/I2S 使能

21.5.9 SPI_I2S_CCTL 通用控制寄存器

偏移地址：0x1C

复位值：0x0000 0008

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.									CPHASEL	TXEDGE	RXEDGE	SPILEN	LSBFE	CPOL	CPHA
									rw	rw	rw	rw	rw	rw	rw

Bit	Field	Description
31：7	Reserved	保留，始终读为 0
6	CPHASEL	CPHA 极性取反选择（CPHA polarity invert select） 0：CPHA 设置保持不变 1：将 CPHA 设置值取反 CPHA 为 1 时，第一个数据位采样从第二个时钟边沿开始 CPHA 为 0 时，第一个数据位采样从第一个时钟边沿开始 注：I2S 模式下固定为 1。

Bit	Field	Description
5	TXEDGE	发送数据相位调整位（从模式）（Transmit data edge select） 0：发送数据在一个有效时钟边沿后发送到数据总线 可用于低速模式时（从模式输入时钟较慢）。 1：发送数据立即发送到数据总线 可用于高速传输时（从模式输入时钟较快，超过 10MHz） 注：建议该位配置为 1，以免通信速率较快时不满足 AC 特性，导致从模式下发送数据不符合主机采样时序要求。
4	RXEDGE	接收数据采样时钟沿选择位（主模式）（Receive data edge select） 0：在传输数据位的中间采样数据 1：在传输数据位的尾时钟沿采样数据（用于高速传输，后移采样时间点以应对板级布线及从模式发送数据的延迟） 注：建议该位配置为 1，以免通信速率较快时不满足 AC 特性，导致主模式下接收数据不正确。
3	SPILEN	SPI 数据宽度位（SPI character length bit） 该位在 DW8_32=0 时有效；DW8_32=1 时，该位需保持为 1。 0：7 位数据 1：8 位数据（缺省） 注：I2S 模式下固定为 1。
2	LSBFE	LSBFE：LSB 在前使能位（LSI first enable bit） 0：数据传输或接收时最高位在前 1：数据传输或接收时最低位在前 注：I2S 模式下固定为 0。
1	CPOL	时钟极性标志位（Clock polarity select bit） 0：时钟在空闲状态为低电平（两次传输之间） 1：时钟在空闲状态为高电平（两次传输之间）
0	CPHA	时钟相位选择位（Clock phase select bit） 0：第一个数据位采样从第二个时钟边沿开始 1：第一个数据位采样从第一个时钟边沿开始 注：I2S 模式下固定为 0。

21.5.10 SPI_I2S_SPBRG 波特率发生器

偏移地址：0x20

复位值：0x0000 0002

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SPBRG															
rw															

Bit	Field	Description
31：16	Reserved	保留，始终读为 0
15：0	SPBRG	SPI 波特率控制寄存器用于产生波特率（SPI baud rate control register for baud rate） 波特率公式： 波特率 = Fpclk / SPBRG （Fpclk 是 APB 时钟频率） 注：不能对该寄存器写值为 0、1。

21.5.11 SPI_I2S_RXDNR 接收数据个数寄存器

偏移地址：0x24

复位值：0x0000 0001

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RXDNR															
rw															

Bit	Field	Description
31：16	Reserved	保留，始终读为 0
15：0	RXDNR	该寄存器用于存储下次接收过程需要接收字节的个数（The register is used to hold a count of to be received bytes in next receive process） 注：该寄存器的值仅在 SPI 为主机接收模式下有效；缺省值是 1。 该寄存器值通过软件来改变，且不能对该寄存器写值为 0。

21.5.12 SPI_I2S_NSSR 从机片选寄存器

偏移地址：0x28

复位值：0x0000 00FF

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.															NSS
															rw

Bit	Field	Description
31：1	Reserved	保留，必须保持复位值。

Bit	Field	Description
0	NSS	主模式下片选输出信号。低有效，从模式下该位无效（Chip select output signal in Master mode）。 0：从器件被选中（允许从器件与主模式建立通信） 1：从器件未选中

21.5.13 SPI_I2S_EXTCTL 数据控制寄存器

偏移地址：0x2C

复位值：0x0000 0008

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.											EXTLEN				
											rw				

Bit	Field	Description
31：5	Reserved	保留，始终读为 0
4：0	EXTLEN	控制 SPI 数据帧长度的选择 0 0000：32 bit 0 0001：1 bit 0 0010：2 bit 0 0011：3 bit …… 1 1100：28 bit 1 1101：29 bit 1 1110：30 bit 1 1111：31 bit 注：仅当 SPI_I2S_GCTL.DW8_32=1 时有效；当 DW8_32=0 时，必须保持初始值 5'h8）。I2S 模式下此配置为无效： I2S 模式下，当 CHLEN=1，EXTLEN 值固定为 5'b00000（32 位）； I2S 模式下，当 CHLEN=0，EXTLEN 值固定为 5'b10000（16 位）。

21.5.14 SPI_I2S_I2SCFGR I2S 配置寄存器

偏移地址：0x30

复位值：0x00010000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.							I2SDIV								
							rw								

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.				MCKOE	SPI_I2S	Res.			PCMSYN	I2SSTD		Res.	DATLEN		CHLEN
				rw	rw				rw	rw			rw		rw

Bit	Field	Description
31：25	Reserved	保留，始终读为 0
24：16	I2SDIV	I2S 预分频器的分频系数 注：主模式下才有效，且不可配置该位值为 0；当主模式下不输出 MCK 驱动时钟，即 MCKOE=0 时，不可配置该位值为 1（不支持 1 分频）。
15：12	Reserved	保留，始终读为 0
11	MCKOE	主时钟输出使能 0：主模式驱动时钟 MCK 输出禁止 1：主模式驱动 MCK 输出使能
10	SPI_I2S	模块功能选择 0：启用 SPI 功能 1：启用 I2S 功能 注：当配置该位为 1，即 I2S 模式下，以下寄存器功能位会被硬件固定，无需软件配置。 GCTL 寄存器中的 DW8_32、NSS 位； CCTL 寄存器中的 CPHASEL、SPILEN、LSBFE、CPHA 位； EXTCTL 寄存器中的 EXTLEN 位。
9：7	Reserved	保留，始终读为 0
6	PCMSYNC	PCM 标准帧同步模式 0：短帧同步模式 1：长帧同步模式
5：4	I2SSTD	I2S 标准 00：PHILIPS 标准 01：MSB 对齐标准 10：LSB 对齐标准 11：PCM 标准
3	Reserved	保留，始终读为 0
2：1	DATLEN	数据长度 00：16 位宽 01：24 位宽 10：32 位宽 11：禁止设置该值 注：当 CHLEN = 0 时，DATLEN 值由硬件固定为 2’b00。
0	CHLEN	声道长度（每个声道包含的数据位数） 0：16 位宽 1：32 位宽

22 I2C 内部集成电路接口

22.1 简介

微控制器通过 I2C 总线接口实现芯片间的串行互联。所有 I2C 总线特定的序列、协议仲裁和时序，都可以通过 I2C 提供的多主功能来控制。

I2C 总线是一种两线串行接口，串行数据线（SDA）和串行时钟（SCL）在连接到总线的器件间传递信息。每个器件都通过一个唯一的地址进行识别，且都可以作为发送或接收器。此外，器件在执行数据传输时也可以被看作是主器件或从器件。主器件是在总线上发起数据传输，并产生允许该传输的时钟信号的器件。此时，任何被寻址的器件都被认为是从器件。

I2C 有两种速率模式可供选择：标准模式（数据传输速率最大为 100Kbps）、快速模式（数据传输速率最大为 400Kbps）。

22.2 主要特征

- I2C 总线协议转换器/并行总线
- 半双工同步操作
- 支持主从模式
- 支持 7 位和 10 位地址格式
- 支持起始（START）、停止（STOP）、重新起始（RESTART）以及应答（ACK）信号的生成和检测
- 支持标准模式（最大 100Kbps）、快速模式（最大 400Kbps）
- 分别有 2 字节的发送和接收缓冲
- 支持过滤毛刺功能
- 支持 DMA 操作
- 支持中断和查询操作
- 支持多个从地址（详细见 I2C_SLVMASK 寄存器描述）

22.3 功能描述

22.3.1 功能框图




图 22-1 I2C 功能框图

22.3.2 信号描述

表 22-1 引脚定义

引脚名	属性	描述
I2C_SCL	I/O	I2C 时钟
I2C_SDA	I/O	I2C 数据

注：使用时引脚均需配置为开漏模式，配置方法请参考 GPIO 章节。

22.3.3 I2C 协议

22.3.3.1 起始和停止条件

总线处于空闲状态时，SCL 和 SDA 同时被外部上拉电阻拉为高电平。主器件启动数据传输时，必须先产生起始条件。在 SCL 线为高电平时，SDA 线从高电平向低电平切换表示起始条件。主器件结束传输时要发送停止条件。在 SCL 线为高电平时，SDA 线由低电平向高电平切换表示停止条件。下图显示了起始和停止条件的时序。数据传输过程中，当 SCL 为 1 时，SDA 必须保持稳定。




图 22-2 起始和停止条件

22.3.3.2 寻址协议

I2C 有两种地址格式：7 位地址格式和 10 位地址格式。

- 7 位地址格式

下图中，起始条件（S）后发送的第一个字节的前七位（b7：1）为从地址，最低位（b0）为数据方向位。b0 为 0 表示主器件写数据到从器件，b0 为 1 表示主器件从从器件读数据。




图 22-3 7 位地址格式

- 10 位地址格式

在 10 位地址格式中，需要发送 2 个字节来传输 10 位地址。第一个字节的描述如下：前五位（b7：3）用于通知从器件传输为 10 位地址格式；后两位（b2：1）为从地址的 b9：8；最低位（b0）为数据方向位（R/W）。第二个字节为 10 位地址的低八位。

具体如下图所示:




图 22-4 10 位地址格式

下表定义了 I2C 首字节的特殊用途和保留地址。

表 22-2 I2C 首字节

从地址	R/W 位	描述
0000 000	0	广播呼叫地址。I2C 将数据放入接收缓冲，并产生广播呼叫中断
0000 000	1	起始字节
0000 001	x	CBUS 地址。I2C 接口忽略该访问
0000 010	x	保留
0000 011	x	保留
0000 1xx	x	保留
1111 1xx	x	保留
1111 0xx	x	10 位从器件寻址

22.3.3.3 发送和接收协议

主器件可以发起数据传输，作为主发送器或主接收器，向总线发送数据或从总线接收数据。从器件响应主器件的请求，充当从发送器或从接收器。

- 主发送和从接收

所有数据都以字节格式传输，对每次传输的字节数没有限制。主器件发送完地址和 R/W 位或者一个字节的数据到从器件后，从接收器必须产生一个响应信号（ACK）。从接收器不能产生响应信号（ACK）时，主器件将会产生一个停止条件中止传输。从器件不能响应时，必须释放 SDA 为高电平，以便主器件产生停止条件。

当主发送器如下图所示传输数据时，从接收器在接收到的每个字节后产生一个 ACK 来响应主发送器。




图 22-5 主发送协议

- 主接收和从发送

当主器件如下图所示接收数据时，主器件在每次接收到一个字节数据后响应从发送器，最后一个字节除外。通过这种方式，主接收器能够通知从发送器是否为最后一个字节。从发送器在检测到 NACK 时必须释放 SDA，以便主器件产生停止条件。




图 22-6 主接收协议

主器件不想因产生停止条件而释放总线时，可以产生一个重复起始条件。重复起始条件与起始条件相同，但重复起始条件在 ACK 后产生。在主模式下，I2C 接口可以使用不同的传输方向与相同的从器件通

信。




图 22-7 带 RESTART（SR）信号的主发送和接收协议

- 起始字节传输协议

起始字节传输协议用于无专用 I2C 硬件模块的系统。当 I2C 接口模块作为主器件时，在每次传输开始，可以为需要的从器件产生起始字节输出。

如下图所示，该协议由 7 个 0 以及 1 个 1 组成。处理器可以在地址阶段用低速采样来查询总线。一旦检测到 0，处理器可以从低速采样切换到主器件的正常速率。




图 22-8 起始字节传输

起始字节程序流程如下:

1） 主器件产生起始条件

2） 主器件发送起始字节（0000 0001）

3） 主器件发送应答相关的时钟脉冲（为了符合总线上的字节处理格式）

4） 没有从器件响应 ACK 信号

5） 主器件产生重复起始条件（RESTART）

I2C 硬件接收器无需响应起始字节，因为这是一个保留地址，且地址会在 RESTART 后复位。

22.3.3.4 发送缓冲管理以及起始、停止和重复起始条件产生

发送为空时 I2C 不产生停止条件，而是拉低 SCL 使总线停止，直到有新数据为止。只有写 1 到 I2C_CR.STOP（位 9）或 I2C_ENR. ABORT（位 1）时才会产生停止条件。

下图显示了 I2C_DR 寄存器的位。




图 22-9 I2C_DR 寄存器

下图描述了 I2C 模块工作在主发送模式下，TX FIFO 变为空时的时序。




图 22-10 主发送，TX FIFO 为空

下图描述了 I2C 模块工作在主接收模式下，TX FIFO 变为空时的时序。




图 22-11 主接收，TX FIFO 为空

下图描述了 I2C 模块工作在主发送模式下，发生 RESTART（I2C_CR.REPEN 为 1）时的时序。I2C_CR.REPEN 为 0 时，则先生成 STOP 再生成 START，以此代替 RESTART。




图 22-12 主发送，发生 RESTART

下图描述了 I2C 模块工作在主接收模式下，发生 RESTART 时的时序。




图 22-13 主接收，发生 RESTART

22.3.3.5 仲裁

如果总线上有多个主器件试图通过同时生成 START 条件来控制总线，那么就会有一个仲裁过程（多个主器件同时尝试控制总线，但只允许其中一个控制总线并使报文不被破坏的过程）。一旦其中一个主器件已经控制了总线，那么直到该主器件发送停止条件并将总线释放为空闲状态后，其他主器件才能控制总线。

当 SCL 线为高电平时，仲裁在 SDA 线发生。如果两个或多个主器件尝试发送信息到总线，在其他主器件都产生 0 的情况下，首先产生 1 的主器件将丢失仲裁。丢失仲裁的主器件可以继续产生时钟脉冲直到字节传输结束。如果每个主器件都尝试寻址相同的器件，仲裁会继续在数据阶段进行。

检测到丢失仲裁后，I2C 接口会停止产生 SCL 信号。

下图显示了两个主器件仲裁的总线时序。




图 22-14 两个主器件仲裁

22.3.3.6 时钟同步

当两个或多个主器件试图同时在总线上传输信息时，必须仲裁和同步 SCL 时钟。所有主器件都各自产生时钟来传输消息。数据只在时钟的高电平有效。时钟同步通过 SCL 信号的线“与”连接进行。当主器件把 SCL 时钟转换为 0 时，主器件会计算 SCL 低电平的时间，在下一个时钟周期开始时把 SCL 转换为 1。但如果另一个主器件把 SCL 保持为 0，那么这个主器件会进入等待状态直到 SCL 变为 1。

之后，所有主器件计算各自的高电平时间，最短高电平时间的主器件把 SCL 转换为 0。接着，所有主器件计算各自的低电平时间，最长低电平时间的主器件强制其他主器件进入等待状态。由此产生一个同步后的 SCL 时钟，如下图所示。




图 22-15 时钟同步（示意图）




图 22-16 时钟同步（时序图）

22.3.3.7 SCL 配置

I2C 的 SCL 可参考如下配置：




图 22-17 SCL 生成时序

- 标准模式：

SCLH =（SSHR + 12） x I2C CLK + tSYNC1

SCLL =（SSLR + 1） x I2C CLK + tSYNC2

注：tSYNC1 为 0~1 个 I2C CLK，tSYNC2 为 0~1 个 I2C CLK

- 快速模式：

SCLH =（FSHR + 12） x I2C CLK + tSYNC1

SCLL =（FSLR + 1） x I2C CLK + tSYNC2

注：tSYNC1 为 2~3 个 I2C CLK，tSYNC2 为 2~3 个 I2C CLK

22.3.4 工作模式

I2C 接口可以以下述 4 种方式之一运行：

- 从发送模式
- 从接收模式
- 主发送模式
- 主接收模式

注：I2C 接口模块只能工作在主模式或从模式，不能同时工作在两种模式下。因此需要确保寄存器 I2C_CR.DISSLAVE（位 6）和 I2C_CR.MASTER（位 0）不能分别设置为 0 和 1（或者分别设置为 1 和 0）。

22.3.4.1 从模式

- 初始化配置

1） 写 0 到 I2C_ENR.ENABLE（位 0）以禁止 I2C

2） 通过配置 I2C_SAR 寄存器指定从地址（该地址为 I2C 接口所响应的地址）

3） 通过配置 I2C_CR.SLAVE10（位 3）指定地址格式（7 位或 10 位地址）；写 0 到 I2C_CR.DISSLAVE（位 6）和 I2C_CR.MASTER（位 0）

4） 置位 I2C_ENR.ENABLE（位 0），使能 I2C 接口模块

- 从发送的单字节操作

I2C 接口被其他 I2C 主器件寻址并请求数据时，I2C 接口工作在从发送模式，工作流程如下：

1） 其他 I2C 主器件发起 I2C 传输，发送地址与 I2C_SAR 寄存器的从地址匹配

2） I2C 接口响应发送的地址，识别传输方向以表明其工作在从发送模式

3） I2C 接口产生 RD_REQ 中断（I2C_RAWISR 位 5），并将 SCL 线拉低；总线一直处于等待状态直到软件响应。若 RD_REQ 中断被屏蔽（I2C_IMR 位 5 为 0），建议 CPU 定期查询 I2C_RAWISR 寄存器：

a. 读到 I2C_RAWISR.RD_REQ（位 5）为 1 等效于产生了 RD_REQ 中断

b. 软件必须采取行动以满足 I2C 传输的要求

c. 时间间隔通常在 10 个 SCL 时钟周期左右（例如，400kbps 的时间间隔是 25us）

4） 如果在接收到读请求前 TX FIFO 中仍有数据，I2C 接口会产生 TX_ABRT 中断（I2C_RAWISR 位 6），以清空 TX FIFO 中的数据（I2C_CR.SLV_TX_ ABRT_DIS 为 0 时）

因此，在试图写入 TX FIFO 前，软件有必要通过读取 I2C_TX_ABRT 寄存器来清除 TX_ABRT 中断。若 TX_ABRT 中断被屏蔽（I2C_IMR 位 6 为 0），建议 CPU 定期查询 I2C_RAWISR 寄存器。读到 I2C_RAWISR.TX_ABRT（位 6）为 1 等效于产生了 TX_ABRT 中断。

5） 软件写数据到 I2C_DR 寄存器（其中位 8 设置为 0）

6） 软件必须先清除 I2C_RAWISR.RD_REQ（位 5）和 I2C_RAWISR.TX_ABRT（位 6）中断

7） I2C 接口释放 SCL，并发送数据字节

8） 主器件发送重复起始条件控制总线，或发送停止条件释放总线

- 从接收的单字节操作

其他主器件寻址 I2C 接口并发送数据时，I2C 接口工作在从接收模式，工作流程如下：

1） 其他 I2C 主器件发起 I2C 传输，发送地址与 I2C_SAR 寄存器的从地址匹配

2） I2C 接口响应发送的地址，识别传输方向以表明其工作在从接收模式

3） I2C 接口接收主器件发送的数据并将其存储在接收缓冲中

4） I2C 接口产生 RX_FULL 中断（I2C_RAWISR 位 2）

若 RX_FULL 中断被屏蔽（I2C_IMR 位 2 为 0），建议 CPU 定期查询 I2C_SR 寄存器。读到 I2C_SR.RFNE（位 3）为 1 等效于产生了 RX_FULL 中断

5） 软件通过读 I2C_DR 寄存器（位 7:0）来获得接收到的数据

6） 主器件发送重复起始条件控制总线，或发送停止条件释放总线

- 程序流程图

下图为 I2C 接口作为从器件时的程序示例：




图 22-18 流程图（I2C 接口作为从器件）

- 从器件的块传输操作

标准 I2C 协议中，所有的数据处理都是单字节的处理，程序通过写一个字节到从器件的 TX FIFO 来响应主器件的读请求。当从器件（从发送）接收到主器件（主接收）的读请求（RD_REQ）时，至少应在从发送的 TX FIFO 中放置一个数据。I2C 接口模块可以处理 TX FIFO 中的多个数据，因此，后续的读

请求无需再产生中断来获取数据。这极大地减少了因每次数据中断而导致的等待时间。

此模式仅适用于 I2C 接口作为从发送器的情况。如果接收到主器件发送的 ACK，从器件的 TX FIFO 中没有数据，I2C 接口将拉低总线的 SCL 线直到读请求中断（RD_REQ）产生并且 TX FIFO 的数据准备好后才释放 SCL 线。

如果 RX_REQ 中断被屏蔽（I2C_ISR 位 5 为 0），软件可以定期查询 I2C_RAWISR 寄存器。读到 I2C_RAWISR. RX_REQ（位 5）为 1 等效于产生了 RX_REQ 中断。

RD_REQ 中断由读请求产生，和中断一样必须在退出中断服务程序（ISR）时清除。在中断服务程序中（ISR）可以写一个或多个字节的数据到 TX FIFO。在将这些字节传输给主器件的过程中，如果主器件响应了最后一个字节，则说明主器件正在要求更多的数据，那么从器件必须再次产生 RD_REQ 中断请求。

如果主器件要从 I2C 接口接收 n 个字节，但程序写到 TX FIFO 中的数据个数大于 n，那么从器件在发送完要求的 n 个字节数据后，将会清空 TX FIFO 并忽略额外的字节。

22.3.4.2 主模式

- 初始化配置

1） 写 0 到 I2C_ENR.ENALE（位 0）以禁止 I2C

2） 通过配置 I2C_CR.SPEED（位 2:1）指定 I2C 工作的速率模式（标准模式、快速模式）；同时确保 I2C_CR.DISSLAVE（位 6）和 I2C_CR.MASTER（位 0）都为 1

3）将要寻址的 I2C 器件地址写入 I2C_TAR（该寄存器还可以配置为广播呼叫地址或起始字节命令）

4） 置位 I2C_ENR.ENALE（位 0），使能 I2C 接口模块

5） 将传输方向和数据写入 I2C_DR，I2C 接口由此产生起始条件并发送地址字节

如果在使能 I2C 接口前配置了 I2C_DR 寄存器，数据和命令都会丢失，因为在 I2C 接口禁止的情况下缓冲是清空的。

- 主发送和主接收

I2C 接口支持读写的动态切换。发送数据时，写数据到 I2C_DR 的低字节中，配置 I2C_DR.CMD（位 8）为 0 产生写操作。随后的读命令无需配置 I2C_DR 的低字节，只需要配置 I2C_DR.CMD（位 8）为 1 即可。若 TX FIFO 为空，I2C 模块拉低 SCL 直到下个命令写入到 TX FIFO 中。

- 程序流程图

下图为 I2C 接口作为主器件时的程序示例：




图 22-19 流程图（I2C 接口作为主器件）

22.3.4.3 中止传输

I2C_ENR.ABORT（位 1）允许软件在完成 TX FIFO 中的传输命令之前放弃 I2C 总线。作为 ABORT 请求的响应，I2C 模块发出停止条件到 I2C 总线，同时清空 TX FIFO。中止传输只允许在主模式下执行。

- 程序流程

1） 停止向 TX FIFO（I2C_DR）中写入新命令

2） 在 DMA 模式下工作时，通过置 I2C_DMA.TXEN（位 1）为 0 来禁止发送 DMA

3） 置 I2C_ENR.ABORT（位 1）为 1

4） 等待 TX_ABRT 中断

22.3.5 中断

下表列出了 I2C 的中断位及其设置和清除方式。部分位由硬件置位并由软件清除；另一部分位由硬件置位和清除。

表 22-3 中断位的置位和清除

中断位	硬件置位/软件清除	硬件置位和清除
GEN_CALL	√	x
START_DET	√	x
STOP_DET	√	x
ACTIVITY	√	x
RX_DONE	√	x
TX_ABRT	√	x
RD_REQ	√	x
TX_EMPTY	x	√
TX_OVER	√	x
RX_FULL	x	√
RX_OVER	√	x
RX_UNDER	√	x

下图描述了中断寄存器中，中断位被硬件置位和软件清除的操作。




图 22-20 I2C 中断机制

22.3.6 DMA

I2C 接口支持使用 DMA 发送和接收数据。通过设置 I2C_DMA 寄存器的对应位可以单独开启 DMA 发送或 DMA 接收。发送时数据寄存器变空或接收时数据寄存器变满，则产生 DMA 请求。DMA 请求必须在当前字节传输结束之前被响应。

22.3.6.1 DMA 发送

通过设置 I2C_DMA.TXEN（位 1）可以激活 DMA 发送模式。为 I2C 分配好 DMA 通道后，发送数据时，DMA 控制器会将数据从预置的存储区装载进 I2C_DR 寄存器。

22.3.6.2 DMA 接收

通过设置 I2C_DMA.RXEN（位 0）可以激活 DMA 接收模式。为 I2C 分配好 DMA 通道后，每次接收到数据字节时，DMA 控制器会将数据从 I2C_DR 寄存器传送到预置的存储区。

22.4 寄存器

22.4.1 寄存器总览

表 22-4 I2C 寄存器概览

Offset	Acronym	Register Name	Reset
0x00	I2C_CR	控制寄存器	0x0000007F

Offset	Acronym	Register Name	Reset
0x04	I2C_TAR	目标地址寄存器	0x00000055
0x08	I2C_SAR	从地址寄存器	0x00000055
0x10	I2C_DR	数据命令寄存器	0x00000000
0x14	I2C_SSHR	标准模式时钟高电平计数寄存器	0x00000190
0x18	I2C_SSLR	标准模式时钟低电平计数寄存器	0x000001D6
0x1C	I2C_FSHR	快速模式时钟高电平计数寄存器	0x0000003C
0x20	I2C_FSLR	快速模式时钟低电平计数寄存器	0x00000082
0x2C	I2C_ISR	中断状态寄存器	0x00000000
0x30	I2C_IMR	中断屏蔽寄存器	0x000008FF
0x34	I2C_RAWISR	RAW 中断寄存器	0x00000000
0x38	I2C_RXTLR	接收阈值	0x00000000
0x3C	I2C_TXTLR	发送阈值	0x00000000
0x40	I2C_ICR	组合和独立中断清除寄存器	0x00000000
0x44	I2C_RX_UNDER	清除 RX_UNDER 中断寄存器	0x00000000
0x48	I2C_RX_OVER	清除 RX_OVER 中断寄存器	0x00000000
0x4C	I2C_TX_OVER	清除 TX_OVER 中断寄存器	0x00000000
0x50	I2C_RD_REQ	清除 RD_REQ 中断寄存器	0x00000000
0x54	I2C_TX_ABRT	清除 TX_ABRT 中断寄存器	0x00000000
0x58	I2C_RX_DONE	清除 RX_DONE 中断寄存器	0x00000000
0x5C	I2C_ACTIV	清除 ACTIVITY 中断寄存器	0x00000000
0x60	I2C_STOP	清除 STOP_DET 中断寄存器	0x00000000
0x64	I2C_START	清除 START_DET 中断寄存器	0x00000000
0x68	I2C_GC	清除 GEN_CALL 中断寄存器	0x00000000
0x6C	I2C_ENR	使能寄存器	0x00000000
0x70	I2C_SR	状态寄存器	0x00000006
0x74	I2C_TXFLR	发送缓冲级别寄存器	0x00000000
0x78	I2C_RXFLR	接收缓冲级别寄存器	0x00000000
0x7C	I2C_HOLD	SDA 保持时间寄存器	0x00000001
0x88	I2C_DMA	DMA 控制寄存器	0x00000000
0x94	I2C_SETUP	SDA 建立时间寄存器	0x00000064
0x98	I2C_GCR	广播呼叫 ACK 寄存器	0x00000001
0xB0	I2C_SLVMASK	从地址掩码寄存器	0x000003FF
0xB4	I2C_SLVRCVADDR	从器件接收地址寄存器	0x00000000

22.4.2 I2C_CR 控制寄存器

偏移地址：0x00

复位值：0x0000 007F

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.			PAD_SEL	SLV_TX_ABRT_DIS	RESTART	STOP	EMPINT	STOPINT	DISSLAVE	REPEN	MASTER10	SLAVE10	SPEED		MASTER
			rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw		rw

Bit	Field	Description
31：13	Reserved	保留，必须保持复位值
12	PAD_SEL	PAD MUX 交换 SCL、SDA 对应 PAD 0：PAD0 □ SCL；PAD1 □ SDA 1：PAD0 □ SDA；PAD1 □ SCL
11	SLV_TX_ABRT_DIS	I2C 作为从发送器时 0：接收到 RD_REQ 信号后清除 TX FIFO 1：接收到 RD_REQ 信号后禁止清除 TX FIFO
10	RESTART	发送或接收字节前，是否产生 RESTART 0：如果 REPEN 为 1，则仅在前一个命令改变传输方向时才产生 RESTART；如果 REPEN 为 0，则先产生 STOP 再产生 START 1：如果 REPEN 为 1，则在数据接收或发送（根据 CMD 的值） 前产生 RESTART，无论前一个命令是否改变数据的传输方向；如果 REPEN 为 0，则先产生 STOP 再产生 START
9	STOP	发送或接收字节后，是否产生 STOP 0：当前字节之后不产生 STOP，无论 TX FIFO 是否为空。主器件继续当前传输（根据 CMD 的值发送或接收数据）。如果 TX FIFO 为空，主器件将拉低 SCL 线，挂起总线直至 TX FIFO 收到新命令 1： 发送模式：如果 TX FIFO 为空，则在当前字节后产生 STOP。如果 TX FIFO 不为空，则在完成剩余传输后产生 STOP 接收模式：在当前字节后产生 STOP。如果 TX FIFO 不为空，则主器件立即发起一个新的传输并进行总线仲裁 注：若需在接收字节后产生 STOP，请使用 I2C_ENR.ABORT 位实现，参考 I2C_ENR 寄存器。
8	EMPINT	该位控制 TX_EMPTY 中断的产生，细节请参考 I2C_RAWISR 寄存器
7	STOPINT	从模式下，是否产生 STOP 中断 0：无论地址是否匹配，都产生 STOP 中断 1：仅在地址匹配时产生 STOP 中断 注：广播地址寻址时，如果该位置位，从器件不产生 STOP 中断。STOP 中断仅在发送地址与从地址（I2C_SAR）匹配时产生。
6	DISSLAVE	该位控制是否禁用 I2C 从器件 0：从器件使能 1：从器件禁止

Bit	Field	Description
5	REPEN	I2C 作为主器件时是否发送 RESTART 条件 0：禁止 1：使能 RESTART 条件可以替换为先发送停止条件再发送起始条件。 当 RESTART 被禁止时，I2C 接口作为主器件不能执行以下功能： 发送起始字节 组合格式模式下改变传输方向 10 位地址格式的读操作 执行上述操作会置位 I2C_RAWISR.TX_ABRT（位 6）。
4	MASTER10	I2C 作为主器件时的地址格式 0：7 位地址格式 1：10 位地址格式
3	SLAVE10	I2C 作为从器件时，该位控制是否响应 7 位或 10 位地址 0：7 位寻址。I2C 接口忽略 10 位寻址；对于 7 位寻址，仅比较 I2C_SAR 寄存器的低 7 位 1：10 位寻址。I2C 仅响应 10 位寻址，接收地址与 I2C_SAR 的 10 位比较
2：1	SPEED	该两位控制 I2C 接口工作在主模式时的速率 1：标准模式（最大 100Kbps） 2：快速模式（最大 400Kbps）
0	MASTER	该位控制是否使能主器件 0：主器件禁止 1：主器件使能

I2C_CR.DISSLAVE（位 6）和 I2C_CR.MASTER（位 0）的配置组合如下表所示：

表 22-5 DISSLAVE 和 MASTER 配置

DISSLAVE（I2C_CR[6]）	MASTER（I2C_CR[0]）	状态
0	0	从器件
0	1	禁止配置
1	0	禁止配置
1	1	主器件

22.4.3 I2C_TAR 目标地址寄存器

偏移地址：0x04

复位值：0x0000 0055

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.				SPECIAL	GC	ADDR									
				rw	rw	rw									

Bit	Field	Description
31：12	Reserved	保留，必须保持复位值
11	SPECIAL	该位指示软件执行的是否为特殊命令（广播呼叫或起始字节命令） 0：忽略 GC（位 10），正常使用 ADDR（位 9:0） 1：执行特殊 I2C 命令，细节请参考 GC 位的描述
10	GC	位 11 置位时，该位显示 I2C 执行的是广播呼叫还是起始字节命令 0：广播呼叫 发起广播呼叫后只能执行写操作。I2C 接口一直工作在广播呼叫模式下，直到 SPECIAL（位 11）被清零 1：起始字节命令
9：0	ADDR	主模式时的目标地址 发起广播呼叫时，该字段被忽略。 要产生开始字节命令，CPU 只需要对该字段写一次。

22.4.4 I2C_SAR 从地址寄存器

偏移地址：0x08

复位值：0x0000 0055

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.						ADDR									
						rw									

Bit	Field	Description
31：10	Reserved	保留，必须保持复位值
9：0	ADDR	I2C 接口的从地址。对于 7 位地址格式，ADDR 只有[6：0]有效。

22.4.5 I2C_DR 数据命令寄存器

偏移地址：0x10

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.							CMD	DAT							
							w	rw							

Bit	Field	Description
31：9	Reserved	保留，必须保持复位值
8	CMD	控制在主模式下执行读或写操作 0：写 1：读 向 TX FIFO 中输入命令时，该位用于区分读和写命令。从接收模式下，对该位的写操作被忽略；从发送模式下，写 0 表示发送 I2C_DR 寄存器的数据。
7：0	DAT	I2C 总线待发送或接收到的数据

22.4.6 I2C_SSHR 标准模式时钟高电平计数寄存器

偏移地址：0x14

复位值：0x0000 0190

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT															
rw															

Bit	Field	Description
31：16	Reserved	保留，必须保持复位值
15：0	CNT	标准模式下 SCL 时钟高电平周期 注：该寄存器只可配置在 6 至 65525 之间，这是由于 I2C 接口使用了一个 16 位的计数器，该计数器值等于 CNT+10 时标志 I2C 总线处于空闲状态。

22.4.7 I2C_SSLR 标准模式时钟低电平计数寄存器

偏移地址：0x18

复位值：0x0000 01D6

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT															
rw															

Bit	Field	Description
31：16	Reserved	保留，必须保持复位值

Bit	Field	Description
15：0	CNT	标准模式下 SCL 时钟低电平周期，最小值为 8。

22.4.8 I2C_FSHR 快速模式时钟高电平计数寄存器

偏移地址：0x1C

复位值：0x0000 003C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT															
rw															

Bit	Field	Description
31：16	Reserved	保留，必须保持复位值
15：0	CNT	快速模式下 SCL 时钟高电平周期，最小值为 6。

22.4.9 I2C_FSLR 快速模式时钟低电平计数寄存器

偏移地址：0x20

复位值：0x0000 0082

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT															
rw															

Bit	Field	Description
31：16	Reserved	保留，必须保持复位值
15：0	CNT	快速模式下 SCL 时钟低电平周期，最小值为 8。

22.4.10 I2C_ISR 中断状态寄存器

偏移地址：0x2C

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.				GC	START	STOP	ACTIV	RX_DONE	TX_ABRT	RD_REQ	TX_EMPTY	TX_OVER	RX_FULL	RX_OVER	RX_UNDER
				r	r	r	r	r	r	r	r	r	r	r	r

Bit	Field	Description
31：12	Reserved	保留，必须保持复位值
11：0	ISR	每位的具体描述可以参考 I2C_RAWISR 寄存器

22.4.11 I2C_IMR 中断屏蔽寄存器

偏移地址：0x30

复位值：0x0000 08FF

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.				GC	START	STOP	ACTIV	RX_DONE	TX_ABRT	RD_REQ	TX_EMPTY	TX_OVER	RX_FULL	RX_OVER	RX_UNDER
				rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bit	Field	Description
31：12	Reserved	保留，必须保持复位值
11：0	IMR	每一位屏蔽与 I2C_ISR 寄存器对应的中断状态位

22.4.12 I2C_RAWISR RAW 中断寄存器

偏移地址：0x34

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.				GC	START	STOP	ACTIV	RX_DONE	TX_ABRT	RD_REQ	TX_EMPTY	TX_OVER	RX_FULL	RX_OVER	RX_UNDER
				r	r	r	r	r	r	r	r	r	r	r	r

Bit	Field	Description
31：12	Reserved	保留，必须保持复位值

Bit	Field	Description
11	GC	广播呼叫（General call） 接收到广播呼叫地址并响应时置位。 禁止 I2C 接口或当 CPU 读 I2C_GC.GC（位 0）时清零。 I2C 将接收到的数据存储在接收缓冲中。
10	START	起始条件检测 无论 I2C 接口工作在主模式或从模式，一旦检测到 I2C 接口上发生了起始或重复起始条件即置位该位。
9	STOP	停止条件检测 该位状态取决于 I2C_CR.STOPINT（位 7）的状态： STOPINT = 0： 无论 I2C 接口工作在主模式或从模式，一旦检测到 I2C 接口上发生了停止条件时即置位该位。从模式下，无论从器件是否被寻址都会产生 STOP 中断。 STOPINT = 1： 主模式下（MASTER = 1），该位指示 I2C 接口是否发生停止条件； 从模式下（MASTER = 0），仅当从器件被寻址时产生 STOP 中断。
8	ACTIV	该位用于捕捉 I2C 模块的活动状态。置位后只能由以下四种方式清零： ▪ 禁止 I2C 接口 ▪ 读 I2C_ACTIV 寄存器 ▪ 读 I2C_ICR 寄存器 ▪ 系统复位 即使 I2C 处于空闲状态，该位也仍然保持为高直到被清零。
7	RX_DONE	从发送结束（Transmit done） 当 I2C 作为从发送器时，如果主器件没有响应发送的字节，则该位置位。 该情况发生在传输的最后一个字节则表示传输结束。
6	TX_ABRT	发送中止（Transmit abort） 当 I2C 接口作为发送器，不能发送完缓冲中的数据时置位。 注意：发送中止会将 I2C 接口的接收和发送缓冲清空。发送缓冲会处于刷新状态直到读 I2C_TX_ABRT 寄存器。一旦该读操作执行后，发送缓冲就可以接收 APB 接口上的新数据。
5	RD_REQ	读请求（Read request） 当 I2C 作为从器件，其他主器件试图从 I2C 接口读取数据时置位。 I2C 接口会使总线保持在等待状态（SCL = 0）直到中断被处理。这表明 I2C 接口被其他主器件寻址成功且被要求发送数据。处理器必须响应该中断然后写数据到 I2C_DR 寄存器中。该位在处理器读 I2C_RD_REQ 寄存器后清零。
4	TX_EMPTY	发送缓冲空（Transmit buffer empty） 该位状态取决于 I2C_CR.EMPINT（位 8）的状态： EMPINT = 0，发送缓冲区数据个数小于等于阈值时置位； EMPINT = 1，发送缓冲区数据个数小于等于阈值且前一个发送地址/数据的内部移位寄存器发送结束时置位。 发送缓冲区数据个数大于阈值时由硬件自动清零。
3	TX_OVER	发送缓冲过载（Transmit buffer over） 发送缓冲满时处理器写入新数据导致溢出时置位。

Bit	Field	Description
2	RX_FULL	接收缓冲满（Receive buffer full） 接收缓冲区数据大于阈值时置位。 接收缓冲区数据小于等于阈值时由硬件清零。
1	RX_OVER	接收缓冲过载（Receive buffer over） 接收缓冲满时收到新数据时置位。此时 I2C 接口会响应，但新的数据会丢失。
0	RX_UNDER	接收缓冲欠载（Receive buffer under） RX FIFO 为空时处理器读 I2C_DR 寄存器则该位置位。

22.4.13 I2C_RXTLR 接收阈值

偏移地址：0x38

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.								TL							
								rw							

Bit	Field	Description
31：8	Reserved	保留，必须保持复位值
7：0	TL	接收 FIFO 阈值（Receive FIFO threshold level） 控制 RX_FULL 中断触发。

22.4.14 I2C_TXTLR 发送阈值

偏移地址：0x3C

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.								TL							
								rw							

Bit	Field	Description
31：8	Reserved	保留，必须保持复位值
7：0	TL	发送 FIFO 阈值（Transmit FIFO threshold level） 控制 TX_EMPTY 中断触发。

22.4.15 I2C_ICR 组合和独立中断清除寄存器

偏移地址：0x40

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.															ICR
															r

Bit	Field	Description
31：1	Reserved	保留，必须保持复位值
0	ICR	读该寄存器将会清除所有组合中断、独立中断。 该位不清除硬件可自动清除的中断，仅清除软件可清除中断。

22.4.16 I2C_RX_UNDER 清除 RX_UNDER 中断寄存器

偏移地址：0x44

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.															RX_UNDER
															r

Bit	Field	Description
31：1	Reserved	保留，必须保持复位值
0	RX_UNDER	读该寄存器清零 RX_UNDER 中断（I2C_RAWISR[0]）

22.4.17 I2C_RX_OVER 清除 RX_OVER 中断寄存器

偏移地址：0x48

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.															RX_OVER
															r

Bit	Field	Description
31：1	Reserved	保留，必须保持复位值
0	RX_OVER	读该寄存器清零 RX_OVER 中断（I2C_RAWISR[1]）

22.4.18 I2C_TX_OVER 清除 TX_OVER 中断寄存器

偏移地址：0x4C

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.															TX_OVER
															r

Bit	Field	Description
31：1	Reserved	保留，必须保持复位值
0	TX_OVER	读该寄存器清零 TX_OVER 中断（I2C_RAWISR[3]）

22.4.19 I2C_RD_REQ 清除 RD_REQ 中断寄存器

偏移地址：0x50

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.															RD_REQ
															r

Bit	Field	Description
31：1	Reserved	保留，必须保持复位值
0	RD_REQ	读该寄存器清零 RD_REQ 中断（I2C_RAWISR[5]）

22.4.20 I2C_TX_ABRT 清除 TX_ABRT 中断寄存器

偏移地址：0x54

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.															TX_ABRT
															r

Bit	Field	Description
31：1	Reserved	保留，必须保持复位值
0	TX_ABRT	读该寄存器清零 TX_ABRT 中断（I2C_RAWISR[6]） 同时将 TX FIFO 从刷新/复位状态中释放，以便接收写入的数据。

22.4.21 I2C_RX_DONE 清除 RX_DONE 中断寄存器

偏移地址：0x58

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.															RX_DONE
															r

Bit	Field	Description
31：1	Reserved	保留，必须保持复位值
0	RX_DONE	读该寄存器清零 RX_DONE 中断（I2C_RAWISR[7]）

22.4.22 I2C_ACTIV 清除 ACTIVITY 中断寄存器

偏移地址：0x5C

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.															ACTIV
															r

Bit	Field	Description
31：1	Reserved	保留，必须保持复位值
0	ACTIV	I2C 不活动时，读该寄存器清零 ACTIV 中断（I2C_RAWISR[8]） 如果 I2C 仍然活动，那么 ACTIV 中断将继续置位。当 I2C 模块禁止或 I2C 总线不再活动时该位由硬件清零。可以通过读该寄存器得到 I2C_RAWISR.ACTIV（位 8）的状态。

22.4.23 I2C_STOP 清除 STOP_DET 中断寄存器

偏移地址：0x60

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.															STOP
															r

Bit	Field	Description
31：1	Reserved	保留，必须保持复位值
0	STOP	读该寄存器清零 STOP 中断（I2C_RAWISR[9]）

22.4.24 I2C_START 清除 START_DET 中断寄存器

偏移地址：0x64

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.															START
															r

Bit	Field	Description
31：1	Reserved	保留，必须保持复位值

Bit	Field	Description
0	START	读该寄存器清零 START 中断（I2C_RAWISR[10]）

22.4.25 I2C_GC 清除 GEN_CALL 中断寄存器

偏移地址：0x68

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.															GC
															r

Bit	Field	Description
31：1	Reserved	保留，必须保持复位值
0	GC	读该寄存器清零 GC 中断（I2C_RAWISR[11]）

22.4.26 I2C_ENR 使能寄存器

偏移地址：0x6C

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.														ABORT	ENABLE
														rw	rw

Bit	Field	Description
31：2	Reserved	保留，必须保持复位值
1	ABORT	I2C 传输中止（I2C transfer abort） 0：中止没有发生或者已经结束 1：中止操作正在进行 I2C 模块作为主器件时，软件可以置位该位以中止 I2C 传输。一旦置位不能立即清除。置位后 I2C 模块控制逻辑会在完成当前传输后产生 STOP 条件并清空发送缓冲，中止操作之后产生 TX_ABRT 中断。该 ABORT 位会在中止操作结束后自动清零。

Bit	Field	Description
0	ENABLE	I2C 模块使能 0：禁止 I2C 模块（发送和接收缓冲保持擦除状态） 1：使能 I2C 模块

22.4.27 I2C_SR 状态寄存器

偏移地址：0x70

复位值：0x0000 0006

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.									SLV_ACTIV	MST_ACTIV	RFF	RFNE	TFE	TFNF	ACTIV
									r	r	r	r	r	r	r

Bit	Field	Description
31：7	Reserved	保留，必须保持复位值
6	SLV_ACTIV	从状态机（Slave FSM）活动状态 0：从状态机处于 IDLE 状态，I2C 从器件部分不活动 1：从状态机不处于 IDLE 状态，I2C 从器件部分活动
5	MST_ACTIV	主状态机（Master FSM）活动状态 0：主状态机处于 IDLE 状态，I2C 主器件部分不活动 1：主状态机不处于 IDLE 状态，I2C 主器件部分活动
4	RFF	接收缓冲满 0：接收缓冲未满 1：接收缓冲满
3	RFNE	接收缓冲非空 0：接收缓冲空 1：接收缓冲非空
2	TFE	发送缓冲空 0：发送缓冲非空 1：发送缓冲空
1	TFNF	发送缓冲未满 0：发送缓冲满 1：发送缓冲未满
0	ACTIV	I2C 活动状态 MST_ACTIV 位与 SLV_ACTIV 位相或的结果。

22.4.28 I2C_TXFLR 发送缓冲级别寄存器

偏移地址：0x74

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.														CNT	
														r	

Bit	Field	Description
31：2	Reserved	保留，必须保持复位值
1：0	CNT	发送缓冲中有效数据的个数（0~2）

22.4.29 I2C_RXFLR 接收缓冲级别寄存器

偏移地址：0x78

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.														CNT	
														r	

Bit	Field	Description
31：2	Reserved	保留，必须保持复位值
1：0	CNT	接收缓冲中有效数据的个数（0~2）

22.4.30 I2C_HOLD SDA 保持时间寄存器

偏移地址：0x7C

复位值：0x0000 0001

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.								RX_HOLD							
								rw							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TX_HOLD															

rw

Bit	Field	Description
31：24	Reserved	保留，必须保持复位值
23：16	RX_HOLD	I2C 作为接收器时，配置 SDA 内部保持时间（SCL 为高电平时有效），单位为 APB 时钟周期。
15：0	TX_HOLD	I2C 作为发送器时，配置 SDA 保持时间（SCL 从高电平转换为低电平后），单位为 APB 时钟周期。

22.4.31 I2C_DMA DMA 控制寄存器

偏移地址：0x88

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.														TXEN	RXEN
														rw	rw

Bit	Field	Description
31：2	Reserved	保留，必须保持复位值
1	TXEN	0：DMA 发送禁止 1：DMA 发送使能
0	RXEN	0：DMA 接收禁止 1：DMA 接收使能

22.4.32 I2C_SETUP SDA 建立时间寄存器

偏移地址：0x94

复位值：0x0000 0064

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.								CNT							
								rw							

Bit	Field	Description
31：8	Reserved	保留，必须保持复位值

Bit	Field	Description
7：0	CNT	SDA 建立时间，最小值为 2。 如果所需延迟时间为 1000ns，当 APB 时钟频率为 10MHz 时，建议将该寄存器设为 11。

22.4.33 I2C_GCR 广播呼叫 ACK 寄存器

偏移地址：0x98

复位值：0x0000 0001

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.															GC
															rw

Bit	Field	Description
31：1	Reserved	保留，必须保持复位值
0	GC	广播呼叫 ACK 0：接收到广播呼叫后不响应（NACK），也不产生中断 1：接收到广播呼叫后响应（ACK）

22.4.34 I2C_SLVMASK 从地址掩码寄存器

偏移地址：0xB0

复位值：0x0000 03FF

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.						MASK									
						rw									

Bit	Field	Description
31：10	Reserved	保留，必须保持复位值
9：0	MASK	从地址掩码 0：I2C_SAR 寄存器的相应位被掩码忽略，不需要比较 1：I2C_SAR 寄存器的相应位需要比较

22.4.35 I2C_SLVRCVADDR 从器件接收地址寄存器

偏移地址：0xB4

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.						ADDR									
						r									

Bit	Field	Description
31：10	Reserved	保留，必须保持复位值
9：0	ADDR	从器件实际接收到的地址

23 FlexCAN 控制器局域网

23.1 简介

FlexCAN 模块是一个通信控制器，遵循 ISO 11898-1 标准和 CAN 2.0B 协议规范。CAN 协议主要被设计用作车载串行总线，在以下方面满足规范要求：

- 实时处理
- 车辆在电磁干扰环境下的可靠操作
- 成本效益
- 带宽要求

该模块支持标准和扩展帧，具有非常灵活的用于传输和接收的邮箱系统。邮箱系统由 16 个报文缓冲区（MB）组成。报文缓冲区用于存储配置、控制数据、时间戳、报文 ID 以及数据（参见章节“报文缓冲区结构”）。和 MB 相对应的内存空间可以通过配置支持 FIFO 接收机制，该机制能够结合 ID 过滤表（高达 40 个扩展 ID 或 80 个标准 ID 或 160 个 8 位 ID）检测接收帧，并为高达 16 个 ID 表元素提供了私有掩码寄存器。

FlexCAN 支持 FIFO 和邮箱同时接收。对于邮箱接收，通过匹配算法可以将接收到的帧只存储到具有相同 ID 的 MB 中。掩码机制能够将 MB 中设置的 ID 与一系列接收帧的 ID 进行匹配。传输时，仲裁算法基于报文的 ID（提供本地优先级可选）或 MB 的编号来决定待传输 MB 的优先级。

23.2 主要特征

- 完全支持 CAN 2.0B 协议：

a） 标准帧

b） 扩展帧

c） 0 ~ 8 字节数据长度

d） 可编程比特率，最高 1Mbps

e） 基于内容的寻址方式

- 符合 ISO 11898-1 标准
- 每个邮箱都可配置为接收或发送，均支持标准和扩展报文
- 每个邮箱都有私有接收掩码寄存器
- 全功能的 Rx FIFO，存储容量多达 6 帧，自动进行内部指针处理且支持 DMA
- 传输中止功能
- 支持只听模式

- 可编程的回环模式，支持自测试
- 可编程的传输优先级机制：最低 ID、最小邮箱编号或最高优先级
- 基于 16 位自由运行计时器的时间戳机制
- 全局网络时间（由特定的报文进行同步）
- 中断掩码
- 高优先级仲裁机制，延迟时间短
- 远程帧可以由软件处理或自动处理
- Tx 邮箱状态（最低优先级缓冲区或空缓冲区）
- ID 接收过滤命中指示（IDHIT）寄存器
- 发送报文的 CRC 状态
- Rx FIFO 全局掩码寄存器
- 匹配过程中邮箱或 Rx FIFO 优先级可选
- 高效的 Rx FIFO ID 过滤功能，高达 40 个 ID 过滤表元素

23.3 功能描述

23.3.1 功能框图

FlexCAN 的功能框图如下，包括用于存储报文缓冲区（MB）、接收全局掩码寄存器、接收私有掩码寄存器、接收（Rx）FIFO 过滤器以及接收 FIFO 标识符过滤器的内存。




图 23-1 FlexCAN 框图

协议引擎（PE）子模块管理 CAN 总线上的串行通信：

- 请求存取 RAM 接收和传输帧
- 验收接收到的报文
- 进行错误处理

控制器主机接口（CHI）子模块负责选择接收和传输的报文缓冲区，以及对报文的仲裁和 ID 匹配算法。

总线接口单元（BIU）子模块控制内部接口总线的访问，建立与 CPU 和其他模块的连接。时钟、地址和数据总线、中断输出、DMA 都通过 BIU 进行访问。

23.3.2 工作模式

FlexCAN 具有以下 4 种功能模式：

- 正常模式

- 冻结模式
- 回环模式
- 只听模式

23.3.2.1 正常模式（用户或管理员模式）

FlexCAN 收发帧，正常处理错误，CAN 协议的功能全部使能。用户模式和管理员模式在访问一些受限的控制寄存器时有所不同，参见表格“寄存器访问和复位信息”。

23.3.2.2 冻结模式

使能冻结模式（置位 CAN_MCR.FRZ）后，可通过以下方式之一请求进入冻结模式：

- 非低功耗模式下，置位 CAN_MCR.HALT
- 非低功耗模式下，芯片进入调试模式

FlexCAN 硬件置位 CAN_MCR.FRZACK 以响应上述请求。当请求和响应的条件都满足时，CPU 认为模块处于冻结模式。该模式下收发帧停止，与 CAN 总线的同步丢失。

请求冻结模式时，FlexCAN 执行以下操作：

- 等待模块处于间歇（Intermission）、被动错误、总线关闭或空闲状态
- 等待所有内部活动（仲裁、匹配、移入和移出等）完成，待处理的移入不会阻止模块进入冻结模式
- 忽略 Rx 引脚的输入，驱动 Tx 引脚为隐性
- 停止预分频器，由此中止所有 CAN 协议活动
- 允许对错误计数寄存器执行写操作（该寄存器在其他模式下为只读）
- 置位 CAN_MCR.NOTRDY 和 CAN_MCR.FRZACK

请求冻结模式后，用户在执行任何其他操作前，必须等待 CAN_MCR.FRZACK 被置位。否则，FlexCAN 的动作无法预测。冻结模式下，所有内存映射的寄存器都可以被访问（CAN_CTRL1.CLKSRC 除外，该位为只读）。

退出冻结模式的方式有以下两种：

- CPU 清零 CAN_MCR.FRZ
- 芯片退出调试模式和/或 CAN_MCR.HALT 被清零

当 PE 识别到冻结模式请求无效后，CAN_MCR.FRZACK 被硬件清零。退出冻结模式时，FlexCAN 尝试通过等待 11 个连续隐性位与 CAN 总线重新同步。

23.3.2.3 回环模式

CAN_CTRL1.LPB 被置位时，FlexCAN 将进入回环模式。该模式下，Rx 引脚的输入被忽略，Tx 引

脚的输出处于隐性状态（逻辑 1）。发送器的输出在内部反馈给接收器的输入，可用于模块自测试。发送报文时，FlexCAN 将自身发送的报文视为从远程节点接收到的报文。为保证能正确接收到自身发送的报文，FlexCAN 会忽略 CAN 帧应答场 ACK 槽（ACK SLOT）发送的位。发送和接收中断均会产生。

23.3.2.4 只听模式

CTRL1.LOM 被置位时，FlexCAN 将进入只听模式。该模式下，FlexCAN 工作在 CAN 错误被动模式，所有的错误计数器都被冻结。发送被禁止，只能接收被其他 CAN 节点应答的报文。如果 FlexCAN 检测到一个未被应答的报文，则标记为 BIT0 错误（不改变接收错误计数值）。

FlexCAN 具有以下低功耗模式：

- 模块禁止模式

23.3.2.5 模块禁止模式

一种低功耗模式，通常用于临时停止 FlexCAN 模块，不耗电。CPU 置位 CAN_MCR.MDIS 以请求模块禁止，FlexCAN 置位 CAN_MCR.LPMACK 响应请求。当请求和响应的条件都满足时，CPU 认为模块处于禁止模式。

如果在冻结模式下禁止 FlexCAN，则模块请求停止 PE 和 CHI 子模块的时钟，并置位 CAN_MCR.LPMACK 和 CAN_MCR.FRZACK。

如果在传输或接收期间禁止 FlexCAN，则模块执行以下操作：

- 等待模块处于总线关闭或空闲状态，或等待 Intermission 的第三位为隐性
- 等待所有内部活动（仲裁、匹配、移入和移出等）完成，不考虑待处理的移入
- 忽略 Rx 引脚的输入，驱动 Tx 引脚为隐性
- 关闭 PE 和 CHI 子模块的时钟
- 置位 CAN_MCR.NOTRDY 和 CAN_MCR.LPMACK

总线接口单元继续运行，允许 CPU 访问内存映射寄存器（除 RXMGMASK、RX14MASK、RX15MASK 和 RXFGMASK）。模块禁止模式下，不能访问 RAM 内的寄存器 CAN_RXFIR、MBs、CAN_RXIMRn 和预留字。

清零 CAN_MCR.MDIS 可以退出模块禁止模式。FlexCAN 请求恢复时钟，并在 PE 子模块识别到 CPU 取消禁止模式后清零 CAN_MCR.LPMACK。

23.3.3 传输流程

传输 CAN 帧时，CPU 必须为传输准备报文缓冲区，步骤如下：

1） 检查相应的中断标志位是否被置位，若被置位则将其清零

2） 如果 MB 为激活状态（传输待处理），则向控制和状态（C/S）字的代码（CODE）字段写入中止代码（0b1001）以请求中止传输。通过轮询 CAN_IFLAG1 寄存器，等待相应的 IFLAG 置位；或使能相应的 IMASK 位，通过中断请求来实现。接着，回读 CODE 字段以检查传输是否被中止（参见章节“传输中止机制”），并清零相应的中断标志

注：如果一个报文缓冲区既能参与匹配又能参与仲裁过程，则称该报文缓冲区处于激活状态（ACTIVE）。CODE 字段为 0b0000 的接收 MB 处于非激活状态（参见表格“接收缓冲区代码”）；代码为 0b1000 或 0b1001 的发送 MB 也处于非激活状态（参见表格“发送缓冲区代码”）。

3） 写入 ID，包括本地优先级（若 CAN_MCR.LPRIOEN 被置位）

4） 写入数据字节

5） 根据需要配置 C/S：ID 类型（IDE）、远程传输请求（RTR）、数据长度（DLC），写入代码 0xC 以激活 MB 进行 CAN 帧传输

激活的 MB 将参与仲裁过程，并最终依照优先级进行传输。用于传输的 MB 中存储的 DLC 值大于相应的 MB 负载大小时，FlexCAN 使用 0xCC 添加必要的字节数，以完成预期的 DLC。

传输成功结束时：

- 自由运行计时器的值被写入时间戳字段
- C/S 的 CODE 字段被更新
- CAN_CRC 寄存器被更新
- CAN_IFLAG1 的状态标志置位；若相应的中断使能，则产生中断

传输后的新 CODE 字段取决于用于激活 MB 的代码（参见表格“发送缓冲区代码”）。

中止功能使能（CAN_MCR.AEN 置位）时，邮箱（被配置为发送缓冲区）的中断标志被置位后，CPU 无法更新邮箱。因此，开始为新传输或接收准备该 MB 前，CPU 必须清零相应的 CAN_IFLAG1 位。

23.3.4 仲裁过程

仲裁过程按照邮箱编号由低到高进行扫描，搜索用于下一次传输的邮箱。该邮箱存放了下一次要传输的报文，被称为仲裁获胜邮箱。下列事件会触发仲裁过程：

- CAN 帧的 CRC 字段，起始点取决于 CAN_CTRL2.TASD 字段的值
- CAN 帧的错误界定符（Error Delimiter）字段期间
- CAN 帧的过载界定符（Overload Delimiter）字段期间
- 获胜邮箱非激活，且 CAN 总线尚未到达 Intermission 字段首位
- CPU 写获胜邮箱的 C/S，且 CAN 总线尚未到达 Intermission 字段的首位
- CHI 处于空闲状态，且 CPU 写任意 MB 的 C/S
- FlexCAN 退出总线关闭状态
- 离开冻结模式或低功耗模式

如果在 CAN 总线到达 Intermission 字段的首位前，仲裁过程没能评估所有邮箱，则临时获胜邮箱无

效，且 FlexCAN 不会参与下一次的 CAN 总线竞争。仲裁过程在扫描结束时，会根据 CAN_CTRL1.LBUF 和 CAN_MCR.LPRIOEN 的配置，从激活的 Tx 邮箱中选择获胜邮箱。

23.3.4.1 最小邮箱编号优先

CAN_CTRL1.LBUF 被置位时，CAN_MCR.LPRIOEN 位无效，搜索到的第一个（最小编号）激活的 Tx 邮箱为仲裁获胜邮箱。

23.3.4.2 最高优先级邮箱优先

CAN_CTRL1.LBUF 为 0 时，仲裁过程根据最高优先级搜索激活的 Tx 邮箱。当多个外部节点同时竞争总线时，该邮箱的帧赢得 CAN 总线仲裁的几率更高。

用于此次仲裁的位序列被称为邮箱仲裁值。在所有 Tx 邮箱中，优先级最高的 Tx 邮箱仲裁值最小。如果两个或多个邮箱具有相同的仲裁值，则编号最小的邮箱为仲裁获胜邮箱。

仲裁值的构成取决于 CAN_MCR.LPRIOEN 的配置。

- 本地优先级禁止

如果 CAN_MCR.LPRIOEN 为 0，则本地优先级无效，根据 CAN 帧的位传输顺序确立仲裁值。

表 23-1 本地优先级无效时仲裁值的构成

格式	邮箱仲裁值（32 位）				
标准（IDE = 0）	标准 ID （11 位）	RTR （1 位）	IDE （1 位）	— （18 位）	— （1 位）
扩展（IDE = 1）	扩展 ID [28:18] （11 位）	SRR （1 位）	IDE （1 位）	扩展 ID [17:0] （18 位）	RTR （1 位）

- 本地优先级使能

如果 CAN_MCR.LPRIOEN 被置位，则本地优先级使能，邮箱的 PRIO 字段纳入仲裁值的最左侧。

表 23-2 本地优先级使能时仲裁值的构成

格式	邮箱仲裁值（35 位）					
标准（IDE = 0）	PRIO （3 位）	标准 ID （11 位）	RTR （1 位）	IDE （1 位）	— （18 位）	— （1 位）
扩展（IDE = 1）	PRIO （3 位）	扩展 ID [28：18] （11 位）	SRR （1 位）	IDE （1 位）	扩展 ID [17：0] （18 位）	RTR （1 位）

PRIO 字段为仲裁值的最高位，因此 PRIO 值低的邮箱优先级更高，与剩余仲裁值无关。

注：PRIO 字段不属于 CAN 总线帧，仅影响内部仲裁过程。

23.3.4.3 仲裁完成

找出仲裁获胜邮箱后，其内容会被复制到一个名为 Tx 串行报文缓冲区（Tx SMB）的隐藏辅助 MB 中，该 MB 与普通 MB 结构相同，但用户无法访问。此复制操作称为移出（Move Out）。移出完成后，

无法写相应 MB 的 C/S（CAN_MCR.AEN 被置位时）。以下事件可使写操作恢复：

- MB 被传输后，且相应的 IFLAG 位被 CPU 清零
- FlexCAN 进入冻结模式或总线关闭
- FlexCAN 丢失总线仲裁或出现传输错误

当 CAN 总线上出现第一个机会窗口时，Tx SMB 内的报文依据 CAN 协议规则进行传输。

23.3.4.4 仲裁启动和停止条件

仲裁在下列情况下被触发：

- Rx 帧和 Tx 帧期间，从 CAN CRC 字段至帧结束。配置 CAN_CTRL2.TASD 可优化仲裁起点
- CAN 总线关闭状态，从 TX_ERR_CNT 的值为 124 到 128。配置 CAN_CTRL2.TASD 可优化仲裁起点
- 总线空闲状态，CPU 写 C/S。第一个 C/S 写操作启动仲裁过程，同一个仲裁期间的第二个 C/S 写操作会重启流程。如果执行了其他 C/S 写操作，则 Tx 仲裁进程被挂起。如果在仲裁过程结束后没有获胜者，则 Tx 仲裁机启动一个新的仲裁过程。如果存在待处理的仲裁，且总线空闲状态启动，则仲裁过程被触发。此时，总线空闲状态下的第一个和第二个 C/S 写操作不会重启仲裁过程。在等待总线空闲（Wait For Bus Idle）状态并且下一个状态为空闲时，可能没有足够的时间完成仲裁。此情况下，扫描不会中断，而是在总线空闲状态下完成。仲裁期间，C/S 写操作不会导致仲裁重启
- 仲裁获胜邮箱在有效仲裁期间失活
- 退出冻结模式（等待总线空闲状态的首位）。如果在等待总线空闲状态下进行重同步，则仲裁过程会重启

仲裁在下列情况下停止：

- 所有邮箱都被扫描过
- 最低缓冲区（lowest buffer）功能使能时，发现一个激活的 Tx 邮箱
- 仲裁获胜邮箱在任何仲裁期间失活或中止
- 没有足够的时间完成 Tx 仲裁过程。此情况下，仲裁过程被挂起
- 总线错误或过载
- 总线空闲状态下请求低功耗或冻结模式

仲裁在下列情况下被挂起：

- 无法及时完成仲裁过程
- 仲裁期间执行 C/S 写操作，如果执行写操作的 MB 编号小于 Tx 仲裁指针
- 没有进行中的 Tx 仲裁过程时，执行任何 C/S 写操作
- Rx 匹配刚刚更新了 Rx 代码至 Tx 代码
- 进入总线关闭状态

仲裁期间写 C/S 会产生下列影响：

- 如果仲裁获胜邮箱执行 C/S 写操作，则立即重启新流程
- 如果在编号比 Tx 仲裁指针大的 MB 中执行 C/S 写操作，则进行中的仲裁过程将正常扫描该 MB

23.3.5 接收流程

为确保邮箱正常接收帧，CPU 必须执行下列步骤以准备接收邮箱：

1） 如果邮箱（Tx 或 Rx）为激活状态，需要使邮箱失活（参见章节“邮箱失活”），最好选用安全的失活方式（参见章节“传输中止机制”）

2） 写 ID

3） 向 C/S 的代码字段写入空代码（0b0100）以激活邮箱

MB 激活后，能够接收与过滤器匹配的帧。接收成功结束时，通过以下移入流程（参见章节“移入”）更新邮箱：

1） 接收到的数据字段（最多 8 字节）被存储

2） 接收到的 ID 段被存储

3） 帧标识符字段第二位时自由运行计时器的值，被写入邮箱的时间戳字段

4） 接收到的 SRR、IDE、RTR 和 DLC 字段被存储

5） C/S 的代码字段被更新（参见表格“接收缓冲区代码”和“发送缓冲区代码”）

6） 中断标志寄存器的状态位被置位。如果相应的中断掩码使能，则生成中断

建议 CPU 按照以下方式处理（读取）邮箱中接收到的帧：

1） 读取邮箱的 C/S

2） 检查 BUSY 位是否为 0，表明邮箱被上锁。重复步骤 1）直到该位清零。参见章节“邮箱上锁机制”

3） 读取邮箱内容。邮箱上锁时，移入流程不会更改其内容（参见章节“移入”）

4） 确认 CAN_IFLAG1 寄存器的相应标志位

5） 读取自由运行计时器以解锁邮箱

CPU 应该通过检查 CAN_IFLAG1 寄存器中，特定邮箱的状态标志位来轮询帧接收，而不是轮询该邮箱的代码字段。轮询代码字段无效，因为一旦接收到帧，CPU 处理邮箱（解锁邮箱后读取 C/S），代码字段不会转变为 EMPTY，而是仍然为 FULL（如表格“接收缓冲区代码”所示）。如果 CPU 试图在未提前安全地使邮箱失活的情况下，在读取邮箱后通过强制向 C/S 写 EMPTY 来解决这一问题，则与相应邮箱过滤器相匹配的新接收帧可能丢失。因此，禁止通过直接读取邮箱的 C/S 进行轮询，而应该读取 CAN_IFLAG1 寄存器。

接收帧的标识符始终存储在匹配的邮箱中。因掩码出现的匹配，相应邮箱中 ID 段的内容可能会发生改变。

当 CAN_MCR.SRXDIS 被置位时，FlexCAN 不会存储自身传输的任何 MB 内的帧，即使模块包含一个匹配的 Rx 邮箱，且不会产生中断标志或中断信号；当 CAN_MCR.SRXDIS 为 0 时，如果有匹配的 Rx 邮箱，FlexCAN 可以接收到自身发送的帧。

为了能够通过 Rx FIFO 接收 CAN 帧，CPU 必须在冻结模式下使能并配置 Rx FIFO（参见章节“Rx FIFO”）。接收到 Rx FIFO 有可用帧的中断时（CAN_IFLAG1.BUF5I），CPU 应通过下列程序处理接收到的帧：

1） 读取 C/S（可选，仅在 IDE 和 RTR 位使用掩码时才是必须的）

2） 读取 ID 段（可选，仅在使用掩码时才是必须的）

3） 读取数据字段

4） 读取 CAN_RXFIR 寄存器（可选）

5） 通过向 CAN_IFLAG1.BUF5I 写 1 来清零 Rx FIFO 有可用帧的中断（必须，释放 MB 并允许 CPU 读取下一个 Rx FIFO 条目）

当 CAN_MCR.DMA 被置位时，Rx FIFO 接收到帧，CAN_IFLAG1.BUF5I 不生成 CPU 中断，而是生成 DMA 请求（参见章节“DMA”）。Rx FIFO 区域的 CAN_IMASK1 未被使用。

DMA 通过下列程序处理接收到的帧：

1） 读取 C/S（读取 0x80 地址，可选）

2） 读取 ID 段（读取 0x84 地址，可选）

3） 读取所有数据字节（从 0x88 地址开始读取，可选）

4） 读取最后一个数据字节（读取 0x8C 地址，必须）

23.3.6 匹配过程

匹配过程扫描 MB 内存，搜索与从 CAN 总线上接收到的帧具有相同 ID 的 Rx MB。如果 Rx FIFO 使能，则可在邮箱和 FIFO 过滤器中选择扫描优先级。匹配从较低编号的 MB 向较高编号的 MB 进行。如果在第一种结构内未发现匹配，则继续扫描下一个结构。如果 FIFO 已满，则匹配算法在 FIFO 区域以外寻找匹配的 MB。

正在被接收的帧将存储在名为 Rx 串行报文缓冲区（Rx SMB）的隐藏辅助 MB 内，该 MB 与普通 MB 结构相同。

匹配过程的开始点取决于以下条件：

- 如果接收到的是远程帧，开始点为帧的 CRC 字段
- 如果接收到的是 DLC 字段为 0 的数据帧，开始点为帧的 CRC 字段
- 如果接收到的是 DLC 字段不为 0 的数据帧，开始点为帧的数据字段

如果在 FIFO 或邮箱中发现匹配的 ID，Rx SMB 的内容会通过移入流程传输至 FIFO 或匹配的邮箱。如果检测到任何 CAN 协议错误，则在接收结束时没有匹配结果传输至 FIFO 或匹配的邮箱。

匹配过程扫描 Rx FIFO（使能时）和激活的 Rx 邮箱（代码字段为 EMPTY、FULL、OVERRUN 或

RANSWER）内的所有匹配元素，以寻找一次和 Rx SMB 内匹配元素的成功比较。与成功比较的匹配元素相关联的接收结构（Rx FIFO 或邮箱）称为匹配结构。扫描结束时，从匹配结构中选择匹配获胜者，具体取决于下表所列条件。

表 23-3 匹配架构

结构	SMB.RTR	CTRL2.RRS	CTRL2.EACEN	MB.IDE	MB.RTR	MB.ID（1）	MB.CODE
邮箱	0	—	0	cmp（2）	cmp_msk（3）	cmp_msk（4）	EMPTY、FULL、OVERRUN
邮箱	0	—	1	cmp_msk	cmp_msk	cmp_msk	EMPTY、FULL、OVERRUN
邮箱	1	0	—	cmp	no_cmp	cmp	RANSWER
邮箱	1	1	0	cmp	no_cmp	cmp_msk	EMPTY、FULL、OVERRUN
邮箱	1	1	1	cmp_msk	cmp_msk	cmp_msk	EMPTY、FULL、OVERRUN
Rx FIFO（5）	—	—	—	cmp_msk	cmp_msk	cmp_msk	—

1） 对于邮箱结构，SMB.IDE 被置位时 ID 为 29 位（标准 ID + 扩展 ID）；SMB.IDE 为 0 时，ID 为 11 位（标准 ID）。对于 Rx FIFO 结构，ID 取决于 CAN_MCR.IDAM

2） cmp：比较 Rx SMB 和 MB 的内容，忽略掩码

3） no_cmp：不比较 Rx SMB 和 MB 的内容

4） cmp_msk：比较 Rx SMB 和 MB 的内容，考虑掩码

5） 当 CAN_MCR.IDAM 为格式 C 时，不考虑 SMB.IDE 和 SMB.RTR

满足以下任一条件时，接收结构为自由接收：

- 邮箱代码字段为 EMPTY
- 邮箱代码字段为 FULL 或 OVERRUN，且该邮箱已被处理过（CPU 读取 C/S 并解锁，参见章节“邮箱上锁机制”）
- 邮箱代码字段为 FULL 或 OVERRUN，且该邮箱已失活（参见章节“邮箱失活”）
- Rx FIFO 未满

邮箱和 Rx FIFO 的扫描顺序为，从最小编号的匹配元素到最大编号的匹配元素。

匹配获胜邮箱受 CAN_MCR.IRMQ 位影响。如果该位为 0，则匹配获胜邮箱为第一个匹配的邮箱，无论是否为自由接收邮箱；如果该位被置位，则根据以下优先级来选择匹配获胜邮箱：

1） 第一个自由接收的匹配邮箱

2） 最后一个非自由接收的匹配邮箱

可通过 CAN_CTRL2.MRP 位选择扫描优先级：邮箱优先或 Rx FIFO 优先。选择 Rx FIFO 优先时：

- 如果 Rx FIFO 是匹配结构且自由接收，则 Rx FIFO 为匹配获胜者，不再扫描邮箱
- 如果 Rx FIFO 不是匹配结构或不是自由接收，则在上述邮箱中搜索匹配获胜者

选择邮箱优先时：

- 如果找到自由接收的匹配邮箱，则该邮箱为匹配获胜者，不再扫描 Rx FIFO

- 如果未找到匹配邮箱，则在 Rx FIFO 中搜索匹配获胜者

如果在上述两种条件均未能满足的情况下，找到了一个非自由接收的匹配邮箱，则匹配获胜者由 CAN_MCR.IRMQ 位决定：

- CAN_MCR.IRMQ 为 0 时，匹配获胜者为第一个匹配的邮箱
- CAN_MCR.IRMQ 被置位时，如果 Rx FIFO 为自由接收的匹配结构，则匹配获胜者是 Rx FIFO；否则，匹配获胜者是最后一个非自由接收的匹配邮箱

下表总结了所有匹配可能：

表 23-4 匹配可能性及由此产生的接收结构

RFEN	IRMQ	MRP	MB 匹配	FIFO 匹配	接收结构	描述
无 FIFO，只有 MB，匹配始终为 MB 优先：						
0	0	X(1)	无(2)	—(3)	无	因无匹配而丢失帧
0	0	X	自由(4)	—	First MB	
0	1	X	无	—	无	因无匹配而丢失帧
0	1	X	自由	—	First MB	
0	1	X	非自由	—	Last MB	溢出
FIFO 使能，FIFO 中无匹配，如同 FIFO 不存在：						
1	0	X	无	无(5)	无	因无匹配而丢失帧
1	0	X	自由	无	First MB	
1	1	X	无	无	无	因无匹配而丢失帧
1	1	X	自由	无	First MB	
1	1	X	非自由	无	Last MB	溢出
FIFO 使能，队列禁止：						
1	0	0	X	非满(6)	FIFO	
1	0	0	无	满(7)	无	因 FIFO 满而丢失帧（FIFO 溢出）
1	0	0	自由	满	First MB	
1	0	0	非自由	满	First MB	
1	0	1	无	非满	FIFO	
1	0	1	无	满	无	因 FIFO 满而丢失帧（FIFO 溢出）
1	0	1	自由	X	First MB	
1	0	1	非自由	X	First MB	溢出
FIFO 使能，队列使能：						
1	1	0	X	非满	FIFO	
1	1	0	无	满	无	因 FIFO 满而丢失帧（FIFO 溢出）
1	1	0	自由	满	First MB	
1	1	0	非自由	满	Last MB	溢出
1	1	1	无	非满	FIFO	
1	1	1	自由	X	First MB	
1	1	1	非自由	非满	FIFO	
1	1	1	非自由	满	Last MB	溢出

1） X：“don’t care”条件

2） MB 匹配“无”表示帧没有匹配任何 MB（自由接收或非自由接收）

3） —：禁止条件

4） MB 匹配“自由”表示帧至少匹配一个自由接收 MB，不管是否匹配非自由接收 MB

5） FIFO 匹配“无”表示帧没有匹配任何 Rx FIFO 过滤器，如同 Rx FIFO 不存在（CAN_CTRL2.RFEN = 0）

6） FIFO 匹配“未满”表示帧已匹配 FIFO 过滤器，且有空余接收空间

7） FIFO 匹配“满”表示帧已匹配 FIFO 过滤器，但 FIFO 没有空余接收空间，无法存储

如果在匹配过程中发生了不安全的邮箱失活操作（参见章节“邮箱失活”），且失活的邮箱为临时匹配获胜邮箱，则临时匹配获胜邮箱无效。匹配元素扫描不会停止或重启，而是正常继续。后果是，当前的匹配过程继续运行，邮箱失活前的匹配元素比较仿佛不存在，因此可能会丢失一个报文。

例如：假设 Rx FIFO 被禁用，IRMQ 被置位，2 号和 5 号 MB 具有相同的 ID，FlexCAN 开始接收具有该 ID 的报文。当第一个报文到达时，首先匹配到 2 号 MB，该 MB 的代码为 EMPTY，因此报文存储于此。当第二条报文到达时，再次匹配到 2 号 MB，由于该 MB 为非自由接收，匹配算法继续寻找，找到 5 号 MB 后将报文存储于此。如果又有一条具有相同 ID 的报文到达，匹配算法发现没有自由接收的匹配 MB，因而决定覆盖最后一个匹配 MB，即 5 号 MB。覆盖的同时，设置 MB 代码字段为 OVERRUN。

为多个 MB 编程相同的 ID，能够实现队列接收（除全功能 FIFO 外），以便 CPU 有更多时间处理 MB。CPU 通过检查 MB 的时间戳字段可以确定报文到达的顺序。

FlexCAN 的每个 MB 都支持私有掩码（CAN_RXIMRn 寄存器），使用掩码可以匹配一系列的 ID。在匹配算法阶段，如果掩码被置位，则比较相应的 ID 位；如果掩码位为 0，则不比较相应的 ID 位。私有掩码寄存器位于 RAM 中，因此复位后不会被初始化，并且只能在 FlexCAN 处于冻结模式时被编程。

FlexCAN 还支持一个仅有四个掩码寄存器（CAN_RXFGMASK、CAN_RXMGMASK、CAN_RX14MASK 和 CAN_RX15MASK）的替代掩码方案，该方案在 CAN_MCR.IRMQ 为 0 时启用。

23.3.7 转移流程

转移流程有两种类型：移入和移出。

23.3.7.1 移入

移入流程将 Rx SMB 接收到的报文复制到匹配的 Rx 邮箱或 FIFO 中。如果移入的目标是 Rx FIFO，则报文的属性也会被复制至 CAN_RXFIR FIFO 内。每个 Rx SMB 均有独立的移入流程，但在给定的时间内只执行一个移入操作。只有当 Rx SMB 中的报文存在对应的匹配获胜者（参见章节“匹配过程”），且以下条件都满足时，才开始移入：

- CAN 总线已经到达或让位于：

a） 靠近携带 Rx SMB 信息帧的 Intermission 字段的第二位，或者

b） 靠近携带 Rx SMB 信息帧的过载帧的第一位

- 没有正在进行的匹配过程
- 目标邮箱未被 CPU 锁定
- 其他 Rx SMB 没有正在进行的移入流程。如果同时启动一个以上的移入流程，则两个都可以执行，并用最新的替代最旧的

本章节使用“待处理的移入”表示尚未满足上述所有条件的、将要开始的移入流程

如果满足以下任一条件，则移入流程被取消，且 Rx SMB 能够接收其他报文：

- CAN 总线到达携带报文的帧附近的 Intermission 字段首位，且相应的匹配过程完成后，目标邮箱失活
- 先前有一个待处理的移入，并且该移入具有相同的目标邮箱
- Rx SMB 正在接收 FlexCAN 传输的帧，且自接收禁止（CAN_MCR.SRXDIS 被置位）
- 检测到任何 CAN 协议错误

注：如果 FlexCAN 进入冻结或低功耗模式，待处理的移入流程不会被取消，而是处于等待状态。等待从冻结或低功耗模式退出并被解锁。如果 MB 在冻结模式下被解锁，则移入流程即刻执行。

FlexCAN 按照以下步骤执行移入流程：

1） 如果报文的目标是 Rx FIFO，则将 IDHIT 移入 RXFIR FIFO

2） 根据为 Rx 存储元素选定的有效负载数，从 Rx SMB 读取所有数据字

3） 根据为 Rx 存储元素选定的有效负载数，向 Rx 邮箱写入所有数据字。如果存储元素的数据数小于报文 DLC 字段的有效负载数，则有效负载被截断，不符合目标大小的高阶字节丢失

4） 从 Rx SMB 读取 C/S 和 ID

5） 将 C/S 和 ID 写入 Rx 邮箱，并更新代码字段

移入流程并不是自动的，该流程会因目标邮箱失活（参见章节“邮箱失活”）而被立即取消。此情况可能导致邮箱被部分更新，因而出现不一致。例外情况是，如果移入目标为 Rx FIFO，则流程不能被取消。当移入流程正在进行时，会置位目标报文缓冲区的 BUSY 位（代码字段的最低有效位），以警告 CPU 报文缓冲区的内容暂时不一致。

23.3.7.2 移出

移出流程是指，传输报文可用时，将报文从 Tx 邮箱复制到 Tx SMB 的过程（参见章节“仲裁过程”）。移出在以下情况发生：

- Intermission 字段的首位
- 总线关闭期间，TX 错误计数器的值在 124 到 128 之间
- 总线空闲状态期间
- 等待总线空闲状态期间

移出流程并不是自动的。总线空闲状态以外，只有 CPU 具有并发访问内存的优先级。在总线空闲状

态，对于并发的内存访问，移出流程优先级最低。

23.3.8 数据一致性

为了保持数据的一致性以及 FlexCAN 的正确运行，CPU 必须遵守“传输流程”和“接收流程”所描述的规则。

23.3.8.1 传输中止机制

中止机制提供了一种安全的方式，以请求中止待处理的传输。如果传输被中止，或帧不能被中止而是被传输了，提供反馈机制通知 CPU。

中止传输必须满足两个主要条件：

- CAN_MCR.AEN 必须被置位
- CPU 的第一个动作必须是向 C/S 的代码字段写入中止代码（0b1001）

为传输配置的激活的 MB 在更新前必须先中止。如果向当前正在传输的邮箱，或已载入 Tx SMB 中用于传输的邮箱写中止代码，则写操作无效，传输不受干扰。但中止请求会被捕获并保持挂起，直到满足以下条件之一：

- FlexCAN 丢失仲裁
- 传输期间出现错误
- FlexCAN 进入冻结模式
- FlexCAN 进入总线关闭状态
- 有一个过载帧

如果上述条件均未满足，则正确传输 MB，并置位相应的中断标志（CAN_IFLAG1）；生成中断（如果使能）。当中断标志被置位时，中止请求自动清零；如果满足了上述条件之一，则帧不会被传输，中止代码被写入代码字段，相应的中断标志（CAN_IFLAG1）置位；生成中断（可选）。

如果 CPU 在内部传输开始前写入中止代码，则 MB 被更新，中断标志被置位。通过这种方式，CPU 只需读取中止代码即可确保 MB 安全失活。尽管 CAN_MCR.AEN 被置位且 CPU 写入了中止代码，但此时 MB 处于失活状态而且非中止，因为传输尚未开始。中止邮箱的条件是中止请求被捕获且保持挂起状态，直到满足先前所述的条件之一。

中止流程总结如下：

- CPU 检查相应的 IFLAG 并清零
- CPU 向 C/S 的代码字段写入 0b1001
- CPU 等待相应的 IFLAG，以了解帧是被传输还是被中止
- CPU 读代码字段，以检查帧是被传输（代码 = 0b1000）或是被中止（代码 = 0b1001）
- 清除相应的 IFLAG，以允许 MB 被重新配置

23.3.8.2 邮箱失活

提供失活机制是为了保护邮箱不被 FlexCAN 内部流程所更新，从而允许 CPU 在更新后信赖邮箱数据的一致性，即使是在正常模式下。

只有当 MCR.AEN 位被清零时才能使能传输邮箱失活机制。

失活的邮箱在重新激活前，不会参与仲裁或匹配过程。参见章节“传输流程”和“接收流程”，以了解更多关于失活和重新激活邮箱的描述。

为了使邮箱失活，CPU 必须更新代码字段为 INACTIVE（0b0000 或 0b1000）。

因为 CPU 无法和 FlexCAN 内部流程同步更新代码字段，使邮箱失活可能会导致以下后果：

- 与失活的 Rx 邮箱过滤相匹配的总线帧，可能在未通知的情况下丢失，即使有其他具有相同过滤的邮箱
- 失活的 Tx 邮箱内包含报文的帧可能会在未设置相应 IFLAG 的情况下传输

为了确保安全失活并避免 Tx 邮箱产生上述后果，CPU 必须采用传输中止机制（参见章节“传输中止机制”）。

失活机制自动解锁邮箱（参见章节“邮箱上锁机制”）。

注：作为Rx FIFO 一部分的报文缓冲区不能被失活。FlexCAN 的Rx FIFO 区域没有写保护。当 RFEN 被置位时，CPU 必须保持 Rx FIFO 区域的数据一致性。

23.3.8.3 邮箱上锁机制

除邮箱失活外，FlexCAN 还有另外一种适用于接收流程的数据一致性机制。当 CPU 从代码为 FULL 或 OVERRUN 的 Rx MB 读取 C/S 时，FlexCAN 假定 CPU 想以自动的方式读取整个 MB，因此为该 MB 设置内部上锁标志。当 CPU 读取自由运行计时器（全局解锁操作），或读取其他 MB 的 C/S（无论代码如何）时，锁定解除。CPU 写 C/S 也能解锁 MB，但不推荐用于正常解锁，因为这种方式会取消待处理的转移，可能丢失一个接收到的报文。MB 上锁可以防止在 CPU 读取某个 MB 时将新帧写入到该 MB 中。

注：锁定机制仅适用于 Rx MB，该 MB 不属于 Rx FIFO 的一部分，且相应的代码不为 INACTIVE（0b0000）或 EMPTY（0b0100）。Tx MB 不能被锁定。

例如，假定 Rx FIFO 被禁用，2 号和 5 号 MB 被编程为相同的 ID，且 FlexCAN 已接收到报文并将其存入两个 MB 中。假设 CPU 决定读取 5 号 MB，与此同时具有相同 ID 的其他报文到达。当 CPU 读取 5 号 MB 的 C/S 时，该 MB 被锁定。新报文到达且匹配算法发现没有自由接收的 MB，因此决定覆盖 5 号 MB。但该 MB 被上锁，新报文无法写入。新报文将继续留在 Rx SMB，等待 MB 被解锁，然后才能被写入 MB。如果又有一条具有相同 ID 的报文到达时，MB 没有及时解锁，则新的报文会覆盖掉 Rx SMB 中的报文，且 MB 的代码字段或错误和状态寄存器中，不会有报文丢失的提示。

当报文从 Rx SMB 移入 MB 时，代码字段的 BUSY 位被置位。如果 CPU 读取 C/S 并发现 BUSY 位被置位，则应该延缓访问 MB 直到 BUSY 位被清零。

注：如果 BUSY 位被置位或者 MB 为空，则读取 C/S 不会锁定 MB。

失活优先于上锁。如果 CPU 失活一个锁定的 Rx MB，则其锁定状态被忽略且 MB 在本轮匹配中被标记为无效。Rx SMB 中的任何未被处理的报文不会传输至 MB。当 CPU 读取自由运行计时器或其他 MB 的 C/S 时，MB 被解锁。锁定和解锁机制在正常模式和冻结模式下具有相同的功能。

正常或冻结模式下解锁会导致移入未处理的报文。如果解锁在低功耗模式下进行，则移入过程会被延后，且只能在模块回到正常或冻结模式时发生。

23.3.9 Rx FIFO

CAN_MCR.RFEN 被置位时 Rx FIFO 使能。Rx FIFO 有 6 条报文的深度。Rx FIFO 结构占有的内存区域（包括报文缓冲区和 Rx FIFO 引擎），参见章节“Rx FIFO 结构”。通过在 Rx FIFO 的输出接口重复地读取报文缓冲区结构，CPU 可以按照报文被接收的顺序进行读取。

当 Rx FIFO 中至少有一个帧可被读取时，CAN_IFLAG1.BUF5I（Rx FIFO 中有可用帧）被置位。使能相应的掩码位可生成中断。一旦接收到中断，CPU 能够读取报文（以报文缓冲区的方式访问 Rx FIFO 的输出）和 CAN_RXFIR 寄存器，之后清除中断。如果 Rx FIFO 中有更多的报文，则清除中断的行为，会将 FIFO 输出更新为下一条报文，并将 CAN_RXFIR 更新为该报文的属性，再次向 CPU 发出中断。否则，标志位会被清除。Rx FIFO 的输出仅在 CAN_IFLAG1.BUF5I 被置位时有效。

接收到新报文后，Rx FIFO 中未读取的报文数从 4 增加至 5 时，CAN_IFLAG1.BUF6I（Rx FIFO 警告）被置位，表明 Rx FIFO 将满。该标志位会一直保持置位，直到 CPU 将其清零。

因 Rx FIFO 满而导致新来的报文丢失时，CAN_IFLAG1.BUF7I（Rx FIFO 溢出）被置位。当 Rx FIFO 满且新报文被邮箱捕获时，CAN_IFLAG1.BUF7I 不会被置位。BUF7I 会一直保持置位，直到 CPU 将其清零。

清除这三个标志位中的任何一个都不会影响其他两个的状态。

如果 IFLAG 位被置位且相应的掩码位也被置位，则生成中断。

FlexCAN 提供了一个高效的过滤机制，只为目标应用接收帧，减少了中断处理的负荷。过滤标准通过编程最多 40 个 32 位寄存器来制定，根据 CAN_CTRL2.RFFN 的设定，可被配置为下列格式之一：

- 格式 A：40 IDAFs（包含 IDE 和 RTR 的标准或扩展 ID）
- 格式 B：80 IDAFs（包含 IDE 和 RTR 的标准 ID 和扩展 ID 的 14 位）
- 格式 C：160 IDAFs（标准或扩展 ID 的 8 位）

注：选定的格式适用于过滤表的所有条目。表格里的格式不能混用。参见章节“Rx FIFO 结构”。

Rx FIFO 中的每个可用帧均有一个相应的 IDHIT（ID 接收过滤命中指示），可从 C/S 的 IDHIT 字段中读取。CPU 还可通过访问 CAN_RXFIR 寄存器获得该信息。CAN_RXFIR.IDHIT 字段在 CAN_IFLAG1.BUF5I 标志被置位时有效，与 Rx FIFO 输出的报文相关联。CAN_RXFIR 寄存器必须在标志被清零前读取，以确保信息指示 Rx FIFO 里正确的帧。

根据 CAN_CTRL2.RFFN 的设置，过滤表中高达 16 个元素分别受到私有掩码寄存器（CAN_RXIMRn）的影响，方便定义很高效的过滤条件。如果 CAN_MCR.IRMQ 为 0，则 Rx FIFO 过

滤表受 CAN_RXFGMASK 影响。

23.3.9.1 DMA

通过置位 CAN_MCR.RFEN 和 CAN_MCR.DMA 可以使能 Rx FIFO 的 DMA 功能。

DMA 控制器可以通过读取 Rx FIFO 输出接口 0x80 ~ 0x8C 地址范围的报文缓冲区结构来读取接收到的报文。

当 CAN_MCR.DMA 被置位时，CPU 禁止访问 Rx FIFO 输出接口地址范围。CAN_MCR.DMA 置位前，CPU 必须处理 Rx FIFO 区域被置位的 IFLAG。否则，这些 IFLAG 可能会显示 Rx FIFO 中有待处理的数据，并错误地生成 DMA 请求。CAN_MCR.DMA 被清零前，CPU 必须执行 Rx FIFO 清除操作。

当 Rx FIFO 中至少有一个帧可被读取时，CAN_IFLAG1.BUF5I（Rx FIFO 中有可用帧）被置位，同时生成 DMA 请求。一旦接收到请求，DMA 控制器能够读取报文（以报文缓冲区的方式访问 Rx FIFO 的输出）。DMA 读取流程必须以读地址 0x8C 结束，该操作会清零 CAN_IFLAG1.BUF5I，并将 Rx FIFO 输出更新为下一条报文（如果 Rx FIFO 不为空），将 CAN_RXFIR 更新为该报文的属性。如果 Rx FIFO 内还存储了更多的报文，则 CAN_IFLAG1.BUF5I 被重新置位并发出新的 DMA 请求。否则，CAN_IFLAG1.BUF5I 仍为清零状态。

注：DMA 完成 Rx FIFO 读取后，不能读取 CAN_RXFIR 寄存器的内容。IDHIT 信息还可从地址 0x080 的 C/S 获取（参见章节“Rx FIFO 结构”）。

DMA 功能使能时，CAN_IFLAG1.BUF6I 和 CAN_IFLAG1.BUF7I 不可用。

当 FlexCAN 与 DMA 协作时，CPU 不会收到任何 Rx FIFO 中断，且不会清零相关的 IFLAG。此外，相关的 IMASK 并不用于屏蔽 DMA 请求的生成。

23.3.9.2 Rx FIFO 清除操作

当 CAN_MCR.RFEN 被置位时，Rx FIFO 清除操作用于清空 Rx FIFO 的内容。CAN_MCR.RFEN 被置位后，当 CPU 向 CAN_IFLAG1.BUF0I 写 1 时，Rx FIFO 被清除。该操作只能在冻结模式下进行，且不会清零 Rx FIFO 相关的 IFLAG。因此，CPU 在执行 Rx FIFO 清除操作前，必须处理所有 Rx FIFO 相关的 IFLAG。当 Rx FIFO 与 DMA 协作时，Rx FIFO 清除操作会清零 CAN_IFLAG1.BUF5I 标志，DMA 请求被取消。

注：除非 CAN_MCR.DMA 被置位，否则 Rx FIFO 清除操作不会清零 IFLAG。当 CAN_MCR.DMA 被置位时，只有 CAN_IFLAG1.BUF5I 标志会被清零。

23.3.10 CAN 协议

本章节描述了 CAN 协议相关的功能。

23.3.10.1 远程帧

CPU 可以通过将邮箱传输时的 RTR 位设置为‘1’来编程邮箱为远程帧。远程帧成功传输后，邮箱变为具有相同 ID 的接收报文缓冲区。

FlexCAN 将结果应答帧接收到和传输远程帧相同的报文缓冲区中。由于应答帧的 RTR = 0，而远程帧的 RTR = 1，在比较传入的应答帧时，对该报文缓冲区的过滤不能考虑 RTR 位。要排除 RTR 位，请确保以下位中的一个或两个都为 0：

- 各掩码寄存器的 RTR 位，可以是私有掩码寄存器 RXIMRn[31] 或全局掩码寄存器 RXMGMASK[31]，取决于 CAN_MCR.IRMQ。CAN_MCR.IRMQ = 1 时，RXIMRn[31] 禁用报文缓冲区 n 的 RTR 比较；CAN_MCR.IRMQ = 0 时，RXMGMASK[31]禁用所有报文缓冲区的 RTR 比较
- CAN_CTRL2.EACEN = 0 可全局地禁止比较传入帧的 RTR 位，忽略报文缓冲区的 RTR 掩码位

当 FlexCAN 接收到远程帧时，根据远程请求存储位（CAN_CTRL2.RRS）和 Rx FIFO 使能位（CAN_MCR.RFEN）的配置，可采取以下三种方式进行处理：

- 如果 RRS 为 0，则帧的 ID 与代码字段为 0b1010 的传输报文缓冲区的 ID 相比较。如果有匹配的 ID，则该邮箱被传输。注：如果匹配邮箱的 RTR 位被置位，则 FlexCAN 传输远程帧进行响应。接收到的远程帧不会存入接收缓冲区，而是仅用于触发应答帧的传输。掩码寄存器不用于远程帧的匹配，接收到的帧的所有 ID 位（除了 RTR）都应匹配。如果接收到远程帧并且匹配了一个邮箱，则报文缓冲区立即进入内部仲裁过程，但会被认为是一个正常的没有高优先级的 Tx 邮箱。该帧的数据长度与启动传输的远程帧的 DLC 字段无关。
- 如果 RRS 被置位，则帧的 ID 与代码字段为 0b0100、0b0010 或 0b0110 的接收邮箱的 ID 相比较。如果有匹配的 ID，则该邮箱以与数据帧相同的方式存储远程帧。不会自动产生远程响应帧；掩码寄存器被用于匹配过程。
- 如果 RFEN 被置位，则 FlexCAN 不会自动响应与 Rx FIFO 过滤条件匹配的远程帧。如果远程帧匹配目标 ID 中的任何一个，则会被存储于 Rx FIFO 并提交给 CPU。

注：对于过滤格式 A 和 B，可以选择是否接收远程帧；对于格式 C，远程帧总是被接收（如果 ID 匹配）。远程帧被认为是普通帧，当接收成功且 Rx FIFO 已满时，会产生 Rx FIFO 溢出。

23.3.10.2 过载帧

FlexCAN 在 CAN 总线上检测到以下条件时会传输过载帧：

- 在 Intermission 的第一/第二位检测到一个显性位
- 在 Rx 帧结束字段的第 7 位（最后一位）检测到一个显性位
- 在错误帧界定符或过载帧界定符的第 8 位（最后一位）检测到一个显性位

23.3.10.3 时间戳

自由运行计时器的值为 CAN 总线上 ID 段起始时的采样值，在移入结束时存入报文缓冲区的时间戳字段，为网络行为提供时间参考。

自由运行计时器通过 FlexCAN 的位时钟计时，位时钟定义了 CAN 总线上的波特率。报文传输/接收时，每传输或接收一位，计时器就加 1。当总线上没有报文时，使用先前编程的波特率计数。

模块禁止模式和冻结模式时自由运行计时器不会增加。计时器可以在接收到特定帧时复位，使网络时间同步。

23.3.10.4 协议时序

FlexCAN 的 PE 和 CHI 时钟均为外设时钟，支持多种方式来设置 CAN 协议所要求的位时序参数。控制寄存器 1（CAN_CTRL1）有各种用于控制位时序参数的字段：PRESDIV、PROPSEG、PSEG1、PSEG2 和 RJW。CAN 位时序寄存器（CAN_CBT）扩展了 CAN_CTRL1 中 CAN 位时序变量的范围。

PRESDIV 字段（及其扩展范围 EPRESDIV）定义了串行时钟（Sclock）的预分频（见下列方程）。串行时钟的周期定义了用于构成 CAN 波形的最小 Time Quantum（Tq）。Tq 为 CAN 引擎所能处理的最小时间单元。

$$\mathrm{Tq} = \frac{(\mathrm{PRESDIV} + 1)}{\mathrm{f_{CANCLK}}}$$

比特率定义了接收或传输 CAN 报文的速率，公式如下：

$$\mathrm{CAN\ \ Bit\ \ Time} = (\mathrm{Number\ \ of\ \ Time\ \ Quanta\ \ in\ \ 1\ \ bit\ \ time}) * \mathrm{Tq}$$

$$\mathrm{Bit\ \ Rate} = \frac{1}{\mathrm{CAN\ \ Bit\ \ Time}}$$

位时间可以细分为三个部分：

- 同步段（SYNC_SEG）：1Tq 的固定长度；信号边沿出现在该段内
- 时间段 1：包括 CAN 标准的传播段和相位段 1。该段可通过设置 CAN_CTRL1 寄存器的 PROPSEG 和 PSEG1 字段来编程，其总和（+2）为 2～16Tq。当 CAN_CBT.BTF 被置位时，FlexCAN 使用来自 CAN_CBT 寄存器的 EPROPSEG 和 EPSEG1 字段，其总和（+2）为 2～96Tq。
- 时间段 2：CAN 标准的相位段 2。该段可通过设置 CAN_CTRL1 寄存器的 PSEG2 字段来编程，其值（+1）为 2～8Tq。当 CAN_CBT.BTF 被置位时，FlexCAN 使用来自 CAN_CBT 寄存器的 EPSEG2 字段，其值（+1）为 2～32Tq。时间段 2 不能小于信息处理时间（IPT），IPT 在 FlexCAN 中为 2Tq。

注：上述时间段定义的位时间必须不小于 5Tq。对于位时间计算，使用 2Tq 的信息处理时间（IPT），该值在 FlexCAN 中实现。




图 23-2 位时间内的段（使用 CAN_CTRL1 位时序变量的经典 CAN 格式）

表 23-5 时间段语法

语法	描述
SYNC_SEG	系统期望在此期间总线上发生转换
TSEG1	对应于 PROPSEG 和 PSEG1 的总和
TSEG2	对应于 PSEG2 的值
传输点	传输模式下的节点在该点传输新值到 CAN 总线上
采样点	节点在该点采样总线。如果选择每位采样三次，则该点位于第三次采样的位置

下表列举了一些经典 CAN 格式（Bosch CAN 2.0B）报文的时间段设置示例。

表 23-6 符合 Bosch CAN 2.0B 标准的位时间段设置

时间段 1	时间段 2	重同步补偿宽度
5 ~ 10	2	1 ~ 2
4 ~ 11	3	1 ~ 3
5 ~ 12	4	1 ~ 4
6 ~ 13	5	1 ~ 4
7 ~ 14	6	1 ~ 4
8 ~ 15	7	1 ~ 4
9 ~ 16	8	1 ~ 4

注：用户必须确保位时间的设置符合 CAN 协议标准（ISO 11898-1）。

当采用 CAN 位作为持续时间的衡量标准时（例如，评估报文中的 CAN 位事件），一个 CAN 位的外设时钟个数（NumClkBit）为：

$$\mathrm{NUMClkBit} = \frac{f_{SYS}}{f_{CANCLK}} \times (\mathrm{PRESDIV} + 1) \times (\mathrm{PROPSEG} + \mathrm{PSEG1} + \mathrm{PSEG2} + 4)$$

其中：

- NumClkBit 为一个 CAN 位的外设时钟个数
- f_{CANCLK} 为 PE 时钟，单位 Hz
- f_{SYS} 为系统（CHI）时钟频率，单位 Hz
- PSEG1 为 CAN_CTRL1.PSEG1 的值

- PSEG2 为 CAN_CTRL1.PSEG2 的值
- PROPSEG 为 CAN_CTRL1.PROPSEG 的值
- PRESDIV 为 CAN_CTRL1.PRESDIV 的值

上述公式也适用于 CAN 位时序寄存器（CAN_CBT）所述的 CAN 位时间变量。

23.3.10.5 仲裁和匹配时序

在正常接收和传输期间，匹配、仲裁、移入和移出流程都在 CAN 帧的特定时间段被执行，如下图所示。




图 23-3 匹配和移入时间段




图 23-4 仲裁和移出时间段




图 23-5 总线关闭结束时的仲裁和移出时间段

注：上图中，匹配和仲裁时序未考虑 CPU 或 FlexCAN 内部其他子模块同时访问内存所引起的延迟。

23.3.10.6 Tx 仲裁启动延迟

Tx 仲裁启动延迟（CAN_CTRL2.TASD）位字段，指示了 FlexCAN 从当前帧的 CRC 字段首位开始，延迟 Tx 仲裁过程起点所用的 CAN 位个数。CAN_CTRL2.TASD 只能在冻结模式下写入，其他模式下被硬件锁定。

CPU 在内部仲裁过程结束后重新配置传输 MB 的能力，影响了传输性能。如果仲裁在 Intermission 字段的首位前结束得过早，则 CPU 有机会重新配置部分 Tx MB，获胜 MB 不再是传输的最佳候选者。

TASD 可用于通过定义仲裁起点来优化传输性能，基于以下要素：

- 决定 CAN 位速率的 CAN 位时序变量
- 匹配和仲裁过程所采用的 MB 数量




图 23-6 优化的 Tx 仲裁起点

从 CAN 位的角度看，仲裁过程的持续时间与可用的 MB 数量和 CAN 位速率成正比，与外设时钟频率成反比。

最优的仲裁时序，是在 CAN 帧 Intermission 字段首位前扫描最后一个 MB。例如，如果只有少量的 MB，且 CAN 波特率低，则仲裁可以更靠近帧的末端，增加起点的延迟，反之亦然。如果 TASD 被设置为 0，则仲裁起点不延迟，且更多的时间会被预留给仲裁。此外，如果 TASD 接近 24，则 CPU 可以稍后配置 Tx MB ，并减少仲裁预留时间。如果为仲裁预留的时间太少，则 FlexCAN 可能无法及时找到获胜邮箱，并在最佳时机发送以赢得总线仲裁。

优化 TASD 的值计算如下：

$$\mathrm{TASD} = 25 - \frac{2 \times (\mathrm{MAXMB} + 1) + 4}{\mathrm{CPCB}}$$

其中：

$$\mathrm{BITRATE_N} = \left(\frac{\mathrm{f_{CANCLK}}}{[1 + (\mathrm{EPSEG1} + 1) + (\mathrm{EPSEG2} + 1) + (\mathrm{EPROPSEG} + 1)] \times (\mathrm{EPRESDIV} + 1)}\right)$$

$$\mathrm{CPCB_N} = \frac{\mathrm{f_{SYS}}}{\mathrm{BITRATE_N}}$$

$$\mathrm{CPCB} = \mathrm{CPCB_N}$$

- MAXMB 为 CAN_MCR.MAXMB 的值
- $\mathrm{BITRATE_N}$ 是由 CAN 位时间变量计算出的 CAN 位速率，单位 bps

- CPCB 是每个 CAN 位的外设时钟数量
- f_{CANCLK} 为 PE 时钟，单位 Hz
- f_{SYS} 为外设时钟，单位 Hz
- EPSEG1 为 CAN_CBT.EPSEG1 的值（也可使用 CAN_CTRL1.PSEG1）
- EPSEG2 为 CAN_CBT.EPSEG2 的值（也可使用 CAN_CTRL1.PSEG2）
- EPROPSEG 为 CAN_CBT.EPROPSEG 的值（也可使用 CAN_CTRL1.PROPSEG）
- EPRESDIV 为 CAN_CBT.EPRESDIV 的值（也可使用 CAN_CTRL1.PRESDIV）

更多细节参见章节“协议时序”。

23.3.11 时钟限制

进行匹配和仲裁时，FlexCAN 需要在一个 CAN 帧的时间段内，扫描整个 MB 内存。该时间段由多个 CAN 位组成，为了获得充足的时间，CAN 位需要满足最少外设时钟数的限制。

表 23-7 经典 CAN 格式 CAN 位的最少外设时钟数

邮箱数量	CAN_MCR.RFEN	CAN 位的最少外设时钟数
16	0	16
16	1	16

CAN 比特率取决于 CAN 位的 Tq 数，可通过 CAN_CTRL1 或 CAN_CBT 寄存器进行调整。Tq 的定义参见章节“协议时序”。每个 CAN 位的最少 Tq 数为 8。

23.3.12 复位

FlexCAN 支持三种复位方式：

- 芯片硬件复位：异步复位所有内存映射的寄存器
- FlexCAN 软件复位（CAN_MCR.SOFTRST）：同步复位部分内存映射的寄存器，参见表格“寄存器访问和复位信息”
- 芯片软件复位：效果同 CAN_MCR.SOFTRST

软件复位是同步的，当软件复位待处理时，CAN_MCR.SOFTRST 保持置位。因此，轮询该位可得知复位何时完成。低功耗模式时钟关闭时不能应用软件复位，复位前应退出低功耗模式并恢复时钟。

当 FlexCAN 处于模块禁止模式时，应置位 CAN_CTRL1.CLKSRC。置位该位并使能 FlexCAN 时（CAN_MCR.MDIS 位清零），FlexCAN 自动进入冻结模式。在冻结模式下，FlexCAN 未与 CAN 总线同步，CAN_MCR.HALT 和 CAN_MCR.FRZ 被置位，内部状态机停止，且 CAN_MCR.FRZACK 和 CAN_MCR.NOTRDY 位被置位。Tx 管脚为隐性，FlexCAN 不会启动任何 CAN 帧的传输或接收。注：MB 和 Rx 私有掩码寄存器不受复位影响，因此不会自动被初始化。

23.3.13 初始化

任何配置的更改/初始化，都要求 FlexCAN 必须进入冻结模式（参见章节“冻结模式”）。以下为 FlexCAN 的通用初始化步骤：

1） 初始化模块配置寄存器（CAN_MCR）：

- 置位 IRMQ，使能各 MB 的私有过滤和接收队列功能
- 置位 WRNEN，使能警告中断
- 根据需要，置位 SRXDIS 以停止帧的自接收
- 置位 RFEN，使能 Rx FIFO
- 如果 Rx FIFO 已使能且需使用 DMA，则置位 DMA 位
- 置位 AEN 位，使能中止机制
- 置位 LPRIOEN 位，使能本地优先级功能

2） 初始化控制寄存器 1（CAN_CTRL1）、CAN 位时序寄存器（CAN_CBT）（可选）

- 确定位时序参数：PROPSEG、PSEG1、PSEG2 和 RJW（或 EPROPSEG、EPSEG1、EPSEG2 和 ERJW）
- 编程 PRESDIV（或 EPRESDIV）字段以配置位速率
- 确定内部仲裁模式（LBUF 位）

3） 初始化报文缓冲区：

- 所有 MB 的 C/S 必须被初始化
- 如果 Rx FIFO 使能，则 ID 过滤表必须被初始化
- 各 MB 的其他条目应按要求进行初始化

4） 初始化 Rx 私有掩码寄存器（CAN_RXIMRn）

5） 置位所需中断掩码位：CAN_CTRL1/CAN_CTRL2（总线关闭和错误中断）、CAN_IMASKn（所有 MB 中断）

6） 清除 CAN_MCR.HALT 位

最后一个步骤后，FlexCAN 尝试同步至 CAN 总线。

23.3.14 中断

FlexCAN 支持很多中断源：由 MB 引起的中断、总线关闭、总线关闭完成、错误、Tx 警告和 Rx 警告。

如果设置了相应的 IMASK 位，每个 MB 都可以作为中断来源。每个缓冲区在 CAN_IFLAG1 寄存器中都有指定的标志位，当对应的缓冲区成功完成传输时置位；当 CPU 写 1 至该位时清零（除非在同一时间产生了另一个中断）。

注：必须保证 CPU 仅清零引起当前中断的位。因此，位操作指令（BSET）不能用于清除中断标志，这些指令可能会导致进入当前中断服务程序后设置的中断标志被意外清除。

Rx FIFO 使能（CAN_MCR.RFEN = 1）且 DMA 禁止（CAN_MCR.DMA = 0）时， 对应于 MB0 ~ 7 的中断含义不同：

- CAN_IFLAG1 寄存器位 7 为“Rx FIFO 溢出”标志
- 位 6 为“Rx FIFO 警告”标志
- 位 5 为“Rx FIFO 中有可用帧”标志
- 位 4 ~ 0 未使用

参加章节“中断标志寄存器 1（CAN_IFLAG1）”以获得更多信息。

如果 Rx FIFO 和 DMA 都被使能（CAN_MCR.RFEN =1 且 CAN_MCR.DMA = 1），FlexCAN 不会生成任何 Rx FIFO 中断。CAN_IFLAG1 寄存器位 5 仍表示“Rx FIFO 中有可用帧”，并生成 DMA 请求。位 7、6 和 4 ~ 0 未使用。

对于组合中断（多个 MB 中断源的“或”），任何一个相关的 MB（或 FIFO）产生中断时，就会生成组合中断。此时，CPU 必须通过读取 CAN_IFLAG1 寄存器来确定造成中断的 MB（或 FIFO）是哪一个。

总线关闭、总线关闭完成、错误、Tx 警告和 Rx 警告中断，可以从 CAN_ESR1 寄存器读取。总线关闭、错误、Tx 警告、Rx 警告中断的掩码位位于 CAN_CTRL1 寄存器。

23.4 寄存器/内存映射

CPU 访问 FlexCAN 寄存器需遵循下列规则：

- 无限制地读写管理员权限的寄存器（下表中，管理员模式下访问类型为 S/U 的寄存器；或访问类型为 S 的寄存器）会导致访问错误
- 读写预留地址空间会导致访问错误
- 对当前所有位都为只读的地址执行写操作会导致访问错误。如果至少有一个位不是只读，则不会发生访问错误。某地址或其部分位的写权限会随操作模式或临时状态而改变，细节请参考寄存器和位描述
- 如果 CAN_MCR.MAXMB 的值小于可用的 MB 数，则可以将未使用的内存空间用作通用 RAM 空间

寄存器的访问类型可以是管理员（S）或无限制（U），大部分的寄存器都可通过编程 CAN_MCR.SUPV 配置为管理员或无限制访问。

表 23-8 寄存器访问和复位信息

寄存器	访问类型	硬件复位	软件复位
CAN_MCR 模块配置寄存器	S	是	是
CAN_CTRL1 控制寄存器 1	S/U	是	否
CAN_TIMER 自由运行计时器	S/U	是	是
CAN_RXMGMASK Rx 邮箱全局掩码寄存器	S/U	否	否

寄存器	访问类型	硬件复位	软件复位
CAN_RX14MASK Rx 14 掩码寄存器	S/U	否	否
CAN_RX15MASK Rx 15 掩码寄存器	S/U	否	否
CAN_ECR 错误计数寄存器	S/U	是	是
CAN_ESR1 错误和状态寄存器 1	S/U	是	是
CAN_IMASK1 中断掩码寄存器 1	S/U	是	是
CAN_IFLAG1 中断标志寄存器 1	S/U	是	是
CAN_CTRL2 控制寄存器 2	S/U	是	否
CAN_ESR2 错误和状态寄存器 2	S/U	是	是
CAN_CRCR CRC 寄存器	S/U	是	是
CAN_RXFGMASK Rx FIFO 全局掩码寄存器	S/U	否	否
CAN_RXFIR Rx FIFO 信息寄存器	S/U	否	否
CAN_CBT CAN 位时序寄存器	S/U	是	否
报文缓冲区	S/U	否	否
CAN_RXIMRn Rx 私有掩码寄存器	S/U	否	否

23.4.1 寄存器/内存映射总览

FlexCAN 占用 128 个字节的地址空间，可使用报文缓冲区和 Rx FIFO 结构存储 CAN 报文，用于传输与接收。RAM 空间从偏移地址 0x80 开始。

下表为 FlexCAN 的内存映射，包括 16 个 128 位的报文缓冲区（MB），占据了偏移地址 0x80 至 0x17F。

表 23-9 FlexCAN 寄存器/内存映射概览

偏移地址	寄存器	访问权限	复位值
00h	CAN_MCR 模块配置寄存器	R/W	D880_000Fh
04h	CAN_CTRL1 控制寄存器 1	R/W	0000_0000h
08h	CAN_TIMER 自由运行计时器	R/W	0000_0000h
10h	CAN_RXMGMASK Rx 邮箱全局掩码寄存器	R/W	自定义
14h	CAN_RX14MASK Rx 14 掩码寄存器	R/W	自定义
18h	CAN_RX15MASK Rx 15 掩码寄存器	R/W	自定义
1Ch	CAN_ECR 错误计数寄存器	R/W	0000_0000h
20h	CAN_ESR1 错误和状态寄存器 1	R/W	0000_0000h
28h	CAN_IMASK1 中断掩码寄存器 1	R/W	0000_0000h
30h	CAN_IFLAG1 中断标志寄存器 1	R/W	0000_0000h
34h	CAN_CTRL2 控制寄存器 2	R/W	00B0_0000h
38h	CAN_ESR2 错误和状态寄存器 2	R/W	0000_0000h
44h	CAN_CRCR CRC 寄存器	R	0000_0000h
48h	CAN_RXFGMASK Rx FIFO 全局掩码寄存器	R/W	自定义
4Ch	CAN_RXFIR Rx FIFO 信息寄存器	R	自定义
50h	CAN_CBT CAN 位时序寄存器	R/W	0000_0000h
880h ~ 8BCh	CAN_RXIMRn Rx 私有掩码寄存器（n = 0 ~ 15）	R/W	自定义

23.4.2 CAN_MCR 模块配置寄存器

偏移地址：0x00

复位值：0xD880 000F

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
MDIS	FRZ	RFEN	HALT	NOTRDY	Res.	SOFTRST	FRZACK	SUPV	Res.	WRNEN	LPMACK	Res.		SRXDIS	IRMQ
rw	rw	rw	rw	r		rw	r	rw		rw	r			rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DMA	Res.	LPRIOEN	AEN	Res.		IDAM		Res.	MAXMB						
rw		rw	rw			rw			rw						

字段	名称	描述
31	MDIS	1：禁止 FlexCAN，停止 PE 和 CHI 子模块的时钟 0：使能 FlexCAN 该位不受软件复位影响。
30	FRZ	1：使能冻结模式 0：禁止冻结模式 当 CAN_MCR.HALT 置位或芯片请求调试模式时，FRZ 用于指定 FlexCAN 的行为。FRZ 被置位时，FlexCAN 将会进入冻结模式；该位置 0 将使 FlexCAN 退出冻结模式。
29	RFEN	1：使能 Rx FIFO 0：禁止 Rx FIFO 置位 RFEN 时，MB0～5 不能用于正常的接收和传输，因为相应的内存空间（0x80 ~ 0xDC）被 FIFO 引擎使用。额外的 MB（最多 10 个，取决于 CAN_CTRL2.RFFN 的设置）用于 Rx FIFO ID 过滤表元素。 RFEN 只能在冻结模式写入。
28	HALT	1：如果 FRZ 被置位，则进入冻结模式 0：没有冻结模式请求 该位置位会使 FlexCAN 进入冻结模式。CPU 在初始化报文缓冲区和控制寄存器（CAN_CTRL1 和 CAN_CTRL2）后应将该位清零。FlexCAN 在 HALT 清零前不会进行接收或传输。模块处于低功耗模式时，不能进入冻结模式。
27	NOTRDY	1：FlexCAN 处于禁止或冻结模式 0：FlexCAN 处于正常、只听或回环模式 该位只读，在 FlexCAN 退出禁止或冻结模式后清零，不受软件复位影响。
26	Reserved	保留，必须保持复位值

字段	名称	描述
25	SOFTRST	软件复位： 1：复位受软件复位影响的寄存器 0：无复位请求 该位置位时，FlexCAN 复位内部状态机和部分内存映射寄存器。 该位可直接由 CPU 写 CAM_MCR 置位；当在芯片级请求全局软件复位时，也会被置位。 如果复位没有完成，SOFTRST 将保持置位，完成复位后自动清零。因此软件可以轮询该位以判断软件复位是否完成。 在低功耗模式下，如果时钟被关闭，则软件复位将不起作用。 FlexCAN 应该首先退出低功耗模式，然后软件复位才会起作用。 该位不受软件复位影响。
24	FRZACK	冻结模式应答： 1：FlexCAN 处于冻结模式，预分频器停止 0：FlexCAN 未处于冻结模式，预分频器运行 该位只读。直到当前传输或者接收过程完成，冻结模式请求才会被执行。因此软件可通过轮询该位以了解 FlexCAN 是否已确切地进入冻结模式。如果冻结模式请求被取消，则一旦 FlexCAN 模块预分频器又重新运行，该位被清零。如果 FlexCAN 在低功耗模式时请求冻结模式， 则只有当模块退出低功耗模式时 FRZACK 位才会被置位。参见章节“冻结模式”。 该位不受软件复位影响。
23	SUPV	1：FlexCAN 处于管理员模式，受影响的寄存器只允许管理员访问 0：FlexCAN 处于用户模式，受影响的寄存器允许管理员和无限制访问 受 SUPV 影响的寄存器在表格“寄存器访问和复位信息”的访问类型列被标记为 S/U。 SUPV 复位值为 1，因此受影响的寄存器只能从管理员访问开始。该位只能在冻结模式下写入，其他模式下被硬件锁定。
22	Reserved	保留，必须保持复位值
21	WRNEN	警告中断使能： 1：当相应的错误计数器从小于 96 上升至大于等于 96 时，TWRNINT 和 RWRNINT 位被置位 0：TWRNINT 和 RWRNINT 位为零，与错误计数器的值无关 WRNEN 被置位时，错误和状态寄存器 1（CAN_ESR1）产生 TWRNINT 和 RWRNINT 标志。如果 WRNEN 被清零，则 TWRNINT 和 RWRNINT 标志将一直为零，与错误计数器的值无关，且不会生成警告中断。 WRNEN 只能在冻结模式下写入，其他模式下被硬件锁定。
20	LPMACK	低功耗模式应答： 1：FlexCAN 模块处于低功耗模式 0：FlexCAN 模块未处于低功耗模式 该位只读。直到所有当前传输或接收流程已完成，FlexCAN 才能进入低功耗模式。因此，CPU 可通过轮询该位以了解 FlexCAN 是否已确切地进入低功耗模式。 LPMACK 不受软件复位影响。
19：18	Reserved	保留，必须保持复位值

字段	名称	描述
17	SRXDIS	1：禁止自接收 0：使能自接收 该位控制 FlexCAN 是否接收自身传输的帧。如果 SRXDIS 被置位，由 FlexCAN 传输的帧不会存储在任何 MB 中，无论 MB 的 ID 是否与帧匹配，且接收帧时不会生成中断标志或中断信号。 SRXDIS 只能在冻结模式下写入，其他模式下被硬件锁定。
16	IRMQ	1：使能私有 Rx 掩码和队列功能 0：禁止私有 Rx 掩码和队列功能 IRMQ 控制 Rx 匹配过程是基于私有掩码和队列功能或基于 CAN_RXMGMASK 、 CAN_RX14MASK 、 CAN_RX15MASK 和 CAN_RXFGMASK 构成的掩码机制。 IRMQ 只能在冻结模式下写入，其他模式下被硬件锁定。
15	DMA	1：使能 Rx FIFO DMA 功能 0：禁止 Rx FIFO DMA 功能 DMA 功能只能在 Rx FIFO 下使用，因此，CAN_MCR.RFEN 必须被置位。置位了 DMA 和 RFEN 时，CAN_IFLAG1.BUF5I 会生成 DMA 请求，而不是生成 Rx FIFO 中断。 DMA 位只能在冻结模式下写入，其他模式下被硬件锁定。
14	Reserved	保留，必须保持复位值
13	LPRIOEN	1：使能本地优先级 0：禁止本地优先级 本地优先级用于在仲裁期间扩展 ID，仲裁过程基于完整的 32 位字完成。但实际传输的 ID 仍为标准帧的 11 位、扩展帧的 29 位 ID。 LPRIOEN 只能在冻结模式下写入，其他模式下被硬件锁定。
12	AEN	1：使能中止 0：禁止中止 Tx 中止机制确保安全地中止未完成的传输，因此在没有通知的情况下 CAN 总线上不会有帧传输，参见章节“传输中止机制”。 AEN 只能在冻结模式下写入，其他模式下被硬件锁定。 注：当 AEN 被置位时，中止机制只能用于更新传输邮箱，将中止代码写入 Rx 邮箱会导致不可预测的结果。
11：10	Reserved	保留，必须保持复位值
9：8	IDAM	Rx FIFO ID 过滤表元素格式： 00：格式 A — 每个 ID 过滤表元素有一个完整的 ID（标准和扩展） 01：格式 B — 每个 ID 过滤表元素都有两个完整的标准 ID 或两个不完整的 14 位扩展 ID 10：格式 C — 每个 ID 过滤表元素有四个不完整的 8 位标准 ID 11：格式 D — 拒绝所有帧 所有表元素同时被 IDAM 配置（采用相同格式），参见章节“Rx FIFO 结构”。 IDAM 只能在冻结模式下写入，其他模式下被硬件锁定。
7	Reserved	保留，必须保持复位值

字段	名称	描述
6：0	MAXMB	最后一个将参与匹配和仲裁过程的 MB 编号 复位值为 0x0F，即配置了 16 个报文缓冲区。 MAXMB 只能在冻结模式下写入，其他模式下被硬件锁定。 注：MAXMB 必须小于等于可用 MB 的数量。此外，MAXMB 的值必须考虑 Rx FIFO 占用的 MB 以及由 CAN_CTRL2.RFFN 定义的 ID 过滤表空间。

23.4.3 CAN_CTRL1 控制寄存器 1

偏移地址：0x04

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PRESDIV								RJW		PSEG1			PSEG2		
rw								rw		rw			rw		
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BOFFMSK	ERRMSK	CLKSRC	LPB	TWRNMSK	RWRNMSK	Res.		SMP	BOFFREC	TSYN	LBUF	LOM	PROPSEG		
rw	rw	rw	rw	rw	rw			rw	rw	rw	rw	rw	rw		

字段	名称	描述
31：24	PRESDIV	预分频器分频系数 — 定义 PE 时钟频率与串行时钟（Sclock）频率之间的比率 Sclock 频率 = PE 时钟频率 /（PRESDIV + 1） Sclock 周期定义了 CAN 协议的 Tq。对于复位值，Sclock 频率等于 PE 时钟频率。PRESDIV 的最大值为 0xFF，因此 Sclock 的最小时钟频率为 PE 时钟频率除以 256，参见章节“协议时序”。 PRESDIV 只能在冻结模式下写入，其他模式下被硬件锁定。
23：22	RJW	重同步补偿 — 定义了一次重同步补偿的最大 Tq 数 重同步补偿宽度 = RJW + 1 RJW 有效值为 0 ~ 3，只能在冻结模式下写入，其他模式下被硬件锁定。
21：19	PSEG1	相位段 1 — 定义位时间（bit time）中相位段 1 的长度 相位段 1 =（PSEG1+1）× Tq PSEG1 有效值为 0 ~ 7，只能在冻结模式下写入，其他模式下被硬件锁定。
18：16	PSEG2	相位段 2 — 定义位时间中相位段 2 的长度 相位段 2 =（PSEG2+1）× Tq PSEG2 有效值为 0 ~ 7，只能在冻结模式下写入，其他模式下被硬件锁定。
15	BOFFMSK	总线关闭中断（CAN_ESR1.BOFFINT）掩码： 1：总线关闭中断使能 0：总线关闭中断禁止
14	ERRMSK	错误中断（CAN_ESR1.ERRINT）掩码： 1：错误中断使能 0：错误中断禁止

字段	名称	描述
13	CLKSRC	FlexCAN 通信时钟源选择： 1：同步时钟 0：异步时钟 只能在模块禁止模式下写入，其他模式下被硬件锁定。 注：通信时该位必须置 1。
12	LPB	1：回环模式使能 0：回环模式禁止 在回环模式下，FlexCAN 进行内部循环用于自检。发送器的输出从内部反馈到接收器的输入。Rx CAN 输入引脚被忽略，Tx CAN 输出处于隐性状态（逻辑 1）。发送报文时，FlexCAN 和正常传输时一样，将自身传输的报文看作从远程节点接收到的报文。 在回环模式下，FlexCAN 忽略 CAN 帧应答字段的 ACK，生成内部应答位以确保能正确接收自身发送的报文，并产生发送和接收中断。 LPB 只能在冻结模式下写入，其他模式下被硬件锁定。 注：回环模式下，CAN_MCR.SRXDIS 不能被置位，否则会妨碍自接收。
11	TWRNMSK	Tx 警告中断（CAN_ESR1.TWRNINT）掩码： 1：警告中断使能 0：警告中断禁止 当 CAN_MCR.WRNEN 为 0 时，该位读出为 0。 只有 CAN_MCR.WRNEN 被置位时，才能写入该位。
10	RWRNMSK	Rx 警告中断（CAN_ESR1.RWRNINT）掩码： 1：警告中断使能 0：警告中断禁止 当 CAN_MCR.WRNEN 为 0 时，该位读出为 0。 只有 CAN_MCR.WRNEN 被置位时，才能写入该位。
9：8	Reserved	保留，必须保持复位值
7	SMP	Rx 输入的 CAN 位采样模式： 0：仅采样一次来决定 CAN 位的值 1：采样三次来决定 CAN 位的值。一次常规采样（采样点）和 2 次之前的采样，使用多数决规则。 SMP 只能在冻结模式下写入，其他模式下被硬件锁定。 注：为确保正确运行，置位 SMP 时，必须保证 CAN_CTRL1.PSEG1（或 CAN_CBT.EPSEG1）最小 2Tq。

字段	名称	描述
6	BOFFREC	FlexCAN 如何从总线关闭状态中恢复： 0：自动从总线关闭状态恢复使能 1：自动从总线关闭状态恢复禁止 如果 BOFFREC 为 0，则根据 CAN 2.0B 自动从总线关闭状态中恢复； 如果 BOFFREC 被置位，则禁止自动恢复，FlexCAN 保持在总线关闭状态，直到 BOFFREC 被软件清零。如果清零发生在 CAN 总线上检测到 128 次连续的 11 个隐性位之前，则总线关闭恢复，如同 BOFFREC 从未被置位一样；如果清零发生在 128 次 11 个隐性位之后，则 FlexCAN 通过等待 11 个隐性位来重新同步总线。 该位清零后，在总线关闭期间可再次被重新置位，但只有在 FlexCAN 下一次进入总线关闭状态时才会生效。如果 BOFFREC 在 FlexCAN 进入总线关闭时被清零，总线关闭期间置位 BOFFREC 不会影响当前的总线关闭恢复。
5	TSYN	计时器同步 — MB0 每接收到一次报文就复位自由运行计时器的机制： 1：计时器同步使能 0：计时器同步禁止 计时器同步功能为同步多个 FlexCAN 站点提供特定的 SYNC 报文（全局网络时间）。如果 CAN_MCR.RFEN 被置位（Rx FIFO 使能），则第一个可用的邮箱（通过 CAN_CTRL2.RFFN 设置）取代 MB0，被用于计时器同步。 TSYN 只能在冻结模式下写入，其他模式下被硬件锁定。
4	LBUF	报文缓冲区传输的顺序： 1：最小编号 MB 优先传输 0：最高优先级 MB 优先传输 当 LBUF 被置位时，CAN_MCR.LPRIOEN 位不影响优先级仲裁。 LBUF 只能在冻结模式下写入，其他模式下被硬件锁定。
3	LOM	配置 FlexCAN 在只听模式下运行： 1：FlexCAN 在只听模式下运行 0：只听模式已停用 在只听模式下，传输停止，CAN_ECR 描述的所有错误计数器都被冻结，且 FlexCAN 在 CAN 错误被动模式下运行。只有被其他 CAN 节点应答了的报文才可以被接收。如果 FlexCAN 检测到一个尚未被应答的报文，则标记为一个 BIT0 错误，而不改变接收错误计数器（CAN_ECR.RXERRCNT），如同试图应答报文一样。 只听模式由指示被动错误的 CAN_ESR1.FLTCONF 字段的状态应答，请求和应答之间可能有一些延迟。 LOM 只能在冻结模式下写入，其他模式下被硬件锁定。
2：0	PROPSEG	传播时间段 — 定义位时间中传播段的长度 传播时间 =（PROPSEG + 1） × Tq PROPSEG 有效值为 0～7，只能在冻结模式下写入，其他模式下被硬件锁定。

注 1：CAN 位时序变量（PRESDIV、PROPSEG、PSEG1、PSEG2 和 RJW）还可以在 CAN_CBT 寄存器中配置，该寄存器扩展了所有相关变量的范围。如果 CAN_CBT.BTF 被置位，则 CAN_CTRL1 中上述位时序变量字段变为只读。

注 2：CAN_CTRL1 和 CAN_CBT 的 CAN 位时序变量存储在同一寄存器内。

23.4.4 CAN_TIMER 自由运行计数器寄存器

偏移地址：0x08

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TIMER															
rw															

字段	名称	描述
31：16	Reserved	保留，必须保持复位值
15：0	TIMER	计时器值：包含自由运行计数器的值

CAN_TIMER 寄存器代表一个 16 位自由运行的计数器，可通过 CPU 进行读写。该计数器复位值为 0x0，计数到 0xFFFF 后返回，重新开始计数。

计时器通过 CAN 位时钟（位时钟决定 CAN 总线波特率）来计数。报文传输/接收期间，每接收或传输一次，计时器加一；总线上没有报文时，计时器使用先前编程的波特率来计数；在冻结、禁止模式下计时器不增加。

当任何帧的 ID 段的第二位在 CAN 总线上时，计时器的值被捕获。捕获的值在报文成功被接收或传输后，被写入报文缓冲区的时间戳字段。

如果 CAN_CTRL1.TSYN 被置位，则每当第一个可用邮箱接收到报文时（根据 CAN_CTRL2.RFFN 的设置）计时器将会被复位。

CPU 可以在任何时候写该寄存器，但如果写操作和第一个邮箱的接收导致计时器复位同时发生，那么写入的值将被丢弃。

23.4.5 CAN_RXMGMASK Rx 邮箱全局掩码寄存器

CAN_RXMGMASK 寄存器位于 RAM 空间，用于掩码所有 Rx MB 的过滤字段，不包括具有私有掩码寄存器的 MB14 ~ 15。

CAN_MCR.IRMQ 为 0 时，CAN_RXMGMASK 有效；CAN_MCR.IRMQ 被置位时，CAN_RXMGMASK 无效。

偏移地址：0x10

复位值：x

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
MG[31:16]															
rw															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

MG[15:0]
rw

字段	名称	描述
31：0	MG	Rx 邮箱全局掩码位： 0：过滤器相应位“don't care” 1：过滤器相应位被检查 只能在冻结模式下写入，其他模式下被硬件锁定。 注：MG 与邮箱 ID 的对齐并不完美，因为最高两个 MG 位会影响 RTR 和 IDE 字段（位于邮箱的 C/S）。 下表详细介绍了 MG 位是如何掩码各邮箱过滤字段的。

表 23-10 MG 位掩码邮箱过滤字段

SMB.RTR（1）	CAN_CTRL2.RRS	CAN_CTRL2.EACEN	邮箱过滤字段			
			MB.RTR	MB.IDE	MB.ID	预留
0	—	0	注（2）	注（3）	MG[28：0]	MG[31：29]
0	—	1	MG[31]	MG[30]	MG[28：0]	MG[29]
1	0	—	—	—	—	MG[31：0]
1	1	0	—	—	MG[28：0]	MG[31：29]
1	1	1	MG[31]	MG[30]	MG[28：0]	MG[29]

1） 接收帧的 RTR 位，被存放在 Rx SMB 中

2） 如果 CAN_CTRL2.EACEN 为 0，则邮箱的 RTR 位永远不会和接收帧的 RTR 位比较

3） 如果 CAN_CTRL2.EACEN 为 0，则邮箱的 IDE 位总是会和接收帧的 IDE 位比较

23.4.6 CAN_RX14MASK Rx 14 掩码寄存器

CAN_RX14MASK 寄存器位于 RAM 空间，用于掩码 MB14 的过滤字段。

CAN_MCR.IRMQ 被置位时，CAN_RX14MASK 无效。

偏移地址：0x14

复位值：x

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
RX14M[31:16]															
rw															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RX14M[15:0]															
rw															

字段	名称	描述
31：0	RX14M	Rx MB14 掩码位： 0：过滤器相应位“don't care” 1：过滤器相应位被检查 每位用作 MB14 相应过滤字段的掩码，与 CAN_RXMGMASK 的设置方式相同。 只能在冻结模式下写入，其他模式下被硬件锁定。

23.4.7 CAN_RX15MASK Rx 15 掩码寄存器

CAN_RX15MASK 寄存器位于 RAM 空间，用于掩码 MB15 的过滤字段。

CAN_MCR.IRMQ 被置位时，CAN_RX15MASK 无效。

偏移地址：0x18

复位值：x

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
RX15M[31:16]															
rw															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RX15M[15:0]															
rw															

字段	名称	描述
31：0	RX15M	Rx MB15 掩码位： 0：过滤器相应位“无关” 1：过滤器相应位被检查 每位用作 MB15 相应过滤字段的掩码，与 CAN_RXMGMASK 的设置方式相同。 只能在冻结模式下写入，其他模式下被硬件锁定。

23.4.8 CAN_ECR 错误计数器寄存器

偏移地址：0x1C

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RXERRCNT								TXERRCNT							
rw								rw							

字段	名称	描述
31：16	Reserved	保留，必须保持复位值
15：8	RXERRCNT	接收错误计数器 — 计算在接收到的报文中检测到的所有错误 非冻结模式下，RXERRCNT 计数器为只读
7：0	TXERRCNT	传输错误计数器 — 计算在传输的报文中检测到的所有错误 非冻结模式下，TXERRCNT 计数器为只读

故障限制状态（CAN_ESR1.FLTCONF）基于 TXERRCNT 和 RXERRCNT 计数器更新。TXERRCNT 和 RXERRCNT 计数器的自加和自减规则见 CAN 协议。

FlexCAN 总线状态转换的基本原则：

- 如果 TXERRCNT 或 RXERRCNT 增加至≥128，则 CAN_ESR1.FLTCONF 字段将会更新，以反映错误被动状态
- 如果 FlexCAN 为错误被动状态，TXERRCNT 或 RXERRCNT 自减至≤127，且另一个计数器已满足该条件，则 CAN_ESR1.FLTCONF 字段将会更新，以反映错误主动状态
- 如果 TXERRCNT 增加至>255，则 CAN_ESR1.FLTCONF 字段将会更新，以反映总线关闭状态，且可能会产生中断。随后 TXERRCNT 复位为 0
- 如果 FlexCAN 为总线关闭状态，TXERRCNT 与另一个内部计数器级联计数，计数到总线上出现 128 次 11 个连续隐性位时，TXERRCNT 复位为 0。计数的方式为，内部计数器计数 11 位后重新计数；同时 TXERRCNT 增加。当 TXERRCNT 增加至 128 时，CAN_ESR1.FLTCONF 字段将会更新为错误主动状态，且两个错误计数器都复位为 0。在少于 11 个连续隐性位之后出现显性位时，内部计数器复位为 0，且不影响 TXERRCNT 的值
- 如果系统启动期间，只有一个节点在运行，由于应答错误（CAN_ESR1.ACKERR ），TXERRCNT 在试图发送的每一个报文中增加。转换为错误被动状态后，TXERRCNT 不再因应答错误而增加。因此，设备不会进入总线关闭状态
- RXERRCNT 增加至 127 以上后不会再增加，即使接收器检测到更多的错误。在下一次成功接收报文时，将计数器的值设置在 119 至 127 之间，以恢复错误主动状态

23.4.9 CAN_ESR1 错误和状态寄存器 1

偏移地址：0x20

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.										ERROVR	Res.	BOFFDONEINT	SYNCH	TWRNINT	RWRNINT
										rw		rw	r	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BIT1ERR	BIT0ERR	ACKERR	CRCERR	FRMERR	STFERR	TXWRN	RXWRN	IDLE	TX	FLTCONF		RX	BOFFINT	ERRINT	Res.
r	r	r	r	r	r	r	r	r	r	r		r	rw	rw	

字段	名称	描述
31：22	Reserved	保留，必须保持复位值
21	ERROVR	错误溢出 — 表示在已有错误标志被置位的情况下又发生了错误： 1：溢出 0：未溢出 写 1 清零
20	Reserved	保留，必须保持复位值
19	BOFFDONEINT	总线关闭完成中断： 1：FlexCAN 已完成总线关闭流程 当 Tx 错误计数器（TXERRCNT）在 CAN 总线上计数到 128 次 11 个连续的隐性位，并准备离开总线关闭状态时，BOFFDONEINT 被置位。如果相应的掩码位（CAN_CTRL2.BOFFDONEMSK）被置位，则 CPU 生成中断。 写 1 清零，写 0 无效。
18	SYNCH	CAN 同步状态： 1：FlexCAN 已同步至 CAN 总线，并能够参与相应的通信流程 0：FlexCAN 未同步至 CAN 总线 该位只读，由 FlexCAN 置位和清零。
17	TWRNINT	Tx 警告中断标志： 1：Tx 错误计数器从小于 96 增至超过或等于 96 如果 CAN_MCR.WRNEN 被置位，当 TXWRN 标志由 0 变 1 时，TWRNINT 被置位，表示 Tx 错误计数器达到 96。如果相应的掩码位（CAN_CTRL1.TWRNMSK）被置位，则产生中断； 当 CAN_MCR.WRNEN 被清零时，TWRNINT 标志被掩码。CPU 必须在 CAN_MCR.WRNEN 被清零前清除 TWRNINT 标志。否则，当 CAN_MCR.WRNEN 再次被置位时，TWRNINT 将被置位。 TWRNINT 不会在总线关闭状态置位，且不会在冻结模式下更新。 写 1 清零，写 0 无效。
16	RWRNINT	Rx 警告中断标志： 1：Rx 错误计数器从小于 96 增至超过或等于 96 如果 CAN_MCR.WRNEN 被置位，当 RXWRN 标志由 0 变 1 时，RWRNINT 被置位，表示 Rx 错误计数器达到 96。如果相应的掩码位（CAN_CTRL1.RWRNMSK）被置位，则产生中断。 当 CAN_MCR.WRNEN 被清零时，RWRNINT 标志被掩码。CPU 必须在 CAN_MCR.WRNEN 被清零前清除 RWRNINT 标志。否则，当 CAN_MCR.WRNEN 再次被置位时，RWRNINT 将被置位。 RWRNINT 不会在总线关闭状态置位，且不会在冻结模式下更新。 写 1 清零，写 0 无效。
15	BIT1ERR	Bit1 错误 — 表示报文的传输位和接收位出现不一致： 1：至少一个隐性发送位被接收为显性 注：在仲裁字段或 ACK SLOT，或节点发送显性的被动错误标志时，BIT1ERR 不会被发送器设置。
14	BIT0ERR	Bit0 错误 — 表示报文的传输位和接收位出现不一致：

字段	名称	描述
		1：至少一个显性发送位被接收为隐性
13	ACKERR	应答错误 — 表示发送节点检测到应答错误（即在 ACK SLOT 未检测到显性位）： 1：自上次读取该寄存器后发生了 ACK 错误
12	CRCERR	CRC 校验错误 — 表示接收节点检测到 CRC 错误(即计算的 CRC 值不同于接收到的 CRC)： 1：自上次读取该寄存器后发生了 CRC 错误
11	FRMERR	格式错误 — 表示接收节点检测到格式错误(即固定格式的位字段包括至少一个非法位)： 1：自上次读取该寄存器后发生了格式错误
10	STFERR	填充错误 — 表示接收节点检测到填充错误： 1：自上次读取该寄存器后发生了填充错误
9	TXWRN	TX 错误警告 — 表示报文传输期间发生重复的错误： 1：TXERRCNT 超过或等于 96 TXWRN 只受 CAN_ECR.TXERRCNT 的值影响，冻结模式下不会更新。
8	RXWRN	Rx 错误警告 — 表示报文接收期间发生重复的错误： 1：RXERRCNT 超过或等于 96 RXWRN 只受 CAN_ECR.RXERRCNT 的值影响，冻结模式下不会更新。
7	IDLE	1：CAN 总线为 IDLE 状态 参见表格“FLEXCAN 状态相关位编码”。
6	TX	1：FlexCAN 正在传输报文 0：FlexCAN 未传输报文 参见表格“FLEXCAN 状态相关位编码”。
5：4	FLTCONF	FlexCAN 的错误状态： 00：主动错误 01：被动错误 1x：总线关闭 如果 CAN_CTRL1.LOM 被置位，经过延迟后（延迟时间取决于 CAN 位时序），FLTCONF 字段会标志为“被动错误”。同样的延迟会影响 FLTCONF 将更新反映到 CPU 的 CAN_ECR 寄存器，可能需要一个 CAN 位时间来使两者保持一致。 FLTCONF 受软件复位影响，但如果 CAN_CTRL1.LOM 被置位，则 FLTCONF 的复位值仅持续一个 CAN 位，之后 FLTCONF 指示被动错误。
3	RX	1：FlexCAN 正在接收报文 0：FlexCAN 未接收报文 参见表格“FLEXCAN 状态相关位编码”。
2	BOFFINT	总线关闭中断： 1：FlexCAN 进入总线关闭状态 当 FlexCAN 进入总线关闭状态时，BOFFINT 被置位。如果相应的掩码位（CAN_CTRL1.BOFFMSK）被置位，则产生中断。 写 1 清零，写 0 无效。
1	ERRINT	错误中断： 1：表明 CAN_ESR1 中至少有一个错误标志（BIT1ERR、BIT0ERR、ACKERR、CRCERR、FRMERR 或 STFERR）被置位 如果相应的掩码位（CAN_CTRL1.ERRMSK）被置位，则产生中断。

字段	名称	描述
		写 1 清零，写 0 无效。
0	Reserved	保留，必须保持复位值

在单个 CAN 帧中检测到的错误可通过一个或多个错误标志报告。此外，错误报告可以累计，以防 CPU 读取 CAN_ESR1 之前的后续帧中还有错误事件。

建议 CPU 在处理相应位的中断请求时采用以下流程：

- 读取 CAN_ESR1 以确定所有错误条件和状态位。此操作会清除自上次读取访问以来置位的相应位
- 写 1 以清除触发中断请求的中断位
- 若 ERR_OVR 被置位，则写 1 以清除该位

从清除所有错误标记开始，第一个错误事件置位 ERRINT（如果相应的掩码位被置位）。如果在 CPU 处理中断请求前，后续帧发生其他错误事件，则 ERR_OVR 被置位以指示已累计来自不同帧的错误。

表 23-11 FLEXCAN 状态相关位编码

SYNCH	IDLE	TX	RX	FlexCAN 状态
0	0	0	0	未同步至 CAN 总线
1	1	x	x	空闲
1	0	1	0	传输
1	0	0	1	接收

23.4.10 CAN_IMASK1 中断掩码寄存器 1

偏移地址：0x28

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BUF15TO0M															
rw															

字段	名称	描述
31：16	Reserved	保留，必须保持复位值
15：0	BUF15TO0M	MBi 掩码位 — 使能或禁止 MB15 至 MB0 的相应中断： 1：相应的 MB 中断使能 0：相应的 MB 中断禁止 注：如果相应的 CAN_IFLAG1 位被置位，则置位或清零 CAN_IMASK1 可以产生或屏蔽中断请求。

23.4.11 CAN_IFLAG1 中断标志寄存器 1

偏移地址：0x30

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BUF15TO8I								BUF7I	BUF6I	BUF5I	BUF4TO1I				BUF0I
rw								rw	rw	rw	rw				rw

字段	名称	描述
31：16	Reserved	保留，必须保持复位值
15：8	BUF15TO8I	MBi 中断标志位 — 每个位对应 MB15 至 MB8 1：相应的缓冲区已成功传输或接收 0：相应的缓存区未成功传输或接收
7	BUF7I	MB7 中断或 Rx FIFO 溢出： 当 CAN_MCR.RFEN 为 0 时， 1：MB7 完成传输/接收 0：MB7 未完成传输/接收 当 CAN_MCR.RFEN 为 1（Rx FIFO 使能）时， 1：Rx FIFO 溢出，表示信息丢失，因为 Rx FIFO 已满 0：Rx FIFO 未溢出 Rx FIFO 已满且报文被邮箱捕获时，BUF7I 不会置位。 注：当 CAN_MCR.RFEN 被 CPU 写操作改变时，FlexCAN 会清除 BUF7I。
6	BUF6I	MB6 中断或 Rx FIFO 警告： 当 CAN_MCR.RFEN 为 0 时， 1：MB6 完成传输/接收 0：MB6 未完成传输/接收 当 CAN_MCR.RFEN 为 1（Rx FIFO 使能）时， 1：Rx FIFO 几乎为满，表示未读报文数因接收到新报文而从 4 增加至 5 0：Rx FIFO 未几乎为满 如果未读报文数超过 4 时 BUF6I 被清零，则 BUF6I 不会再次被置位，直到 Rx FIFO 中未读报文数降至 4 或更少。 注：当 CAN_MCR.RFEN 被 CPU 写操作改变时，FlexCAN 会清除 BUF6I。
5	BUF5I	MB5 中断或 Rx FIFO 中有可用的帧： 当 CAN_MCR.RFEN 为 0 时， 1：MB5 完成传输/接收 0：MB5 未完成传输/接收 当 CAN_MCR.RFEN 为 1（Rx FIFO 使能）时， 1：Rx FIFO 中有可用的帧，表示 Rx FIFO 中至少有一个帧可读 0：Rx FIFO 中无可用的帧

字段	名称	描述
		当 CAN_MCR.RFEN 和 CAN_MCR.DMA 被置位时，BUF5I 用于生成 DMA 请求，且 CPU 不能通过写 1 清除该位。 注：当 CAN_MCR.RFEN 被 CPU 写操作改变时，FlexCAN 会清除 BUF5I。
4：1	BUF4TO1I	MB4 ~ 1 中断或预留： 当 CAN_MCR.RFEN 为 0 时， 1：相应的缓存区成功完成传输或接收 0：相应的缓存区未成功完成传输或接收 当 CAN_MCR.RFEN 为 1（Rx FIFO 使能）时，BUF4TO1I 为预留位 注：当 CAN_MCR.RFEN 被 CPU 写操作改变时，FlexCAN 会清除 BUF4TO1I。
0	BUF0I	MB0 中断或清除 Rx FIFO 当 CAN_MCR.RFEN 为 0 时， 1：MB0 成功完成传输或接收 0：MB0 未成功完成传输或接收 当 CAN_MCR.RFEN 为 1（Rx FIFO 使能）时，BUF0I 触发 FIFO 清除操作，该操作清空 Rx FIFO 的内容。执行该操作前，CPU 必须处理所有 Rx FIFO 相关的 IFLAG。当 CAN_MCR.DMA 被置位（DMA 使能）时，该操作还会清除 BUF5I 标志并中止 DMA 请求。FIFO 清除操作发生在 CPU 写 1 到 BUF0I 时，仅在冻结模式下发生，其他情况下该位被硬件锁定。

每个缓冲区都有一个对应的中断标志位，每次成功传输或接收，都会置位相应的 CAN_IFLAG1 位。如果相应的 CAN_IMASK1 位被置位，则会产生中断。中断标志必须通过写 1 清零，写 0 无效。

更新 CAN_MCR.MAXMB 字段前，CPU 必须处理 MB 编号大于 CAN_MCR.MAXMB 更新值的 CAN_IFLAG1 位，否则标志位会保持置位，且与可用的 MB 数不一致。

Rx FIFO DMA 使能后的例外情况如下所述：

23.4.11.1 Rx FIFO

CAN_MCR.RFEN = 1 且 CAN_MCR.DMA = 0 时：

- BUF7I、BUF6I 和 BUF5I 表示 FIFO 的运行条件
- BUF0I 用于清空 FIFO
- BUF4I 至 BUF1I 预留

置位 CAN_MCR.RFEN 前，CPU 必须处理 Rx FIFO 区域被置位的 IFLAG（参见章节“Rx FIFO 结构”）。否则，这些 IFLAG 将错误地显示相关 MB（现在用于 FIFO）有内容需要处理。

当 CAN_MCR.RFEN 被清零时，FIFO 标志必须被清零。当选定的 CAN_CTRL2.RFFN 值使 Rx FIFO 过滤器超出 MB7 时，同样需要注意。例如当 RFFN 为 0x3 时，MB0 ~ 13 被 Rx FIFO 过滤器占据，相应的 IFLAG 位必须被清零。

23.4.11.2 Rx FIFO DMA

CAN_MCR.RFEN = 1 且 CAN_MCR.DMA = 1（使能 Rx FIFO DMA 功能）时：

- BUF7I、BUF6I 和 BUF4I ~ BUF1I 未使用
- BUF5I 表示 Rx FIFO 的运行条件
- BUF5I 不生成 CPU 中断，而是生成 DMA 请求
- BUF0I 用于清空 FIFO

当 CAN_MCR.DMA 被置位时，不考虑 Rx FIFO 区域的 IMASK1 位。此外，当 DMA 使能时，CPU 不能清零 BUF5I。置位 CAN_MCR.DMA 前，CPU 必须处理 Rx FIFO 区域被置位的 IFLAG。当 CAN_MCR.DMA 被清零时，Rx FIFO 必须为空。

23.4.12 CAN_CTRL2 控制寄存器 2

CAN_CTRL2 寄存器为冻结模式下的内存写访问、扩展 Rx FIFO 过滤器数量、调整 FlexCAN 内部流程（如匹配和仲裁）提供控制位。

偏移地址：0x34

复位值：0x00B0 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	BOFFDONEMSK	Res.		RFFN				TASD					MRP	RRS	EACEN
	rw			rw				rw					rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.															

字段	名称	描述
31	Reserved	保留，必须保持复位值
30	BOFFDONEMSK	总线关闭完成中断（CAN_ESR1.BOFFDONEINT）掩码： 1：总线关闭完成中断使能 0：总线关闭完成中断禁止
29：28	Reserved	保留，必须保持复位值

字段	名称	描述
27：24	RFFN	Rx FIFO 过滤器数量，参见表格“Rx FIFO 过滤器数量” RFFN 的值不能使 Rx FIFO 和 Rx FIFO ID 过滤器占有的 MB 数超过由 CAN_MCR.MAXMB 定义的邮箱数量。 每组八个过滤器占用相当于两个 MB 的内存空间，因此过滤器越多可用的邮箱越少。 考虑到 Rx FIFO 占用了原本为 MB0 ~ 5 预留的内存空间，RFFN 的值应不大于可用内存字的数量：（SETUP_MB - 6） × 4 其中：SETUP_MB 为最大邮箱数 16 和 CAN_MCR.MAXMB 中的较小值。 剩余可用邮箱数量：（SETUP_MB - 8） -（RFFN × 2） 如果 RFFN 设定的 Rx FIFO 过滤器数量超过 SETUP_MB，则超出部分无效。 注：最后一个剩余可用邮箱的编号为最大邮箱数 16-1 和 CAN_MCR.MAXMB 之间的最小值。 如果 Rx 私有掩码寄存器未使能，则所有 Rx FIFO 过滤器受 Rx FIFO 全局掩码影响。 RFFN 只能在冻结模式下写入，其他模式下被硬件锁定。
23：19	TASD	Tx 仲裁启动延迟 — 定义从 CAN 总线的 CRC 字段首位开始，Tx 仲裁过程起始点延迟的 CAN 位数，参见章节“Tx 仲裁启动延迟”。 TASD 只能在冻结模式下写入，其他模式下被硬件锁定。
18	MRP	邮箱接收优先级： 1：匹配从邮箱开始，若没有发生匹配，则在 Rx FIFO 中继续匹配 0：匹配从 Rx FIFO 开始，在邮箱继续 MRP 只能在冻结模式下写入，其他模式下被硬件锁定。
17	RRS	远程请求存储： 1：远程帧被存储 0：产生远程响应帧 如果 RRS 被置位，则将远程帧提交至匹配过程，并以和数据帧相同的方式存储在相应的报文缓冲区中，不会自动生成远程响应帧。 如果 RRS 被清零，则将远程帧提交到匹配过程，且如果一个代码为 0b1010 的报文缓冲区具有相同的 ID，则自动生成远程响应帧。 RRS 只能在冻结模式下写入，其他模式下被硬件锁定。
16	EACEN	Rx 邮箱全帧仲裁字段比较： 1：匹配过程比较 Rx 邮箱过滤器的 IDE、RTR 位和接收帧的相应位，掩码位适用 0：匹配过程比较 Rx 邮箱过滤器的 IDE 位，但不比较 RTR，与掩码位无关 EACEN 不影响 Rx FIFO 的匹配。 EACEN 只能在冻结模式下写入，其他模式下被硬件锁定。
15：0	Reserved	保留，必须保持复位值

表 23-12 Rx FIFO 过滤器数量

RFFN[3：0]	Rx FIFO 过滤元素数量	Rx FIFO 和 ID 过滤表占用的报文缓冲区	剩余可用邮箱	受 Rx 私有掩码影响的 Rx FIFO ID 过滤表元素	受 Rx FIFO 全局掩码影响的 Rx FIFO ID 过滤表元素
0x0	8	MB0 ~ 7	MB8 ~ 15	元素 0 ~ 7	无
0x1	16	MB0 ~ 9	MB10 ~ 15	元素 0 ~ 9	元素 10 ~ 15

RFFN[3：0]	Rx FIFO 过滤元素数量	Rx FIFO 和 ID 过滤表占用的报文缓冲区	剩余可用邮箱	受 Rx 私有掩码影响的 Rx FIFO ID 过滤表元素	受 Rx FIFO 全局掩码影响的 Rx FIFO ID 过滤表元素
0x2	24	MB0 ~ 11	MB12 ~ 15	元素 0 ~ 11	元素 12 ~ 23
0x3	32	MB0 ~ 13	MB14 ~ 15	元素 0 ~ 13	元素 14 ~ 31
0x4	40	MB0 ~ 15	无	元素 0 ~ 15	元素 16 ~ 39

23.4.13 CAN_ESR2 错误和状态 2 寄存器

偏移地址：0x38

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.									LPTM						
									r						
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	VPS	IMB	Res.												
	r	r													

字段	名称	描述
31：23	Reserved	保留，必须保持复位值
22：16	LPTM	最低优先级的 Tx 邮箱 如果 CAN_ESR2.VPS 被置位，则 LPTM 指示编号最小的非活动邮箱（见 CAN_ESR2.IMB 位描述）。如果没有非活动邮箱，则所示邮箱取决于 CAN_CTRL1.LBUF 的值： CAN_CTRL1.LBUF 为 0 时，指示具有最大仲裁值的邮箱（参见章节“最高优先级有效优先”）； CAN_CTRL1.LBUF 被置位时，指示编号最大的活动 Tx 邮箱 如果 Tx 邮箱正在被传输，则 LPTM 不考虑该邮箱。如果 CAN_ESR2.IMB 未被置位，且帧被成功传输，则 LPTM 更新为其邮箱号。
15	Reserved	保留，必须保持复位值
14	VPS	CAN_ESR2.IMB 和 CAN_ESR2.LPTM 的内容当前是否有效： 1：IMB 和 LPTM 的内容有效 0：IMB 和 LPTM 的内容无效 VPS 在每次完成 Tx 仲裁过程时被置位，除非 CPU 向已被扫描的邮箱写入 C/S（在 Tx 仲裁期间，位于 Tx 仲裁点后）。如果没有非活动邮箱且只有一个 Tx 邮箱被传输，则 VPS 不会被置位。 VPS 在每次启动 Tx 仲裁进程或向任何邮箱写入 C/S 时被清零。 注：CPU 向被中止机制锁定的 MB 写入 C/S 不影响 VPS。当 CAN_MCR.AEN 被置位时，向正在被传输的 MB 的 C/S 写入中止代码（中止待处理），或试图写 CAN_IFLAG1 被置位的 Tx MB，写操作都会被锁定。
13	IMB	非活动邮箱

字段	名称	描述
		如果 CAN_ESR2.VPS 被置位，IMB 指示是否有任何非活动邮箱（代码字段为 0b1000 或 0b0000）： 1：如果 CAN_ESR2.VPS 被置位，则至少有一个非活动邮箱。CAN_ESR2.LPTM 为第一个邮箱的编号 0：如果 CAN_ESR2.VPS 被置位，则 CAN_ESR2.LPTM 不是非活动邮箱 IMB 在下列情况下被置位： 仲裁期间，如果 CAN_ESR2.LPTM 被找到且非活动 如果 CAN_ESR2.MB 未被置位，且帧被成功传输 IMB 在仲裁开始时被清零（参见章节“仲裁过程”）。 注：如果 MB 被成功传输且 CAN_ESR2.IMB=0（无非活动邮箱），则 CAN_ESR2.VPS 和 CAN_ESR2.IMB 被置位，该 MB 的编号被写入 CAN_ESR2.LPTM。
12：0	Reserved	保留，必须保持复位值

23.4.14 CAN_CRCR CRC 寄存器

Tx 中断标志被置位的同时，CAN_CRCR 被更新。

偏移地址：0x44

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.									MBCRC						
									r						
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	TXCRC														
	r														

字段	名称	描述
31：23	Reserved	保留，必须保持复位值
22：16	MBCRC	CRC 邮箱 — 表示与 CAN_CRCR.TXCRC 字段对应的邮箱编号
15	Reserved	保留，必须保持复位值
14：0	TXCRC	传输的 CRC 值 — 表示最后一次传输的报文的 CRC 值

23.4.15 CAN_RXFGMASK Rx FIFO 全局掩码寄存器

CAN_RXFGMASK 位于 RAM 空间。Rx FIFO 使能时，用于掩码 Rx FIFO ID 过滤表元素（依照 CAN_CTRL2.RFFN 的设定，没有相应 CAN_RXIMR 的元素）。

偏移地址：0x48

复位值：x

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
FGM[31:16]															

rw															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FGM[15:0]															
rw															

字段	名称	描述
31：0	FGM	Rx FIFO 全局掩码位 — 掩码 ID 过滤表元素的相应位： 1：过滤表的相应位被检查 0：过滤表的相应位“don’t care”，细节见下表 只能在冻结模式下写入，其他模式下被硬件锁定。

表 23-13 Rx FIFO 全局掩码位和 IDF 字段的对应关系

Rx FIFO ID 过滤表元素格式（CAN_MCR.IDAM）	ID 接收过滤器字段					
	RTR	IDE	RXIDA	RXIDB (1)	RXIDC (2)	预留
A	FGM[31]	FGM[30]	FGM[29：1]	—	—	FGM[0]
B	FGM[31]，FGM[15]	FGM[30]，FGM[14]	—	FGM[29：16]，FGM[13：0]	—	—
C	—	—	—	—	FGM[31：24]，FGM[23：16]，FGM[15：8]，FGM[7：0]	—

1） 如果选用格式 B，则接收帧 ID 只有高 14 位与 Rx FIFO 过滤器相比较

2） 如果选用格式 C，则接收帧 ID 只有高 8 位与 Rx FIFO 过滤器相比较

23.4.16 CAN_RXFIR Rx FIFO 信息寄存器

偏移地址：0x4C

复位值：x

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.							IDHIT								
							r								

字段	名称	描述
31：9	Reserved	保留，必须保持复位值
8：0	IDHIT	ID 接收过滤命中指示 — 指示被 Rx FIFO 中接收到的报文命中的 ID 接收过滤器（IDAF）

字段	名称	描述
		如果多个过滤器与接收到的报文 ID 相匹配，则指示匹配过程中第一个匹配的 IDAF（最小编号）。 IDHIT 仅在 CAN_IFLAG1.BUF5I 被置位时有效。

CPU 通过 CAN_RXFIR 访问位于 RAM 的 RXFIR FIFO 的输出。当一个新报文被移入 Rx FIFO 时，FlexCAN 会写该寄存器；当 Rx FIFO 的输出被下一条报文更新时，该寄存器的输出也被更新。CAN_RXFIR 读取说明参见章节“Rx FIFO”。

23.4.17 CAN_CBT CAN 位时序寄存器

CAN_CBT 寄存器是 CAN_CTRL1 中 CAN 位时序变量的扩展。

偏移地址：0x50

复位值：0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
BTF	EPRESDIV										ERJW				
rw	rw										rw				
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EPROPSEG						EPSEG1					EPSEG2				
rw						rw					rw				

字段	名称	描述
31	BTF	位时序格式 — 使用扩展的 CAN 位时序字段 EPRESDIV、EPROPSEG、EPSEG1、EPSEG2 和 ERJW，取代 CAN_CTRL1 定义的 CAN 位时序变量： 1：使能扩展的位时序定义 0：禁止扩展的位时序定义 BTF 只能在冻结模式写入，其他模式下被硬件锁定。
30：21	EPRESDIV	扩展的预分频器分频系数 当 CAN_CBT.BTF 被置位时，EPRESDIV 定义了 PE 时钟频率和串行时钟（Sclock）频率之间的比率。 EPRESDIV 扩展了 CAN_CTRL1.PRESDIV 的数值范围。 Sclock 频率 = PE 时钟 /（EPRESDIV + 1） Sclock 周期定义了 CAN 协议的 Tq。对于复位值，Sclock 频率等于 PE 时钟频率（参见章节“协议时序”）。 当 CAN_CBT.BTF 为 0 时，EPRESDIV 无效。 EPRESDIV 只能在冻结模式下写入，其他模式下被硬件锁定。
20：16	ERJW	扩展的重同步补偿 当 CAN_CBT.BTF 被置位时，ERJW 定义一次重同步补偿的最大 Tq。ERJW 扩展了 CAN_CTRL1.RJW 的数值范围。 重同步补偿宽度 = ERJW + 1，Tq = Sclock 周期 当 CAN_CBT.BTF 被为 0 时，ERJW 无效。 ERJW 只能在冻结模式下写入，其他模式下被硬件锁定。
15：10	EPROPSEG	扩展传播段

字段	名称	描述
		当 CAN_CBT.BTF 被置位时，EPROPSEG 定义传播段的位时间长度。EPROPSEG 扩展了 CAN_CTRL1.PROPSEG 的数值范围。 传播时间 =（EPROPSEG + 1） × Tq，Tq = Sclock 周期 当 CAN_CB.BTF 为 0 时，EPROPSEG 无效。 EPROPSEG 只能在冻结模式下写入，其他模式下被硬件锁定。
9：5	EPSEG1	扩展相位段 1 当 CAN_CBT.BTF 被置位时，EPSEG1 定义位时间中相位段 1 的长度。 EPSEG1 扩展了 CAN_CTRL1. EPSEG1 的数值范围。 相位段 1 =（EPSEG1 + 1） × Tq，Tq = Sclock 周期 当 CAN_CBT.BTF 为 0 时，EPSEG1 无效。 EPSEG1 只能在冻结模式下写入，其他模式下被硬件锁定。
4：0	EPSEG2	扩展相位段 2 当 CAN_CBT.BTF 被置位时，EPSEG2 定义位时间中相位段 2 的长度。EPSEG2 扩展了 CAN_CTRL1.PSEG2 的数值范围。 相位段 2 =（EPSEG2 + 1） × Tq，Tq = Sclock 周期 当 CAN_CBT.BTF 为 0 时，EPSEG2 无效。 EPSEG2 只能在冻结模式下写入，其他模式下被硬件锁定。

注：CAN_CTRL1 和 CAN_CBT 的 CAN 位变量存储在相同的寄存器内。

23.4.18 CAN_RXIMRn Rx 私有掩码寄存器

CAN_RXIMRn 位于 RAM 中，必须在任何接收之前进行初始化。用于存储 Rx MB 和 Rx FIFO 的 ID 过滤接收掩码。

偏移地址：0x880 + 4 * n

复位值：x

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
MI[31:16]															
rw															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MI[15:0]															
rw															

字段	名称	描述
31：0	MI	私有掩码位： 1：过滤器的相应位被检查 0：过滤器的相应位“don't care” Rx FIFO 禁止（CAN_MCR.RFEN = 0）时，一一对应地为每个可用的 Rx 邮箱提供私有掩码，见 RXMGMASK 寄存器描述； Rx FIFO 使能（CAN_MCR.RFEN = 1）时，一一对应地为每个 Rx FIFO ID 过滤表元素提供私有掩码，见 RXFGMASK 寄存器描述。具体取决于 CAN_CTRL2.RFFN 的设置（参见章节“Rx FIFO”）。

字段	名称	描述
		只能在冻结模式下由 CPU 访问，不受复位影响。

23.4.19 报文缓冲区结构

下图为 FlexCAN 所使用的报文缓冲区结构，包括 CAN 2.0B 的两种帧格式：扩展帧（29 位 ID）和标准帧（11 位 ID）。每个报文缓冲区（MB）由 16 字节组成，其中包括 8 字节的数据。邮箱使用 0x80 ~ 0x17F 的内存区域。




图 23-7 信息寄存器结构示例

- CODE — 报文缓冲区代码

CODE 字段可以被 CPU 和 FlexCAN 读写，用作报文缓冲区匹配和仲裁过程的一部分。编码如下表所示。

表 23-14 接收缓冲区代码

CODE	接收到新帧前的 Rx code	SRV（1）	成功接收后的 Rx code（2）	RRS（3）	注解
0b0000：INACTIVE MB 未激活	INACTIVE	—	—	—	MB 不参与匹配过程
0b0100：EMPTY MB 激活且为空	EMPTY	—	FULL	—	成功接收到帧时（在移入过程之后），CODE 自动更新为 FULL
0b0010：FULL MB 满	FULL	Yes	FULL	—	读取 C/S 并解锁 MB（SRV）不会使代码返回 EMPTY。如果在 MB 被处理后，有新帧被移入 MB，则代码仍保持 FULL。细节参见章节“匹配过程”。
		No	OVERRUN	—	如果 MB 为 FULL，新帧在 CPU 使用该 MB 前被移入，则 CODE 会自动更新为 OVERRUN。细节参见章节“匹配过程”。
0b0110：OVERRUN MB 被覆盖到满的缓冲区中	OVERRUN	Yes	FULL	—	如果 CODE 为 OVERRUN 且 CPU 已处理了 MB，则当一个新帧移动到 MB 时，代码返回 FULL。
		No	OVERRUN	—	如果 CODE 为 OVERRUN，且必须移入另一个新帧，则 MB 将再次被覆

CODE	接收到新帧前的 Rx code	SRV（1）	成功接收后的 Rx code（2）	RRS（3）	注解
					盖，代码将保持 OVERRUN。细节参见章节“匹配过程”。
0b1010：RANSWER（4） 帧被配置为识别远程帧并回复响应帧	RANSWER	—	TANSWER（1110）	0	远程应答被配置用于识别接收到的远程帧。之后，MB 被配置为发送响应帧，代码自动变更为 TANSWER（0b1110）。细节参见章节“匹配过程”。如果 CAN_CTRL2.RRS 被清零，则在收到相同 ID 的远程帧时发送响应帧。
		—	—	1	匹配与仲裁阶段，忽略此代码。细节参见章节“匹配过程”。
CODE[0] = 1：BUSY FLexCAN 正在更新 MB，CPU 禁止访问	BUSY（5）	—	FULL	—	表示正在更新 MB。自动清零且不影响下一个 CODE。
		—	OVERRUN	—	

1）SRV：已处理的 MB。MB 被读取，并通过读 CAN_TIMER 或其他 MB 被解锁

2）帧被移入 MB 则认为该帧被成功接收。参见章节“移入”

3）远程请求存储位，细节参见寄存器 CAN_CTRL2

4）CODE 0b1010 不被认作 Tx，具有该 CODE 的 MB 不应被中止

5）对于 Tx MB，读取时应忽略 BUSY 位，除非 CAN_MCR.AEN 被置位。如果该位被置位，则相应的 MB 不参与匹配过程

表 23-15 发送缓冲区代码

CODE	发送帧前的 Tx code	MB RTR	成功传输后的 Tx code	注解
0b1000：INACTIVE MB 未激活	INACTIVE	—	—	MB 不参与匹配过程
0b1001：ABORT MB 被丢弃	ABORT	—	—	MB 不参与匹配过程
0b1100：DATA MB 为 Tx 数据帧（MB RTR 必须为 0）	DATA	0	INACTIVE	无条件地发送数据帧一次。传输后，MB 自动返回 INACTIVE 状态
0b1100：REMOTE MB 为远程帧（MB RTR 必须为 1）	REMOTE	1	EMPTY	无条件地发送远程帧一次。传输后，MB 自动转换为具有相同 ID 的接收空 MB
0b1110：TANSWER MB 为远程帧的响应帧	TANSWER	—	RANSWER	中间代码，匹配远程帧后由 CHI 自动写入 MB。远程响应帧将无条件地传输一次，之后代码将自动返回到 RANSWER（0b1010）。 CPU 写该 Code 可以产生相同的效果。远程响应帧可以是数据帧，也可以是另一

CODE	发送帧前的 Tx code	MB RTR	成功传输后的 Tx code	注解
				个远程帧，取决于 RTR 位的值。参见章节“匹配过程”和“仲裁过程”。

- SRR — 替代远程请求

1：扩展帧格式传输时，必须使用隐性位

0：扩展帧格式传输时，显性位无效

固定的隐性位，只用于扩展帧格式。传输时（发送缓冲区）该位必须设置为 1，且将会和从 CAN 总线上接收到的值一起存储于接收缓冲区。该位可以被接收为隐性或显性，如果 FlexCAN 以显性位接收，则认为仲裁丢失。

- IDE — ID 扩展位

1：扩展帧

0：标准帧

- RTR — 远程传输请求

1：如果是发送 MB，则表示当前 MB 可能有一个远程帧待发送；如果是接收 MB，则接收到的远程帧将会被存储；

0：表示当前的 MB 中有一个数据帧待传输。在接收 MB 中，可能会被用于匹配过程。

如果 FlexCAN 传输 1（隐性），接收到 0（显性），则认为仲裁丢失。如果 RTR 传输 0（显性），接收到 1（隐性），则认为是位错误。如果接收到的值与发送值相同，则被认为是一次成功的位传输。

- DLC — 数据字节长度

该 4 位字段为发送/接收数据的长度（以字节为单位），位于偏移地址为 0x8 到 0xF 的 MB 空间。接收阶段，该字段由 FlexCAN 写入，从接收帧的 DLC （Data Length Code）字段复制而得；传输阶段，该字段由 CPU 写入，且与要传输的帧的 DLC 字段相对应。当 RTR = 1 时，被传输的帧为远程帧，不包含数据字段（DLC 字段的设置无效，参见表格“有效数据字节”）。

- TIME STAMP — 自由运行计时器时间戳

该 16 位字段为自由运行计时器的复制，当标识符字段开头出现在 CAN 总线上时进行捕获。

- PRIO — 本地优先级

该 3 位字段只有当 MCR.LPRIO_EN 被置位时才有效，且只针对传输邮箱。用于附加到 ID 来定义传输优先级，不会被传输。参见章节“仲裁过程”。

- ID — 帧标识符

标准帧格式，只有高 11 位（28 ~ 18）用于识别接收或发送帧，忽略低 18 位。扩展帧格式，所有位都用于识别传输或接收帧。

- DATA BYTE0 ~ 7 — 数据字段

数据帧最多可以使用 8 个字节，取决于为 MB 选择的有效负载大小。从总线上接收到的帧以该帧被接收时的格式进行存放。只有 n 小于 DLC 时，DATA BYTE（n）才有效。

表 23-16 有效数据字节

DLC	有效数据字节
0	无
1	数据字节 0
2	数据字节 0 ~ 1
3	数据字节 0 ~ 2
4	数据字节 0 ~ 3
5	数据字节 0 ~ 4
6	数据字节 0 ~ 5
7	数据字节 0 ~ 6
8	数据字节 0 ~ 7

23.4.20 MB 内存映射

FlexCAN 内存缓冲区的内存映射如下表所示。

表 23-17 MB 内存映射

MB	偏移地址 （8 字节负载）
MB0	0x0080
MB1	0x0090
MB2	0x00A0
MB3	0x00B0
MB4	0x00C0
MB5	0x00D0
MB6	0x00E0
MB7	0x00F0
MB8	0x0100
MB9	0x0110
MB10	0x0120
MB11	0x0130
MB12	0x0140
MB13	0x0150
MB14	0x0160
MB15	0x0170

23.4.21 Rx FIFO 结构

当 CAN_MCR.RFEN 被置位时，Rx FIFO 引擎使用从 0x80 至 0xDC 的内存空间（通常被 MB 0 ~ 5 占用）。

0x80 ~ 0x8C 包含 Rx FIFO 的输出，必须作为报文消息缓冲区由 CPU 读取。Rx FIFO 输出包含已被接收但未被读取的最旧的报文；0x90 ~ 0xDC 为 Rx FIFO 引擎内部使用预留。

一个额外的内存空间，从 0xE0 开始，可扩展至 0x17C（通常被 MB6 ~ 15 占用），取决于 CAN_CTRL2.RFFN 的设置，包括 ID 过滤表（可配置 8～40 个表元素），该表指定了 Rx FIFO 接收帧的过滤条件。

复位时，可变的 ID 过滤表内存空间默认为 0xE0，仅可扩展至 0xFC，对应于 RFFN = 0 时的 MB 6 ~ 7。




图 23-8 Rx FIFO 结构

各 ID 过滤表元素占有整个 32 位字，且可由 1、2 或 4 个标识符接收过滤器（IDAF）组成，取决于 CAN_MCR.IDAM 的设置。下图显示了三个不同格式的 ID 表元素，所有表元素必须具有相同的格式。参见章节“Rx FIFO”。




图 23-9 ID 过滤表结构

- RTR — 远程帧，指定如果远程帧匹配目标 ID，是否被接收到 Rx FIFO 中：

1：接收远程帧，拒绝数据帧

0：拒绝远程帧，接收数据帧

- IDE — 扩展帧，指定 Rx FIFO 是否接收匹配目标 ID 的扩展帧或标准帧：

1：接收扩展帧，拒绝标准帧

0：拒绝扩展帧，接收标准帧

- RXIDA — Rx 帧标识符（格式 A）

指定作为 Rx FIFO 接收条件的 ID。标准帧格式，只有高 11 位（29～19）用作帧标识符；扩展帧格式，所有位都被使用。

- RXIDB_0、RXIDB_1 — Rx 帧标识符（格式 B）

指定作为 Rx FIFO 接收条件的 ID。标准帧格式，只有高 11 位（29～19 和 13～3）用作帧标识符；扩展帧格式，所有 14 位都与接收到的 ID 的高 14 位比较。

- RXIDC_0、RXIDC_1、RXIDC_2、RXIDC_3 — Rx 帧标识符（格式 C）

指定作为 Rx FIFO 接收条件的 ID。标准帧和扩展帧格式下，所有的 8 位都与接收到的 ID 的高 8 位相比较。

- IDHIT — 标识符接收过滤器命中指示

9 位的 IDHIT 字段表示 Rx FIFO 输出的接收报文命中的标识符接收过滤器。参见章节“Rx FIFO”。

24 DBG 调试支持

24.1 简介

芯片内核包含硬件调试模块，主要用于功能的调试。当内核在取指（指令断点）或访问数据（数据断点）时，硬件调试模块可以控制内核停止，此时用户可以查询内核的内部状态和系统的外部状态。查询完成后，内核可以继续执行当前程序。

当芯片与调试器连接开始调试时，调试器自动调用内核的调试模块进行调试操作。

24.2 功能描述

24.2.1 功能框图




图 24-1 调试功能框图

Cortex®-M0 内核含有调试单元，该单元由以下部分组成：

SWDP: SW 调试端口

BPU: 断点调试单元

DWT: 数据观察点和跟踪

24.2.2 SWD 内部上拉与下拉

SWD 引脚输入直接控制调试模式，不能悬空。为了保证 I/O 电平可控， SWD 引脚上内嵌了上拉和下拉电阻。

- SWDIO：内部上拉
- SWCLK：内部下拉

软件可以把这些 I/O 口作为普通的 I/O 口使用，此时默认的上下拉功能关闭，参考通用端口 GPIO 章节。

24.2.3 SWJ 调试端口

该芯片的 2 个普通 I/O 口可用作 SWD-DP 接口引脚， 不同封装都支持 SWD 调试端口。

表 24-1 SWD 调试端口管脚

SWD-DP 端口引脚名称	SW 调试接口		引脚分配
	类型	调试功能	
SWDIO	输入/输出	串行数据输入/输出	PA13
SWCLK	输入	串行时钟	PA14

24.3 ID 代码和锁定机制

在芯片内部有多个 ID 编码，如下表：

表 24-2 ID 编码

ID 名	芯片
DEV_ID	0X4C50E800
CPU TAP SW ID	0x0BB11477

24.3.1 微控制器设备 ID 编码

微控制器内部包含设备 ID 编码，此 ID 定义了微控制器的硅片版本，并且映射到外部 APB 总线上。通过用户代码与调试接口均能够获取此 ID 编码。

24.3.2 Cortex JEDEC-106 ID 编码

微控制器有一个 JEDEC-106ID 编码。它位于映射到内部 PPB 总线地址为 0xE00FF000_0xE00FFFFF 的 4KB ROM 表中。

24.4 SW 调试端口

24.4.1 SW 协议介绍

此同步串行协议使用 2 个引脚：主机到目标的时钟信号（SWCLK）与双向数据信号（SWDIO）。

SWDIO 作为双向数据线，需连接上拉电阻（ARM 建议值 100K）。SWDIO 引脚内嵌了上拉电阻，无需额外的外接电阻。

数据从低位开始传输，允许读写寄存器组 DPACC 与 APACC。

根据协议，当 SWDIO 改变方向时，同时需要插入一个转换时间（默认一个 Bit 时间，具体可以通过 SWCLK 调整），这段间内，任何设备不能驱动此信号线。

24.4.2 SW 协议序列

一次序列包含三个阶段：

- 主机发送 8 位请求包；
- 目标发送 3 位确认应答；
- 根据配置方向，主机或目标发送 33 位（包含一位校验位）数据；

表 24-3 8bit 请求包

比特位	名称	描述
0	起始	必须为 1
1	APnDP	0：访问 DP 1：访问 AP
2	RnW	0：写请求 1：读请求
4: 3	A[3 : 2]	DP 或 AP 寄存器的地址
5	Parity	前面比特位的校验位
6	Stop	0
7	Park	不能由主机驱动，由于有上拉，目标永远读为 1

注：每一个请求包紧跟一个 Bit 转换时间。更多关于 DAPCC 与 APACC 寄存器的信息，查看 ARM 相关的 CPU 技术参考手册。

表 24-4 3bit 应答包

比特位	名称	描述
0 .. 2	ACK	001：失败 010：等待 100：成功

注：当应答信号（ACK）处于上表的情况之一时，应答位后有一个转换时间。

表 24-5 33bit 数据包

比特位	名称	描述
0 .. 31	WDATA/RDATA	写或读的数据
32	Parity	32 位数据的奇偶校验位

注：读数据位结束后等待一个转换时间。

24.4.3 SW-DP 状态机 (Reset, Idle states, ID code)

SW-DP 状态机通过内部的 ID 码识别 SW_DP，遵守 JEP-106 标准,具体信息请参考 ARM 相关手册。直到调试器读取 ID 之前，SW-DP 的状态机不会工作。

- 当出现了上电复位，或 DP 从 JTAG 切换到 SWD 后，或超过 50 个周期的高电平时，SW-DP 状态机将处于复位状态；
- 如果 RESET 状态之后出现了至少 2 个周期的低电平，状态机会切换到 IDLE 状态；
- 状态机开始处于复位态，工作时必须先切换到 IDLE 态，先执行读 DP-SW ID 寄存器的操作。否则，调试器无法进行其它正常的传输，会出现 ACK Fault；

24.4.4 DP 和 AP 读 / 写访问

- 对 DP 的读操作没有延时：调试器将直接获得数据 （如果 ACK 返回成功状态），或者处于等待状态（如果 ACK 返回等待状态）；
- 对 AP 的读操作具有延时。这意味着前一次读操作的结果只能在下一次操作时获得。如果下一次的操作不是对 AP 的访问，则必须读 DP-RDBUFF 寄存器来获得上一次读操作的结果；
- DP-CTRL/STAT 寄存器的 READOK 标志位会在每次 AP 读操作和 RDBUFF 读操作后更新，以通知调试器 AP 的读操作是否成功；
- SW-DP 具有写缓冲区（DP 和 AP 都有写缓冲），这使得其它传输进行时，仍然可以接受写操作。如果写缓冲区满，调试器将获得一个等待的 ACK 响应。读 IDCODE 寄存器，读 CTRL/STAT 寄存器和写 ABORT 寄存器操作在写缓冲区满时仍被接受；
- 由于 SWCLK 和 HCLK 的异步性，需要在写操作后（在奇偶校验位后）插入 2 个额外的 SWCLK 周期，以确保内部写操作正确完成。这两个额外的时钟周期需要在 IDLE 状态下插入。这个操作步骤在写 CTRL/STAT 寄存器以提出一个上电请求时尤其重要，否则下一个操作（在内核上电后才有效的操作）会立即执行，这将会导致操作失败；

24.4.5 SW-DP 寄存器

当 APnDP=0 时，可以访问以下这些寄存器。

表 24-6 SW-DP 寄存器

A[3:2]	读 / 写	SELECT 寄存器的 CTRLSEL 位	寄存器	描述
00	读		IDCODE	固定为 0x0BB1 1477（用于识别 SW-DP）。
00	写		ABORT	
01	读/写	0	DP-CTRL /STAT	请求一个系统或调试的上电操作；配置 AP 访问的操作式；控制比较，校验操作； 读取一些状态位（溢出，上电响应）。
01	读/写	1	WIRE CONTROL	配置串行通信物理层协议（如转换时间长度等）。
10	读		READ RESEND	允许从一个错误的调试传输中恢复数据而不用重复最初的 AP 传输。
10	写		SELECT	选择当前的访问端口和有效的 4 字长寄存器窗口。
11	读/写		READ BUFFER	这个寄存器会从 AP 捕获上一次读操作的数据结果，因此可以获得数据而不必再启动一个新的 AP 传输。

24.4.6 SW-AP 寄存器

当 APnDP=1 时，可以访问 AP 寄存器的访问地址由以下两部分组成：

- A[3：2]的值
- DP SELECT 寄存器的当前值

24.5 MCU 调试模块 (DBGMCU)

MCU 调试模块提供以下调试器协助功能：

- 支持低功耗模式
- 断点时定时器与看门狗的时钟控制

24.5.1 低功耗模式的调试支持

MCU 具有多种低功耗模式，能够关闭 CPU 时钟，降低 CPU 的功耗，通过执行 WFE 或 WFI 指令进入低功耗模式。 CPU Free-Run 时钟 FCLK 与 AHB 总线时钟 HCLK 对于调试操作时必须的，不能关闭，同时 MCU 可以通过配置一些寄存器来改变低功耗模式特性，从而支持在低功耗模式下调试代码，具体的配置如下。

- 当进入睡眠模式时，为了能够提供 HCLK 同 FCLK 相同的时钟，调试器必须先置位 DBG_CR 寄存器的 DBG_SLEEP 位。
- 当进入停机模式时，必须先配置 DBG_STOP 位，该操作会激活内部振荡器 HSI，从而为 FCLK 与 HCLK 提供时钟。
- 当进入待机模式时，须配置 DBG_STANDBY 位，该配置下数字电路将不会断电，并且将会激活

HSI 为 FCLK 和 HCLK 提供时钟。

24.5.2 支持定时器、看门狗

当产生断点时，根据定时器和看门狗的应用不同来选择计数器的工作模式；

- 计数器可以选择继续计数，通常应用在输出 PWM 波控制电机
- 计数器可以选择停止计数，通常应用在看门狗计数

24.6 寄存器

24.6.1 寄存器总览

表 24-7 DBG 寄存器概览

Offset	Acronym	Register Name	Reset
0x00	DBG_IDCODE	DBG ID 编码寄存器	0X4C50E800
0x04	DBG_CR	DBG 控制寄存器	0x00000000

24.6.2 DBG_IDCODE ID 编码寄存器

偏移地址：0x40013400 （只支持 32 位访问，只读）

复位值：0X4C50E800

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
DEV_ID															
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DEV_ID															
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

Bit	Field	Description
31:0	DEV_ID	设备识别编码 (Device Identifier) 只读寄存器，始终读为复位值

24.6.3 DBG_CR 控制寄存器

偏移地址：0x40013404 （只支持 32 位访问，只读）

复位值：0x0020 0000（POR 复位，不被系统复位所复位)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16

Res.							IPG_DEBUG	Res.	IPS_TEST_ACCESS	IPS_SUPERVISOR_ACCESS	Res.		DBG_TIM14_STOP	DBG_TIM17_STOP	DBG_TIM16_STOP
							rw		rw	rw			rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.			DBG_TIM3_STOP	DBG_TIM2_STOP	DBG_TIM1_STOP	DBG_WWDG_STOP	DBG_IWDG_STOP	Res.				DBG_STOP_FOR_LDO	DBG_STANDBY	DBG_STOP	DBG_SLEEP
			rw	rw	rw	rw	rw					rw	rw	rw	rw

Bit	Field	Description
31:25	Reserved	保留，必须保持复位值
24	IPG_DEBUG	FCAN Debug Mode 请求 0：不请求 FCAN debug 模式 1：请求 FCAN debug 模式
23	Reserved	保留，必须保持复位值
22	IPS_TEST_ACCESS	IPS TEST ACCESS 0:指示当前访问不具有测试模式特权 1:指示当前访问具有测试模式特权
21	IPS_SUPERVISOR_ACCESS	IPS_SUPERVISOR_ACCESS 0:指示当前访问具有 supervisor mode 特权 1:指示当前访问不具有 supervisor mode 特权
20:19	Reserved	保留，必须保持复位值
18	DBG_TIM14_STOP	当内核进入调试状态时计数器 14 停止工作（TIM14 Counter Stopped When Core is Halted） 0：选中定时器的计数器仍然正常工作 1：选中定时器的计数器停止工作
17	DBG_TIM17_STOP	当内核进入调试状态时计数器 17 停止工作（TIM17 Counter Stopped When Core is Halted） 0：选中定时器的计数器仍然正常工作 1：选中定时器的计数器停止工作
16	DBG_TIM16_STOP	当内核进入调试状态时计数器 16 停止工作（TIM16 Counter Stopped When Core is Halted） 0：选中定时器的计数器仍然正常工作 1：选中定时器的计数器停止工作
15:13	Reserved	保留，必须保持复位值
12	DBG_TIM3_STOP	当内核进入调试状态时计数器 3 停止工作（TIM3 Counter Stopped When Core is Halted） 0：选中定时器的计数器仍然正常工作 1：选中定时器的计数器停止工作

Bit	Field	Description
11	DBG_TIM2_STOP	当内核进入调试状态时计数器 2 停止工作（TIM2 Counter Stopped When Core is Halted） 0：选中定时器的计数器仍然正常工作 1：选中定时器的计数器停止工作
10	DBG_TIM1_STOP	当内核进入调试状态时计数器 1 停止工作（TIM1 Counter Stopped When Core is Halted） 0：选中定时器的计数器仍然正常工作 1：选中定时器的计数器停止工作
9	DBG_WWDG_STOP	当内核进入调试状态时调试窗口看门狗停止工作（Debug Window Watchdog Stopped When Core is Halted） 0：窗口看门狗计数器仍然正常工作 1：窗口看门狗计数器停止工作
8	DBG_IWDG_STOP	独立看门狗停止工作（Debug Independent Watchdog Stopped） 此位与内核是否进入调试状态无关 0：看门狗计数器仍然正常工作 1：看门狗计数器停止工作
7:4	Reserved	保留，必须保持复位值
3	DBG_STOP_FOR_LDO	调试停机模式 LDO 状态 （Debug Stop Mode For LDO） 0： LDO 进入低功耗状态，正常进入 STOP 模式 1： LDO 不进入低功耗状态，PLL 保持供电，不能进入真正 STOP 模式。CPU 进入 DEEPSLEEP，HCLK 关闭
2	DBG_STANDBY	调试待机模式 （Debug Standby Mode） 0：数字电路部分完全断电，HCLK 与 FCLK 关闭。除指示退出待机模式的标志位，STANDBY 模式的退出与复位行为相同 1:数字电路不断电,时钟 FCLK 与 HCLK 开启,由 HSI 提供时钟。STANDBY 模式的退出与复位行为相同。
1	DBG_STOP	调试停机模式 （Debug Stop Mode） 0:在停机模式时，时钟控制器禁止一切时钟（包括 HCLK 和 FCLK）。当从 STOP 模式退出时,时钟配置与复位之后的配置一致。如果需要重新使能 PLL, HSE 等时钟，必须通过软件重新配置 1：在停机模式时，FCLK 与 HCLK 开启，由 HSI 提供时钟。当从 STOP 模式退出时，如果需要重新使能 PLL, HSE 等时钟，必须通过软件重新配置
0	DBG_SLEEP	调试睡眠模式 （Debug Sleep Mode） 0：在睡眠模式时，时钟 FCLK 开启，FCLK 保持默认配置的系统时钟，HCLK 则关闭。睡眠模式不会复位配置好的时钟系统，因此退出睡眠模式时，软件不需重新配置系统时钟 1：在睡眠模式时，FCLK 和 HCLK 时钟开启，都保持原先配置好的时钟。

25 Device Electronic Signature 器件电子签名

25.1 简介

器件电子签名是存放在闪存存储器系统存储区域内用来唯一识别一颗微控制器的身份标识码（96 bits）。在任何情况下，用户都不可以修改器件电子签名。

可以通过软件读取器件电子签名，用来实现以下功能：

- 作为密码使用，在编程闪存时，通过器件电子签名与软件加密算法结合使用，提高代码在闪存中的安全性
- 作为序列号，用作终端应用中的序列号
- 激活安全引导流程

25.2 寄存器描述

基地址：0x1FFF F7E8

表 25-1 存储器容量寄存器概览

Offset	Acronym	Register Name	Reset
0x00	UID1	唯一标识码 1	0xXXXXXXXX
0x04	UID2	唯一标识码 2	0xXXXXXXXX
0x08	UID3	唯一标识码 3	0xXXXXXXXX

25.2.1 UID1 唯一标识码

偏移地址：0x00

复位值：其值在出厂时编写

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
U_ID （31：16）															
r															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
U_ID （15：0）															
r															

Bit	Field	Description
31：0	U_ID（31：0）	U_ID：唯一身份标志 31：0 位（31：0 unique ID bits）

25.2.2 UID2 唯一标识码

偏移地址：0x04

复位值：其值在出厂时编写

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
U_ID （63：48）															
r															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
U_ID （47：32）															
r															

Bit	Field	Description
31：0	U_ID （63：32）	U_ID：唯一身份标志 63： 32 位 （63：32 unique ID bits）

25.2.3 UID3 唯一标识码

偏移地址：0x08

复位值：其值在出厂时编写

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
U_ID （95：80）															
r															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
U_ID （79：64）															
r															

Bit	Field	Description
31：0	U_ID（95：64）	U_ID：唯一身份标志 95 ：64 位 （95：64 unique ID bits）

26 修订记录

表 26-1 修订记录表

修订时间	修订版本	修订内容
2022/10/26	V0.64	定时器章节内容修改
2022/08/08	V0.63	定时器等章节内容修改
2022/03/14	V0.62	内容和版式优化
2022/01/22	V0.61	更新刹车滤波寄存器和内部触发连接一览表
2021/12/10	V0.6	初版发布