



数字逻辑与计算机组成实验

LAB 09：字符输入界面

郑凯琳 205220025
205220025@smail.nju.edu.cn

（一）实验目的

实现一个可以用键盘输入，并在 VGA 显示器上回显的交互界面。界面实现要求可以参考 DOS 字符界面，Window 命令行或 Linux 的字符终端。

基本要求：

- 支持所有小写英文字母和数字输入，以及不用 Shift 即可输入的符号。
- 一直按压某个键时，重复输出该字符。
- 输入至行尾后自动换行，输入回车也换行

扩展要求：

- 可以显示光标，建议可以用显示闪烁的竖线或横线作为光标。
- 支持 BackSpace 键删除光标前的字符。
- BackSpace 删除至本行开始后，再按 BackSpace 可以删除回车键，光标停留在上一行末尾的非空字符后
- 支持 Shift 键以及大小写字符输入。
- 支持方向键移动光标。
- 在行首显示命令提示符。


（二）实验环境/器材等

硬件器材：Nexys A7-100T 开发板

软件平台：Vivado 开发平台

（三）实验过程

模型概述



设计思路 & 设计代码

lab09.v

键盘处理:

1. clkgen_500hz 模块: 该模块通过输入的时钟信号 (clk) 生成一个 500Hz 的时钟信号 (clk_500hz)。这个时钟信号将在后续的计时操作中使用。
2. service_key_pressed 信号: 根据键盘输入 (key_pressed) 和键码 (keycode), 如果键码为退格键 (8'h66, 即 ASCII 码为 0x66)、回车键 (8'h5a, 即 ASCII 码为 0x5a) 或制表键 (8'h29, 即 ASCII 码为 0x29), 则 service_key_pressed 被置为高电平。
3. write_sym 信号和计时器: write_sym 是一个标志位, 用于指示是否可以写入字符到 VGA 显示模块。计时器 (counter) 用于控制写入字符的时机。
 - 如果 Shift 键处于按下状态, 并且按键计数器 (press_counter_wire) 为 1, 则将 write_sym 置为 0, 表示禁止写入字符。
 - 如果 write_sym 为 0, 计时器为 0, 且键被按下并且要写入的字符 (sym_to_write) 不为 0, 或者存在服务键被按下 (service_key_pressed 为真), 则执行下面的操作:
 - o 将计时器设置为一个较大的值 (26'd50000000)。
 - o 将 write_sym 置为 1, 表示允许写入字符。
 - 如果计时器大于 1 且键被按下并且要写入的字符不为 0, 或者存在服务键被按下, 则递减计时器的值。
 - 如果计时器为 1 且键被按下并且要写入的字符不为 0, 或者存在服务键被按下, 则在 500Hz 的时钟信号 (clk_500hz) 上翻转 write_sym 的值。
 - 如果以上条件都不满足, 则将计时器和 write_sym 复位为 0。
4. keyboard 模块: 这个模块用于处理键盘输入, 根据时钟信号、复位信号、PS2 接口时钟和数据、Shift 键状态等输入, 输出键盘的按键状态、按键计数器以及其他控制信号。
5. scancode_ram 模块: 这个模块用于接收键盘输入的键码, 并根据 Shift 键和大写锁定键的状态将键码转换为相应的字符码 (sym_to_write)。

```
clkgen_500hz clk500(  
    .clk_in(clk),  
    .clk_out(clk_500hz)  
);  
  
always @ (posedge clk)  
begin  
    service_key_pressed = key_pressed && ((keycode == 8'h66) || (keycode == 8'h5a) || (keycode == 8'h29));  
  
    if (shift_state && press_counter_wire == 1)  
        write_sym = 1'b0;  
    else if (write_sym == 1'b0 && counter == 0 &&  
        (key_pressed && sym_to_write != 8'b0 || service_key_pressed))  
    begin  
        counter = 26'd50000000;  
        write_sym = 1'b1;  
    end  
    else if (counter > 26'd1 &&  
        (key_pressed && sym_to_write != 8'b0 || service_key_pressed))  
    begin  
        counter = counter - 26'd1;  
        write_sym = 1'b0;  
    end  
    else if (counter == 26'd1 && (key_pressed && sym_to_write != 8'b0 || service_key_pressed))  
    begin  
        if (clk_500hz)  
            write_sym = ~write_sym;  
    end  
    else  
    begin  
        counter = 0;  
        write_sym = 1'b0;  
    end  
end
```

显示器处理:

1. `always @ (posedge write_sym)`块: 这个块是一个时钟边沿触发的过程, 用于处理 VGA 显示位置和字符数据的更新。
 - 如果键码 (keycode) 为回车键 (8'h5a, 即 ASCII 码为 0x5a), 执行以下操作:
 - o 将当前写入位置的行结束位置 (`row_end_pos[write_pos / 64]`) 设为当前写入位置在行内的偏移量 (`write_pos % 64`)。
 - o 将写入位置 (`write_pos`) 更新为下一行的起始位置, 即当前位置加上 64 减去当前行的结束位置。
 - 如果键码为退格键 (8'h66, 即 ASCII 码为 0x66), 执行以下操作:
 - o 如果写入位置大于 0, 执行以下操作:
 - 如果写入位置在行的开始位置 (`write_pos % 64 == 0`):
 - 将写入位置更新为上一行的末尾位置, 即当前位置减去 (64 减去上一行的结束位置)。
 - 将上一行的结束位置 (`row_end_pos[write_pos / 64 - 1]`) 设为 0。
 - o 否则, 将写入位置减 1。
 - 如果键码既不是回车键也不是退格键, 执行以下操作:
 - o 将写入位置加 1。
 - 如果写入位置是行的结束位置 (`write_pos % 63 == 0`), 将当前行的结束位置 (`row_end_pos[write_pos / 64]`) 设为 63。
2. `vga` 模块: 这个模块用于控制 VGA 显示器的输出。它接收主时钟信号 `clk`、开关信号 `SW`、写入位置 `write_pos`、字符数据 `ascii_code`、字符索引 `sym_idx`、LED 状态信号 `LED` 以及 VGA 的红色、绿色、蓝色、垂直同步和水平同步信号。具体的功能和实现细节需要查看 `vga` 模块的实现代码。
3. `displaynum` 模块: 这个模块用于控制数码管的显示。它接收一个 16 位数字作为输入, 通过时钟信号 `clk` 和数码管的使能信号 `AN` 和段选信号 `HEX` 来控制数码管的显示。输入的数字由按键计数器、符号数据、键码组成, 通过连接和组合形成一个 16 位数字。
 - `num` 信号为输入的 16 位数字, 由按键计数器、8 位零、符号数据和键码组成。
 - `AN_active_map` 为数码管的使能信号映射, 当任意键被按下时, 所有数码管均被使能。
 - `AN` 信号为数码管的使能信号, 用于控制数码管的显示。
 - `HEX` 信号为段选信号, 用于控制数码管显示的数字。
4. `num_disp_active_map` 信号: 这是一个 8 位信号, 用于控制数码管的使能。如果任意键被按下, 所有数码管都被使能 (8'b11111111), 否则只有前四个数码管被使能 (8'b11110000)。

```

blk_mem_gen_0 ram(
    .clka(write_sym),
    .clkb(clk),
    .addra(write_pos),
    .addrb(sym_idx),
    .dina(sym_to_write),
    .doutb(ascii_code),
    .ena(1),
    .enb(1),
    .wea(1)
);

always @ (posedge write_sym)
begin
    if (keycode == 8'h5a) // Enter
    begin
        row_end_pos[write_pos / 64] <= (write_pos % 64);
        write_pos <= (write_pos + 64) - (write_pos + 64) % 64;
    end
    else if (keycode == 8'h00) // Backspace
    begin
        if (write_pos > 0)
        begin
            if (write_pos % 64 == 0)
            begin
                write_pos <= write_pos - (64 - row_end_pos[write_pos / 64 - 1]);
                row_end_pos[write_pos / 64 - 1] <= 8'd0;
            end
            else
                write_pos <= write_pos - 1;
            end
        end
        else
        begin
            write_pos <= write_pos + 1;
            if (write_pos % 64 == 0)
                row_end_pos[write_pos / 64] <= 8'd63;
        end
    end
end

vga_vga_(
    .clk(clk),
    .SW(SW),
    .write_pos(write_pos),
    .ascii_code(ascii_code),
    .sym_idx(sym_idx),
    .LED(LED),
    .VGA_R(VGA_R),
    .VGA_G(VGA_G),
    .VGA_B(VGA_B),
    .VGA_VS(VGA_VS),
    .VGA_HS(VGA_HS)
);

displaynum dpnum(
    .num((press_counter_wire, 8'd0, sym_to_write, keycode)),
    .clk(clk),
    .AN_active_map(num_disp_active_map),
    .AN(AN),
    .HEX(HEX)
);

assign num_disp_active_map = (key_pressed)?8'b11111111:8'b11110000;

```

IP 核 (blk_mem_gen_0)

由于每个字符的点阵大小为 16×9 像素点，共有 128 个字符，存放点阵的只读存储器 lattice 的规模设置为 4096 x 9bits，单口读。对于分辨率为 640 x 480 像素的屏幕，可以显示 30 行 70 列的字符，每个单元存储 ASCII 码，故显存 RAM 的规模为 2100 x 8bits，使用双口读写，读写采用不同的时钟。

Block Memory Generator (8.4)



[Documentation](#)
[IP Location](#)
[Switch to Defaults](#)

IP Symbol

Power Estimation

☒ Show disabled ports

+

AXI_SLAVE_S_AXI

+

AXILite_SLAVE_S_AXI

+

BRAM_PORTA

+

BRAM_PORTB

regcea

sbitter

regceb

dbitter

injectdbitter

rdaddress[10:0]

injectdbitter

nta_busy

ecopiece

ntb_busy

sleep

s_axi_sbitter

deepsleep

s_axi_dbitter

shutdown

s_axi_rdaddress[10:0]

s_ack

s_aresetn

s_axi_injectdbitter

s_axi_injectdbitter

Component Name blk_mem_gen_0

Basic

Port A Options

Port B Options

Other Options

Summary

Interface Type

Native

Generate address interface with 32 bits

Memory Type

Simple Dual Port RAM

Common Clock

ECC Options

ECC Type

No ECC

Error Injection Pins

Single Bit Error Injection

Write Enable

Byte Write Enable

Byte Size (bits)

8

Algorithm Options

Defines the algorithm used to concatenate the block RAM primitives. Refer datasheet for more information.

Algorithm

Minimum Area

Primitive

8kx2

OK

Cancel

Block Memory Generator (8.4)



[Documentation](#)
[IP Location](#)
[Switch to Defaults](#)

IP Symbol

Power Estimation

☒ Show disabled ports

+

AXI_SLAVE_S_AXI

+

AXILite_SLAVE_S_AXI

+

BRAM_PORTA

+

BRAM_PORTB

regcea

sbitter

regceb

dbitter

injectdbitter

rdaddress[10:0]

injectdbitter

nta_busy

ecopiece

ntb_busy

sleep

s_axi_sbitter

deepsleep

s_axi_dbitter

shutdown

s_axi_rdaddress[10:0]

s_ack

s_aresetn

s_axi_injectdbitter

s_axi_injectdbitter

Component Name blk_mem_gen_0

Basic

Port A Options

Port B Options

Other Options

Summary

Memory Size

Port A Width

8

Range: 8 to 4096 (bits)

Port A Depth

1920

Range: 2 to 1048576

The Width and Depth values are used for Write Operations in Port A

Operating Mode

No Change

Enable Port Type

Use ENA Pin

Port A Optional Output Registers

Primitives Output Register

Core Output Register

SoftECC Input Register


REGCEA Pin

READ Address Change A

Read Address Change A

OK

Cancel



keyboard.v

和之前 lab07 差不多。

vga.v

- 内部变量和信号：
 - vga_clk: VGA 时钟信号。
 - pxl_color_code: 像素颜色代码，指示要显示的像素颜色。
 - bg_color: 背景颜色。
 - text_color: 文本颜色。
 - h_addr: 水平地址。
 - v_addr: 垂直地址。
 - hsync: 水平同步信号。
 - vsync: 垂直同步信号。
 - valid: 有效信号。
 - addr: 地址。
 - bitmap: 位图数据。
 - counter: 计数器。
 - bit_idx: 位索引。
 - bit_idx_start: 起始位索引。
- 时钟生成：

- clkgen_2hz 模块用于生成 2Hz 的时钟信号。
- clkgen_5hz 模块用于生成 5Hz 的时钟信号。
- clk_wiz_0 模块用于生成 VGA 时钟信号。

3. 时钟上升沿触发的过程：

- 当 valid 为 1 时执行以下操作：
 - 如果 bit_idx 等于 bit_idx_start + 8'd9，表示当前字符的位图已经全部显示完毕，需要更新索引和位索引：
 - 如果当前字符的索引加 1 后对 64 取模等于 0，表示已经显示完一行字符，需要更新行和字符索引。
 - 否则，更新字符索引和位索引。
 - 否则，仅更新位索引。

4. 像素颜色代码：

- 根据 write_pos 和 sym_idx 等条件判断，将 pxl_color_code 设置为要显示的像素颜色。
- 如果 write_pos 等于 sym_idx 且 bit_idx 模 10 小于等于 5，将 pxl_color_code 设置为文本颜色；否则，从位图数据中获取像素颜色。

5. VGA 同步信号：

- 将 VGA_VS 设置为垂直同步信号。
- 将 VGA_HS 设置为水平同步信号。

```
always @ (posedge vga_clk)
begin
    if (valid)
    begin
        if (bit_idx == bit_idx_start + 8'd9)
        begin
            if ((sym_idx + 12'd1) % 12'd64 == 0)
            begin
                begin
                    if (bit_idx == 8'd159)
                    begin
                        bit_idx_start = 8'd0;
                        if (sym_idx == 12'd1919)
                            sym_idx = 12'd0;
                        else
                            sym_idx = sym_idx + 12'd1;
                    end
                end
            end
            else
            begin
                bit_idx_start = bit_idx_start + 8'd10;
                sym_idx = sym_idx - 12'd63;
            end
        end
        end
    else
    begin
        sym_idx = sym_idx + 12'd1;
    end
    end

    bit_idx = bit_idx_start;
end
else
begin
    bit_idx = bit_idx + 8'd1;
end
end
end

assign pxl_color_code = (write_pos == sym_idx && bit_idx % 10 <= 5)?
    (clk_2hz)?
        1'b1:
        1'b0
    :
    bitmap[bit_idx];

assign VGA_VS = vsync;
assign VGA_HS = hsync;
```


IP 核 (blk_mem_gen 1)

Block Memory Generator (8.4)

[Documentation](#) [IP Location](#) [Switch to Defaults](#)

IP SymbolPower Estimation

☒ Show disabled ports

+

AXI_SLAVE_S_AXI

+

AXI4LITE_SLAVE_S_AXI

+

BRAM_PORTA

+

BRAM_PORTB

regcea

regceb

injectdbiten

injectdbiten

ecopiece

sleep

deepsleep

shutdown

s_ack

s_arsn

s_axi_injectdbiten

s_axi_injectdbiten

dbiten

dbiten

rdaddress[7:0]

sta_busy

stb_busy

s_axi_dbiten

s_axi_dbiten

s_axi_rdaddress[7:0]

Component Nameblk_mem_gen_1

BasicPort A OptionsOther OptionsSummary

Interface TypeNativeGenerate address interface with 32 bits

Memory TypeSingle Port ROMCommon Clock

ECC Options

ECC TypeNo ECC

Error Injection PinsSingle Bit Error Injection

Write Enable

Byte Write Enable

Byte Size (bits)9

Algorithm Options

Defines the algorithm used to concatenate the block RAM primitives. Refer datasheet for more information.

AlgorithmMinimum Area

Primitive8kx2

OK

Cancel

Block Memory Generator (8.4)

[Documentation](#) [IP Location](#) [Switch to Defaults](#)

IP SymbolPower Estimation

☒ Show disabled ports

+

AXI_SLAVE_S_AXI

+

AXI4LITE_SLAVE_S_AXI

+

BRAM_PORTA

+

BRAM_PORTB

regcea

regceb

injectdbiten

injectdbiten

ecopiece

sleep

deepsleep

shutdown

s_ack

s_arsn

s_axi_injectdbiten

s_axi_injectdbiten

dbiten

dbiten

rdaddress[7:0]

sta_busy

stb_busy

s_axi_dbiten

s_axi_dbiten

s_axi_rdaddress[7:0]

Component Nameblk_mem_gen_1

BasicPort A OptionsOther OptionsSummary

Memory Size

Port A Width160Range: 1 to 4608 (bits)

Port A Depth256Range: 2 to 524288

The Width and Depth values are used for Read Operation in Port A

Operating ModeWrite FirstEnable Port TypeUse ENA Pin

Port A Optional Output Registers

☒ Primitives Output Register☐ Core Output Register

☐ SoftECC Input Register☐ REGCEA Pin

Port A Output Reset Options

☐ RSTA Pin (set/reset pin)Output Reset Value (Hex)0


☐ Reset Memory LatchReset PriorityCE (Latch or Register Enable)

READ Address Change A

☐ Read Address Change A

OK

Cancel



displaynum.v

数字显示模块，用于将输入的 32 位数字显示在数码管上。

- 1kHz 时钟生成：
 - clkgen_1kz 模块用于生成 1kHz 的时钟信号 clk_1kz。
- 时钟上升沿触发的过程：
 - 在每个 1kHz 时钟的上升沿，根据 counter 的高位（17:15）更新 tick 的值。
 - 使用 case 语句将输入数字 num 分为 8 个部分，并在每个时钟周期中根据 tick 的值选择相应部分的数字。
 - 计数器 counter 递增。
- 数码管显示：
 - AN 始终被设置为 8'b11111111，即所有位选均不激活。
 - 根据 number 的值，使用 case 语句将对应的 7 段显示码赋值给 HEX，以显示对应的数字。
 - 如果 number 的值不在 0 到 F 之间（即默认情况），则显示一个特殊的错误码。

```
always @ (posedge clk_1kz)
begin
    tick = counter[17:15];

    case (tick)
        0: number = num[3:0];
        1: number = num[7:4];
        2: number = num[11:8];
        3: number = num[15:12];
        4: number = num[19:16];
        5: number = num[23:20];
        6: number = num[27:24];
        7: number = num[31:28];
    endcase

    counter <= counter + 1;
end
```

```
always @ (0)
begin
    if(num[31:28] == 8)
        HEX = 8;

    case (number)
        0: HEX = "40000000";
        1: HEX = "F0000000";
        2: HEX = "A0000000";
        3: HEX = "90000000";
        4: HEX = "10000000";
        5: HEX = "50000000";
        6: HEX = "90000000";
        7: HEX = "10000000";
        8: HEX = "40000000";
        9: HEX = "F0000000";
        10: HEX = "A0000000";
        11: HEX = "90000000";
        12: HEX = "10000000";
        13: HEX = "50000000";
        14: HEX = "90000000";
        15: HEX = "10000000";
        default: HEX = "F0000000";
    endcase
end
```


硬件实现（引脚分配）

```


1  # Clink signal
2  set_property -dict { PACKAGE_NAME B3 DISTBOARD UVCI0033 } [get_ports { clk }]; #0:100,120,130,140,150,160,170,180,190,200,210,220,230,240,250,260,270,280,290,300,310,320,330,340,350,360,370,380,390,400,410,420,430,440,450,460,470,480,490,500,510,520,530,540,550,560,570,580,590,600,610,620,630,640,650,660,670,680,690,700,710,720,730,740,750,760,770,780,790,800,810,820,830,840,850,860,870,880,890,900,910,920,930,940,950,960,970,980,990,1000,1010,1020,1030,1040,1050,1060,1070,1080,1090,1100,1110,1120,1130,1140,1150,1160,1170,1180,1190,1200,1210,1220,1230,1240,1250,1260,1270,1280,1290,1300,1310,1320,1330,1340,1350,1360,1370,1380,1390,1400,1410,1420,1430,1440,1450,1460,1470,1480,1490,1500,1510,1520,1530,1540,1550,1560,1570,1580,1590,1600,1610,1620,1630,1640,1650,1660,1670,1680,1690,1700,1710,1720,1730,1740,1750,1760,1770,1780,1790,1800,1810,1820,1830,1840,1850,1860,1870,1880,1890,1900,1910,1920,1930,1940,1950,1960,1970,1980,1990,2000,2010,2020,2030,2040,2050,2060,2070,2080,2090,2100,2110,2120,2130,2140,2150,2160,2170,2180,2190,2200,2210,2220,2230,2240,2250,2260,2270,2280,2290,2300,2310,2320,2330,2340,2350,2360,2370,2380,2390,2400,2410,2420,2430,2440,2450,2460,2470,2480,2490,2500,2510,2520,2530,2540,2550,2560,2570,2580,2590,2600,2610,2620,2630,2640,2650,2660,2670,2680,2690,2700,2710,2720,2730,2740,2750,2760,2770,2780,2790,2800,2810,2820,2830,2840,2850,2860,2870,2880,2890,2900,2910,2920,2930,2940,2950,2960,2970,2980,2990,3000,3010,3020,3030,3040,3050,3060,3070,3080,3090,3100,3110,3120,3130,3140,3150,3160,3170,3180,3190,3200,3210,3220,3230,3240,3250,3260,3270,3280,3290,3300,3310,3320,3330,3340,3350,3360,3370,3380,3390,3400,3410,3420,3430,3440,3450,3460,3470,3480,3490,3500,3510,3520,3530,3540,3550,3560,3570,3580,3590,3600,3610,3620,3630,3640,3650,3660,3670,3680,3690,3700,3710,3720,3730,3740,3750,3760,3770,3780,3790,3800,3810,3820,3830,3840,3850,3860,3870,3880,3890,3900,3910,3920,3930,3940,3950,3960,3970,3980,3990,4000,4010,4020,4030,4040,4050,4060,4070,4080,4090,4100,4110,4120,4130,4140,4150,4160,4170,4180,4190,4200,4210,4220,4230,4240,4250,4260,4270,4280,4290,4300,4310,4320,4330,4340,4350,4360,4370,4380,4390,4400,4410,4420,4430,4440,4450,4460,4470,4480,4490,4500,4510,4520,4530,4540,4550,4560,4570,4580,4590,4600,4610,4620,4630,4640,4650,4660,4670,4680,4690,4700,4710,4720,4730,4740,4750,4760,4770,4780,4790,4800,4810,4820,4830,4840,4850,4860,4870,4880,4890,4900,4910,4920,4930,4940,4950,4960,4970,4980,4990,5000,5010,5020,5030,5040,5050,5060,5070,5080,5090,5100,5110,5120,5130,5140,5150,5160,5170,5180,5190,5200,5210,5220,5230,5240,5250,5260,5270,5280,5290,5300,5310,5320,5330,5340,5350,5360,5370,5380,5390,5400,5410,5420,5430,5440,5450,5460,5470,5480,5490,5500,5510,5520,5530,5540,5550,5560,5570,5580,5590,5600,5610,5620,5630,5640,5650,5660,5670,5680,5690,5700,5710,5720,5730,5740,5750,5760,5770,5780,5790,5800,5810,5820,5830,5840,5850,5860,5870,5880,5890,5900,5910,5920,5930,5940,5950,5960,5970,5980,5990,6000,6010,6020,6030,6040,6050,6060,6070,6080,6090,6100,6110,6120,6130,6140,6150,6160,6170,6180,6190,6200,6210,6220,6230,6240,6250,6260,6270,6280,6290,6300,6310,6320,6330,6340,6350,6360,6370,6380,6390,6400,6410,6420,6430,6440,6450,6460,6470,6480,6490,6500,6510,6520,6530,6540,6550,6560,6570,6580,6590,6600,6610,6620,6630,6640,6650,6660,6670,6680,6690,6700,6710,6720,6730,6740,6750,6760,6770,6780,6790,6800,6810,6820,6830,6840,6850,6860,6870,6880,6890,6900,6910,6920,6930,6940,6950,6960,6970,6980,6990,7000,7010,7020,7030,7040,7050,7060,7070,7080,7090,7100,7110,7120,7130,7140,7150,7160,7170,7180,7190,7200,7210,7220,7230,7240,7250,7260,7270,7280,7290,7300,7310,7320,7330,7340,7350,7360,7370,7380,7390,7400,7410,7420,7430,7440,7450,7460,7470,7480,7490,7500,7510,7520,7530,7540,7550,7560,7570,7580,7590,7600,7610,7620,7630,7640,7650,7660,7670,7680,7690,7700,7710,7720,7730,7740,7750,7760,7770,7780,7790,7800,7810,7820,7830,7840,7850,7860,7870,7880,7890,7900,7910,7920,7930,7940,7950,7960,7970,7980,7990,8000,8010,8020,8030,8040,8050,8060,8070,8080,8090,8100,8110,8120,8130,8140,8150,8160,8170,8180,8190,8200,8210,8220,8230,8240,8250,8260,8270,8280,8290,8300,8310,8320,8330,8340,8350,8360,8370,8380,8390,
```

(四) 实验结果


Device:



Schematic:



I/O Planning:



FGPA 结果：

(已附上视频)