数字逻辑与计算机组成实验(时序逻辑电路设计) lab04: 计数器和时钟

姓名: 郑凯琳

学号: 205220025

邮箱: 205220025@smail.nju.edu.cn

(一) 实验目的

在 Nexys A7-100T 开发板上实现一个计时器, 在七段数码管上直接以十进制显示。

利用开发板上的频率为 100MHz 的时钟,请先设计一个分频器,其输入为 100MHz 的时钟,输出为一个频率为 1Hz,周期为 1 秒的时钟信号。再用这个新的频率为 1Hz 的时钟信号作为你设计的时钟信号,进行计数。

要求此计时器有开始、暂停和清零功能,要求从 00 计数到 59, 计数值到 60 后重新从零开始计数。在数码管上用两位数字显示。

可以在计时结束的时候让某一个发光二极管闪烁一个时钟周期,提示计时结束。

(二) 实验原理

计数器是数字电路中广泛使用的逻辑部件,是时序逻辑电路中最重要的逻辑部件之一。

- 1. 功能:
 - 对输入脉冲的个数进行计数
 - 分频、定时、产生节拍脉冲等
- 2. 分类:
 - 按功能: 加法计数器、减法计数器、既具有加法又有减法的可逆计数器
 - 按计数进制:二进制计数器、十进制计数器、任意进制计数器

(三) 实验环境/器材等

硬件器材: Nexys A7-100T 开发板软件平台: Vivado 开发平台

(四) 实验过程

数字抽象

1. 输入:

- clk : 时钟信号, 与分频器的输出时钟信号连接

en : 使能端stop : 暂停信号reset : 清零信号

2. 输出:

- endone : 一轮计数结束的标志(为 1, 持续 1s)

- [7:0] AN : 七段 LED 数码管 - [6:0] hex : 数码管上的 LED

设计思路 & 设计代码

1. 设置变量并初始化为 0

```
- h
                                :十位
reg [3:0] h;
reg [3:0] 1;
                       - |
                                : 个位
reg [6:0] counter;
                       - counter: 计数的真值
reg clk_1s;
reg [31:0]count_clk;
initial
begin
h = 0;
1 = 0;
counter = 0;
clk_1s = 0;
count_clk = 0;
end
```

2. 生成 1 秒时钟

```
always @ (posedge clk)
   if(count_clk == 49999999)
   begin
        count_clk <= 0;
        clk_1s <= ~clk_1s;
   end
   else
        count_clk <= count_clk + 1;</pre>
```

3. 对每次 clk 上升沿时进行判断

```
if(!en)
                                                 else
begin
                                                 begin
   h = 0;
                                                     if(counter == 59)
   1 = 0;
                                                     begin
    counter = 0;
                                                         endone = counter % 2;
end
                                                         counter = 0;
else
                                                     end
begin
                                                     else
    endone = 0;
                                                         counter = counter + 1;
    if(reset)
                                                     if(counter < 60)
    begin
                                                     begin
                                                         1 = counter % 10;
        h = 0;
                                                         h = (counter - (counter % 10)) / 10;
        1 = 0;
                                                     end
        counter = 0;
                                                     else
                                                     begin
                                                         1 = 1;
    else if(stop)
                                                         h = h;
    begin
                                                     end
        h = h;
                                                 end
        1 = 1;
                                               end
        counter = counter;
                                         end
```

采用模 60 运算来计算 counter 以达到在 60 内循环计数的效果。

4. 数码管显示

```
always @ (*)
begin
if(clk_1ms)
begin
   AN = 8'b11111101;
   case(h)
             4'b0000: hex = 7'b1000000;
             4'b0001: hex = 7'b1111001;
             4'b0010: hex = 7'b0100100;
             4'b0011: hex = 7'b0110000;
             4'b0100: hex = 7'b0011001;
             4'b0101: hex = 7'b0010010;
             4'b0110: hex = 7'b0000010;
             4'b0111: hex = 7'b1111000;
             4'b1000: hex = 7'b00000000;
             4'b1001: hex = 7'b0010000;
             endcase
end
else
begin
   AN = 8'b11111110;
             case(1)
             4'b0000: hex = 7'b1000000;
             4'b0001: hex = 7'b1111001;
             4'b0010: hex = 7'b0100100;
             4'b0011: hex = 7'b0110000;
             4'b0100: hex = 7'b0011001;
             4'b0101: hex = 7'b0010010;
             4'b0110: hex = 7'b0000010;
             4'b0111: hex = 7'b1111000;
             4'b1000: hex = 7'b00000000;
             4'b1001: hex = 7'b0010000;
             endcase
end
end
```

测试代码

```
lab04_timer t1(
  .clk(clk),
   .en(en),
   .stop(stop),
   .reset(reset),
  .endone(endone),
   .AN(AN),
   .hex(hex));
initial
begin
  clk = 0;
  en = 0; stop = 1; reset = 1; #10;
  en = 1; stop = 0; reset = 0; #10;
  en = 1; stop = 1; reset = 0; #10;
  en = 1; stop = 1; reset = 1; #10;
$display("Running testbench");
end
always
begin
clk = ~clk; #1;
```

硬件实现(引脚分配)

```
6 ## Clock signal
  8 | #create_clock -add -name sys_clk_pin -period 10.00 -waveform {0 5} [get_ports {CLK100MHZ}];
10
11 ##Switches
15 | #set_property -dict { PACKAGE_PIN R15 | IOSTANDARD LVCMOS33 } [get_ports { SW[3] }]; #IO_L13N_T2_MRCC_14 Sch=sw[3]
18 | #set_property -dict { PACKAGE_PIN U18 | IOSTANDARD LVCMOS33 } [get_ports { SW[6] }]; #IO_L17N_T2_A13_D29_14 Sch=sw[6]
19 | #set_property -dict { PACKAGE_PIN R13 | IOSTANDARD LVCMOS33 } [get_ports { SW[7] }]; #IO_L5N_T0_D07_14 Sch=sw[7]
20 | #set_property -dict { PACMAGE_PIN T8 | IOSTANDARD LVCMOS18 } [get_ports { SW[8] }]; #IO_L24N_T3_34 Sch=sw[8]
27 | #set_property -dict { PACKAGE_PIN V10 | IOSTANDARD LVCM0S33 } [get_ports { SW[15] }]; #IO_L21P_T3_DQS_14 Sch=sw[15]
29 : ## LEDs
31 | #set_property -dict { PACKAGE_PIN K15 | IOSTANDARD LVCMOS33 } [get_ports { LED[1] }]; #IO_L24P_T3_RS1_15 Sch=led[1]
32 #set property -dict { PACKAGE PIN J13 IOSTANDARD LVCMOS33 } [get ports { LED[2] }]; #IO L17N T2 A25 15 Sch=led[2]
34 #set_property -dict { PACKAGE_PIN R18 IOSTANDARD LVCMOS33 } [get_ports { LED[4] }]: #IO_L7P_T1_D09_14 Sch=led[4]
35 | #set_property -dict { PACKAGE_PIN V17 | IOSTANDARD LVCMOS33 } [get_ports { LED[5] }]; #IO_L18N_T2_A11_D27_14 Sch=led[5]
37 | #set_property -dict { PACKAGE_PIN U16 | IOSTANDARD LVCMOS33 } [get_ports { LED[7] }]; #IO_L18P_T2_A12_D28_14 Sch=led[7]
38 | #set_property -dict { PACEAGE_PIN V16 | IOSTANDARD LVCNOS33 } [get_ports { LED[8] }]: #IO_L16N_T2_A15_D31_14 Sch=led[8]
39 | #set_property -dict { PACKAGE_PIN T15 | IOSTANDARD LVCMOS33 } [get_ports { LED[9] }]; #IO_L14N_T2_SRCC_14 Sch=led[9]
40 | #set_property -dict { PACKAGE_PIN U14 | IOSTANDARD LVCMOS33 } [get_ports { LED[10] }]; #IO_L22P_T3_A05_D21_14 Sch=led[10]
42 | #set_property -dict { PACKAGE_PIN V15 | IOSTANDARD LVCMOS33 } [get_ports { LED[12] }]; #IO_L16P_T2_CSI_B_14 Sch=led[12]
44 #set_property -dict { PACKAGE_PIN V12 | IOSTANDARD LVCMOS33 } [get_ports { LED[14] }]; #IO_L20N_T3_A07_D23_14 Sch=led[14]
45 | #set_property -dict { PACKAGE_PIN V11 | IOSTANDARD LVCMOS33 } [get_ports { LED[15] }]; #IO_L21N_T3_DQS_A06_D22_14 Sch=led[15]
55 8
56 set_preperty -firt { PACEAGE 218 110 | HISTANDARD LICEUS22 } [get_ports { her[0] }]; #HD_LMH_TR_AND_D10_14 tolera
 set property -dirt { PACEAGS PIN 810 | 1087ANDARD LUCROS22 } [get ports { her[1] }]; will 25 14 Sale-ch
 set property -dirt { PACEAGE PIN E16 | 1083/AMBARD LYCS0833 } [get ports { hex[2] }]; #10 % is in School
  met_property -dict { PACEAGE FIN PIS | DOSIMBARD LYCHOSIS } [get_ports { hex[4] }]; #ID_LIND_TI_NECO_14 Schroe
  set_property -dirt { PACEAR FIR TIL DOSTABARD LYCHOSSO } [get_ports { hex[5] }]; FID_LISP_TI_AIR_DOS_14 identify
  set_property -firs (FACEARE) IN J18 | DOSTABLAND LYCHOSES | [get_ports [AN[1] 1]; #DD_128E_TS_FVE_D_15 &drawn[1]
 set_property -dirt ( PACEARI 318 914 DESIAMBAND LYCNOSES ) [get_ports ( AS[4] 1], =10_100_71_311_14 Sch=mil4]
 set_property -diet ( PACEAGE_PIN THE
                       DESIGNAND CVCMOSES | [get_posts | ANIS| 1]: #10_146P_T1_SECC_14 Sel-anis|
76 set_property -dist ( PACEAGE_PIN E2
                       DESTABLISHED LICHOSES | [get_posts [as[s] ]] ==0_183P_18_28 tole-in[s]
```

(五) 实验结果

仿真结果:



(六) 实验中遇到的问题及解决方法

问题:只有个位数码管在计数,十位数码管没有计数(无法同时显示两位数)

解决方法: 动态显示

如果轮流的时间足够短,也就是两个数码管切换的足够快,根据人眼的视觉残留原理,看起来,十位和个位两个字符就是同时在两个数码管上被显示的了。

生成 1ms 时钟:

```
reg clk_1ms;
reg [31:0]count_clk2;

always @ (posedge clk)
if(count_clk2 == 4999)
begin
    count_clk2 <= 0;
    clk_1ms <= ~clk_1ms;
end
else
    count_clk2 <= count_clk2 + 1;</pre>
```