

Projekt USB-Oszilloskop

Samuel Oeser, Nicole Sturm, Daniel Wirth

6. Oktober 2025

Inhaltsverzeichnis

1. Abstract / Zusammenfassung	6
2. Einleitung	7
3. Fachliche Grundlagen	8
3.1. Allgemeiner Aufbau eines DSOs	8
3.1.1. Trigger	10
3.1.2. Frequenzkompensierter Tastkopf / Spannungsteiler	10
3.2. AAF-Entwurf (Nyquisttheorem)	12
3.3. Analog-to-Digital-Converter (ADC)	14
3.3.1. Flash-ADC	15
3.3.2. Pipeline-ADC	15
3.3.3. Wichtige Kenngrößen von AD-Umsetzern	17
3.4. Endliche Zustandsautomaten (Finite State-Machines - FSMs)	19
3.4.1. Definition und formale Darstellung	19
3.4.2. Modellierung und Darstellung	20
3.4.3. Vorteile einer FSM bei der Programmierung	21
3.5. Direct Memory Access - DMA	22
3.5.1. Allgemeines	22
3.5.2. DMA bei STM32-Mikrocontrollern	22
3.6. Digitale Filterung (Preprocessing)	27
3.6.1. Motivation und Grundlagen digitaler Filterung	27
3.6.2. Filterklassifikation	27
3.6.3. Gleitender Mittelwertfilter	29
3.7. Parallele Prozesse und Nebenläufigkeiten in Python	30
3.7.1. Threads in Python	30
3.7.2. Multiprocessing in Python	30
4. Projektkonzeption	32
4.1. Vorgehensweise	32
4.2. Anforderungen	34
4.3. Konzept / Architektur	35

5. Hardware (HW)	37
5.1. Entwurf	37
5.1.1. Auswahl des ADCs	37
5.1.2. Anforderungen an die Signalaufnahme und -konditionierung	38
5.1.3. Konzept der Signalaufnahme und- konditionierung	39
5.1.4. Anpassung des Spannungsbereichs	41
5.1.5. Offset und Eingangsbeschaltung des ADCs	44
5.1.6. Eingangsimpedanz und Kopplung	47
5.1.7. Anti-Aliasing-Filter	49
5.1.8. Trigger- und Clock-Schaltung	51
5.1.9. Simulation des AFEs	53
5.1.10. Interface und Connector zum μC	54
5.1.11. Spannungsversorgung	55
5.1.12. Schaltplan / Zusammenführung	56
5.2. Implementierung	56
5.2.1. Footprints und Bauteileauswahl	56
5.2.2. Routing, Layout und Fertigung	57
5.3. HW-Test	61
5.3.1. Hochlaufen der Versorgungsspannungen	62
5.3.2. Test des AFE (ohne angeschlossenen ADC)	63
5.3.3. Vergleich mit angeschlossenem ADC	65
5.3.4. ADC-Clock	66
5.3.5. Überprüfung der Umsetzung	66
5.3.6. Überprüfung des DACs und der Referenzspannung	68
5.3.7. Überprüfung des Offsets	69
5.3.8. Überprüfung des analogen Triggers	71
5.3.9. Kopplung	72
5.3.10. Zusammenfassung der Ergebnisse	72
6. Schnittstelle Hardware - Firmware	73
6.1. Anforderungen an die Schnittstelle	73
6.2. Festlegung der Pins und Pegelwandlung	75
6.3. Schnittstellen-Test HW-FW	76

6.4. Zusammenfassung der Ergebnisse	78
7. Firmware (FW)	79
7.1. Entwurf	79
7.1.1. Auswahl des Mikrocontrollers	79
7.1.2. Konzept des Abtastprozesses	81
7.1.3. Konzept der Firmware als FSM	85
7.1.4. Preprocessing-Konzept	88
7.2. Implementierung	91
7.2.1. Allgemeines zur verwendeten Toolchain	91
7.2.2. Übersicht über die Applikations-Sourcefiles	93
7.2.3. FSM	95
7.2.4. Preprocessing	96
7.3. FW-Test	97
7.3.1. Abtastung	97
7.3.2. FSM	98
7.3.3. Gleitender Mittelwertfilter	100
8. Schnittstelle Firmware - Software	101
8.1. USB Communication Device Class (CDC)	101
8.1.1. Grundlagen zu USB und den verwendeten Schnittstellen	101
8.1.2. Auswahl und Begründung für USB CDC	102
8.1.3. Kommunikationssituation PC ↔ Mikrocontroller	103
8.2. Konzept der Kommunikation	104
9. Software (SW)	105
9.1. Entwurf	105
9.1.1. Auswahl des Frameworks	105
9.1.2. Architektur Gesamtübersicht	105
9.1.3. Konzept Hardwareinterface	106
9.1.4. Konzept Benutzeroberfläche	107
9.1.5. Auswahl und Definition der Messungen	109
9.2. Implementierung	110
9.2.1. Implementierung Hardwareinterface	110

9.2.2. Implementierung Kommunikation zwischen PC FSM und GUI . . .	111
9.2.3. Implementierung GUI	112
9.2.4. Implementierung Messfunktionen	119
9.3. SW-Test	124
10. Zusammenführung	125
10.1. Testaufbau	125
10.2. Funktionstest	127
11. Ergebnisse	138
11.1. Vergleich mit ursprünglichen Anforderungen	138
11.2. Benutzung des USB-Oszilloskops	139
11.2.1. Hauptfunktionen	139
11.2.2. Bedienelemente und Einstellmöglichkeiten	140
11.2.3. Besonderheiten und Bedienhinweise	141
12. Fazit und Ausblick	142
13. Literaturverzeichnis	145
14. Abbildungsverzeichnis	149
A. Anhang	153
A.1. Blockschaltbilder	153
A.2. Tabelle Pinbelegung	153
A.3. Installation und Ersteinrichtung	155
A.3.1. Voraussetzungen	155
A.3.2. Schritt-für-Schritt-Anleitung	155
A.3.3. Fehlerbehebung	157
A.4. Statediagram PC	158
A.5. Verantwortlichkeiten	159
A.6. Schematic (KiCad)	162
A.7. Layout (KiCad)	171
A.8. BOM (KiCad)	174
A.9. Simulationen	176

1. Abstract / Zusammenfassung

Im Rahmen eines praxisnahen Projektes wurde erfolgreich ein USB-Oszilloskop als digitaler Speicheroszilloskop-Prototyp entwickelt. Zielsetzung war die eigenständige Realisierung aller wesentlichen Entwicklungsphasen, von der Konzeption bis zur Inbetriebnahme, unter Zusammenführung von Hardware, Firmware und PC-Software. Die Hardware besteht aus einem analogen Frontend zur Signalaufbereitung, einem 12-Bit-Analog-Digital-Wandler und einem Mikrocontroller, der die Schnittstelle zum PC bereitstellt.

Das Projektteam folgte einem strukturierten Vorgehensmodell und definierte die Systemanforderungen in enger Abstimmung mit der Projektbetreuung. Dazu gehörten eine Bandbreite von 1 MHz, eine Abtastrate von 10 MS/s und ein flexibler Eingangsspannungsbereich von ± 5 V, der mit üblichen Tastköpfen erweitert werden kann. Die Firmware steuert die Datenerfassung und Vorverarbeitung effizient mittels Zustandsautomat und DMA, die Datenübertragung zum PC erfolgt stabil über USB. Die eigens programmierte Benutzeroberfläche ermöglicht eine intuitive Steuerung sowie Echtzeit-Visualisierung und Analyse der Messdaten.

Im Rahmen umfangreicher Tests wurde bestätigt, dass das System die Kernanforderungen in vollem Umfang erfüllt. Die Signalaufzeichnung ist bis 500 kHz besonders präzise, für höhere Frequenzen wurden Verbesserungsmöglichkeiten herausgearbeitet. Die modulare Systemarchitektur gewährleistet eine zuverlässige Zusammenarbeit aller Komponenten; die Bedienung erwies sich als benutzerfreundlich und fehlerfrei.

Das Projekt bot nicht nur Gelegenheit, technische Kompetenzen in den Bereichen Schaltungsentwicklung, Embedded Software und GUI-Design zu vertiefen, sondern auch Teamarbeit, Organisation und systematisches Vorgehen praxisnah umzusetzen. Der Prototyp liefert somit eine fundierte Grundlage für weitere Optimierungen sowie die Entwicklung zusätzlicher Messfunktionen.

2. Einleitung

Die vorliegende Projektarbeit wurde im Rahmen des Bachelorstudiengangs Elektrotechnik und Informationstechnik an der Fakultät für Elektrotechnik, Feinwerktechnik und Informationstechnik (EFI) der Technischen Hochschule Nürnberg Georg Simon Ohm durchgeführt. Ziel des Projekt-Moduls ist es, den Studierenden die Möglichkeit zu geben, ihr theoretisch erworbenes Wissen in einem praxisnahen, ingenieurwissenschaftlich strukturierten Entwicklungsprojekt anzuwenden. Die Motivation für die Auswahl des Projektthemas lag in der Abbildung des vollständigen Entwicklungsprozesses eines aus Hardware, Firmware und Software bestehenden Gesamtsystems. Auf diese Weise konnten praxisnahe Erfahrungen in allen wesentlichen Entwicklungsdisziplinen gesammelt werden. Darüber hinaus bot das Projekt die Gelegenheit, die grundlegenden Funktionen eines Oszilloskops zu verstehen und im Rahmen eines Prototyps zu realisieren. Ein weiteres wesentliches Auswahlkriterium für das Thema war die klare Unterteilung in abgegrenzte Aufgabenbereiche, sodass die Teammitglieder ihre Aufgaben eigenständig bearbeiten konnten, während gleichzeitig eine Zusammenarbeit im übergeordneten Kontext möglich war.

Das zu Beginn definierte Ziel des Projekts war die Entwicklung eines USB-Oszilloskops. Das Gesamtsystem, bestehend aus selbstentwickelter Hardware und einem über Universal Serial Bus (USB) angeschlossenen Computer, soll die Grundfunktionen eines digitalen Speicheroszilloskops (DSO) abbilden. Die Realisierung sollte durch den Einsatz eines Analog-Digital-Umsetzers (ADC) zur Messwerterfassung sowie eines Mikrocontrollers (μC) als Schnittstelle zwischen der Hardware (ADC-Schaltung) und der Software (Computer) erfolgen.

Das Projektteam setzte sich aus drei Studierenden zusammen: Samuel Oeser war verantwortlich für die Entwicklung der Hardware (HW), Daniel Wirth übernahm die Firmware (FW), während Nicole Sturm die Software (SW) einschließlich der grafischen Benutzeroberfläche (GUI) entwickelte. Die Betreuung des Projekts erfolgte durch Prof. Dr. Sven Loquai, der die Studierenden während des gesamten Entwicklungsprozesses begleitete.

3. Fachliche Grundlagen

3.1. Allgemeiner Aufbau eines DSOs

Das DSO erfasst Eingangssignale, digitalisiert sie und stellt die Messdaten nach Speicherung und Verarbeitung dar. Der grundlegende Aufbau umfasst die Eingangsumschaltung (DC AC GND) mit Vertikalverstärkung/abschwächung, den ADU mit Signalvorverarbeitung, den Datenspeicher, Takt und Steuerung, die Triggereinrichtung sowie die Anzeige. Die digitalisierten Daten werden im Speicher abgelegt und für Darstellung und Auswertung ausgelesen (vgl. [Müh20, S. 216]).




Abbildung 1: Blockschaltbild eines Digitaloszilloskops (Abb. 14.1 aus [Müh20, S. 216])

Für die Abtastung sind zwei Betriebsarten relevant. Die Echtzeitabtastung erfasst den kompletten Verlauf in einem Durchlauf und die zeitliche Auflösung wird durch die Rate des AD-Umsetzers (ADU) begrenzt. Die Äquivalenzzzeitabtastung rekonstruiert sehr schnelle periodische Verläufe aus mehreren Durchläufen (vgl. [Müh20, S. 216]).




Abbildung 2: Gegenüberstellung Echtzeitabtastung (a) und Äquivalenzzzeitabtastung (b) (Abb. 14.2 aus [Müh20, S. 216])

Für eine gut auswertbare Darstellung sind etwa zehn Stützstellen je Periode zweckmäßig und die si-Interpolation (auch sinc-Interpolation genannt) ermöglicht bei erfüllter Nyquist

Bedingung eine nahezu verzerrungsfreie Rekonstruktion. In der Praxis sollte die maximale Signalfrequenz mindestens um den Faktor 2,5 unter der Abtastrate liegen (vgl. [Müh20, S. 218f]).




Abbildung 3: Punktedarstellung (a) und lineare Interpolation (b)
(Abb. 14.4 aus [Müh20, S. 218])




Abbildung 4: Lineare Interpolation (a) und si-Interpolation (b)
(Abb. 14.5 aus [Müh20, S. 219])

In der Praxis werden für die Digitalisierung schnelle Flash-ADUs sowie mehrstufige Sub-ranging- / Pipeline-Varianten eingesetzt. Diese ermöglichen hohe Raten bei moderater vertikaler Auflösung. Übliche Geräte arbeiten mit acht Bit vertikaler Auflösung. Je nach Architektur sind höhere Auflösungen möglich (vgl. [Ber23, S. 114-119]). Für die Datenaufnahme stehen verschiedene Acquisition-Modi zur Verfügung. Der direkte Modus liefert äquidistante Samples. Min-Max oder Peak-Detect erfasst Extremwerte innerhalb eines Abtastintervalls und macht kurze Spikes sichtbar. Average reduziert Rauschen durch wiederholtes Mitteln. Single Shot zeichnet einmalige Ereignisse auf und der Roll-Modus zeigt sehr langsame Verläufe kontinuierlich an (vgl. [Müh20, S. 220f]). Die Genauigkeit wird wesentlich durch die Abtastrate und Abtaststrategie, Interpolation und Quantisierung sowie durch die Eingangsbeschaltung bestimmt. Bei Unterabtastung droht Aliasing und die Rekonstruktion wird unzuverlässig (vgl. [Müh20], Grundlagen zur Abtastung und Quantisierung). Wichtige Kenngrößen von DSOs sind analoge Bandbreite, Abtastrate, vertikale Auflösung, Speichertiefe, Triggerfunktionen, Eingangsimpedanz, analoge Eingangsspannung sowie Anzeige und Darstellungsoptionen. Über die Kurvendarstellung hinaus gehören auch automatische Messfunktionen zum Grundumfang.

3.1.1. Trigger

Die Triggerung steuert die Signalspeicherung. Fortlaufend erfasste Abtastwerte laufen in einen Ringspeicher und beim Triggerereignis wird das Überschreiben gestoppt, sodass Pre Trigger und Post Trigger gezielt darstellbar sind (vgl. [Müh20, S. 216f]).




Abbildung 5: Messsignal $s(t)$ mit eingestellter Triggerschwelle und Triggerzeitpunkt (Teilabbildung der Abb. 14.3 aus [Müh20, S. 217])

Die analoge Triggerkette umfasst Quelle, Kopplung DC oder AC, einstellbare Triggerschwelle, Flankenrichtung, Hysterese und Auto Trigger. Sie erzeugt ein robustes Trigger-signal für die Speichersteuerung (vgl. [Müh20, S. 210-212]).




Abbildung 6: Funktionsblöcke einer Triggereinrichtung (Abb. 13.8 aus [Müh20, S. 212])

3.1.2. Frequenzkompensierter Tastkopf / Spannungsteiler

In der Praxis existieren verschiedene Arten von Tastköpfen wie passive, aktive und differenzielle Tastköpfe. Im Folgenden wird ausschließlich der frequenzkompensierte passive Tastkopf betrachtet, da er für das Projekt relevant ist (vgl. [Müh20, Kap. 15]). Dieser Tastkopf basiert auf einem frequenzkompensierten Spannungsteiler (siehe Abbildung 7), realisiert als RC Teiler mit zu den Widerständen parallel geschalteten Kapazitäten und mit einer Anpassung an die Summe aus Bauteil- und Leitungskapazitäten. Die Kompensation mit Trimmkondensator (in Abbildung 7: C_T) wird so abgeglichen, dass das Teilungsverhältnis im Nutz-Frequenzband annähernd konstant bleibt. Der Abgleich erfolgt mit einem Rechtecksignal. Unterkompensation zeigt sich durch eine nach unten geneigte

Oberkante (Abbildung 8a), Überkompensation durch eine nach oben geneigte Oberkante (Abbildung 8c) und bei korrekter Kompensation bleibt die Oberkante über die Pulsbreite hinweg horizontal (Abbildung 8b) (vgl. [SRZ22, S. 104-106]).




Abbildung 7: Tastteiler am Eingang eines Oszilloskops (Bild 2.42 aus [SRZ22, S. 105])




Abbildung 8: Rechteckimpulse an RC-Spannungsteiler (Bild 2.43 aus [SRZ22, S. 106])
(a) unterkompensiert, (b) richtig kompensiert, (c) überkompensiert

Mit $R_1 = R_T$ und $C_1 = C_T$ gilt für die obere Teilimpedanz ($\underline{Z}_1$):

$$\underline{Z}_1 = R_1 \parallel \frac{1}{j\omega C_1} = \frac{R_1}{1 + j\omega R_1 C_1} \quad (1)$$

und mit $R_2 = R_E$ und $C_2 = C_K + C_E$ gilt für die untere Teilimpedanz ($\underline{Z}_2$):

$$\underline{Z}_2 = R_2 \parallel \frac{1}{j\omega C_2} = \frac{R_2}{1 + j\omega R_2 C_2} \quad (2)$$

Über den Spannungsteiler ergibt sich aus (1) und (2) das Verhältnis:

$$\frac{\underline{U}_1}{\underline{U}_2} = \frac{\underline{Z}_1 + \underline{Z}_2}{\underline{Z}_2} = 1 + \frac{\underline{Z}_1}{\underline{Z}_2} = 1 + \frac{R_1}{R_2} \frac{1 + j\omega R_2 C_2}{1 + j\omega R_1 C_1} \quad (3)$$

Dieses Verhältnis nimmt den frequenzunabhängigen Wert $\frac{U_1}{U_2} = 1 + \frac{R_1}{R_2}$ an, wenn gilt:

$$R_1 \cdot C_1 = R_2 \cdot C_2 \quad (4)$$

Durch Einsetzen der Einzelbauelemente für R_1 , R_2 , C_1 und C_2 und Auflösen nach C_T ergibt sich für den Trimmkondensator ein Wert nach Gleichung 5, damit der Spannungsteiler frequenzunabhängig wird (vgl. [SRZ22, S. 104-106]).

$$C_T = \frac{R_E \cdot (C_K + C_E)}{R_T} \quad (5)$$

3.2. AAF-Entwurf (Nyquisttheorem)

Ein Digitaloszilloskop erfasst das analoge Eingangssignal durch Abtastung mit einer bestimmten Frequenz. Diese Abtastung entspricht der Multiplikation des Signals mit einer Reihe von Impulsen, was im Frequenzbereich einer Faltung entspricht. Eine eindeutige Rekonstruktion aus den Abtastwerten setzt ein bandbegrenzte Eingangssignal mit höchster relevanter Frequenz und eine Abtastrate oberhalb des Doppelten dieser Frequenz voraus. Bei Unterschreitung falten sich Spektralkopien in das Basisband zurück und erzeugen Aliasse. Dies wird im Frequenzbild durch die Überlappung periodischer Spektren sichtbar in Abbildung 10 sowie im Zeitbereich durch scheinbar niedrigere Schwingungen in Abbildung 9. Aus dieser Grundlage folgt die Notwendigkeit eines vorgeschalteten Anti-Aliasing-Tiefpasses, der außerbandige Anteile vor der Wandlung ausreichend dämpft (vgl. [Ber23, S. 314-316] und [Ber24, S. 151-156]).




Abbildung 9: Aliasing: Erzeugung einer Scheinfrequenz durch unpassende Abtastrate (Bild 2.71 aus [Ber24, S. 154])




Abbildung 10: Abtasttheorem (Bild 4.30 aus [Ber23, S. 314])

- (a) Betragsspektrum des bandbegrenzten Signals
- (b) Vervielfachung des Basisspektrums durch Abtastung mit $f_s > 2 \cdot f_g$
- (c) Aliasing infolge zu niedriger Abtastrate ($f_s < 2 \cdot f_g$)

Da der Entwurf des Anti-Aliasing-Filters maßgeblich durch den ausgewählten AD-Umsetzer bestimmt wird, sollte dieser zuerst festgelegt werden. Für aktive RC-Filter bewährt sich wegen Bauteiltoleranzen und des nicht idealen Übergangs vom Durchlass- in den Sperrbereich eine Abtastrate oberhalb der Mindestbedingung, typischerweise etwa 2.5 bis 4 mal f_{max} und bei strengen Dämpfungszielen, z.B. wegen höheren Auflösungen, auch 5 bis 10 mal f_{max} . Eine höhere Abtastrate erweitert zudem die Übergangsbreite und senkt damit die notwendige Filterordnung, erleichtert die direkte Darstellung des abgetasteten Signals ohne Rekonstruktionsalgorithmen und erlaubt eine Filterfamilie mit geringerer Gruppenlaufzeitvariation und damit besserem Zeitverhalten. Aus der gewählten Abtastrate folgt dann die Nyquist-Frequenz $f_N = \frac{f_s}{2}$ und die Übergangsbreite $\Delta f = f_N - f_{max}$ [Pin20].

Der theoretische, aus der Auflösung abgeleitete Dynamikbereich setzt eine Obergrenze für die sinnvoll anzustrebende Sperrbanddämpfung. Für einen N -Bit-Umsetzer mit Full-Scale-Range FSR gilt die Codebreite $Q = \frac{FSR}{2^N}$. Ein voll ausgesteuertes Störsignal soll auf einen Pegel unterhalb der Codebreite gedämpft werden, damit keine signifikanten Quantisierungsartefakte entstehen. Die Sperrbanddämpfung, beginnend an der Nyquist-Frequenz,

wird daher so festgelegt, dass aliasingverursachende Anteile unterhalb der Codebreite bleiben:

$$A(f_N)_{max} = 20 \cdot \log_{10} \left(\frac{FSR}{Q} \right) = 20 \cdot \log_{10}(2^N) = 6.02 \cdot N \text{ dB} \quad (6)$$

In der Praxis begrenzt das *SINAD* häufig den nutzbaren Dynamikbereich des gewählten AD-Umsetzers. Gilt $|SINAD| < |A_{max}|$ oder liegt die daraus ermittelte *ENOB* (siehe Unterunterabschnitt 3.3.3 “Wichtige Kenngrößen von AD-Umsetzern“) unter der Auflösung des ADCs, dominieren Rauschen- und Verzerrungen. Bei Einsatz einer Mittelwertbildung kann es dennoch zweckmäßig sein, die Obergrenze A_{max} anzusetzen. Im Regelfall wird die Sperrbanddämpfung an der Nyquistfrequenz so gewählt, dass gilt (vgl. [Pin20]):

$$A(f_N) \approx \min(|A_{max}|, |SINAD_{ADC}|) \quad (7)$$

Der Entwurf der Filter und die exakte Anpassung an die eigenen Forderungen erfolgt heutzutage in erster Linie mit Filter Tools, wie z.B. dem Analog Filter Wizard. Die Bewertung des entworfenen Filters erfolgt in dem Tool oder der Simulation u. A. über die Diagramme von Amplitudengang, Phasen- und Gruppenlaufzeit sowie Sprung- und Impulsantwort. Der Frequenzgang belegt Passband-Flachheit, Übergangsbreite und die Dämpfung an f_N . Phase und Gruppenlaufzeit zeigen, ob das Filter im Nutzband annähernd eine konstante Verzögerung liefert und damit Impulse und Flanken formtreu bleiben. Die Sprungantwort offenbart Überschwinger und Einschwingzeit. Eine Toleranzanalyse der zu erwartenden Widerstands- und Kapazitätsstreuungen zeigt, ob die Reserven ausreichend dimensioniert wurden (vgl. [Pin20] und [Pad17]).

3.3. Analog-to-Digital-Converter (ADC)

Ein Digitaloszilloskop benötigt einen AD-Umsetzer als zentrales Hardwareelement, da erst die Wandlung des analogen Eingangssignals in digitale Messwerte die weitere Speicherung, Verarbeitung und Anzeige ermöglicht. Für die Auswahl steht die Topologie am Anfang, weil sie Abtastrate, erreichbare Auflösung, Latenz, Leistungsaufnahme und den Implementierungsaufwand bestimmt.

Für ein USB-Oszilloskop bieten sich Flash- und Pipeline-Topologien an, da beide hohe

Abtastraten für breitbandige Zeitbereichsmessungen bereitstellen. Andere Varianten wie SAR oder Delta-Sigma werden in den Quellen überwiegend mittleren Geschwindigkeiten oder schmalbandigen Präzisionsaufgaben zugeordnet und sind somit für ein USB-Oszilloskop irrelevant (vgl. [MPS] und [Ana01a]).

3.3.1. Flash-ADC

Abbildung 11 zeigt das Prinzip eines Flash-AD-Umsetzers mit zwei Bit. Eine Widerstandsleiter erzeugt abgestufte Referenzen und eine Komparatorbank vergleicht das Eingangssignal mit diesen Schwellen. Das resultierende Muster wird durch eine Logikschaltung in einen Binärcode überführt. Flash-ADCs erreichen, durch diesen simplen Aufbau, die höchste Geschwindigkeit. Da die Zahl der Komparatoren jedoch $2^N - 1$ beträgt, steigen bei hohen Auflösungen Komplexität, Fläche, Leistungsaufnahme sowie insbesondere die Herstellungskosten annähernd exponentiell an (vgl. [MPS] und [Ana01c]).




Abbildung 11: Flash-Umsetzer mit 2 Bit, einschl. Kodeumsetzer
Ersteller: Saure, Quelle: [\[Link\]](#) (Lizenz: [CC BY-SA 3.0](#))

3.3.2. Pipeline-ADC

Eine Alternative zur geringeren Skalierbarkeit des Flash-ADCs ist der Pipeline-ADC, der auch im Projekt zur Anwendung kommt. Er baut funktional auf dem Flash-Prinzip auf,

indem mehrere niedrigauflösende Flash-ADCs in Stufen hintereinandergeschaltet werden. Am Eingang tastet eine Sample-and-Hold-Stufe das Signal ab. Jede Stufe wandelt in wenige Bits, rekonstruiert den quantisierten Anteil über einen DAC, bildet den Restfehler im Subtrahierer und verstärkt diesen für die nächste Stufe. Durch Überlappbits und digitale Fehlerkorrektur können die Genauigkeitsanforderungen an die einzelnen Stufen reduziert werden und die Durchsatzraten erhöht. Durch diesen Aufbau steigt der Aufwand mit zunehmender Auslösung nur linear an. Bauartbedingt entsteht allerdings eine definierte Zykluslatenz, die in ganzen oder halben Taktzyklen angegeben wird. Diese Latenz ist der entscheidende Nachteil eines Pipeline ADCs (vgl. [MPS] und [Ana01b]).




Abbildung 12: 12-bit pipelined ADC
Ersteller: MPS, Quelle: [\[Link\]](#) (Ch. 2, Fig. 4)

3.3.3. Wichtige Kenngrößen von AD-Umsetzern

Die Kenngrößen und deren Definition können dem IEEE Standard 1241-2023 “*Terminology and Test Methods for Analog-to-Digital Converters*“ ([IEE23, S. 22ff]) entnommen werden.

Auflösung und Eingangsbereich

Die Auflösung eines N -Bit-AD-Umsetzers umfasst 2^N binäre Codes. Der differentielle Eingangsspannungsbereich wird als Full-Scale Range (FSR) bezeichnet und in Volt angegeben. Das LSB entspricht $\frac{FSR}{2^N}$.

Maximale Sampling-Rate

Die Abtastrate ist der Kehrwert der Abtastperiode (Abstand zwischen Abtastwerten). Sie bestimmt die zeitliche Auflösung und ist insbesondere in Bezug auf das Niyquisttheorem relevant.

Leistungsaufnahme

Die Leistungsaufnahme ist in erster Linie für die Auslegung der Versorgungsspannung und der zugehörigen Leitungen relevant.

Verstärkungsfehler

Der Verstärkungsfehler beschreibt die Abweichung der Kennliniensteigung von der idealen Steigung nach Offsetkorrektur und wird in LSB oder in Prozent der Full-Scale-Range angegeben.

Offsetfehler

Der Offsetfehler ist die vertikale Verschiebung der Kennlinie relativ zur Referenzgeraden und wird in LSB oder in Prozent der Full-Scale-Range angegeben.

Latenz

Die Latenz wird als Pipeline-Delay in ganzen oder halben Taktzyklen angegeben oder alternativ als Zeitangabe und beschreibt den Abstand zwischen Abtastung und Verfügbarkeit des zugehörigen Digitalworts.

Differentielle Nichtlinearität DNL

Die DNL ist die Abweichung der tatsächlichen Codebreite $W[k]$ von der idealen Codebreite Q , normiert auf Q , und wird in LSB angegeben. Die Codebreite entspricht dem Spannungsbereich, der dem Code zugeordnet ist. Formal gilt $DNL[k] = \frac{W[k]}{Q} - 1$. Die Angabe im Datenblatt entspricht $\max DNL[k]$.

Integrale Nichtlinearität INL

Abweichung des Übergangsspannungsniveaus von einem Code in den nächsten zu dem der idealisierten Geraden, nach Korrektur von Offset und Verstärkung. Damit gilt $INL[k] = \sum_{n=0}^k DNL[n]$. Die Angabe im Datenblatt entspricht $\max INL[k]$.

Rausch- und Verzerrungsmaße

SNR gibt das Verhältnis von Nutzsignal- zu Rauschleistung an:

$$SNR_{dB} = 10 \cdot \log_{10} \left(\frac{P_{Signal}}{P_{Rauschen}} \right) \quad (8)$$

THD ist ein Maß für das Verhältnis von harmonischen Verzerrungen zur Grundschiwingung:

$$THD_{dB} = 10 \cdot \log_{10} \left(\frac{P_{Harmonische}}{P_{Signal}} \right) \quad (9)$$

$SINAD$ umfasst harmonische Verzerrungen und Rauschen:

$$SINAD_{dB} = 10 \cdot \log_{10} \left(\frac{P_{Signal}}{P_{Rauschen} + P_{Harmonische}} \right) \quad (10)$$

$ENOB$ ist die effektive Bitzahl und wird aus $SINAD$ abgeleitet:

$$ENOB \approx \frac{SINAD[dB] - 1.76}{6.02} \quad (11)$$

3.4. Endliche Zustandsautomaten (Finite State-Machines - FSMs)

Die Firmware und Software des Projekts sind als synchronisierte Zustandsautomaten implementiert, um einen deterministischen Ablauf der beiden Programme zu gewährleisten.

3.4.1. Definition und formale Darstellung

Ein endlicher Automat (EA - engl. Finite State Machine, FSM) ist ein abstraktes Rechenmodell zur Beschreibung von Systemen. Dieser befindet sich in mindestens einem Zustand von einer Zahl endlicher Zustände. Zustandsübergänge (sog. Transitionen) erfolgen durch Eingaben oder das Auftreten von Ereignissen (spezielle Form der Eingabe).

Zustände modellieren, was das System gerade tut bzw. in welchem internen “Modus“ es sich befindet. Ereignisse sorgen für den Wechsel zwischen Zuständen. Übergänge definieren, wie das System im aktuellen Zustand auf ein Ereignis reagiert.

Ein FSM besteht nach [Bäs19, S. 7ff] typischerweise aus:

- einer Menge von Zuständen S ,
- einem Anfangszustand s_0 ,
- einem Eingabe- oder Ereignisalphabet E (Events),
- einem Ausgabealphabet A ,
- einer Zustandsübergangsfunktion $\delta : S \times E \rightarrow S$,
- einer Ausgabefunktion $\lambda : S \times E \rightarrow A$,
- und einer endlichen (evtl. leeren) Menge der Endzustände F .

Je nach Modellierung kann das Ausgabealphabet und die Ausgabefunktion, sowie die Menge an Endzuständen entfallen.

Unterschieden werden folgende Arten von Endlichen Automaten:

- *Deterministische Endliche Automaten (DEA):*

Ein Automat wird als deterministisch bezeichnet, wenn für jede Kombination aus Eingabedaten und aktuellem Zustand eindeutig festgelegt ist, welcher Folgezustand erreicht wird. Das bedeutet, dass sich das *System zu einem bestimmten Zeitpunkt stets in genau einem definierten Zustand* befindet.

- *Nichtdeterministische Endliche Automaten (NEA)*:

Bei einem NEA sind für einen bestimmten Zustand und eine Eingabe keine, genau ein oder mehrere mögliche Zustandsübergänge definiert.

DEAs sind einfacher als NEAs zu implementieren, wodurch diese in der Praxis häufiger zur Anwendung kommen (vgl. [Bäs19, S. 14]). Im Projekt sind die FSMs als DEAs ausgeführt.

Eine weitere Aufgliederung von DEAs erfolgt nach der Abhängigkeit der Ausgabe, wenn diese vorhanden ist (vgl. [Bäs19, S. 8f]).

- Wenn die Ausgabe nur vom aktuellen Zustand abhängt, handelt es sich um einen *Moore-Automaten*.
- Wenn die Ausgabe vom aktuellen Zustand und der Eingabe abhängt, handelt es sich um einen *Mealy-Automaten*.

Im Projekt kommen Moore-Automaten zur Anwendung.

3.4.2. Modellierung und Darstellung

Die Darstellung eines Zustandsautomaten erfolgt üblicherweise mit einem *Zustandsdiagramm* (auch Zustandsübergangsdiagramm), einem gerichteten Graph¹. Die Knoten stellen die Zustände der Menge S dar und die gerichteten Kanten die Zustandsübergänge. Der Startzustand und die Endzustände werden gesondert gekennzeichnet. Eine übliche Darstellung für einen einfachen Moore-Automaten findet sich in Abbildung 13a (sn sind die Zustände, xn sind Eingaben oder Ereignisse und yn sind Ausgaben; $n = 1, 2, \dots$) (vgl. [Bäs19, S. 9]).

Die Darstellung des Zustandsdiagramms ist auch als Teil der *Unified Modelling Language (UML)*² festgelegt, welche auch durch internationale Normung festgeschrieben ist. In der Praxis (vor allem beim händischen Entwurf von Zustandsdiagrammen) hat sich aber ein Mischform bewährt, welche auf einige Elemente der UML zurückgreift (siehe Abbildung 13b). Es lassen sich beispielsweise auch hierarchische Strukturen integrieren (verschachtelte Zustände).

¹“Graphen sind ein [...] Konzept, um Objekte und die Beziehung zwischen diesen darzustellen.“

Quelle: [\[Link\]](#)

²aktueller UML-Standard (V2.5.1): [\[Link\]](#)




Abbildung 13: (a) Zustandsdiagramm (nach [Bäs19]); (b) UML-Zustandsdiagramm

3.4.3. Vorteile einer FSM bei der Programmierung

- *Klarheit & Übersichtlichkeit*

Der Systemverlauf ist in wohldefinierte Zustände gegliedert. Der Code wird hierdurch verständlicher (kein “Spaghetti-Code”).

- *Deterministisches Verhalten*

Durch die Definitionen, wie auf welches Ereignis reagiert wird, kann die Vorhersagbarkeit und Zuverlässigkeit gewährleistet werden. Außerdem lassen sich undefinierte Zustände durch die explizite Modellierung vermeiden.

- *Modularisierung & Wiederverwendbarkeit*

Einzelne Zustände oder Teile der FSM lassen sich kapseln, segmentieren und wiederverwenden. Teilbereiche können eventuell separat getestet werden.

- *Wartbarkeit & Erweiterbarkeit*

Das System lässt sich durch Hinzufügen neuer Zustände oder neuer Übergänge modular erweitern, ohne die vorhandene Logik stark zu verändern.

- *Kommunikation und Dokumentation*

Zustandsdiagramme können bei der Vermittlung von komplexem Programmverhalten gegenüber Nicht-Programmieren genutzt werden.

- *Verbessertes Debugging*

Da Zustandsübergänge zentralisiert sind, lassen sich Log-Messages und weitere Debugging-Mechanismen leichter verwenden.

3.5. Direct Memory Access - DMA

3.5.1. Allgemeines

DMA bezeichnet den Vorgang, bei dem durch eine dedizierte Einheit ohne Beteiligung einer CPU Daten transferiert werden (also als Hintergrundprozess). Er kommt zum Einsatz, wenn große Datenmengen von der Peripherie oder einem Speicher zu einem anderen transferiert werden müssen. Ein Chip oder eine Teileinheit eines Mikrocontroller (μ C), die solche Transfers durchführt, heißt *Direct Memory Access Controller (DMAC)* (vgl. [Urb20, S. 125]). Im Folgenden soll die Funktionsweise anhand der Realisierung in der im Projekt verwendeten STM32-Mikrocontrollerfamilie erläutert werden.

3.5.2. DMA bei STM32-Mikrocontrollern

Der DMA-Controller ist ein AHB-Modul (AHB - advanced high-performance bus; standardisiertes Bussystem von ARM) und kann wie auch die CPU des μ Cs als Master auf diesen Bus (genauer auf die Bus-Matrix) zugreifen. Durch die Datentransfers, welcher der DMAC nach seiner Konfiguration ohne CPU-Beteiligung ermöglicht, kann die System-Performance deutlich erhöht werden. Die Datentransfers können hierbei per Software oder über angeschlossene Peripherieelemente über sog. *Requests* gestartet werden. Wird als steuerndes Element beispielsweise ein Hardware-Timer genutzt ermöglicht dies die zeitlich exakte Taktung von Datentransfers [STm16, S. 6], was im Projekt für den Abtastvorgang genutzt wird.

Der μ C besitzt zwei unabhängige DMAC (Aufbau siehe Abbildung 14), deren Anbindung an Peripherie und Speicher unterschiedlich ausfällt, um alle Ressourcen des Systems flexibel zu verwenden.

Der DMAC besitzt 3 Schnittstellen:

- *slave port* zur Programmierung des DMAs
- *2 master ports*
 - *peripheral port*: peripherieseitiger Datenanschluss
 - *memory port*: speicherseitiger Datenanschluss




Abbildung 14: Blockdiagramm STM32-DMA-Controller aus [STm16, S. 7]

Jeder Controller besitzt 8 Datenwege (*Streams*), die separat für unterschiedliche Datentransfers konfiguriert werden können (die Transfers können aber nicht gleichzeitig laufen). Die Streams besitzen hierbei eine konfigurierbare Priorität und ein zentrales Modul, der *Arbiter*, regelt den Zugriff der Streams auf die Ports in Abhängigkeit der Priorität und sorgt für einen deterministischen Ablauf der Transfers. Die einzelnen Streams besitzen noch eine Anzahl an *Channels*, über die der entsprechende Peripherie-Request für einen Stream ausgewählt werden kann (vgl. [STm16, S. 7ff]). Die Zuordnung eines Peripherie-Requests zu einer Channel-Stream-Kombination kann dem Reference-Manual des Controllers entnommen werden (für den STM32F767: [STm24, S. 252]).

Jeder Stream besitzt außerdem einen 4-stufige *FIFO*-Pufferspeicher (First-In-First-Out), welcher Latenzen beim Zugriff auf das Übertragungsmedium (Bus-Switch-Matrix) überbrücken kann und ein *Verpacken/Entpacken der Daten* erlaubt (z.B.: input: 8bit-Pakete, output: 32bit-Pakete; siehe Abbildung 15).




Abbildung 15: FIFO-Struktur aus [STm16, S. 11] (Teilabbildung)

DMA-Transfers

Ein Transfer wird zunächst über die *Quelladresse* (*source address*) und *Zieladresse* (*destination address*) charakterisiert, hier kann der DMA so konfiguriert werden, dass die Adressen nach einem Transfer automatisch inkrementiert werden können. Somit lassen sich, im Speicher hintereinanderliegende, Daten einfach übertragen. Quell- oder Zieladresse können jeweils aber auch konstant gehalten werden (siehe Abbildung 17).




Abbildung 16: DMA Quell- und Zieladressinkrementierung aus [STm16, S. 10]

Weitere wichtige Parameter sind die Übertragungsgröße (transfer size), die in einem dedizierten Register (*NDTR* - Number of Data Transfers Register) abgelegt ist, und die Datenbreite (Byte, Half-word, Word). Der Inhalt des NDTR wird nach jedem Transfer entsprechend der Größe des Transfers dekrementiert. Hier wird noch zwischen Circular mode und Normal mode unterschieden. Beim Normal mode ist eine Transaktion (bestehend aus NDTR Transfers) bei NDTR=0 beendet. Der Stream wird deaktiviert und es

finden bis zum nächsten Aktivieren des Streams keine Transfers mehr statt. Beim Circular mode wird bei NDTR=0 das Register NDTR mit dem Initialwert geladen und die Transfers beginnen erneut (auch die Adressregister werden mit den Initialwerten geladen) → Kreislauf (circular).

Die drei möglichen Transfer-Modi sind:

- Peripheral-to-Memory (siehe Beispiel in Abbildung 17))
- Memory-to-Peripheral
- Memory-to-Memory

Bei einem Timer-Überlauf des Hardware-Timers TIM1 findet ein DMA-Request statt (ein Stream wurde hierbei entsprechend konfiguriert). Dieser Request löst einen Daten-Transfer zwischen Ziel und Quelle aus (die Datenbreite wurde im Beispiel auf 1 Byte festgelegt). Anschließend werden die Adressen entsprechend der Datenbreite inkrementiert, um die Ziel- und Quelladresse für den nächsten Transfer vorzubereiten. Dieser Prozess geschieht so lange, bis “Number of Transfers“ durchgeführt worden sind. Der Wert von NDTR wird nach dem Transfer dekrementiert.




Abbildung 17: peripheral-to-memory-Transfer

Im Abtastsystem ist keine Inkrementierung der Quelladresse notwendig, da nur das Eingangsdatenregister ausgelesen werden muss, welches die Schnittstelle zum parallelen ADC-Interface darstellt (siehe Abbildung 58 im Entwurfsteil der FW).

DMA-Transferwege

Gemeinsames Übertragungsmedium ist die Bus-Switch-Matrix, die auch in den vorherigen Abbildungen schon dargestellt wurde. Der Zugriff auf diese wird mit Hilfe einer Arbitrierung nach einem round-robin-Algorithmus geregelt. Durch den Arbitrierungsvorgang oder die Blockierung des Übertragungsmediums durch einen anderen Bus-Master (z.B. die CPU) kann eine *Latenz beim DMA-Transfer* entstehen.




Abbildung 18: Systemarchitektur für STM32F76xxx μ C aus [STm24, S. 72]

Nur Bus-Master (z.B.: Prozessor, DMA-Controller (in Abbildung 18 rot hervorgehoben) können Lese- und Schreiboperationen initiieren.

3.6. Digitale Filterung (Preprocessing)

3.6.1. Motivation und Grundlagen digitaler Filterung

Digitale Filterung ist ein zentrales Element der digitalen Signalverarbeitung (DSP). Filter werden im Allgemeinen für zwei Hauptzwecke eingesetzt:

- Trennung von Signalen, die miteinander überlagert wurden,
- Wiederherstellung von Signalen, die auf ihrem Übertragungsweg oder bei der Messung verzerrt wurden [Smi99, S. 261].

Während analoge Filter durch elektronische Schaltungen realisiert werden, bieten digitale Filter eine wesentlich höhere Präzision und Flexibilität. Sie können sehr steile Übergänge zwischen Durchlass- und Sperrbereich (passband und stopband) erzeugen und zeigen kaum Toleranzprobleme wie analoge Filter. Beim analogen Filterdesign ist die Beherrschung von Bauteiltoleranzen von wesentlicher Bedeutung [Smi99, S. 262]. Digitale Filterung bietet sich bei Anwendungen mit Mikrocontrollern an, da die Filter-Algorithmen direkt einprogrammiert werden können und eine analoge Filterschaltung ersetzen oder reduzieren können.

3.6.2. Filterklassifikation

Einteilung nach Signalcharakteristik

Die Einteilung der Filter richtet sich einerseits danach, in welcher Form die Information im Signal enthalten ist [Smi99, S. 265].

- *Zeitbereich (time-domain):*

Die Information ist direkt in der Form des Signals enthalten.

Bsp.: Glätten von Messdaten, DC-Offset-Entfernung, Signalerkennung.

→ Die Sprungantwort (step-response) ist hier entscheidend.

- *Frequenzbereich (frequency-domain):*

Die Information steckt in den Frequenzkomponenten des Signals.

Bsp.: Trennung von Audiosignalen oder Herausfiltern bestimmter Störfrequenzen.

→ Der Frequenzgang (frequency-response) ist hier entscheidend.

Einteilung nach Implementierung

Die Einteilung der Filter richtet sich einerseits danach, in welcher Form die Information im Signal enthalten ist [Smi99, S. 265].

- *FIR-Filter (Finite Impulse Response):*

Umsetzung erfolgt durch **Faltung (Convolution)** des Eingangssignals mit einem endlichen Filterkern (*engl. filter kernel*). Ein Ausgangswert wird berechnet, indem Eingangswerte mit zuvor definierten Gewichtungsfaktoren multipliziert und anschließend aufaddiert werden.

Eigenschaften:

- Stabil und vorhersagbar,
- Endliche Impulsantwort,
- Einfach zu implementieren, aber rechenintensiv.
- Beispiel: Moving Average Filter.

- *IIR-Filter (Infinite Impulse Response):*

Umsetzung durch **Rekursion**, bei der sowohl aktuelle Eingangswerte als auch frühere Ausgangswerte zur Berechnung herangezogen werden.

Eigenschaften:

- Sehr effizient (weniger Rechenaufwand),
- Theoretisch unendliche Impulsantwort,
- Gefahr der Instabilität bei fehlerhafter Parametrierung.
- Beispiel: digitale Tiefpassfilter auf Basis analoger Schaltungen.

3.6.3. Gleitender Mittelwertfilter

Der *gleitende Mittelwertfilter* (engl. *Moving Average Filter - MAF*) ist einer der einfachsten und am häufigsten eingesetzten digitalen Filter. Er arbeitet, indem er für jedes Ausgangssample den Mittelwert aus einer festen Anzahl aufeinanderfolgender Eingangssamples berechnet [Smi99, S. 277]. Seine Hauptaufgabe besteht darin, zufälliges Rauschen zu reduzieren (siehe Abbildung 19), während plötzliche Signaländerungen (Steps) möglichst gut erhalten bleiben.




Abbildung 19: Anwendung eines MAF unterschiedlicher Fensterbreite

(a) Eingangssignal, (b) Ausgangssignal $M = 11$, (c) Ausgangssignal $M = 51$
(Figure 15-1 aus [Smi99, S. 279])

Grundidee Für ein Fenster der Breite M ergibt sich das Ausgangssignal $y[i]$ aus dem Eingangssignal $x[i]$ durch:

$$y[i] = \frac{1}{M} \sum_{j=0}^{M-1} x[i+j] \quad (12)$$

Es ist zu erkennen, dass die rechtsseitigen Eingangswerte zum Ausgangswert aufsummiert werden. Eine alternative Umsetzung wäre es die aufzusummierenden Eingangswerte symmetrisch um den Ausgangswert zu wählen (Beispiel für einen Ausgangswert):

$$y[80] = \frac{x[78] + x[79] + x[80] + x[81] + x[82]}{5} \quad (13)$$

Damit entspricht der Moving Average Filter einer Faltung des Eingangssignals mit einem rechteckigen Filterkern [Smi99, S. 277f].

Für das Projekt wurde der Filter kumulativ und rekursiv implementiert und nach den Algorithmen in Listing 4 und Listing 5 im Unterunterabschnitt 7.1.4 umgesetzt.

3.7. Parallele Prozesse und Nebenläufigkeiten in Python

3.7.1. Threads in Python

Ein Thread ist ein paralleler Ausführungsstrang innerhalb eines Programms. Alle Threads teilen sich den selben Speicherbereich. Dadurch kann es zu Wettlaufbedingungen kommen oder zu unvorhersehbaren Verhalten. Der Zugriff auf gemeinsame Daten muss daher synchronisiert werden, z.B. mit Locks, Semaphoren oder Warteschlangen. Durch den Global Interpreter Lock (GIL), ein zentrales Konzept im Standard-Python-Interpreter CPython, kann zu einem Zeitpunkt immer nur ein Thread, Python-Bytecode ausführen. Das heißt, auch wenn für einen Job mehrere Threads gestartet werden, arbeitet immer nur ein Thread gleichzeitig. Dieses Prinzip widerspricht zwar der Idee von paralleler Ausführung, jedoch darf ein anderer Thread Programmcode ausführen, wenn der Thread gerade auf eine Eingabe wartet. Das GIL wird in Python genutzt, da es die Verwaltung von Python-Objekten im Speicher vereinfacht. Dies ist vor allem wichtig, da der Speicher in Python typischerweise automatisch verwaltet wird (vgl. [Lan24] Abschnitt “Was sind Threads in Python?”).

Threading eignet sich vor allem für E/A-lastige Aufgaben, die mit Datenaustausch verbunden sind.

Synchronisation

- Locks: Sperren, die verhindern, dass mehrere Threads gleichzeitig auf die selben Daten zugreifen.
- Semaphoren: Begrenzen die Anzahl gleichzeitiger Zugriffe auf eine Ressource.
- Warteschlange (Queues): Erlauben thread-sicheren Austausch von Datenobjekten, nach dem FIFO-Prinzip.

3.7.2. Multiprocessing in Python

Beim multiprocessing werden mehrere, vollständig unabhängige Prozesse gestartet. Jeder Prozess ist eine eigene Instanz des Programms mit eigenem Speicherbereich. Dies führt dazu, dass die Kommunikation zwischen den jeweiligen Prozessen komplexer ist. Hierfür stellt das Python-Modul multiprocessing Funktionen und Klassen bereit.

Multiprocessing kann die Leistungsfähigkeit bei rechenintensiven Aufgaben deutlich steigern, bringt aber auch Overhead durch Speicherbedarf und zusätzliche Komplexität in

der Verwaltung mit.

Synchronisation

- Pipes: Unidirektionale Kanäle für Datenübertragung zwischen Prozessen.
- Shared Memory: Gemeinsamer Speicherbereich für Datenaustausch.




Abbildung 20: Vergleich Multi-Threading und Multi-Processing

In unserem Projekt wurden Threads verwendet, da die Anwendung hauptsächlich E/A-gebunden ist. Zusätzlich wird ein gemeinsamer Speicher benötigt, damit die Messdaten an die Benutzeroberfläche übergeben werden können. Die Kommunikation wurde mit zwei Warteschlangen realisiert, eine dient zur Übergabe von Statusmeldungen von der FSM zur Benutzeroberfläche (GUI) und die andere zur Übergabe von Befehlen von der GUI an die FSM (vgl. [Lan24] Abschnitt "Was ist Multiprocessing in Python?").

4. Projektkonzeption

4.1. Vorgehensweise

Das übergeordnete Vorgehen folgte einem strukturierten Prozess, der sich gut durch das **V-Modell** visualisieren lässt. Diese Vorgehensweise eignete sich insbesondere aus drei Gründen: *Erstens*, Änderungen an Hardware sind nach deren Umsetzung nur schwer möglich, was iterative Prozesse sehr aufwendig macht. *Zweitens* standen die Projektziele von Beginn an eindeutig fest. *Drittens* waren die Aufgabenbereiche klar voneinander abgegrenzt. Zudem handelte es sich um ein überschaubares Projekt.




Abbildung 21: V-Modell

Im Folgenden werden die einzelnen Phasen und zugehörigen Validierungsschritte kurz erläutert.

Anforderungsanalyse und Abnahmetest

In enger Abstimmung mit dem betreuenden Professor wurden die grundlegenden Anforderungen definiert. Dazu gehörten unter anderem Bandbreite, Abtastrate, Auflösung und Eingangsspannungsbereich. Der spätere Abnahmetest bestand darin zu überprüfen, ob das entwickelte System diese Vorgaben in einer realistischen Versuchsumgebung erfüllte.

Systemdesign und Systemtest

Anschließend wurden die grundlegenden Systemfunktionen festgelegt, die zur Erfüllung der Anforderungen notwendig waren. Dazu zählten Signalaufnahme, Digitalisierung, Weiterleitung über USB und Visualisierung am PC. Im Systemtest wurde das fertige Gerät als Gesamtsystem geprüft.

Architekturdesign und Integrationstest

In dieser Phase erfolgte die Aufteilung des Systems in die Bereiche Hardware, Firmware und Software. Dabei wurden die Schnittstellen definiert, die ermöglichen sollten, die Module weitgehend unabhängig voneinander zu entwickeln. Diese wurden während des Komponentendesigns bei Bedarf konkretisiert. Im Integrationstest wurde die Zusammenarbeit dieser Module überprüft, insbesondere die zuverlässige Kommunikation zwischen den Subsystemen.

Komponentendesign und Komponententest

In dieser Phase wurden die Teilsysteme detailliert ausgearbeitet. Es wurden Konzepte erstellt, Bauteile gewählt, Implementierungsmöglichkeiten abgewogen etc. Jedes Subsystem wurde einzeln getestet, z. B. Spannungsversorgung und ADC in der Hardware, Speicherzugriffe in der Firmware oder Datenanzeige in der Software.

Implementierung

In der zentralen Phase wurden die geplanten Komponenten umgesetzt. Dies umfasste das Layout der Schaltungen, die Programmierung der Firmware sowie die Entwicklung der PC-Software. Ziel war es, die entworfenen Module funktionsfähig zu realisieren und für die Integration bereitzustellen.

Organisation und Zusammenarbeit

Die Zusammenarbeit erfolgte hauptsächlich über ein gemeinsames Projektteam in Microsoft Teams. Dieses war in mehrere Kanäle gegliedert: einen allgemeinen Kanal für projektübergreifende Informationen, jeweils eigene Kanäle für Hardware, Firmware und Software sowie zusätzliche Kanäle für die Schnittstellen. Diese Struktur erleichterte die Ablage von Quellen, Materialien und Informationen und stellte die Übersicht über das gesamte Projekt sicher.

Die Abstimmung innerhalb des Teams erfolgte in regelmäßigen Treffen, in denen abgeschlossene Arbeitspakete dokumentiert und neue Zielvorgaben bis zum nächsten Treffen festgelegt wurden. Die Ergebnisse wurden jeweils in Protokollen festgehalten. Eine detaillierte Auflistung der Tätigkeiten sowie deren Zuordnung zu den einzelnen Teammitgliedern findet sich im Unterabschnitt A.5 “Verantwortlichkeiten“.

4.2. Anforderungen

Die Anforderungen an das Projekt wurden in Zusammenarbeit mit dem betreuenden Professor sowie dem Laboringenieur des MCT-Labors Hr. Lenkowski nach einer ersten Machbarkeitsanalyse im Hinblick auf die definierten Projektziele festgelegt. Neben den obligatorischen Grundfunktionen eines digitalen Speicheroszilloskops (siehe Unterabschnitt 3.1 “Allgemeiner Aufbau eines DSOs“) wurden folgende zentrale technische Parameter bestimmt:

- Bandbreite: 1 MHz (Grenzfrequenz des Anti-Aliasing-Filters)
- Abtastrate: mindestens 10 MS/s (siehe Unterabschnitt 3.2)
- Auflösung: mindestens 10 Bit
- Analoge Eingangsspannung: ± 5 V
- Offset: ± 5 V (bezogen auf die Eingangsspannung)

Ein weiterer wesentlicher Aspekt war die *Spannungsversorgung* des Systems, für die bewusst keine strikten Anforderungen formuliert wurden. Auf diese Weise sollte während des Entwicklungsprozesses ein höheres Maß an Flexibilität gewährleistet werden, um den Fokus auf die grundlegende Funktionalität des Gesamtsystems legen zu können. Die Signalaufnahme sollte auf *einen Kanal* beschränkt bleiben, um Schwierigkeiten bei der Synchronisation mehrerer ADCs sowie den erhöhten Verwaltungsaufwand für Mehrkanalsysteme zu vermeiden. Außerdem sollte die Möglichkeit bestehen, dass Oszilloskop mit einem Standardtastkopf zu betreiben. Zusätzlich war vorgesehen, die Baugruppe als *erweiterbares Steckboard für ein Mikrocontroller-Entwicklungsboard* umzusetzen, wodurch die Komplexität reduziert und die Funktionalität der Baugruppe in den Vordergrund gestellt werden konnte.

Für die Schnittstelle zwischen ADC und Mikrocontroller wurde eine *parallele Anbindung* vorgesehen, da eine serielle Übertragung über SPI bei den geforderten Abtastraten eine zu hohe Taktfrequenz erfordert hätte. Dies hätte einen direkten Datentransfer in den Speicher des Mikrocontrollers nicht mehr zuverlässig ermöglicht. Für die zentrale Recheneinheit wurde sich auf die *Mikrocontroller der STM32-Familie* beschränkt, um vorhandene Kenntnisse aus den Modulen Mikrocomputertechnik und Embedded Systems gezielt einsetzen zu können. Die Kommunikation mit dem PC sollte über eine *USB-Schnittstelle* erfolgen, um eine möglichst uneingeschränkte Kompatibilität zu gewährleisten. Auf dem

PC war die Entwicklung einer *eigenen Anwendung zur Visualisierung und Verarbeitung der Messdaten* vorgesehen. Diese sollte über *genormte Kommandos* kommunizieren, sodass auch eine Integration in gängige Entwicklungs- und Analyseumgebungen wie *LabVIEW* oder *MATLAB* möglich wäre.

Neben diesen zentralen Vorgaben wurden auch *optionale Erweiterungen* definiert, die nicht als kritisch für den Projekterfolg eingestuft wurden oder den vorgesehenen Arbeitsumfang überschritten. Dazu zählten insbesondere die Implementierung eines *Logikanalysators* mit Protokolldekodierung gängiger Schnittstellen (z. B. SPI, I²C, UART), die Realisierung einer *Fast-Fourier-Transformation (FFT)* zur Spektrumanalyse, die Erweiterung um einen *zweiten analogen Kanal*, die Integration von *Mathematik- und Messfunktionen* sowie die Nutzung unterschiedlicher *Triggerbedingungen*. Weitere Optionen im Hardwarebereich betrafen eine *Optimierung hinsichtlich elektromagnetischer Verträglichkeit (EMV)*, eine *Minimierung des Rauschverhaltens*, die *Stromversorgung über USB* sowie die *Integration des Mikrocontrollers direkt auf der Baugruppe*.

4.3. Konzept / Architektur

Parallel zu den Anforderungen wurde ein Konzept entwickelt, um die grundlegende Architektur und Aufgabenverteilung des Projekts festzulegen. Zu Beginn entstand ein grundlegendes, rein funktionales Übersichtsbild (siehe Abbildung 92 in Anhang A). Dieses stellt die wesentlichen Signalflüsse und Verarbeitungsschritte dar, die für die Realisierung des USB-Oszilloskops erforderlich sind. Der Signalpfad führt dabei vom Device under Test (DUT) über die Signalerfassung zur Speicherung der Rohdaten und weiter zur Verarbeitung auf PC-Ebene. Dieses Schema diente als Orientierungshilfe für die weiteren konzeptionellen Schritte, ohne jedoch bereits konkrete Funktionseinheiten Bauteile oder Schnittstellen festzulegen.

Auf Basis dieser funktionalen Skizze sowie des in der Fachliteratur beschriebenen Grundaufbaus eines digitalen Speicheroszilloskops (siehe Unterabschnitt 3.1) wurde schließlich ein Gesamtkonzept entwickelt, das Funktionseinheiten definiert und den jeweiligen Bereichen Hardware, Firmware und Software zuordnet (siehe Abbildung 22).




Abbildung 22: Gesamtkonzept des USB-Oszilloskops (nach [Müh20, S. 216])

Ausgehend von diesem Konzept und der klaren Aufteilung in die Bereiche Hardware, Firmware und Software, wurden die entsprechenden Schnittstellen festgelegt und die Aufgabenbereiche verteilt.

5. Hardware (HW)

Die Entwicklung der Hardware umfasste im Wesentlichen den *Schaltplanentwurf*, das *Leiterplattenlayout*, die *Fertigung* sowie den anschließenden *Test* eines Aufsteckmoduls für den eingesetzten Mikrocontroller bzw. das zugehörige Nucleo-Board. Kernaufgabe dieser Baugruppe war die *Signalaufnahme und -konditionierung* sowie die *Wandlung des analogen Eingangssignals in ein digitales Signal*.

5.1. Entwurf

In der Entwurfsphase wurden Konzepte für die einzelnen Funktionalitäten erstellt und in einen Schaltplan umgesetzt, sowie die entsprechenden Bauelemente gewählt.

5.1.1. Auswahl des ADCs

Die zentrale Entscheidung im Hardwareentwurf war die Auswahl eines geeigneten *Analog-Digital-Umsetzers (ADC)*. Grundlage hierfür bildeten die zuvor definierten Projektanforderungen, insbesondere die *Signalbandbreite von 1 MHz* und die daraus abgeleitete Abtastrate von 10 MS/s (vgl. Unterabschnitt 3.2). Darüber hinaus wurde eine *Auflösung von mindestens 10 Bit* sowie ein *analoger Eingangsspannungsbereich von ± 5 V* gefordert, wobei letzterer bei Bedarf über einen Spannungsteiler realisiert werden konnte. Da im Projekt lediglich ein einzelner Kanal vorgesehen war, genügte ein einkanaliger ADC. Trotz der deutlich geringeren Komplexität einer Anbindung über SPI wurde eine parallele Schnittstelle gewählt, da diese aufgrund der seriellen Übertragung einen deutlich höheren Takt erfordert hätte.

Neben diesen grundlegenden Anforderungen wurden weitere Parameter berücksichtigt, unter anderem das Rauschverhalten (SINAD, THD, ENOB...) sowie die Linearitätseigenschaften (INL, DNL). Um eine hohe Flexibilität im Entwicklungsprozess zu gewährleisten, fiel die Wahl auf einen Baustein, der sowohl im single-ended als auch im differenziellen Betrieb eingesetzt werden kann. Zusätzlich sollte er im Dual-Supply- wie auch im Single-Supply-Betrieb einsetzbar sein und auf der digitalen Seite sowohl mit 3.3 V als auch mit 5 V betrieben werden können. Auch die Option zur Verwendung einer internen oder externen Referenzspannung war ein relevantes Kriterium, um die Anpassungsfähigkeit

im späteren Entwicklungsverlauf zu erhöhen. Da die Wandlungslatenz nicht die primäre Einschränkung darstellte und vielmehr die Übertragungsgeschwindigkeit zwischen Mikrocontroller und PC der begrenzende Faktor war, wurde hinsichtlich der Architektur ein Pipeline-ADC ausgewählt. Dies ermöglichte im Vergleich zum Flash ADC eine höhere Auflösung (10 oder 12 Bit), bei gleichzeitiger Einhaltung eines annehmbaren Preisrahmens. Auch die Verfügbarkeit von SMD-Bauformen war ein wichtiges Kriterium.

Nach eingehender Recherche und Vergleichen bei verschiedenen Bauteillieferanten konnte mit dem [LTC1420](#) von Linear Technology ein ADC identifiziert werden, der alle definierten Anforderungen erfüllt. Er bietet mit *12 Bit* eine höhere Auflösung als ursprünglich gefordert, zeichnet sich durch eine hohe Flexibilität im Betrieb (Single- oder Dual-Supply, differentiell oder single-ended, interner oder externer Referenzbetrieb) aus und weist zugleich ein *sehr gutes Rauschverhalten* auf. Dieses zeigt sich insbesondere darin, dass die *effektive Auflösung (ENOB)* nahe an der nominalen Bitzahl liegt (siehe Datenblatt [Linb], Berechnung von ENOB aus SINAD).

5.1.2. Anforderungen an die Signalaufnahme und -konditionierung

Nach der Auswahl des ADC mussten die Anforderungen an die *Signalkonditionierung* sowie an die *Signalaufnahme* spezifiziert werden. Für die Signalaufnahme war vorgesehen, dass diese ebenfalls über einen *Tastkopf* möglich sein sollte. Daraus ergaben sich die Notwendigkeit einer *BNC-Buchse* als Eingangsschnittstelle sowie ein *Eingangswiderstand von 1 M Ω* . Eine Anpassung der Eingangs- oder Leitungsimpedanz war aufgrund der im Projekt relevanten Frequenzen nicht erforderlich.

Der *LTC1420* weist eine durch die Versorgungsspannung begrenzte maximale absolute Eingangsspannung auf. Im *Single-Supply-Betrieb* liegt der Eingangsbereich zwischen 0 V und VDD (typisch 5 V), während er im *Dual-Supply-Betrieb* durch VDD und VSS definiert wird. Der *differenzielle Eingangsspannungsbereich* ist direkt proportional zur *Referenzspannung (VREF)* und beträgt bei $VREF = 5\text{ V}$ (*maximal zulässig laut Datenblatt*) $\pm 2,5\text{ V}$ (entspricht 5 Vpp zwischen VIN+ und VIN–). Zur Realisierung eines Oszilloskop-Eingangsbereichs von $\pm 5\text{ V}$ (10 Vpp) war daher eine *Pegelabsenkung* am Eingang vorzusehen. Entsprechend wurde eine *maximale absolute Eingangsspannung von ± 10*

V an der BNC-Buchse festgelegt [Linb, S. 1f].

Um auch bei Eingangssignalen mit geringerer Amplitude die *volle Auflösung des ADC* zu nutzen, wurde eine *variable Eingangsspannungsskalierung* vorgesehen. Zusätzlich war ein *einstellbarer DC-Offset* erforderlich, um Signale mit Gleichanteil in den nutzbaren Wandlungsbereich zu verschieben. Darüber hinaus sollte eine *umschaltbare AC-Kopplung* über einen Längskondensator die Unterdrückung von Gleichanteilen ermöglichen. Außerdem war ein *Anti-Aliasing-Filter* mit Grenzfrequenz und Sperrbanddämpfung nach dem *Nyquist-Kriterium* auszulegen, um Alias-Effekte und daraus resultierende Signalverzerrungen bei der Digitalisierung zu vermeiden (siehe Unterabschnitt 3.2). Außerdem war eine analoge Triggereinrichtung vorgesehen.

5.1.3. Konzept der Signalaufnahme und- konditionierung

Auf Basis der Anforderungen an Signalaufnahme und -konditionierung wurde zunächst ein Gesamtkonzept für den Hardwareteil erarbeitet. Diese Vorarbeit war notwendig, weil sich die Funktionsblöcke des Hardwareteils gegenseitig beeinflussen und zentrale Architekturentscheidungen früh zu treffen waren. Zwei Fragen standen dabei zu Beginn im Vordergrund. Erstens die Wahl zwischen Single-Ended und differenzieller Signalführung im analogen Frontend. Zweitens die Versorgung des Analogteils mit Single- oder Dual-Supply. Trotz der Vorteile eines differenziellen Frontends wie Gleichtaktunterdrückung und Messung gegen ein vom Gerätemassepunkt unabhängiges Bezugspotenzial fiel die Entscheidung zugunsten einer Single-Ended-Lösung. Ausschlaggebend waren die deutlich größere Bauteilauswahl, der geringere Schaltungsaufwand und die vermiedene doppelte Signalführung. Für die Versorgung wurde eine Dual-Supply-Variante vorgesehen. Eine reine Single-Supply-Auslegung hätte einen virtuellen Massepunkt durch eine Offsetschaltung im analogen Frontend und geringe Aussteuerungsreserven erfordert und wäre damit näher an den Grenzwerten von Operationsverstärkern und ADC gelegen.

Im nächsten Schritt wurde der nutzbare Eingangsspannungsbereich des ADC festgelegt. Da der gewählte Umsetzer eine Anpassung über die Referenzspannung erlaubt, wird der Bereich über VREF in Verbindung mit einem DAC gesetzt. Diese Lösung ist im Datenblatt vorgesehen und ersetzt einen variablen analogen Verstärker im Frontend, womit eine

aufwendige OPV-Schaltung oder Bauteilrecherche vermieden werden konnten. Zusätzlich verringert sich damit die Komplexität des Signalpfads. Es entfallen zusätzliche Rausch- und Stabilitätsrisiken, die bei verstellbaren Verstärkungsstufen erfahrungsgemäß auftreten. Aus dem selben Grund wird der notwendige Gleichspannungs-Offset nicht durch eine separate OPV-Schaltung erzeugt, sondern über den negativen Analogeingang des ADC eingebracht. Das analoge Frontend stellt damit nur die Funktionen bereit, die unmittelbar für Impedanz, Pegelanpassung, Kopplung, Pufferung, Triggerabgriff und Bandbegrenzung erforderlich sind.

Das Analoge Frontend beginnt unmittelbar nach der BNC-Buchse mit einer Eingangsimpedanz von $1\text{ M}\Omega$. Dieser Widerstand ist Teil eines Spannungsteilers, der die Pegel auf den zuvor definierten ADC-Bereich absenkt. Um den Teiler nicht zu belasten, folgt ein hochohmiger Spannungsfolger als Impedanzwandler. Zwischen Teilerknoten und OPV-Eingang ist eine schaltbare Kopplung vorgesehen. Durch den hohen Eingangswiderstand des Puffers entsteht bereits mit kleinen Kapazitäten ein Hochpass mit niedriger Grenzfrequenz, sodass im AC-Betrieb auch langsame Signalanteile kaum beeinflusst werden. Hinter dem Impedanzwandler wird das Triggersignal abgegriffen und einer eigenen Auswertestufe zugeführt, die ein digitales Triggerereignis an den Mikrocontroller weitergibt. Vor dem positiven Analogeingang des ADC liegt das Anti-Aliasing-Filter, dessen Auslegung im entsprechenden Kapitel (Unterunterabschnitt 5.1.7) beschrieben ist und das die erforderliche Bandbegrenzung sicherstellt. Den Abschluss des Konzepts bilden die Versorgungsblöcke. Sie stellen die duale Versorgung für Operationsverstärker und Peripherie bereit.

Das beschriebene Konzept reduziert den Schaltungsaufwand auf das notwendige Minimum, nutzt die Stärken des ADC bei Bereichs- und Offseteinstellung und minimiert zugleich Empfindlichkeit gegen Rauschen, Schwingen und Toleranzen. Es schafft damit eine belastbare Grundlage für die nachfolgenden Teilschaltungen. Das Konzept ist in dem in Abbildung 34 skizzierten Blockschaltbild dargestellt.




Abbildung 23: Prinzipschaltbild des Analog-Frontends (AFE)

Nach Abschluss des Gesamtkonzepts für die Hardwareschaltung wurden die einzelnen Funktionsbereiche in sinnvoller Reihenfolge ausgearbeitet und schrittweise in einen Schaltplan überführt. Als Werkzeug diente KiCad³, das später auch für die Erstellung des Platinenlayouts verwendet wurde. Die Entscheidung für KiCad fiel aufgrund der offenen Lizenz und der niedrigen Einstiegshürde.

5.1.4. Anpassung des Spannungsbereichs

Zunächst wurde die Methode zur Einstellung des Spannungsbereichs festgelegt, weil diese die Auslegung von Teilverhältnis, Offset und maximal möglicher Eingangsspannung bestimmt. Gewählt wurde die Einstellung über einen Digital-Analog-Umsetzer, da diese Vorgehensweise im Datenblatt beschrieben ist und bereits eine entsprechende Schaltung vorgegeben wird. Der ADC-Eingangsbereich wird ohne Vorverstärkung durch $\frac{V_{ref}}{2}$ bestimmt [Linb, S. 9]. Die im Datenblatt gezeigte Beschaltung (siehe Abbildung 24) nutzt den im LTC1420 integrierten Operationsverstärker in einer invertierenden Konfiguration mit Bezugspotenzial am nichtinvertierenden Eingang. Über die externe Beschaltung ergibt sich ein invertierender Verstärker mit einer Verstärkung von 1, dessen Bezugspotenzial um 2.048 V angehoben ist. Die Beziehung zu V_{ref} lässt sich wie folgt herleiten:

Unter der Annahme, dass die Differenzspannung der OPV-Eingänge und die Eingangsströme jeweils Null sind, gelten die Gleichungen

³KiCad Dokumentation

$$I_1 = I_2 \quad (14)$$

und damit

$$\frac{U_1}{R_1} = \frac{U_2}{R_2} \quad (15)$$

$$U_1 = U_{DAC} - U_{int} \quad (16)$$

$$U_2 = U_{int} - V_{ref} \quad (17)$$

daraus folgt

$$\frac{U_{DAC} - U_{int}}{R_1} = \frac{U_{int} - V_{ref}}{R_2} \quad (18)$$

umgestellt nach V_{ref}

$$V_{ref} = -\frac{R_2}{R_1} \cdot (U_{int} - V_{ref}) + U_{int} \quad (19)$$

Für $R_1 = R_2 = 5k\Omega$ und $U_{int} = 2.048V$ ergibt sich

$$V_{ref} = -U_{DAC} + 4.096V \quad (20)$$




Abbildung 24: Ansteuerung von V_{ref} mittels DAC (aus [Linb, S. 9])

Auf Basis dieser Formel ist in der gezeigten Beschaltung ein theoretischer Einstellbereich von V_{ref} zwischen 0 V und 4.096 V möglich, was einem differentiellen Eingangsspannungsbereich von $\pm 2.048V$ entspricht. Als DAC wird, wie im Datenblatt beschrieben,

der LTC1450 eingesetzt (siehe Abbildung 24). Die Auflösung beträgt 1 mV bezogen auf den ADC-Eingang, entsprechend den 12 Bit des DAC. Die Beschaltung des DAC wird aus dem Datenblatt abgeleitet. Zur Nutzung der internen Referenz des DAC sind REFOUT und REFHI verbunden. An diesen beiden Knoten liegt ein RC-Glied zur Reduzierung des Referenzrauschens, ausgeführt nach den Empfehlungen des Datenblatts. REFLO ist an die analoge Masse geführt (siehe Abbildung 25) [Linc, S. 1 u.7].

Die digitale Ansteuerung des LTC1450 folgt der im Datenblatt erläuterten Logik. Die Eingänge CSLSB, CSMSB und WR sind low-aktiv und schalten die Input-Latches transparent, wobei WR zum Schreiben aktiv sein muss und die beiden anderen jeweils die unteren acht beziehungsweise die oberen vier Bit ansteuern [Linc, S. 1, 7 u. 10].




Abbildung 25: Blockschaltbild des LTC1450 aus [Linc, S. 1]

Da die ausgegebenen Werte in diesem Projekt direkt in die Input-Latches geschrieben werden, sind alle drei Signale dauerhaft auf Low gelegt, sodass immer alle zwölf Bit in die Latches übernommen werden. Das Update des Ausgangs erfolgt ausschließlich über den LDAC-Eingang, der die Inhalte der Input-Latches in die DAC-Latches übernimmt und damit die Ausgangsspannung aktualisiert. Der CLR-Eingang setzt alle Latches auf Null und damit den Ausgang des invertierenden Verstärkers sofort auf den höchsten möglichen Wert für V_{ref} , also den größtmöglichen Eingangsspannungsbereich. Die Ausgangsverstärkung

des DAC-Puffers wird über X1/X2 bestimmt und ist hier durch Verbindung nach GND auf zwei gesetzt, wodurch eine Full-Scale-Spannung von 4.095 V erreicht wird. Zusätzlich werden die Versorgungsspannung von 5 V sowie der digitale Ground angeschlossen. Zwischen V_{CC} und GND ist gemäß Datenblatt ein $0,1 \mu\text{F}$ -Kondensator vorzusehen [Linc, S. 1, 7 u. 10]. Mit diesen Festlegungen ließ sich die Referenzschaltung im Schaltplan umsetzen. Die Datenleitungen wurden über Bussymbole geführt, um sie im Schaltplan eindeutig und übersichtlich den nachfolgenden Verarbeitungsschritten zuzuordnen.

Der zugehörige Schaltplanteil findet sich auf Seite 3 des Schematics in Unterabschnitt A.6.

5.1.5. Offset und Eingangsbeschaltung des ADCs

Für das USB-Digitaloszilloskop wurde ein einstellbarer Gleichspannungs-Offset vorgesehen, damit der volle Spitze-Spitze-Eingangsbereich von 10 V nicht nur für Signale mit Mittelpunkt bei 0 V nutzbar ist. Rein positive oder rein negative Eingangssignale können damit ebenfalls in den Arbeitsbereich des ADCs verschoben werden.

Das Konzept folgt den Hinweisen des Datenblatts, nach denen der negative Analogeingang -AIN bei Gleichstromkopplung extern über einen Widerstandsteiler oder eine Spannungsreferenz auf ein Bezugspotenzial gelegt werden kann. Das Datenblatt zeigt hierfür sowohl ein festes Bezugspotenzial per Teiler als auch einen fein einstellbaren Offsetabgleich per Potentiometer (siehe Abbildung 26). Beide Ansätze wurden zusammengeführt, um einen größeren und für unsere Anwendung erforderlichen Einstellbereich zu erhalten.




Abbildung 26: Mögliche Eingangsbeschaltungen des ADCs (aus [Linb, S. 10 u. 12])

Das Datenblatt empfiehlt für bestmögliche dynamische Eigenschaften eine Zentrierung

der Analogeingänge um 0 V im Dual-Supply-Betrieb sowie um 2.5 V im Single-Supply-Betrieb [Linb, S. 9]). Die tatsächliche Dynamikverschlechterung bei Abweichungen wird dort jedoch nicht quantifiziert. Das Design sieht daher eine Offsettingstellung über einen Spannungsteiler vor und bewertet die Performance experimentell im Aufbau.

Der am Eingang des AD-Umsetzers nutzbare Bereich liegt differenziell bei ± 2.048 V. Daraus folgt als Zielgröße ein einstellbarer Offset von ebenfalls $\pm 2,048$ V, weil sich damit rein positive oder rein negative Signale, deren Spitze-Spitze-Spannung ± 2.048 V beträgt, in die Mitte des nutzbaren Fensters verschieben lassen. Diese Realisierung ist im Dual-Supply-Betrieb möglich, da die Aussteuerungsgrenzen entsprechend ± 5 V Versorgungsspannung ausreichende Reserven bieten.

Die Offsetschaltung besteht aus einem Potentiometer $R_{Voff1} = 5$ k Ω , das zwischen +5 V und -5 V liegt. An den Enden des Potentiometers befinden sich symmetrische Vorwiderstände $R_{off1} = R_{off2} = 2.7$ k Ω . Der Schleifer stellt den Offset bereit und speist über einen Jumper den Knoten -AIN. Nachgeschaltet sind zwei Glättungskondensatoren mit 1 μ F und 100 nF gegen analoge Masse, die Versorgungsschwankungen und Spannungsspitzen dämpfen. Der Jumper ermöglicht bei Bedarf die Trennung des Offsets vom Eingangspfad, durch Überbrücken eines der Kondensatoren ist eine Festlegung des Signals auf 0 V möglich. Ein zusätzlicher Spannungsfolger oder eine Referenzquelle wurde bewusst vermieden, da das Datenblatt für DC-Kopplung einen einfachen Widerstandsteiler zulässt und damit der Schaltungsaufwand reduziert wird.

Der zugehörige Schaltplanteil findet sich auf Seite 3 des Schematics in Unterabschnitt A.6. Mit dieser Wahl der Bauelemente ergibt sich folgender Einstellbereich.

$$R_{Sigma} = R_{off1} + R_{Voff} + R_{off2}$$

$$V_{off}^{(+)} = -V_S + 2V_S \cdot \frac{R_{Voff} + R_{off2}}{R_{Sigma}} = +2.404V$$

$$V_{off}^{(-)} = -V_S + 2V_S \frac{R_{off} \cdot 2}{R_{Sigma}} = -2.404V$$

Der Bereich deckt den Zielwert von $\pm 2,048$ V ab und eignet sich damit für den vorgese-

hnen Zweck.

Weitere Beschaltung des ADCs

Neben den Beschaltungen für Offset und Spannungsbereich waren weitere Maßnahmen am AD-Umsetzer erforderlich, die dem Datenblatt entnommen wurden. Da die 2.5-V-Spannung an V_{CM} nicht genutzt wird, wurde sie mit einem 1- μ F-Keramikkondensator gegen Masse verbunden. Zusätzlich wurden an V_{REF} , V_{SS} und V_{DD} jeweils 1- μ F-Keramikkondensatoren nach Masse vorgesehen. Die positive und die negative Versorgung V_{SS} und V_{DD} wurden ebenfalls angeschlossen. V_{DD} und OV_{DD} wurden gebrückt, um beide mit derselben 5-V-Versorgung zu speisen. Ursprünglich war vorgesehen, den digitalen Teil mit 3.3 V vom Mikrocontroller zu versorgen; dies wird jedoch nur im Single-Supply-Betrieb empfohlen, während im Dual-Supply-Betrieb 5 V empfohlen werden [Linb, S. 12]). Analoge und digitale Masse werden in unmittelbarer Nähe des AD-Umsetzers zusammengeführt, um die im Datenblatt geforderte Leitungsführung im Layout zu verdeutlichen. Weitere Informationen dazu folgen im Kapitel *Layout* (siehe Unterabschnitt 5.2). Der Eingangsverstärkungsfaktor wurde auf eins gesetzt, da das Eingangssignal bereits durch einen Teiler herabgesetzt wird und eine zusätzliche Verstärkung eine stärkere Absenkung des Pegels durch den Spannungsteiler erfordern würde. Der *GAIN*-Anschluss liegt dazu auf Versorgungspotenzial [Linb, S. 6 u. 7]). Die Datenleitungen sind über Bussymbole geführt, um sie im Schaltplan eindeutig und übersichtlich den nachfolgenden Verarbeitungsschritten zuzuordnen.




Abbildung 27: Blockschaltbild des ADCs LTC1420 (aus [Linb, S. 1])

5.1.6. Eingangsimpedanz und Kopplung

Nachdem die Beschaltung des ADCs fertiggestellt war, konnte mit dem Design des analogen Frontends begonnen werden, angefangen mit Eingangsimpedanz und Kopplung. Nach der BNC-Buchse wurde zur Festlegung der Eingangsimpedanz von $1\text{ M}\Omega$ und zur gleichzeitigen Pegelabsenkung ein Spannungsteiler realisiert.

Ziel war, die Spannung auf die zulässigen Maximalwerte der Folgestufen zu begrenzen. Für den an den ADC-Bereich von $\pm 2.048\text{ V}$ angepassten Teiler wurde ein Teilfaktor von 0.4096 angesetzt ($R_2 \approx 0.4096\text{ M}\Omega$, $R_1 \approx 0.5904\text{ M}\Omega$).

In der praktischen Umsetzung wurden die Widerstände als Serienkombinationen ausgeführt, um mit den vorhandenen E-Reihen möglichst nah an den errechneten Wert heranzukommen:

R_1 durch $560\text{ k}\Omega + 30\text{ k}\Omega$ ($590\text{ k}\Omega$) und R_2 durch $390\text{ k}\Omega + 20\text{ k}\Omega$ ($410\text{ k}\Omega$). Damit wurde bewusst eine geringe Abweichung vom Soll in Kauf genommen, die später durch Softwarekalibrierung oder den Einsatz präziserer Widerstände korrigiert werden kann.

Da der Ausgang des Teilers eine hohe Ausgangsimpedanz besitzt, wurde anschließend ein Spannungsfolger eingesetzt, um die Belastbarkeit zu erhöhen.

Als Operationsverstärker wurde – in Anlehnung an ein Referenzprojekt⁴ – der THS4631DGN gewählt. Im Projekt selbst wurde der OPA659 eingesetzt. Aufgrund des für unsere An-

⁴Siehe S.26 von [HDMI Digital Oscilloscope](#)

wendung zu geringem zulässigen Spannungsbereichs wurde jedoch auf eine im Datenblatt genannte Alternative mit höherem Versorgungsspannungsbereich bis zu $\pm 15\text{V}$ zurückgegriffen [Tex15, S. 3]. Der THS4631 überzeugte darüber hinaus durch einen sehr hohen Eingangswiderstand von $1\text{ G}\Omega$ sowie eine Verstärkungsbandbreite von 210 MHz [Tex25, S. 1].

Seine sehr hohe Eingangsimpedanz ($\text{G}\Omega$ -Bereich) belastet den hochohmigen Teiler nur vernachlässigbar ($1\text{ G}\Omega \parallel 410\text{ k}\Omega \approx 409.8\text{ k}\Omega$) und die verfügbare Bandbreite ist für den Einsatzzweck geeignet.

Zur wahlweisen AC-Kopplung wurde zwischen Teilerknoten und OPV-Eingang ein Längskondensator vorgesehen. Aufgrund der hohen Eingangsimpedanz des OPV ergibt sich bereits mit kleinen Kapazitäten eine niedrige Hochpass-Grenzfrequenz, was die Bauteilauswahl vereinfacht.

Um zwischen AC- und DC-Betrieb ohne Entstehung offener Leiterstücke umschalten zu können, wurden zwei Jumper jeweils vor und hinter dem Koppelkondensator platziert, sodass der Kondensator bei Bedarf vollständig getrennt werden kann.

Da am OPV-Eingang und an den Zuleitungen unvermeidliche Kapazitäten anliegen, würde in Verbindung mit dem hochohmigen Teiler ein ausgeprägtes Tiefpassverhalten entstehen, dessen Grenzfrequenz deutlich unterhalb der angestrebten 1-MHz -Bandbreite läge.

Deshalb wurde – analog zum Prinzip des Oszilloskop-Tastkopfs (siehe Unterabschnitt 3.1.2) – ein kompensierter Spannungsteiler vorgesehen.

Ein einstellbarer Trimmkondensator parallel zu R_1 zur Feineinstellung, ergänzt um einen parallelen Festwertkondensator zur Grobeinstellung, erlaubt den Abgleich der Zeitkonstante und damit eine frequenzunabhängigere Abschwächung.

Hierdurch werden die durch Eingangs- und Leitungskapazitäten verursachten Pegel- und Phasenfehler wirkungsvoll reduziert.

Der zugehörige Schaltplanteil findet sich auf Seite 2 des Schematics in Unterabschnitt A.6.

Für Messungen an $50\text{-}\Omega$ -Systemen ist optional ein Widerstand zur Eingangs-Anpassung vorgesehen. Damit kann der Eingang bei Bedarf auf $50\text{ }\Omega$ umgeschaltet werden, ohne dass im Normalbetrieb die hohe $1\text{-M}\Omega$ -Eingangsimpedanz beeinträchtigt wird. Für den OPV wurden entsprechend des Datenblatts je Versorgungsspannung zwei Bypass Kondensatoren

mit $0.1\mu\text{F}$ und 100pF eingeplant. Ein weiterer größerer Kondensator im μF -Bereich, war ebenfalls gefordert. Da dieser laut Datenblatt allerdings nicht direkt am Device gefordert ist und mit anderen Bausteinen geteilt werden kann, wurde auf Grund der weiteren OPVs in der Nähe des Spannungsfolgers auf diesen verzichtet [Tex25, S. 20].

5.1.7. Anti-Aliasing-Filter

Der zugehörige Schaltplanteil findet sich auf Seite 2 des Schematics in Unterabschnitt A.6.

Der Entwurf des Anti-Aliasing-Filters erfolgte mit dem Analog Filter Wizard⁵ von Analog Devices und orientierte sich an den im Kapitel zum Filterentwurf festgelegten Kriterien (Unterabschnitt 3.2). Für die Synthese wurden die 3-dB-Grenzfrequenz, die geforderte Sperrbanddämpfung und der Beginn des Sperrbands vorgegeben. Außerdem wurde ein Spannungsbereich von $\pm 5\text{ V}$ festgelegt. Die 3-dB-Grenzfrequenz wurde auf $1,5\text{ MHz}$ festgelegt, um die Zielbandbreite von 1 MHz sicher zu erreichen. Der Beginn des Sperrbands wurde mit der Nyquist-Frequenz gleichgesetzt, die bei der halben Abtastrate liegt und hier 5 MHz beträgt. Die notwendige Sperrbanddämpfung wurde aus der Auflösung des AD-Umsetzers hergeleitet, da das SINAD ebenfalls bei rund 72 dB liegt.

$$A_{stop} \approx 6.02 \cdot N \text{ dB} \approx 72 \text{ dB} \quad (21)$$

Es wurde ein Tiefpass neunter Ordnung gewählt. Zur Begrenzung der Komplexität und zur Reduktion von Instabilitätsrisiken sollte die Realisierung höchstens vier Operationsverstärker umfassen. Das Filter wurde daher als Kaskade aus vier aktiven Stufen ausgelegt und am Ausgang um ein zusätzliches RC-Glied ergänzt. Die Auslegung basiert auf der Annahme eines hohen Eingangswiderstands des AD-Umsetzers während der Wandlung, weshalb hinter dem RC-Glied kein weiterer Puffer erforderlich ist. Im Designwerkzeug wurden die Parameter auf das schnellstmögliche Einschwingverhalten unter den gegebenen Randbedingungen eingestellt. Zusätzlich erfolgte eine Optimierung auf niedriges Rauschen. Für die endliche Verstärkungsbandbreite der eingesetzten Operationsverstärker wurde eine Kompensation in der Beschaltung berücksichtigt. Die Bauteilauswahl folgt praxisnahen Reihen mit Kondensatoren aus der E12-Reihe und Widerständen aus der E24-Reihe.

⁵<https://tools.analog.com/en/filterwizard/>

Die Bewertung des Filters erfolgte anhand der zuvor definierten Kriterien im Unterabschnitt 3.2, insbesondere anhand der Diagramme zur Gruppenlaufzeit (Abbildung 28), Sprungantwort (Abbildung 29) und Betrags-Frequenzgang (Abbildung 30). Das Design-Tool schlug als OPV den AD8022 von Analog Devieces vor, welchen wir nach einer Sichtung des Datenblatts übernommen. Das Ergebnis wurde in den Schaltplan übernommen, dabei wurden die im Datenblatt der OPVs beschriebenen Entkopplungskondensatoren berücksichtigt.




Abbildung 28: Gruppenlaufzeit des AAF (Analog Filter Wizard)




Abbildung 29: Sprungantwort des AAF (Analog Filter Wizard)




Abbildung 30: Betrags-Frequenzgang des AAF (Analog Filter Wizard)

5.1.8. Trigger- und Clock-Schaltung

Entsprechend der im Kapitel zur Schnittstelle beschriebenen Anforderungen (Unterabschnitt 6.1) war eine Pegelwandlung des Taktsignals erforderlich. Parallel dazu war eine analoge Triggereinrichtung vorgesehen. Beide Funktionen wurden über einen Komparator realisiert. Für die Umsetzung der beiden Komparatorfunktionen Pegelwandlung des Taktsignals sowie Trigger-Erfassung wurde der LT1714 gewählt. Es handelt sich um einen Dual-Komparator, der zwei identische Komparatorstufen in einem Gehäuse bereitstellt [Lina, S. 1].

Anforderungen

1. Pegelwandlung Takt $3.3\text{ V} \rightarrow 5\text{ V}$
 - Taktfrequenz 10 MHz
 - Sehr kurze Verzögerungszeiten und CMOS-kompatibler Ausgang erforderlich
 - Versorgung 5 V Single Supply ausreichend
2. Trigger-Erfassung
 - Konfiguration mit einstellbarer Referenzspannung über Trimm-Potentiometer
 - Betrieb mit Dual Supply $\pm 5\text{ V}$, um positive und negative Eingangssignale zu erfassen
 - Niedriges Propagation Delay für präzise Flankenerkennung
 - CMOS-kompatibler Ausgang für die digitale Weiterverarbeitung

Begründung der Auswahl

Der LT1714 besitzt ein Propagation Delay von 7 ns bei 20 mV Übersteuerung und maximal 12 ns sowie eine maximale Schaltfrequenz von 65 MHz, womit die geforderten 10 MHz für die Takt-Pegelumsetzung problemlos realisierbar sind ([Lina, S. 1, 3–4]). Das IC unterstützt sowohl Single-Supply-Betrieb von 2.4 V bis 12 V als auch Dual-Supply von $\pm 2.4\text{ V}$ bis $\pm 6\text{ V}$, womit die Versorgung mit $\pm 5\text{ V}$ für die Trigger-Anwendung möglich ist ([Lina, S. 1-2]). Die Eingänge sind rail-to-rail und können 100 mV über die Versorgungsspannungen hinaus betrieben werden, sodass sich bei $\pm 5\text{ V}$ ein nutzbarer Bereich von etwa -5.1 V bis +5.1 V ergibt. Eine Hysteresebeschaltung ist vorgesehen und unterstützt eine stabile Triggerung ([Lina, S. 1, 8, 10]). Die Ausgänge sind rail-to-rail, komplementär

und TTL/CMOS-kompatibel; bei 5 V Versorgung werden typischerweise $V_{OH} = 4.8 \text{ V}$ bei 1 mA Last und $V_{OL} = 0.2 \text{ V}$ erreicht, was eine direkte digitale Weiterverarbeitung ermöglicht ([Lina, S. 3-4]).

Für die Trigger-Einrichtung wurde zur Einstellung des Triggerpegels ein Potentiometer verwendet, das über zwei symmetrische Widerstände zwischen die positiven und negativen 5-V-Versorgungsschienen gelegt ist. Der Schleifer führt zum negativen Komparatoreingang. Die Widerstände besitzen 820Ω , das Potentiometer $10 \text{ k}\Omega$. Damit ist eine Spannung von etwa $\pm 4.096 \text{ V}$ geplant. Die tatsächlich erreichbaren Endwerte ergeben sich aus der Spannungsteilung und lauten wie folgt:

$$R_{\Sigma} = R_{\text{trig1}} + R_{V_{\text{trig}}} + R_{\text{trig2}}$$

$$V_{\text{trig}}^{(+)} = -V_S + 2V_S \frac{R_{V_{\text{trig}}} + R_{\text{trig2}}}{R_{\Sigma}} = +4.296 \text{ V}$$

$$V_{\text{trig}}^{(-)} = -V_S + 2V_S \frac{R_{\text{trig2}}}{R_{\Sigma}} = -4.296 \text{ V}$$

Zur Glättung gegen Versorgungsschwankungen und Spannungsspitzen wurden zwei Bypass-Kondensatoren mit $0.1 \mu\text{F}$ und $4.7 \mu\text{F}$ eingesetzt. Über zwei Widerstände wurde gemäß Datenblatt eine Hysterese von 10 mV eingestellt, um eine höhere Stabilität zu gewährleisten (siehe Abbildung 31).




Abbildung 31: Hysterese Beschaltung aus [Lina, S. 10]

Für die Pegelwandlung des Clock-Signals wurde die Schaltschwelle über einen Widerstandsteiler definiert. Der obere Widerstand besitzt $68 \text{ k}\Omega$ und der untere $33 \text{ k}\Omega$. Die resultierende Schwelle beträgt näherungsweise 1.63 V und ergibt sich aus:

$$V_{\text{th,clk}} = V_S \cdot \frac{R_{\text{clk2}}}{R_{\text{clk1}} + R_{\text{clk2}}} = 5 \text{ V} \cdot \frac{33k}{68k + 33k} = 1.634 \text{ V}$$

Auch diese Stufe wurde zur Stabilisierung mit $0.1 \mu\text{F}$ und $4.7 \mu\text{F}$ beschaltet. Zusätzlich wurde ebenfalls eine Hysterese von 10 mV realisiert. Entkopplungskondensatoren mit $0.1 \mu\text{F}$ und $4.7 \mu\text{F}$ wurden entsprechend dem Datenblatt vorgesehen ([Lina, S. 9]).

Als Abgriff für das Triggersignal wurden ein Jumper direkt am Eingang des AD-Umsetzers und ein weiterer Jumper unmittelbar hinter dem Spannungsfolger vorgesehen. Über einen zusätzlichen Jumper wird die gewünschte Triggerquelle ausgewählt. Der Abgriff hinter dem Spannungsfolger ist aufgrund der niedrigen Ausgangsimpedanz grundsätzlich vorteilhaft. Bei höheren Frequenzen kann er jedoch durch die Lage vor dem Anti-Aliasing-Filter dazu führen, dass der Trigger nicht exakt dem im Oszilloskop dargestellten Signal entspricht.

Der zugehörige Schaltplanteil findet sich auf Seite 6 des Schematics in Unterabschnitt A.6.

5.1.9. Simulation des AFEs

Zur Verifikation des gesamten analogen Frontends und zur frühzeitigen Erkennung möglicher Probleme vor dem Layout wurde das geplante Design in PSPICE übertragen (siehe Simulationen im Anhang A). Die Simulation diente außerdem dazu, Richtwerte für Kompensationskondensator und Koppelkondensator zu bestimmen. Da im Analog Filter Wizard bereits eine Filtersimulation vorlag, lag der Schwerpunkt auf dem Gesamtsystem. Einzelne Stufen wurden zur Absicherung ebenfalls simuliert. Eine vollständige Darstellung aller Einzelergebnisse würde jedoch den Rahmen dieser Dokumentation sprengen.

Die verwendeten Simulationsmodelle stammten überwiegend aus den integrierten Bibliotheken des Programms. Das Modell des Spannungsfolgers wurde aus einer Internetbibliothek des Herstellers ⁶ eingebunden. Nach Abschluss des Schaltplans wurden verschiedene Simulationen ohne aktivierte Kopplung durchgeführt. Zunächst wurde der geeignete Wert beziehungsweise der geeignete Wertebereich für den Kompensationskondensator ermittelt. In der AC-Analyse ergab die parametrische Darstellung des Frequenzgangs einen idealen

⁶<https://www.ti.com/product/de-de/THS4631#design-tools-simulation>

Wert von rund 5.6 pF. Daraus wurde ein Trimmkondensator mit einem Einstellbereich von 2 bis 10 pF abgeleitet. Anschließend folgten Transientenanalysen mit repräsentativen Eingangssignalen. Exemplarisch sind im Anhang Rechtecksignale mit 100 kHz und 1 MHz sowie Sinussignale mit 100 kHz und 1 MHz dargestellt. Zusätzlich wurden Frequenzgang und Gruppenlaufzeit über AC-Analysen bestimmt. An der Bandbreitengrenze von 1 MHz ergab sich simulatorisch eine Dämpfung von rund 1 dB. Die Ergebnisse stimmten gut mit den Resultaten des Filterdesign-Tools überein und stützen die gewählte Schaltungsauslegung.

Die Verifikation der Kopplung erwies sich als anspruchsvoller. Die Kopplung arbeitete nicht über den gesamten Frequenzbereich so trennscharf wie gewünscht. Je nach gewählter Kapazität wurde der Gleichanteil nicht ausreichend unterdrückt oder es trat bereits eine Dämpfung bei Signalen auf, die noch nicht gedämpft werden sollten. In der Simulation zeigte eine Kapazität von etwa 12 pF die besten Ergebnisse. Für eine optimierte Kopplung wäre vermutlich eine aufwendigere Schaltungstopologie erforderlich gewesen. Vor diesem Hintergrund wurde die Kopplung in der vorliegenden Form umgesetzt und im praktischen Aufbau evaluiert. Für die Grundfunktion des Oszilloskops ist sie nicht zwingend erforderlich, da sich eine Zentrierung des Wechselanteils um Masse und damit die Entfernung des Offsetanteils auch über die Offset-Funktion erreichen lässt.

5.1.10. Interface und Connector zum μ C

Entsprechend der festgelegten Anforderungen an die Schnittstelle zwischen Firmware und Hardware (Unterabschnitt 6.1) wurde im Schaltplan ein Interface entworfen, das die definierten Pegel sicherstellt. Das Interface besteht primär aus Spannungsteilern für die Leitungen vom HW-Teil zum Mikrocontroller sowie aus Pull-up-Widerständen für Leitungen vom Mikrocontroller zum HW-Teil. Die Pegelwandlung war bereits konzeptionell festgelegt und wurde durch geeignete Widerstandswerte umgesetzt.

Für die Pull-up-Widerstände wurden 10 k Ω gewählt. Diese Dimensionierung begrenzt die statische Belastung der Versorgung und erlaubt zugleich eine ausreichend schnelle Flankenbildung für die vorgesehenen Steuerereignisse.

Für die Spannungsteiler wurde ein niedrigerer Gesamtwiderstand gewählt, da diese Pfade für die ADC-Kommunikation bestimmt sind und damit höhere Geschwindigkeiten er-

fordern. Gleichzeitig fließt hier nicht dauerhaft Strom wie bei den Pull-ups. Verwendet wurden 1.8 kΩ als oberer Widerstand zum 5-V-Pegel und 3.3 kΩ als unterer Widerstand nach Masse. Der resultierende Ausgangspegel bei einem 5-V-Eingang beträgt:

$$V_{out} = V_{in} \cdot \frac{R_{unten}}{R_{oben} + R_{unten}} = 5V \cdot \frac{3.3\,k\Omega}{1.8\,k\Omega + 3.3\,k\Omega} \approx 3.235V$$

Damit liegt der Logikpegel im zulässigen Bereich für die 3.3-V-Eingänge des Mikrocontrollers.

Die Daten- und Steuerleitungen des fertiggestellten Interfaceblocks (siehe Seite 4 des Schematics in Unterabschnitt A.6) wurden anschließend gemäß der zuvor vereinbarten Pinbelegung auf die Mikrocontroller-Konnektoren geführt. Die Spannungsversorgung und die Masse wurden an den Konnektoren ebenfalls angeschlossen (siehe Seite 8 des Schematics in Unterabschnitt A.6).

5.1.11. Spannungsversorgung

Die Spannungsversorgung wurde bewusst auf Labornetzteile ausgelagert, da der Entwicklungsfokus auf Signalverarbeitung, Erfassung und Konditionierung liegen sollte und dadurch eine freiere Bauteilwahl sowie Schaltungsentwicklung möglich war. Das analoge Frontend erhielt eine eigene Versorgung. ADC, DAC und sämtliche digitalen Schaltungsteile wurden über eine weitere Versorgung gespeist.

Für das analoge Frontend wurde eine Versorgungsspannung von ±12 V gewählt. Die höhere Betriebsspannung schafft Reserven, da nach dem Eingangsteiler Signale bis zu 4.096 V am Frontend zulässig sind. Die eingesetzten Operationsverstärker arbeiten nicht rail-to-rail, daher erhöht die Wahl von ±12 V die Aussteuerungsreserve und vermindert Klippgefahr. Außerdem liefern die OPVs bei dieser Versorgungsspannung die beste Gesamtperformance [AnalogDevices2011]. Der ADC und der Komparator erfordern eine Versorgung von ±5 V. Für den Digitalteil einschließlich Mikrocontroller werden +5 V benötigt. Die +5-V-Schiene wurde gemeinsam mit den ±5 V bereitgestellt, wodurch die Anzahl externer Netzteile reduziert wird und die Verteilung im Aufbau vereinfacht.

Zur Spannungsstabilisierung sind pro Schiene Elektrolytkondensatoren mit 100 μF vorgesehen. Als Verpolschutz werden Schottky-Dioden in die Zuleitungen eingesetzt. Die Versorgungseinspeisung erfolgt über Löt-Vias.

Der zugehörige Schaltplanteil findet sich auf Seite 5 des Schematics in Unterabschnitt A.6.

5.1.12. Schaltplan / Zusammenführung

Die einzelnen Funktionsteile wurden in KiCad zu einem mehrseitigen Schaltplan zusammengeführt. Der Entwurf ist hierarchisch aufgebaut und umfasst eine Root-Page, die eine Blockübersicht bereitstellt (siehe Seite 1 des Schematics in Anhang A), sowie untergeordnete Seiten mit den jeweiligen Funktionsgruppen. Die Seiten gliedern sich in das analoge Frontend mit Eingangsimpedanz, Kopplung und Anti-Aliasing-Filter. Hinzu kommt die Beschaltung des ADCs mit dem DAC für die Referenz, der Offsetschaltung und den weiteren Beschaltungen des ADCs. Das Interface zum Mikrocontroller gewährleistet die notwendigen Pegel und Betriebsbedingungen für die Kommunikation. Der Trigger- und Clock-Block wandelt den Taktpegel und stellt die Triggersignale bereit. Ein weiterer Block bildet den Mikrocontroller-Connector ab. Die Verbindung zu den Konnektoren des Mikrocontrollers folgt der im Kapitel zur Schnittstelle zwischen Hardware und Firmware beschriebenen Zuordnung (Unterabschnitt 6.2). Die Spannungsversorgung ist als eigener Abschnitt realisiert. Ein Block für einen Logic-Analyzer wurde vorbereitet, jedoch aus Zeitgründen nicht implementiert.

Die Blöcke wurden entsprechend des Gesamtkonzepts verschaltet. Zur Erhöhung der Testbarkeit wurden gezielt Jumper und Testpunkte eingefügt, sodass einzelne Funktionsbereiche isoliert geprüft werden können. Testpunkte an Eingängen wurden vermieden, um parasitäre Kapazitäten zu vermeiden. Die Trennung in digitale und analoge Masse ist vorgesehen und wird im Layout an geeigneter Stelle zusammengeführt.

Der Electric Rule Check wurde durchgeführt und alle vorhandenen Fehler und Warnungen behoben oder als unkritisch eingestuft.

5.2. Implementierung

5.2.1. Footprints und Bauteileauswahl

Nach Abschluss des Schaltplans wurde die Umsetzung in eine Baugruppe begonnen. Zunächst erhielten alle Bauelemente passende Gehäuseformen bzw. Footprints. Die 3D-

Bibliotheken wurden gepflegt, damit ein entsprechendes 3D-Modell der Baugruppe vorliegt. Für die Steckleisten des Nucleoboards war ein geeigneter Footprint vorhanden und konnte direkt übernommen werden. Bei den integrierten Schaltungen wurden gut lötbare SMD-Gehäuse mit guter Verfügbarkeit bevorzugt. Footprints und 3D-Modelle wurden dabei aus vom Hersteller bezogen. Für die BNC-Buchse kam eine horizontal ausgeführte Variante zum Einsatz. Die Potentiometer wurden in der Bauform 3314G vertical gewählt und es wurde ein Trimmkondensator der JR-Serie vorgesehen. Beide Bauteilarten wurden so dimensioniert, dass sie trotz kompakter Abmessungen gut einstellbar sind. Für große Stützkondensatoren wurden Elektrolytkondensatoren in der Bauform 6.3×7.7 mm eingesetzt. Als Schottky-Dioden für den Verpolschutz wurden SS14-Typen mit einem Nennstrom von 1 A vorgesehen. Keramikkondensatoren ab $1 \mu\text{F}$ wurden in 0805 umgesetzt, kleinere Werte in 0603. Als Dielektrikum wurde C0G beziehungsweise NP0 festgelegt, um einen geringen Temperaturkoeffizienten sowie hohe Stabilität und Präzision insbesondere im Filterpfad zu erreichen. Widerstände wurden als Metallschicht in 0603 ausgeführt. Für alle Bauteile wurden Spannungs-, Strom- und Verlustleistungsgrenzen überprüft. Für die Spannungsversorgung kamen THT-Pads mit 2.5 mm Landdurchmesser und 1.2 mm Bohrung zum Einsatz. Jumper wurden als Lötjumper ausgeführt. Testpunkte erhielten einen Durchmesser von 1 mm. Die Materialliste enthält weitere Details (siehe Unterabschnitt A.8). Widerstandsnetzwerke wurden für die zum Mikrocontroller geführten Interface-Widerstände bewusst nicht verwendet, um spätere Varianten mit abweichenden Widerstandswerten ohne Layoutänderungen oder erneute Bauteilbestellung zu ermöglichen.

5.2.2. Routing, Layout und Fertigung

Nach Einbindung aller Footprints und 3D-Modelle sowie Aktualisierung der Bibliotheken begann die Platzierung. Die Außenabmessungen der Baugruppe wurden an das Mikrocontrollerboard angepasst. Zuerst wurde der Mikrocontroller-Connector positioniert und die Schaltung wurde ausschließlich zwischen den beiden Konnektoren des Mikrocontrollers aufgebaut. Die BNC-Buchse wurde an der oberen Kante der Leiterplatte platziert. Unmittelbar dahinter erfolgte die grobe Anordnung des analogen Frontends. Unter dem Analogteil, in Verlängerung des Signalflusses, wurden die digitalen Steuer- und Datensignale geführt und die digitalen Funktionsblöcke platziert. Der Erstentwurf sah eine zweilagige

Leiterplatte vor. Als Standard-Leiterbahnbreite wurden 0.3 mm verwendet. Durchkontaktierungen erfolgten im gängigen Standard. Dabei wurden die Kosten und Möglichkeiten der entsprechenden Zulieferer beachtet⁷. Ausschließlich die Versorgungsleitungen erhielten größere Querschnitte auf Basis erfahrungsbasierter Strombelastbarkeit. Das Routing begann im analogen Frontend ausgehend von der BNC-Buchse, wobei die genaue Platzierung der Bauteile iterativ mit der Signalführung abgestimmt wurde.

Für das Layout waren insbesondere im Analogteil gewisse Layoutvorgaben einzuhalten, dazu wurde in den Datenblätter folgendes für uns relevante recherchiert:

LTC1420 – ADC

- Getrennte Analog- und Digital-Masseflächen, Verbindung an genau einem Punkt nahe OGND. Digitale und analoge Leitungen möglichst separieren, keine parallele Führung [Linb, S. 13].
- Keine Unterbrechungen der Analog-Ground-Plane unter/um den ADC; Vias für Power/Signals außerhalb des Bereichs von Bauteil und Bypass-Kondensatoren platzieren [Linb, S. 13].
- Keramik 1 μF direkt an VDD-Pins, VCM und VREF; bei -5 V an VSS ebenfalls 1 μF nach GND. Wenn OVDD $\neq$ VDD, dann 1 μF an OVDD. Kurze, breite Leiterzüge zu den Kondensatoren; empfohlen: 0805 Keramikkondensatoren [Linb, S. 13 u. 14].

⁷Aisler Design Rules: <https://community.aisler.net/t/pcb-design-rules/41>




Figure 12. Power Supply Grounding




Abbildung 32: Querschnitt einer Baugruppe mit LTC1420 aus [Linb, S. 13]

LTC1450 – DAC

- RC-Filter zur Rauschreduktion, nahe an Referenz [Linc, S. 10].
- Bypass-Kondensator nahe Vcc [Linc, S. 7].

AD8022 – Filter-OPVs

- 10 μF nahe am Baustein je Versorgung, plus 0.1 μF direkt an den Pins ($\leq 1/8$ inch) [Ana11, S. 13].
- Ground-Plane auf ungenutzten Bereichen der Bauteilseite; Ground-Plane um die Eingangssignale aussparen, um Streukapazitäten zu senken. Feedback-/Gain-Widerstände mit möglichst kurzen Leitungen verbinden; Widerstände möglichst nah an Eingängen [Ana11, S. 15].

THS4631 – Spannungsfolger

- Parasitäre Kapazitäten an Signal-I/Os minimieren; Fenster in Ground/Power-Planes um I/O-Pins öffnen, sonst durchgehende Planes [Tex25, S. 20].
- 0.1 μF und 100 pF sehr nahe an die Versorgungspins; induktive, schmale GND/VCC-Züge vermeiden; zusätzlich $\geq 6.8 \mu\text{F}$ als niederfrequentes Decoupling etwas weiter entfernt [Tex25, S. 20].

- SMD-Widerstände niedriger Reaktanz, keine Drahtwiderstände. Feedback-/Serien-Widerstände so nah wie möglich an invertierendem Eingang/Ausgang. Kurze, breite Verbindungen, ggf. Transmission Lines; Quell-/Last-Terminierung beachten. Keine Sockel verwenden [Tex25, S. 20].

LT1714 – Komparator

- μF so nahe wie möglich an die Versorgungspins, parallel mit $4.7 \mu\text{F}$.
- Kurze Leiterzüge, keine Ausgangs- neben Eingangsstraces wegen Übersprechen.

Anhand dieser Design Vorgaben wurde mit dem Routing begonnen. Generell galt es, Leiterschleifen möglichst klein zu halten und eine klare räumliche Trennung zwischen Analog- und Digitalbereich zu erreichen. Im gesamten Analogbereich wurden weitgehend durchgängige Masseflächen vorgesehen. Sternpunkte sollten vermieden werden. Im Massebereich wurden zahlreiche Durchkontaktierungen gesetzt. Leiterwege sollten kurz bleiben und das Layout insgesamt kompakt ausfallen. Auf allen ungenutzten Leiterplattenflächen wurde eine Massefläche angeordnet. Diese stellt niederimpedante Rückstrompfade bereit, verbessert die elektromagnetische Verträglichkeit und wirkt als Schirmfläche.

Für den AD-Umsetzer war eine getrennte analoge Massefläche mit einem einzelnen Verbindungspunkt zum digitalen Massebezug gefordert. Umgesetzt wurde deshalb eine gemeinsame analoge Massefläche, die **ausschließlich** nahe am AD-Umsetzer mit der digitalen Masse verbunden ist. Diese Verbindung ist durch ein breites Leiterstück ausgeführt. Auch der DAC wurde mit dieser Massefläche verbunden, allerdings nahe der Verbindung zum Digitalen GND, um Rückströme durch den Analogteil zu vermeiden. Der analoge Teil wurde entsprechend den Vorgaben der Datenblätter ausgeführt. Unter den empfindlichen Eingangskreisen wurde die Massefläche gezielt ausgespart, um parasitäre Kapazitäten zu minimieren. Leiterwege wurden so kurz wie möglich gehalten. Widerstände in den Eingangspfaden wurden unmittelbar an den zugehörigen Pins platziert.

Nach der Platzierung des analogen Frontends erfolgte die Auslegung des Digitalteils. Aufgrund der festgelegten Pinbelegungen und der begrenzten Fläche war eine kreuzungsfreie Leitungsführung nicht in allen Bereichen realisierbar. Wo immer möglich wurde eine konfliktfreie Führung dennoch angestrebt. Die Versorgungsschienen wurden so positioniert,

dass ihre Anschlüsse funktional in das Routing integriert werden konnten. Ein zentraler Sammelpunkt für alle Anschlüsse wurde nicht erzwungen.

Nach Fertigstellung des Layouts wurde der Design Rule Check durchgeführt und alle vorhandenen Fehler und Warnungen behoben oder als unkritisch eingestuft. Zusätzlich wurden die Beschriftungen sinnvoll platziert und anschließend die Fertigungsdaten an den gewählten Zulieferer übermittelt. Nach Erhalt der Leiterplatte wurde die Baugruppe von Hand bestückt. Als Versorgung wurden 4mm Leitungen über Lötflächen an die entsprechenden VIAs gelötet. Aus den 3D-Modellen der Bibliothek wurde ein Modell der Baugruppe erstellt (siehe Abbildung 33).




Abbildung 33: 3D-Modell der Baugruppe

5.3. HW-Test

Nach dem Bestücken der Baugruppe erfolgte ein erster Test ohne Mikrocontroller und ohne Software. Ziel war die Verifizierung der Grundfunktionen, bevor die Verbindung zur Mikrocontroller-Baugruppe hergestellt wurde. Zu diesem Zweck wurde ein Testaufbau realisiert. Er umfasste einen Rahmen zur Montage der Baugruppe mit mehreren Tastkopfhaltern, einen Signalgenerator zur Einspeisung des Taktsignals sowie zur Einspeisung einer Messspannung, zwei Labornetzteile mit je zwei Versorgungsspannungen, verschaltet auf ± 5 Volt und ± 12 Volt, ein Oszilloskop mit vier analogen Tastköpfen und einem

digitalen Tastkopf sowie ein Multimeter zur Messung von Gleichspannungen. Die Tastköpfe wurden mit Massedfedern ausgestattet, um verlässliche Ergebnisse zu erhalten. Die Anschlüsse des digitalen Tastkopfs wurden an den entsprechenden Pins des Steckverbinders angeschlossen, um das vom AD-Umsetzer übertragene Signal dekodieren zu können. D0 bis D11 waren den jeweiligen Bits des ADCs zugeordnet. D13 dem Overflow Bit. Zusätzlich wurden verschiedene Leitungen benötigt, um u. A. auch den DAC zu programmieren. (siehe Abbildung 34) Im Folgenden wird genauer auf die einzelnen durchgeführten Messungen eingegangen.




Abbildung 34: Aufbau zum Test der Hardware

5.3.1. Hochlaufen der Versorgungsspannungen

Zu Beginn wurden die Versorgungsschienen verifiziert. Geprüft wurden die Nennpegel sowie das korrekte Einschwingen beim Hochlaufen. Die Messkurven zeigen einen sauberen Anstieg ohne Überschwingen oder Einbrüche und es traten keine Auffälligkeiten auf (siehe Abbildung 35)




Abbildung 35: Hochlaufen der Versorgungsschienen ($\pm 5\text{ V}$ (blau, türkis) und $\pm 12\text{ V}$)

5.3.2. Test des AFE (ohne angeschlossenen ADC)

Im nächsten Schritt wurde das analoge Frontend in Isolation geprüft. Der Jumper zum AD-Umsetzer blieb hierzu unbestückt, sodass keine Beeinflussung durch dessen Eingangspfad vorlag. Es wurden mehrere Messungen durchgeführt, um das Verhalten des Frontends unabhängig vom AD-Umsetzer zu verifizieren. Dabei wurden zuerst Sinus Signale mit verschiedenen Frequenzen und später auch andere Signalformen eingespeist. Dabei wurde auch der Spannungsteiler über den Trimmkondensator abgeglichen. Gemessen wurde dabei an der BNC-Buchse (CH1), am Spannungsfolger-Ausgang (CH2) und Ausgang AAF (CH3).




Abbildung 36: Oszillogramm: Sinus $f = 100\text{ kHz}$, $V_{pp} = 8\text{ V}$




Abbildung 37: Oszillogramm: Sinus $f = 500 \text{ kHz}$, $V_{pp} = 8 \text{ V}$




Abbildung 38: Oszillogramm: Sinus $f = 1 \text{ MHz}$, $V_{pp} = 8 \text{ V}$

Ab etwa 500 kHz kommt ein nennenswerter Gleichanteil im Signalpfad hinzu (ca. 200 mV). Der Effekt zeigt sich bereits hinter dem Spannungsfolger. (siehe Abbildung 37) Daher liegt die Ursache vermutlich in der Kombination aus hochohmigem Eingang, parasitären Kapazitäten und den hohen Widerstandswerten der Eingangsschaltung. Eine vollständige Korrektur hätte wahrscheinlich eine Überarbeitung des Layouts erfordert. Vor diesem Hintergrund wurde zunächst auf eine weitergehende Fehlersuche verzichtet.

Abgesehen von diesem Effekt erfüllten die Messungen die Anforderungen. Die Amplituden lagen im erwartbaren Bereich, gemessen an den zu erwartenden Toleranzen durch

die Messunsicherheit des Oszilloskops, die Bauteiltoleranzen und die Dämpfungen der verwendeten Komponenten.

5.3.3. Vergleich mit angeschlossenem ADC

Zur Überprüfung der Ergebnisse mit angeschlossenem AD-Umsetzer wurden aus der isolierten Messung zwei Referenzkurven gespeichert ein Sinus mit 1 MHz und ein Sinus mit 100 kHz. Anschließend wurde der Jumper zum AD-Umsetzer verlötet, die Messungen unter identischen Bedingungen wiederholt und die Ergebnisse mit den Referenzen verglichen.




Abbildung 39: Oszillogramm: Sinus $f = 100$ kHz mit und ohne ADC




Abbildung 40: Oszillogramm: Sinus $f = 1$ MHz mit und ohne ADC

Aus den Messungen zeigt sich kein erkennbarer Unterschied (siehe Abbildung 39 und

Abbildung 40). Aus diesem Grund bestätigte sich die Annahme, dass kein Operationsverstärker hinter dem RC-Glied benötigt wird.

5.3.4. ADC-Clock

Zur Absicherung der vorangegangenen Messergebnisse und zur Bestätigung der Grundfunktion der Leiterplatte wurde die Funktion des AD-Umsetzers überprüft. Zunächst erfolgte eine Messung am Takteingang. Dabei wurde verifiziert, dass das über die Steckleiste eingespeiste 3.3 V-Taktsignal mit 10 MHz nach der vorgesehenen Pegelwandlung als 5 V-Signal am CLK-Pin des AD-Umsetzers anliegt.




Abbildung 41: Clock Signal am ADC (Einspeisung über Signalgenerator)

Das gemessene Taktsignal entsprach in Pegel (ca. 5 V) und Anstiegszeit (ca. 4 ns) den geforderten Kriterien. (siehe Abbildung 41) Damit wurden sowohl die Funktion des Komparators als Pegelwandler als auch die korrekte Leitungsführung bestätigt.

5.3.5. Überprüfung der Umsetzung

Nach Bestätigung des korrekten Taktsignals erfolgte eine erste rudimentäre Überprüfung des Wandlungsprozesses. Hierzu wurden einfache Rechtecksignale sowie 0 V eingespeist und die resultierenden Digitalwerte mit Logikastköpfen dekodiert. Geprüft wurde, ob die konvertierten Codes den angelegten Spannungen entsprechen. Eingesetzt wurden drei Testszenarien. Erstens ein Signal mit definierter Übersteuerung, um zu verifizieren, dass der AD-Umsetzer reproduzierbar in den Anschlag geht. Zweitens ein Signal mit ± 1 V, um

die lineare Abbildung im Arbeitsbereich zu kontrollieren. Drittens 0 V, um den Nullpunkt und eine korrekte Codierung ohne Gleichanteilsfehler zu prüfen.




Abbildung 42: ADC BUS Dekodierung - 0 V




Abbildung 43: ADC BUS Dekodierung - ± 1 V



Abbildung 44: ADC BUS Dekodierung - Übersteuerung

Die Messergebnisse bestätigten eine korrekte Wandlung der Eingangssignale. Die beobachteten Schwankungen lagen in einem erwartbaren, relativ geringen Bereich. Der AD-Umsetzer ging bei definierter Übersteuerung reproduzierbar in den Anschlag und auch das Overflow Bit wurde gesetzt (siehe Abbildung 44). Auch die Werte für 0 V und ± 1 V sind plausibel:

```

17FF→0001 0111 1111 1111 [Overflow; positives Vorzeichen; maximaler Wert]
1800→0001 1000 0000 0000 [Overflow; negatives Vorzeichen; minimaler Wert]

0003→0000 0000 0000 0011 [kein Overflow; positives Vorzeichen; Wert nahe Null]

0E69→0000 1110 0110 1001 [kein Overflow; negatives Vorzeichen; 1641 => -2048+1641 = -407 → -407/2048*5V=-0,99V]
0194→0000 0001 1001 0100 [kein Overflow; positives Vorzeichen; 404 → 404/2048*5V=0,99V]

```

Abbildung 45: Erläuterung zur ADC Dekodierung

Bei der Auswertung war zu beachten, dass das Teilverhältnis des vorgeschalteten Spannungsteilers in die Berechnung der Eingangsspannung einfließt.

5.3.6. Überprüfung des DACs und der Referenzspannung

Zur Sicherstellung der korrekten Einstellung der Referenzspannung wurde der im Kapitel Schnittstelle (Unterabschnitt 6.2) definierte Ansteuermechanismus genutzt, in dem einzelne Leitungen auf GND gezogen wurden. Die Steuersignale wurden so gesetzt, dass schrittweise unterschiedliche Referenzspannungen ausgegeben werden konnten. Anschließend wurde mit dem Multimeter verifiziert, dass die eingestellten Spannungen am Ausgang

des DACs anliegen. Danach wurde die Auswirkung der Referenzeinstellung auf den Wandlungsprozess geprüft. Hierzu wurde das höchstwertige Bit auf Null gesetzt, wodurch sich die Referenz und damit der zulässige Spannungsbereich halbiert. Anschließend wurde die Hälfte der zuvor für den Anschlag verwendeten Eingangsspannung eingespeist. An den Digitalausgängen zeigte sich, dass der AD-Umsetzer trotz der halbierten Eingangsspannung sicher in den Anschlag geht. Damit wurde die Einstellbarkeit des Spannungsbereichs verifiziert (siehe Abbildung 46).




Abbildung 46: ADC BUS Dekodierung - Übersteuerung mit halbiertem Referenz

5.3.7. Überprüfung des Offsets

Als nächstes wurde der Offset überprüft. Dazu wurde das Potentiometer auf verschiedene Stellungen gebracht und mit dem Multimeter verifiziert, dass sich die zu erwartenden Gleichspannungen einstellen lassen. Die Messung bestätigte die Einstellbarkeit. Zur Beurteilung der Signalqualität erfolgte eine ergänzende Prüfung mit dem Oszilloskop. Dabei zeigte sich insbesondere bei niedrigen Frequenzen am negativen Eingang des AD-Umsetzers eine gedämpfte, jedoch erkennbare Wechselspannung, die der am positiven Eingang angelegten Signalform entsprach (siehe Abbildung 47, Abbildung 48 und Abbildung 49). Eine Einkopplung über die Versorgung wurde ausgeschlossen. Aufgrund der niedrigen Frequenzen ist nicht von Hochfrequenzeffekten auszugehen.

Die Beobachtung lässt sich plausibel mit einem vergleichsweise geringen differentiellen Eingangswiderstand des AD-Umsetzers erklären. Durch das Einstellen der Spannungs-

referenz des Offsets über das Potentiometer, welches keinen niederohmigen Treiber bereitstellt, gelangt ein kleiner Anteil der positiven Eingangsspannung auf den negativen Eingang. Dass dieser Effekt bei höheren Frequenzen nicht auftritt, ist vermutlich auf die beiden Glättungskondensatoren zurückzuführen.

Da bereits relativ große Glättungskondensatoren eingesetzt wurden und unklar war, in welchem Umfang sich die Störung auf den Wandlungsprozess auswirkt (die Schaltung wurde aus dem Datenblatt übernommen), wurde eine pragmatische Zwischenlösung gewählt. Die Referenzspannung für den Offset wurde zunächst über einen Null-Ohm-Widerstand auf Masse gelegt. Eine vertiefte Analyse des Effekts wurde mit der Inbetriebnahme des Gesamtsystems vorgesehen.




Abbildung 47: Negativer ADC-Eingang - Einspeisung Sinus $f = 100$ Hz, $V_{pp} = 8$ V




Abbildung 48: Negativer ADC-Eingang - Einspeisung Sinus $f = 1000$ Hz, $V_{pp} = 8$ V




Abbildung 49: Negativer ADC-Eingang - Einspeisung Sinus $f = 100 \text{ kHz}$, $V_{pp} = 8 \text{ V}$

5.3.8. Überprüfung des analogen Triggers

Zur Überprüfung des analogen Triggers wurden zunächst die verbauten Jumper so gelötet, dass ein Abgriff direkt, nachdem Spannungsfolger erfolgt. Daraufhin wurde ein Dreieckssignal am Eingang eingespeist und am Triggerabgriff erfasst (CH1). Parallel dazu wurde der Komparatorausgang als Triggerereignis aufgezeichnet (CH2) sowie das aktuelle Triggerlevel (CH3). Anschließend wurde das Triggerlevel variiert und geprüft, ob sich die Pulsbreite des Triggersignals in Abhängigkeit von Triggerlevel und Eingangssignal erwartungsgemäß verändert (siehe Abbildung 50 und Abbildung 51). Da die Triggerung mit Abgriff hinter dem Spannungsfolger zuverlässig funktionierte und das Risiko zusätzlicher parasitärer Kapazitäten oder Induktivitäten am ADC-Eingang über längere Leitungswege vermieden werden sollte, wurde der Triggerabgriff bewusst hinter dem Spannungsfolger beibehalten.




Abbildung 50: Dreieckssignal - Triggerlevel 0 V




Abbildung 51: Dreieckssignal - Triggerlevel 1.8 V

5.3.9. Kopplung

Abschließend wurde die AC-Kopplung geprüft. Hierfür wurde ein Kondensator mit einer Kapazität nahe dem in der Simulation ermittelten Wert eingefügt. Das analoge Frontend zeigte daraufhin ein schwer erklärbares Verhalten und die Funktion konnte nicht verifiziert werden. Da bereits in der Simulation absehbar war, dass die Kopplung problematisch sein könnte und eine alternative Realisierung erforderlich werden kann, wurde für den weiteren Verlauf mit DC-Kopplung gearbeitet.

5.3.10. Zusammenfassung der Ergebnisse

Insgesamt zeigten die Testergebnisse, dass die Baugruppe und das Layout keine größeren Fehler aufweisen. Eine erste Inbetriebnahme im Verbund mit dem Mikrocontroller und anschließend mit der Software war damit möglich. In diesem Rahmen wurden auch die weiteren komplexeren Funktionen der Hardware erprobt und vertiefende Tests durchgeführt, die allein mit der Hardware nicht sinnvoll oder nur mit unverhältnismäßigem Aufwand realisierbar gewesen wären.

6. Schnittstelle Hardware - Firmware

6.1. Anforderungen an die Schnittstelle

An die Kommunikation zwischen Hardware und Firmware wurden verschiedene Anforderungen gestellt, welche sich aus den verwendeten Bauteilen und festgelegten Anforderungen ergaben. Dabei war insbesondere die Kommunikation mit dem ADC wichtig. Der ADC wird ausschließlich über das Clocksignal angesteuert, welches gleichzeitig zur Kommunikation dient und den Takt für die innere Logik des ADCs liefert. Die Wandlung wird durch die steigende Flanke des CLK-Eingangs gestartet. Für die interne Zeitsteuerung nutzt der ADC ausschließlich die steigenden Flanken, daher ist eine symmetrische Taktung nicht erforderlich. Für eine einwandfreie Wechselstromperformance sollte die Anstiegszeit des Takts unter 5 ns liegen. Es besteht eine zweizyklige Pipeline-Verzögerung. Die Daten zu einer Wandlung stehen zwei vollständige Taktzyklen plus 70 ns nach dem Start der Wandlung zur Verfügung. Ein sicheres Einlesen erfolgt mit der dritten steigenden CLK-Flanke nach der Flanke, die den Abtastvorgang begonnen hat. Für korrekte Ergebnisse muss der Takt schneller als 20 kHz sein. Hintergrund ist die kapazitive Speicherung der Stufensignale in der Pipeline, deren Ladung bei zu langen Pausen verfälscht würde. Der Betrieb erfolgt im Dual-Supply-Modus, weshalb ein Logiklevel von 5V gefordert wird [Linb, S. 8 u. 12].




Abbildung 52: Timing Diagramm ADC aus [Linb, S. 7]

Neben der Kommunikation des ADCs war auch die Ansteuerung des Digital-Analog-Umsetzers relevant, der die Referenzspannung setzt. Für die Ansteuerung wurde vorgesehen, dass die Input-Latches stets sofort aktualisiert werden. Die Leitungen zur Freigabe

dieser wurden dauerhaft auf Low gelegt und spielten für die aktive Ansteuerung somit keine Rolle. Entscheidend war die steigende Flanke von LDAC, die die anliegenden zwölf Bits aus den Input-Latches in die DAC-Latches übernimmt und damit die Ausgangsspannung aktualisiert. Ebenfalls relevant war der Eingang CLR, welcher auf LOW gesetzt alle Latches asynchron auf Null setzt und einen Nullcode am Ausgang erzwingt. Trotz geringerer Anforderungen als beim Analog-Digital-Umsetzer mussten die Datenbits um die LDAC-Flanke stabil anliegen und die mindestbreite der Steuerpulse von CLR und LDAC eingehalten werden (40ns) [Linb, S. 4, 7 und 8].

Um auf Seiten des Mikrocontrollers eine ausreichend schnelle Datenaufnahme zu gewährleisten, wurde die Erfassung per DMA vorgesehen. Dafür mussten beim Mikrocontroller spezifische Ports genutzt werden und für die Weiterverarbeitung war es im Hinblick auf die Verarbeitungsgeschwindigkeit sinnvoll, die einzelnen Datenpins in der Reihenfolge ihrer Wertigkeit an einen gemeinsamen Port des ADCs zu führen. Da 12 Bit beziehungsweise 13 Bit inklusive Overflow-Bit zu speichern waren und der DMA transferweise in Bytes arbeitet, wurde ein Port benötigt, an dem zwei Byte als Pins zur Verfügung standen und der DMA-fähig war. Zusätzlich war für weitere Signale, etwa für die Ansteuerung des Digital-Analog-Umsetzers, eine zusammenhängende Pinbelegung an einem einzelnen Port vorteilhaft für die Programmierung. Der Mikrocontroller arbeitet mit einem Logikpegel von 3.3 Volt (siehe [STm24] und [STm25a, S. 156f]).

Des Weiteren war die Erzeugung eines Trigger Signals aus dem heruntergeteilten Eingangssignal erforderlich. Dieses Trigger Signal sollte ohne Zwischenverarbeitung an den Mikrocontroller weitergeleitet werden, damit die Firmware Ereignisse zeitgenau erfassen kann.

Auf beiden Seiten der Kommunikation waren ein stimmiges Timing und ausreichend saubere Datensignale, je nach Anwendung, erforderlich, um keine undefinierten Zustände zu erzeugen. Hinzu kamen layoutbezogene Vorgaben und Präferenzen, etwa eine räumliche Nähe der zusammengehörigen Pins zu Analog-Digital-Umsetzer und Digital-Analog-Umsetzer. Feste Randbedingungen ergaben sich aus den zu verwendenden Konnektoren, über die das Steckboard auf den Mikrocontroller aufgesteckt werden sollte. Gewünscht war der Einsatz der Konnektoren 11 und 12, da diese ausreichend Abstand boten, um die

Schaltung dazwischen aufzubauen, und zugleich sämtliche benötigten Pins, Signale und Versorgungen bereitstellten [STm25b, S. 70f].

Dafür war das Einhalten der mechanischen Maße essenziell, ebenso das konsequente Einhalten der vorgesehenen Pinbelegungen.

6.2. Festlegung der Pins und Pegelwandlung

Zunächst erfolgte die Pinverteilung nach den genannten Kriterien. Ein erhöhter Layoutaufwand wurde in Kauf genommen, um die Pins zusammenhängend ihren Funktionsgruppen geeigneten Ports zuzuordnen, was insbesondere für die DMA-Anbindung erforderlich war. Zugleich wurde auf eine für das Layout verträgliche Pinwahl geachtet. Eine Übersicht der zugeordneten Pins sowie der notwendigen Daten- und Steuersignale findet sich in der Pinbelegungstabelle Unterabschnitt A.2. Ein großer Teil der Anforderungen ließ sich ohne Probleme in Hardware oder Firmware umsetzen. Für einige Punkte bestand jedoch erweiterter Klärungsbedarf. Dies betraf vor allem die unterschiedlichen Logikpegel zwischen Hardware und Firmware.

Die Daten- und Steuerleitungen zur Konfiguration des Digital-Analog-Umsetzers waren hinsichtlich der Geschwindigkeit unkritisch, da es sich um eine einmalige Initialisierung der Referenzspannung handelt und nicht um einen pro Abtastschritt wiederkehrenden Vorgang. Eine vergleichsweise langsame Lösung kam daher in Betracht. Da sämtliche DAC-Steuersignale vom Mikrocontroller zum DAC führen und somit eine Pegelwandlung von 3.3 V auf 5 V erfordern, schied ein einfacher Spannungsteiler aus. Aufgrund der geringen Geschwindigkeitsanforderungen wurde die Open-Drain-Funktion der Mikrocontroller-GPIOs genutzt. Die Leitungen schalten ausschließlich gegen Masse und realisieren mit Pull-up auf 5 V den erforderlichen High-Pegel. Zu beachten ist die begrenzte Eignung dieser Lösung für schnelle Signale wegen der hohen Pull-up-Widerstände. Daher ist zwischen dem Schalten der Datenausgänge und dem Laden der Werte in die DAC-Latches eine geeignete zeitliche Verzögerung vorzusehen.

Für die Datenleitung des AD-Umsetzers waren höhere Geschwindigkeiten notwendig. Da

in diesem Fall der Signalfluss vom AD-Umsetzer zum Mikrocontroller verläuft, handelt es sich um eine Pegelwandlung von 5 V auf 3.3 V. Diese Umsetzung ist mit einem Spannungsteiler möglich und wurde so realisiert. Im Vergleich zu einem aktiven Pegelwandler ist mit einer Verzögerung der Anstiegszeit zu rechnen. Deshalb werden die Daten auf der negativen Taktflanke eingelesen, um eine zusätzliche zeitliche Reserve zu erhalten und ein robustes Sampling zu ermöglichen.

Das Taktsignal für den AD-Umsetzer wird vom Mikrocontroller erzeugt und zum AD-Umsetzer geführt, sodass eine Wandlung von 3.3 V auf 5 V erforderlich ist. Da das Datenblatt enge Anforderungen an die Anstiegszeit des Takts stellt, wurde hier eine aktive Pegelwandlung vorgesehen. Realisiert wurde dies mit einem Komparator, der zugleich als Triggereinrichtung dient. Der Trigger benötigt positive und negative Versorgungsspannungen von ± 5 V, um den Eingangsspannungsbereich des Oszilloskops vollständig abzudecken und auf beliebige Pegel triggern zu können. In diesem Zusammenhang wird durch die 5-V-Versorgung zusätzlich ein Spannungsteiler benötigt.

6.3. Schnittstellen-Test HW-FW

Nach Abschluss der Baugruppe und der initialen Hardwaretests erfolgte die erste Inbetriebnahme im Verbund mit dem Mikrocontroller. An der Schnittstelle wurden gezielte Prüfungen und Messungen durchgeführt, um die korrekte Funktion sicherzustellen und auszuschließen, dass spätere Abweichungen auf Kommunikations- oder Hardwareaspekte zurückzuführen sind. Geprüft wurden die Signalqualität von Takt und Datenleitungen des ADCs.

Überprüfung des Clocks

Da die grundsätzliche Funktion der Pegelwandlung des Takts bereits verifiziert war, musste nur noch sichergestellt werden, dass dies auch mit dem Mikrocontroller gilt. Hierzu wurde das 3.3-V-Taktsignal des Mikrocontrollers aufgezeichnet (CH1) und gleichzeitig das daraus abgeleitete ADC-Taktsignal erfasst (CH2). Die Messungen zeigten, dass die Pegelwandlung auch im Zusammenspiel mit dem Mikrocontroller zuverlässig funktioniert.

Verzögerung und Anstiegszeiten blieben im tolerierbaren Bereich.




Abbildung 53: Vergleich μ C-Clock und ADC-Clock

Überprüfung der Signalqualität

Zur Bewertung der Signalqualität der Pegelwandlung über Spannungsteiler wurde exemplarisch das Signal des LSB aufgezeichnet. Dazu erfolgte eine Messung sowohl auf der 5-V-Seite als auch auf der 3.3-V-Seite. Die Auswertung zeigt eine deutlich verringerte Anstiegszeit auf der 3.3-V-Seite. Im Vergleich mit dem Taktsignal wurde geprüft, ob ein sicheres Einlesen zur negativen Taktflanke weiterhin gewährleistet ist. Dies war der Fall. Weder kleinere Widerstandswerte noch ein alternatives Pegelwandlungskonzept waren daher erforderlich.




Abbildung 54: Aufzeichnung LSB ADC-BUS




Abbildung 55: Aufzeichnung LSB ADC-BUS inkl. Clocksignal

6.4. Zusammenfassung der Ergebnisse

Zusammenfassend ist das erarbeitete Kommunikationskonzept funktional und für die vorgesehenen Abtastraten geeignet. Die Pegelwandlung über Spannungsteiler stößt jedoch bei höheren Abtastraten an Grenzen. Die Komparatorlösung bleibt unkritisch, solange Verzögerung und Anstiegszeiten im einstelligen Nanosekundenbereich noch hinnehmbar sind.

7. Firmware (FW)

7.1. Entwurf

7.1.1. Auswahl des Mikrocontrollers

Eine zentrale Entscheidung im Entwurf der Firmware war die Auswahl eines geeigneten Mikrocontrollers (μC). Dieser stellt den zentralen Knotenpunkt der Gesamtanwendung dar. Hierzu wurden nach der Erstellung des Gesamtkonzepts zunächst die Anforderungen definiert, die an den Mikrocontroller gestellt werden. Bei der Auswahl musste berücksichtigt werden, dass ein *Direct Memory Access (DMA)* vorhanden ist. Dieser ermöglicht die Speicherung der Daten nach Eintreten eines Trigger-Ereignisses ohne Umweg über die CPU. Außerdem wurde gemäß der Anforderungen im Gesamtkonzept eine *USB-Schnittstelle* benötigt, um die Kommunikation des Mikrocontrollers (USB-Device) mit dem PC (USB-Host) sicherzustellen. Dabei war es von Vorteil, wenn der Controller mindestens Full-Speed-Übertragungen mit 12 Mbit/s, idealerweise High-Speed-Übertragungen mit 480 Mbit/s unterstützt. Weiterhin war es erforderlich, dass ein *erschwingliches Entwicklungsboard* verfügbar ist, welches für den ersten Prototypen genutzt werden kann. Dieses sollte zunächst zum Einsatz kommen, bevor der Mikrocontroller zusammen mit den übrigen Schaltungsteilen auf eine gemeinsame Leiterplatte integriert wird. Darüber hinaus sollten *standardisierte Schnittstellen* wie I²C und SPI vorhanden sein, um die Anbindung eines externen ADCs auch auf andere Weise zu ermöglichen, falls die parallele Schnittstelle nicht umsetzbar wäre. Ein *hoher GPIO Input Speed* war notwendig, um die geplante parallele Anbindung eines externen ADCs mit 12 Bit Auflösung über zwölf parallele GPIO-Leitungen bei der geplanten Abtastrate zu gewährleisten. Außerdem musste der Mikrocontroller über *ausreichend großen SRAM-Speicher* verfügen, um die erfassten Abtastwerte ablegen zu können.

$$[\text{Benötigter Speicher}] = [\text{Anzahl Abtastwerte}] \cdot \left\lceil \frac{2\text{Byte}}{\text{Abtastwert}} \right\rceil \quad (22)$$

$$[\text{Anzahl Abtastwerte}] = \frac{[\text{gewünschte Abtastzeit}]}{[\text{Abtastperiode}]} \quad (23)$$

Die Anforderungen wurde unter der Annahme formuliert, dass ein externer ADC eingesetzt werden sollte. Die angestrebte Abtastrate von etwa 10 MHz musste auch mikrocontrollerseitig erreichbar sein.

Auf Grundlage der positiven Erfahrungen mit STM32-Mikrocontrollern der Firma STMicroelectronics sowie der integrierten Entwicklungsumgebung STM32CubeIDE im MCT-Praktikum, wurde entschieden, einen Mikrocontroller aus dieser Serie auszuwählen. Ein zusätzlicher Vorteil dieser Produktfamilie ist die Verfügbarkeit kostengünstiger Entwicklungsboards (NUCLEO-Boards), die sich hervorragend für die ersten Entwicklungsschritte eignen und die Materialkosten des Projekts reduzieren.

Nach einem Vergleich verschiedener STM32-Produktfamilien in Bezug auf die definierten Anforderungen fiel die Wahl auf die [STM32F7-Serie](#). Diese Mikrocontroller basieren auf einem ARM Cortex-M7 und gehören zum High-Performance-Bereich der STM32-Serie. Lediglich die STM32H7-Serie bietet noch höhere Leistung, da sie über einen weiteren Prozessorkern (Cortex-M4-Core) verfügen. Schlussendlich wurde der [STM32F767ZI](#) als Mikrocontroller ausgewählt. Dieser bietet im Vergleich zu anderen Controllern derselben Familie einen größeren Flash- und SRAM-Speicher. Zudem ist ein passendes Entwicklungsboard, das [NUCLEO-F767ZI](#), verfügbar. Ein weiterer Vorteil dieses Boards ist das integrierte Programmiergerät, das durch einen separaten Mikrocontroller mit entsprechender Firmware realisiert wird.




Abbildung 56: Beispielabbildung für ein NUCLEO-144-Board, wie das NUCLEO-F767ZI (Quelle: [\[Link\]](#))

Nachdem die Entwicklungsboards in Absprache mit dem MCT-Labor beschafft worden waren, erfolgte eine erneute Einarbeitung in die Arbeit mit ARM Cortex-M Mikrocontrollern und den spezifischen Funktionen der STM32-Hardware.

7.1.2. Konzept des Abtastprozesses

Der mikrocontrollerseitige Abtastprozess gliedert sich in zwei Hauptaufgaben:

- Das *Feststellen des Aufzeichnungsbeginns* durch ein definiertes Triggerereignis und
- die *Aufnahme und Speicherung* der digitalisierten Abtastwerte.

Das Konzept der Abtastung ist als Funktionsschema in Abbildung 57 dargestellt.




Abbildung 57: Funktionsschema der Abtastung

Parallele Datenanbindung

Für die Übertragung der Messdaten vom externen ADC zum Mikrocontroller wurde eine *parallele Schnittstelle* umgesetzt. Jedes der zwölf Bits des 12-Bit-ADCs wird dabei über eine eigene Datenleitung an den Mikrocontroller herangeführt. Der wesentliche Vorteil dieser Anbindung liegt in der vergleichsweise einfachen Implementierung, da kein komplexes serielles Übertragungsprotokoll notwendig ist. Ein Nachteil besteht jedoch darin, dass bei hohen Abtastraten Synchronisationsprobleme auftreten können.

Die GPIO-Pins des Mikrocontrollers sind in Ports mit jeweils 16 Pins organisiert, die sich ein gemeinsames *Input Data Register (IDR)* teilen. Da für die Parallelschnittstelle

zwölf Leitungen benötigt werden, können alle Bits der ADC-Ausgabe in einem einzigen Lesezugriff erfasst werden. Die Aktualisierung des IDR erfolgt mit jedem Zyklus des AHB-Busses [STm24, S. 224], der mit bis zu 216 MHz betrieben werden kann (siehe Clock-Tree in [STm24, S. 154]). Dieser Wert wird aber durch eine vorhandene Eingangskapazität der GPIOs reduziert, welche eventuell auf einen neuen Wert (Spannungspegel) umgeladen werden müssen. Die tatsächliche, maximal mögliche Abtastfrequenz hängt also von dieser Eingangskapazität und der treibenden Schaltung ab. Im Datenblatt des μC ist für die Eingangskapazität ein Wert von $C_{IO} = 5pF$ angegeben ([STm25a, S. 157]). Maximale Änderungsfrequenzen sind aber nur für die Nutzung der GPIOs als Output angegeben (die treibende Stufe ist dann die Ausgangsstufe des GPIO). Hier werden, je nach Einstellung des GPIO-Speeds (konfigurierbar), selbst im langsamsten Modus noch Frequenzen im einstelligen MHz-Bereich erreicht ([STm25a, S. 160f]). Unter der Annahme, dass die Treiberfähigkeit der ADC-Datenausgänge höher ist, kann die Abtastrate von 10 MHz realisiert werden.

Speicherorganisation

Die erfassten Abtastwerte werden zunächst im internen SRAM des Mikrocontrollers zwischengespeichert. Der STM32F767 verfügt über insgesamt 512 KB SRAM, aufgeteilt in mehrere Speicherblöcke [STm24, S. 77ff] (Memory Map). Für das Projekt wurde zunächst der *SRAM1-Bereich* (368 KB) für die Speicherung der Messdaten reserviert, während der *DTCM-Bereich* (128 KB) für Stack und Heap vorgesehen wurde. Diese Aufteilung gewährleistet eine klare Trennung zwischen Programmdateien und Messwertspeicher und kann bei der Implementierung im Linker-Script festgelegt werden.

DMA-basierter Datentransfer

Ein direkter Zugriff der CPU auf die GPIO-Datenregister und das anschließende Abspeichern der Daten in den SRAM würde den Prozessor vollständig auslasten und keine parallele Ausführung anderer Aufgaben ermöglichen. Aus diesem Grund wurde der Datentransfer mithilfe des Direct Memory Access (DMA) realisiert (siehe Unterabschnitt 3.5).

Beim gewählten Ansatz wurde der DMA-Controller so konfiguriert, dass er den Wert des Eingangsdatenregisters der GPIOs automatisch in den SRAM schreibt, ohne dass die CPU beteiligt ist (siehe Schema in Abbildung 58). Jeder DMA-Transfer wird durch

einen Hardware-Timer (TIM1) angestoßen. Dadurch kann eine exakte Synchronisation zwischen dem Clock-Signal des ADC und der Datenübertragung erreicht werden. Die Quelladresse bleibt während der gesamten Aufzeichnung konstant (Adresse des IDR), während die Zieladresse nach jedem Transfer um zwei Byte inkrementiert wird, um den nächsten Speicherplatz im SRAM anzusprechen.




Abbildung 58: Funktionsprinzip DMA Abtastung - Adresswerte dienen nur der Übersicht

Da das NDTR-Register (Number of Data Transfers Register) maximal 65.535 Transfers speichern kann [STm24, S. 276], wird der Double-Buffer Mode (DBM) des DMA-Controllers eingesetzt (benötigt werden z.B. 100.000 Transfers für 100.000 Abtastwerte). In diesem Modus werden abwechselnd zwei getrennte Zieladress-Zeiger genutzt, um kontinuierliche Transfers ohne Datenverlust zu ermöglichen. Sobald ein Speicherbereich befüllt ist, wird automatisch in den anderen Bereich weitergeschrieben. Gleichzeitig kann die Software den gefüllten Speicherbereich auswerten oder für den USB-Transfer vorbereiten, ohne den laufenden Datentransfer zu unterbrechen.

Trigger-Mechanismus

Der Beginn der Aufzeichnung wird durch ein definiertes Triggerereignis gesteuert. Nach dem Auslösen dieses Ereignisses startet der DMA automatisch mit dem Füllen des vorgesehenen Speicherbereichs. Die Größe dieses Bereichs sowie die Anzahl der Transfers wurde zuvor in der Firmware festgelegt. Sobald der Speicher vollständig gefüllt ist, wird der Ab-

tastprozess automatisch beendet, und die Daten stehen für die anschließende Übertragung an den PC bereit. Der Trigger-Mechanismus wurde zunächst mit Hardware-Interrupts geplant (bei STM32: Extended Interrupts - EXTI). Mit dem EXTI-Modul kann ein Aufruf eines Exception-Handlers⁸ bei einer steigenden oder fallenden Flanke an einem GPIO erfolgen, in welchem der DMA für die Datentransfers aktiviert wird⁹.

Synchronisation mit ADC-Takt

Für eine störungsfreie Datenaufnahme muss der Datentransfer exakt auf den ADC-Takt abgestimmt werden. Hierfür wurde das Taktsignal für den ADC durch denselben Timer erzeugt, der auch die DMA-Requests auslöst. Die Hardware-Timer der STM32-Controller besitzen sogenannte Capture-Compare-Einheiten mit sogenannten Output-Compare-Anschlüssen (OC), welche mit bestimmten GPIOs des μC verbunden werden können (siehe [STm24, S. 877]). Der Hardware-Timer kann hierdurch einen GPIO ohne CPU-Beteiligung ansteuern. Um ein Setup-Violation-Problem zu vermeiden, wurde der Takt invertiert: Die positive Flanke des Signals erzeugt am ADC-Ausgang einen neuen Wert, während synchron zur negativen Flanke der DMA-Transfer ausgelöst wird. Dadurch können sich die ADC-Daten für eine halbe Abtastperiode $\frac{T_s}{2}$ stabilisieren, bevor sie eingelesen werden. Dies stellt eine zuverlässige Digitalisierung sicher (siehe Abbildung 59).




Abbildung 59: Zeitdiagramm und Registerübersicht des Hardware-Timers für die Synchronisation von ADC und DMA (Sampling am μC)

⁸Bezeichnung für eine Interrupt-Service-Routine (ISR) bei ARM-Cortex- μC .

⁹Die Zeit zwischen der Triggerflanke und DMA-Aktivierung im Exception-Handler ist die Triggerlatenz.

7.1.3. Konzept der Firmware als FSM

Überblick

Die Firmware des USB-Oszilloskops wurde auf der Basis einer Finite State Machine (FSM) zur Steuerung der Betriebszustände erstellt. Dieser Ansatz ermöglicht eine klare Trennung der verschiedenen Funktionsphasen sowie eine strukturierte und erweiterbare Implementierung. Die FSM verarbeitet asynchrone Ereignisse (Events; Präfix EV_), die aus unterschiedlichen Quellen stammen können, wie z.B.:

- Benutzereingaben (z. B. Button auf dem Board),
- Befehle der PC-Anwendung über USB,
- interne Signale der Hardware, wie z. B. Abschluss eines DMA-Transfers.

Die fachlichen Grundlagen zu FSMs wurden bereits in Unterabschnitt 3.4 erläutert.

Um diese Ereignisse effizient zu verarbeiten, wird eine Event-Queue verwendet. Jedes Event wird in diese Warteschlange (Queue) eingereiht („enqueued“). Die FSM verarbeitet die Ereignisse dann sequenziell, wodurch sichergestellt wird, dass auf asynchrone Signale deterministisch reagiert wird.

Architektur der FSM

Die FSM besteht aus mehreren definierten Zuständen, die jeweils einer bestimmten Betriebsphase des Oszilloskops entsprechen. Jeder Zustand wird durch eine eigene Funktion realisiert. Diese Funktionen beinhalten drei Hauptbereiche:

1. *Entry-Block:*

Wird beim Eintritt in einen Zustand ausgeführt (z. B. Initialisierungen, Statusmeldungen).

2. *Event-Handling:*

Reaktion auf ankommende Events innerhalb des aktuellen Zustands.

3. *Exit-Block:*

Wird beim Verlassen des Zustands ausgeführt (z. B. Aufräumarbeiten).

Das State Diagram (siehe Abbildung 60) visualisiert die Abfolge der Firmwarezustände sowie die möglichen Übergänge basierend auf bestimmten Events. Die Hauptzustände sind Tabelle 1 zu entnehmen.

Zustand	Beschreibung
Init	Initialisierung der Hardware-Peripherie. Wird nur einmal beim Start ausgeführt.
Idle	Warten auf Konfigurationsbefehle oder Startsignal der PC-Anwendung.
Acquisition Start	Aktivieren des Triggers und Starten der Datenerfassung.
Acquisition Done	Abschluss der Datenerfassung, Vorbereitung der Daten für die Übertragung.
Data Transmission	Übertragung der erfassten Daten an den PC.
Wait for ACK	Warten auf Bestätigung vom PC, ob ein weiterer Erfassungsvorgang gestartet werden soll.

Tabelle 1: Übersicht über die Hauptzustände der Firmware-FSM




Abbildung 60: Zustandsdiagramm der Firmware

Event-Queue

Die FSM verarbeitet Ereignisse über eine zentrale Event-Queue. Dies erlaubt eine entkoppelte Kommunikation zwischen verschiedenen Modulen der Firmware und stellt sicher, dass Ereignisse nicht verloren gehen, auch wenn mehrere nahezu gleichzeitig auftreten.

Prinzipieller Ablauf:

1. Ein Modul erkennt ein Ereignis (z. B. Button-Druck, DMA-Abschluss, USB-Befehl).
2. Das Ereignis wird als Event-Code in die Queue geschrieben („enqueued“).
3. Die Hauptschleife der Firmware liest fortlaufend Events aus der Queue („dequeued“) und leitet sie an die FSM weiter.
4. Die FSM entscheidet anhand des aktuellen Zustands und des Event-Codes, wie reagiert wird und ob ein Zustandswechsel nötig ist.

Vorteile dieses Ansatzes:

- Asynchrones Verhalten wird klar handhabbar.
- Saubere Trennung zwischen Ereigniserzeugung und -verarbeitung.
- Erweiterbar für zukünftige Ereignisse, ohne die Hauptarchitektur zu ändern.

Zustandsübergänge

Die wichtigsten Zustandsübergänge lassen sich wie folgt zusammenfassen:

- *Systemstart:*
Init → Idle nach erfolgreicher Initialisierung.
- *Start der Datenerfassung:*
Idle → Acquisition Start nach Empfang des Startbefehls von der PC-Anwendung.
- *Abschluss der Datenerfassung:*
Acquisition Start → Acquisition Done nach Abschluss der DMA-Operation.
- *Übertragung der Daten:*
Acquisition Done → Data Transmission sobald PC signalisiert, dass er bereit ist.
- *ACK-Verarbeitung:*
 - Wait for ACK → Acquisition Start für weitere Messung.
 - Wait for ACK → Idle für Beendigung der Erfassung.

7.1.4. Preprocessing-Konzept

Umrechnung 12bit signed (ADC) in 16bit signed

Die Übertragung der Abtastwerte erfolgt in Einheiten von Halfwords (2 Byte). Da die Rohdaten des ADCs als 12-Bit signed Integer vorliegen, werden sie vor der Übertragung in einen gängigen Datentyp umgerechnet. Verwendet wird dabei ein 16-Bit signed Integer (`int16_t` in C), da ein nativer 12-Bit Integer-Datentyp nicht existiert.

Durch diese Umwandlung können die Daten auf der PC-Seite direkt weiterverarbeitet werden, ohne dass zusätzliche komplexe Konvertierungsschritte erforderlich sind. Insbesondere kann die Empfangssoftware (Python-Anwendung) die empfangenen Werte unmittelbar als 16-Bit signed Integer interpretieren und anschließend in den gewünschten Zieldatentyp umwandeln. Ein weiterer Vorteil der Umrechnung liegt in der verbesserten internen Weiterverarbeitung auf Mikrocontroller-Seite. So konnten die Daten vor dem Versand beispielsweise effizient für die Anwendung eines gleitenden Mittelwertfilters aufbereitet werden (vgl. nächster Abschnitt).

Nachfolgend sind mögliche Algorithmen als Python-Code beschrieben:

1. Sign-Extend (Shift-Methode)

```
1 def sign_extend_12_to_16(value12: int) -> int:
2     # 12-Bit Zahl um 4 nach links, dann arithmetisch nach rechts
3     return (value12 << 4) >> 4
```

Listing 1: Sign-extend (Arithmetisches Shift schiebt das MSB nach)

2. Zweierkomplement rückwärts: invertieren $\rightarrow +1$

```
1 def twos_complement_backward_invert_plus1(value12: int) -> int:
2     if value12 & 0x800: # Vorzeichenbit pruefen
3         inverted = (~value12) & 0xFFF # Nur 12 Bits
4         magnitude = inverted + 1
5         return -magnitude
6     else:
7         return value12
```

Listing 2: Zweierkomplement rückwärts aufgelöst.

3. Zweierkomplement rückwärts: -1 → invertieren

```
1 def twos_complement_backward_minus1_invert(value12: int) -> int:
2     if value12 & 0x800: # Vorzeichenbit pruefen
3         decreased = (value12 - 1) & 0xFFF
4         magnitude = (~decreased) & 0xFFF
5         return -magnitude
6     else:
7         return value12
```

Listing 3: Alternative zu 2.: Erst -1 → dann invertieren.

Gleitender Mittelwertfilter

In Unterabschnitt 3.6 wurden bereits die Grundlagen zur digitalen Filterung von Signalen geliefert. Im Projekt wurde die DSP mittels *gleitendem Mittelwertfilter* umgesetzt, welcher zufälliges Rauschen aus dem Signal herausfiltern kann. Dies ist insbesondere bei verrauschten Signalquellen mit kleiner Ausgangsamplitude relevant. In Listing 4 ist ein Filteralgorithmus beschrieben, der einen kumulativen gleitenden Mittelwertfilter umsetzt.

```
100 'MOVING AVERAGE FILTER
110 'This program filters 5000 samples with a 101 point moving
120 'average filter, resulting in 4900 samples of filtered data.
130 '
140 DIM X[4999] 'X[ ] holds the input signal
150 DIM Y[4999] 'Y[ ] holds the output signal
160 '
170 GOSUB XXXX 'Mythical subroutine to load X[ ]
180 '
190 FOR I% = 50 TO 4949 'Loop for each point in the output signal
200 Y[I%] = 0 'Zero, so it can be used as an accumulator
210 FOR J% = -50 TO 50 'Calculate the summation
220 Y[I%] = Y[I%] + X(I%+J%)
230 NEXT J%
240 Y[I%] = Y[I%]/101 'Complete the average by dividing
250 NEXT I%
260 '
270 END
```

Listing 4: Pseudocode: Kumulativer Moving-Average-Filter aus [Smi99, S. 278]

Ein Problem der kumulativen Variante ist die lange Ausführungsdauer, da für jeden gefilterten Abtastwert eine große Summe (abhängig von der Fenstergröße) gebildet werden muss. Dies kann mitunter eine große Verzögerungszeit vor der Übertragung zur Folge haben und damit einer geringen Refreshrate des dargestellten Signals. Eine rekursive Variante des Filters muss nur einmal eine große Summe über das erste Fenster bilden. Bei den

nachfolgenden Werten wird der aus dem Fensterbereich entfallene Wert von der Summe subtrahiert und der neue Wert im Fensterbereich addiert. Die Berechnung für jeden Abtastwert (abgesehen vom ersten) ist selbst für große Fenstergrößen gleich schnell. Der Algorithmus ist Listing 5 zu entnehmen (vgl. [Smi99, S. 277-284]).

```
100 'MOVING AVERAGE FILTER IMPLEMENTED BY RECURSION
110 'This program filters 5000 samples with a 101 point moving
120 'average filter, resulting in 4900 samples of filtered data.
130 'A double precision accumulator is used to prevent round-off drift.
140 '
150 DIM X[4999] 'X[ ] holds the input signal
160 DIM Y[4999] 'Y[ ] holds the output signal
170 DEFDBL ACC 'Define the variable ACC to be double precision
180 '
190 GOSUB XXXX 'Mythical subroutine to load X[ ]
200 '
210 ACC = 0 'Find Y[50] by averaging points X[0] to X[100]
220 FOR I% = 0 TO 100
230 ACC = ACC + X[I%]
240 NEXT I%
250 Y[50] = ACC/101
260 ' 'Recursive moving average filter (Eq. 15-3)
270 FOR I% = 51 TO 4949
280 ACC = ACC + X[I%+50] - X[I%-51]
290 Y[I%] = ACC/101
300 NEXT I%
310 '
320 END
```

Listing 5: Pseudocode: Rekursiver Moving-Average-Filter aus [Smi99, S. 284]

7.2. Implementierung

Die nachfolgende Beschreibung gibt einen Überblick über die Umsetzung der Firmware. Hierbei handelt es sich um das Programm des verwendeten Mikrocontrollers STM32F767ZI. Für genaue Informationen zur Implementierung sei auf die Quellcode-Dateien verwiesen.

7.2.1. Allgemeines zur verwendeten Toolchain

Überblick über die Entwicklungsumgebung

Für die Entwicklung der Firmware wurde die STM32CubeIDE verwendet. Diese ist ein von STMicroelectronics bereitgestelltes integriertes Entwicklungswerkzeug, das IDE-Funktionalität, Code-Generierung, Debugging und Konfigurationswerkzeuge vereint. Sie basiert auf dem Eclipse/CDT-Framework und nutzt den GCC-Compiler sowie GDB für Debugging. Die IDE integriert die Funktionalitäten von STM32CubeMX, so dass die *Hardwarekonfiguration* (Pins, Peripherie, Clock-Tree etc.) *direkt im Projekt erstellt* und entsprechende *Initialisierungscode*s *automatisch generiert* werden können. Über STM32CubeMX werden u.a. der Pinout & Configuration, der Clock-Tree (Takteinstellungen) und Middleware (z. B. USB-Device) konfiguriert [Stm25c]. In unserem Projekt diente das Tool besonders zur Konfiguration des Clock-Tree und der USB-Device-Treiber – d.h. die Taktquellen und -verzweigungen sowie die USB-Funktionalität wurden über CubeMX festgelegt.




Abbildung 61: Clock-Tree-Ansicht in STM32CubeMX

Build-Prozess

Der Build-Prozess in STM32CubeIDE folgt dem klassischen Ablauf von C-basierten Embedded-Projekten. Laut “STM32CubeIDE user guide“ ([STm25c, S. 41ff]) umfasst dieser:

1. Preprocessing – Auflösen von Makros und Includes
2. Kompilierung – Übersetzen in Objektcode
3. Assemblierung – Erzeugen der Objektdateien
4. Linking – Verknüpfen mit Hilfe eines Linkerskripts
5. Erzeugung des finalen Images / Executable

Der Linker nutzt ein Linker-Skript (.ld), das die Speicherbereiche (z. B. Flash, RAM) festlegt – dieses Skript wird ebenfalls durch das Projekt generiert bzw. angepasst. Das Endprodukt (z. B. im ELF-Format) liegt in den Binaries des Projekts vor.

Debugging

Die STM32CubeIDE bietet einige Debug-Funktionen unter Verwendung von GDB und dem ST-Link-Probe (auf dem Entwicklungsboard integriert). Zu den typischen Debug-Features gehören:

- Setzen von Breakpoints
- Schrittweise Ausführung (Step-In, Step-Over, Step-Out)
- Überwachung von Variablen und Ausdrücken (Watch Window)
- Einsicht in Register, Peripherieregister und Speicher

Projektstruktur

Die standardmäßig von STM32CubeIDE & CubeMX generierte Projektstruktur folgt einem festen Schema. Wichtige Komponenten sind:

- `Projectname.ioc` – die CubeMX-Konfigurationsdatei
- `Core/` – enthält `main.c`, Systeminitialisierung, Applikationslogik
- `Drivers/` – enthält HAL-Treiber, ggf. LL (Low-Layer) Treiber und CMSIS
- `Includes/` – Pfaddefinitionen für Headerdateien
- `Binaries/` (oder Build-Ausgabeordner) – kompiliertes Ergebnis (z. B. ELF)
- `Debug/` – temporäre Build-Artefakte (Objektdateien, LST, Map-Dateien)
- Linker-Skripte (z.B. `.ld`) – Speicherlayout und Segmentdefinitionen

Rolle der HAL und Low-Layer-Treiber (LL)

Für die STM32F7-Controllerfamilie stellt ST eine HAL (Hardware Abstraction Layer) bereit, die als Zwischenschicht dient, um Hardwarezugriffe abstrahiert zu kapseln. Die HAL-APIs prüfen zusätzlich Laufzeitbedingungen und Input-Parameter, um Robustheit zu erhöhen. Die LL-Treiber (Low-Layer) bieten einen direkteren Zugriff, nahe an den Hardware-Registeroperationen, mit geringerer Abstraktion und somit höherer Effizienz, aber weniger Komfort. In Kombination ermöglichen HAL und LL ein gutes Gleichgewicht zwischen Portierbarkeit, Lesbarkeit und Performance [STm23].

Die HAL-Funktionen wurden im Projekt in Bereichen verwendet, in denen STM32CubeMX automatisch Initialisierungscode erzeugt hat (z.B. zur Konfiguration des Taktes in der Funktion `SystemClock_Config()` im Sourcefile `main.c`).

7.2.2. Übersicht über die Applikations-Sourcefiles

Im Folgenden wird die Funktion und der Zweck der Einzel-Sourcefiles, in welchen der Hauptteil der Applikation implementiert ist, erläutert.

app.c / app.h

Das Modul `app` beinhaltet die Applikationslogik und stellt Funktionen zur Initialisierung der Firmware bereit. Es ist für die Steuerung der Status-LEDs sowie die Hardwarevorbereitung für den Messbetrieb verantwortlich. Außerdem sind hier die Benutzerfunktionen zur Kommunikation über USB definiert..

Wichtige Funktionalitäten:

- `app_Init()` – Initialisiert die Anwendung und richtet benötigte Hardwarekomponenten ein.
- USB-Benutzerfunktionen (z.B. `sendCommand()`, `sendData()`, ...)

Abhängigkeiten: Dieses Modul verwendet die Event-Makros von `fsm.c/fsm.h`.

queue.c / queue.h

Dieses Modul stellt eine *FIFO-Queue* für Events bereit. Es dient als Schnittstelle zwischen asynchronen Ereignissen (z. B. Interrupts, USB-Kommandos) und der FSM.

Wichtige Funktionen:

- `enqueueEvent(event)` – Fügt ein neues Event am Ende der Queue ein.
- `dequeueEvent()` – Gibt das älteste Event zurück und entfernt es aus der Queue.

Abhängigkeiten: Dieses Modul arbeitet unabhängig von der Hardware und hat keine direkten HAL-Bezüge.

fsm.c / fsm.h

Dieses Modul implementiert die *Finite State Machine (FSM)* zur Ablaufsteuerung der Firmware. Jeder Zustand der FSM wird durch eine eigene Funktion abgebildet. Zustandswechsel erfolgen durch die Funktion `fsm_transition()`.

Kernkonzepte:

- Ereignisgesteuerte Zustandsmaschine mit definierten `EV_ENTRY`-, `EV_EXIT`- und regulären Events.
- Verarbeitung externer Befehle und interner Hardware-Events über die Event-Queue.
- Klare Trennung zwischen Zustandslogik und Event-Handling.

Abhängigkeiten: Dieses Modul verwendet Funktionen aus `queue.h` zur Event-Verarbeitung sowie Funktionen aus `app.h` zur Hardwaresteuerung.

Eine nähere Erläuterung zum Modul findet sich in Unterunterabschnitt 7.2.3.

main.c / main.h

Die Datei `main.c` bildet den Einstiegspunkt der Firmware. Hier werden Systeminitialisierung, HAL-Setup und der Start der FSM durchgeführt.

Zentrale Aufgaben:

- Aufruf von `HAL_Init()` und der SystemClock-Konfiguration.
- Initialisierung der FSM mit dem Startzustand.

Abhängigkeiten: Starke Kopplung an `fsm.c` sowie HAL-Treiber.

stm32f7xx_it.c / stm32f7xx_it.h

Dieses Modul enthält alle Interrupt-Handler des Systems. Bei eintreffenden Interrupts werden entsprechende Events erzeugt und an die Queue übergeben.

Beispiele:

- `DMAx_IRQHandler()` – Fügt ein Event `EV_SAMPL_DONE` in die Queue ein.
- `EXTIx_IRQHandler()` – Reagiert auf externe Trigger-Signale oder Button-Eingaben.

startup_stm32f767zitx.s

Diese Assembly-Datei enthält den Start-Up-Code. Hier werden der Stackpointer initialisiert, die Vektortabelle definiert und die `Reset_Handler`-Funktion aufgerufen.

Zentrale Aufgaben:

- Definition des Exception-Vector-Table.
- Aufruf von `SystemInit()` und anschließend `main()`.

7.2.3. FSM

Die Implementierung der Firmware basiert auf einer ereignisgesteuerten FSM-Architektur, die sich an einem Open-Source-Beispielprojekt orientiert, welches unter https://github.com/NinjaNymo/C_StateMachines/ verfügbar ist.

FSM-Modul (`fsm.c` / `fsm.h`)

Das Modul `fsm` implementiert die in Unterabschnitt 3.4 beschriebene Finite State Machine (FSM). Die Firmware ist als deterministischer endlicher Automat (DEA) ausgeführt, konkret als Moore-Automat, bei dem die Ausgaben nur vom aktuellen Zustand abhängen. Dies ermöglicht ein vorhersagbares, deterministisches Verhalten.

Aufbau

Jeder Zustand wird durch eine eigene C-Funktion repräsentiert, die drei Event-Typen verarbeitet: `EV_ENTRY` (Aktionen beim Eintritt), `EV_EXIT` (Aktionen beim Verlassen) sowie zustandsspezifische Events. Übergänge zwischen Zuständen erfolgen über die Funktion `fsm_transition()`, die automatisch `EV_EXIT` und `EV_ENTRY` auslöst. Die Funktion `fsm_dispatch()` leitet eingehende Events an die aktuelle Zustandsfunktion weiter.

Zentrale Zustände

- `fsm_state_init()`: Einmalige Initialisierung der Hardware (`app_Init()`), Übergang zu `IDLE`.
- `fsm_state_idle()`: Konfiguration, Start der Messung bei Event `EV_SAMPL_RUN_START`.
- `fsm_state_acquisition_start()`: Aktivieren des Triggers und Start der Datenerfassung.
- `fsm_state_acquisition_done()`: Aufräumen, Datenvorbereitung für Übertragung.
- `fsm_state_data_transmission()`: Versand der Messdaten an den PC.
- `fsm_state_wait_for_ACK()`: Warten auf PC-Bestätigung für Neustart oder Rückkehr in `IDLE`.

Bezug zur Theorie

Die Implementierung bildet die Theorie direkt ab:

- Zustandsmenge S : Zustandsfunktionen `fsm_state_*`
- Ereignismenge E : definierte Events (z.B. `EV_SAMPL_DONE`)
- Übergangsfunktion δ : `fsm_transition()`
- Ausgabefunktion λ : Aktionen in `EV_ENTRY`-Blöcken

Die FSM ist damit klar strukturiert, erweiterbar und unterstützt sauberes Debugging.

Queue-Modul (`queue.c` / `queue.h`)

Das Queue-Modul verwaltet alle asynchron auftretenden Ereignisse. Es stellt eine FIFO-Queue bereit, die als Bindeglied zwischen Interrupts, PC-Befehlen und der FSM dient. Ereignisse werden beim Auftreten erst einmal *eingereicht* (`enqueueEvent()`) und später von der FSM sequenziell *abgearbeitet* (`dequeueEvent()`).

Wichtige Funktionen

- `enqueueEvent(event)`: Fügt ein neues Event am Ende der Queue hinzu (z.B. aus Interrupt).
- `dequeueEvent()`: Gibt das älteste Event zurück und entfernt es.

Vorteile

- Ereignisse gehen nicht verloren, auch wenn mehrere gleichzeitig auftreten.
- Entkopplung der Event-Erzeugung von deren Verarbeitung.
- Deterministische, nachvollziehbare Abarbeitung in der FSM.

7.2.4. Preprocessing

Der Algorithmus zur Umrechnung 12bit signed (ADC) in 16bit signed aus Listing 3 wurde in der Funktion `preprocessData()` in `app.c` umgesetzt. Hier erfolgt auch die optionale Anwendung des gleitenden Mittelwertfilter durch Aufruf der Funktion `applyMovingAverageFilter()` in `app.c`. Die Berechnung erfolgt in der aktuellen Implementierung rekursiv nach dem Algorithmus in Listing 5.

Hinweis:

Aufgrund der späten Fertigstellung im Projektverlauf kann der Filter in der Benutzeroberfläche aktuell nicht aktiviert werden, da keine entsprechenden Interaktionselemente für die Konfiguration verfügbar sind. Ein Test des Filters konnte aber durchgeführt werden (siehe Unterunterabschnitt 7.3.3).

7.3. FW-Test

7.3.1. Abtastung

Die Funktionsweise der Abtastung (gemäß Unterunterabschnitt 7.1.2) wurde zunächst mit dem integrierten Debugging-Tool der IDE überprüft. Ein wichtiger Schritt war die Überprüfung des konfigurierten DMA-Streams mit definiertem Start und Ende.

Hierzu wurden die DMA-Transfers manuell gestartet und das Ergebnis in der “Expressions“-Debug-Ansicht der IDE verifiziert. Mit dieser können die tatsächlich im SRAM abgelegten Werte betrachtet werden. Zunächst wurden durch Pull-Up- und Pull-Down-Widerstände definierte Pegel angelegt, um Testmuster am Eingangsdatenregister der GPIOs der parallelen Schnittstelle zwischen ADC und μC zu erzeugen.

Nachdem die FSM implementiert wurde, konnte auch explizit im Zustand nach Beendigung der Abtastung (STATE:ACQUISITION_DONE) ein Breakpoint gesetzt und die Abtastwerte auf Plausibilität überprüft werden (siehe Abbildung 62).




Abbildung 62: Expression-Debug-Ansicht zur Überprüfung der Abtastwerte

7.3.2. FSM

Bevor die Funktionsweise der State-Machine überprüft werden konnte, wurde das Kommunikationskonzept (siehe Unterabschnitt 8.2) umgesetzt. Hierdurch war eine externe Steuerung der Firmware-FSM möglich, wie es auch in der Endanwendung vorgesehen war. Die Steuerung erfolgte mittels String-Befehlen, ein genauer Ablauf kann Abbildung 68 entnommen werden. Bei der USB-Spezifikation wurde sich für die USB Communication Device Class (CDC) entschieden (siehe Unterabschnitt 8.1), wodurch der μ C einen virtuellen COM-Port (VCP) für die Kommunikation zur Verfügung stellt (als COM-Port auf dem Rechner sichtbar).

Ausgehend von dieser Grundlage wurde der Ablauf zunächst durch manuelles Senden der einzelnen Befehle und das Empfangen der entsprechenden Antworten (Acknowledgement, Daten) überprüft. Hierzu wurde das Terminal-Programm *hterm*¹⁰ genutzt, welches die Verbindung mit einem COM-Port ermöglicht und einen zweckmäßigen Funktionsumfang bietet (siehe Abbildung 63).





Abbildung 63: Kommunikationsablauf im Terminal-Programm *hterm*

¹⁰www.der-hammer.info/pages/terminal.html (benutzte Version: 0.8.9)

Nachdem die Auswahl des SW-Frameworks feststand (Python-Framework siehe Unterunterabschnitt 9.1.1) und sich auf die Nutzung von USB CDC geeinigt wurde, wurde als rechnerseitige Schnittstelle, das `pyserial`-Paket ausgewählt, welches eine große Bandbreite an Funktionen für die serielle Kommunikation bereitstellt. Da durch das manuelle Senden von Einzelbefehlen mit *hterm* keine realistischen Bedingungen bezüglich Timing gegeben waren, wurden mehrere Testskripts in Python angefertigt, mit denen die Funktion der FSM tiefergehend überprüft wurde. Eine beispielhafte Konsolenausgabe eines Testskripts kann Abbildung 64 entnommen werden. Anhand dieser Tests konnten bereits vor der Zusammenführung von Software und Firmware einzelne Fehler ausgebessert werden.



```
Serial<id=0x1b12cb07430, open=False>(port='COM13', baudrate=115200, bytesize=8, parity='N', stopbits=1, timeout=5, xonxoff=False, rtscts=False, dsrdtr=False)
--Port opened: True--

--RESET--
out: "RESET"

--Start app--
out: "APP"
in: b'STATE:IDLE\n'

--Configure trigger--
out: "CONFIGURE_TRIG_FALL_EDGE"
in: b'TRIGGER:FALLING_EDGE\n'

--Start acquisition (waits for trigger)--
out: "RUN_START"
in: b'STATE:ACQUISITION_START\n'
--wait for end of acquisition--
in: b'STATE:ACQUISITION_DONE\n'

--Signal readiness for data reception--
out: "READY_FOR_DATA"
Transmission time: 0.27980870000101277
Transmission time (alt): 0.27981138229370117
Received Bytes: 200000
Conversion time: 0.05255349999970349

--Acknowledge reception--
out: "RECEIVED"
in: b'\x00STATE:WAIT_FOR_ACK\n'

--send ACK to µC: STOP--
out: "STOP"
in: b'STATE:IDLE\n'
```

Abbildung 64: Beispielhafte Konsolenausgabe bei Ablauf eines Python-Testskripts

7.3.3. Gleitender Mittelwertfilter

Zum Test des gleitenden Mittelwertfilters wurden in einer vorläufigen Version der Benutzeroberfläche die vorverarbeiteten übertragenen Daten geplottet. Der Filter wurde manuell durch Setzen einer Zustandsvariable in der Firmware aktiviert. Die Abbildung 65 zeigt das empfangene Eingangssignal ohne Filter (Rechtecksignal mit überlagertem Rauschen). Abbildung 66 zeigt das Signal nach Aktivierung des Filters.




Abbildung 65: Signalverlauf ohne Filter
10kHz Rechtecksignal mit überlagertem Rauschen (1Vpp; Bandbreite: 1MHz)




Abbildung 66: Signalverlauf rekursiver gleitender Mittelwertfilter (M=51)
10kHz Rechtecksignal mit überlagertem Rauschen (1Vpp; Bandbreite: 1MHz)

Es ist zu erkennen, dass die Anwendung des Filters, wie erwartet, eine Rauschunterdrückung bewirkt. Weiterhin wird aber auch die Flankensteilheit des Signals verringert.

8. Schnittstelle Firmware - Software

8.1. USB Communication Device Class (CDC)

8.1.1. Grundlagen zu USB und den verwendeten Schnittstellen

Universal Serial Bus (USB) ist ein Host-gesteuertes Kommunikationsprotokoll, bei dem der Host (typischerweise ein PC) die Kommunikation initiiert und die Endgeräte („Devices“) auf Anfragen reagieren. Jedes USB-Gerät wird durch einen Device Descriptor beschrieben, der unter anderem Informationen wie die unterstützte USB-Version, die Hersteller- und Produkt-ID (VID und PID) sowie die verwendeten Klassen und Konfigurationen enthält [USB25b].

Kommunikationskanäle werden in USB durch sogenannte Endpoints realisiert. Zwischen diesen Endpoints werden sogenannte virtuelle Datenkanäle aufgebaut, über die der Host mit dem Device Daten austauscht. Jeder Endpoint besitzt dabei eine Richtung (IN für Device → Host, OUT für Host → Device) und ist in einem Interface organisiert. Der Zugriff erfolgt nicht direkt, sondern über sogenannte Pipes, die auf Host-Seite eingerichtet werden [USB25b, Kap. 5]. Die Kommunikation ist beidseitig (Host und Device) in Schichten eingeteilt, die bestimmte Aufgaben haben (vgl. mit mit ISO-OSI-Modell¹¹). In Abbildung 67 ist die grobe Schichteneinteilung dargestellt.

Beim verwendeten Mikrocontroller *STM32F767ZI* wurden die von STMicroelectronics bereitgestellten *USB-CDC-Treiber* verwendet, welche sich über das Konfigurationstool *STM32CubeMX* automatisch generieren lassen. CubeMX erstellt hierbei die notwendigen Deskriptoren (z. B. Device Descriptor, Configuration Descriptor, Interface Descriptor), konfiguriert die Endpoints und bindet die Middleware der USB-Device-Library von ST ein [STm19].

¹¹[ISO/IEC 7498-1:1994](#)




Abbildung 67: Host- und Device-Ansicht aus der USB-Spezifikation
(Figure 5-9 aus [USB25b])

8.1.2. Auswahl und Begründung für USB CDC

Eine direkte Kommunikation über eigene Endpoints hätte die Entwicklung eines Protokolls und insbesondere die Implementierung eines benutzerdefinierten Gerätetreibers auf Host-Seite erforderlich gemacht. Dies ist aufwändig und fehleranfällig, da die USB-Spezifikation komplex ist und die Treiberentwicklung tiefes Wissen über Betriebssystem-APIs und Kernel-Schnittstellen erfordert [USB25a].

Stattdessen wurde die USB Communication Device Class (CDC) gewählt. Sie emuliert eine serielle Schnittstelle ("Virtual COM Port") und erlaubt eine einfache Integration in bestehende PC-Software. Ein großer Vorteil ist, dass Windows (ab Windows 10) bereits den integrierten Treiber Usbser.sys für CDC/ACM-Geräte mitliefert und automatisch lädt, solange alle Daten korrekt im USB-Deskriptor gesetzt sind [Mic25].

Die Hauptvorteile der CDC-Auswahl sind:

- Einfache Implementierung mit CubeMX (automatische Generierung von Middleware und Treibergerüst).
- Keine Notwendigkeit eigener PC-Treiber.
- Direkter Zugriff aus PC-Programmiersprachen über gängige serielle Schnittstellen-Bibliotheken.

Ein Nachteil dieser Wahl ist jedoch der zusätzliche Protokoll-Overhead. Die effektive Datenrate der USB-Full-Speed-Schnittstelle (12 Mbit/s) wird dadurch nicht erreicht. Eine speziell implementierte Endpoint-Kommunikation könnte eine höhere Performance ermöglichen, erfordert aber deutlich mehr Entwicklungsaufwand [STm19].

8.1.3. Kommunikationssituation PC ↔ Mikrocontroller

Die Kommunikation erfolgt in der Projektrealisierung wie folgt:

PC-seitig wird ein Python-Skript eingesetzt, das über das Package *pyserial* mit dem virtuellen *COM-Port* kommuniziert. Hierbei öffnet das Skript die *CDC*-Schnittstelle, sendet Steuerkommandos und empfängt Messdaten.

Mikrocontroller-seitig wird die *USB-CDC-Klasse* der *STM32Cube Middleware* genutzt. Die Konfiguration (z. B. Endpoints, Deskriptoren) erfolgte über *STM32CubeMX*.

Die generierte Middleware stellt die Funktionen `CDC_Transmit_FS()` und `CDC_Receive_FS()` bereit, die im Anwendungsprogramm (Dateien `app.c/app.h`) angepasst und aufgerufen wurden.

Der *USB_DEVICE*-Treiber übernimmt die Initialisierung und Verwaltung der USB-Schnittstelle. Das eigentliche Applikationsprogramm ruft diese Funktionen auf, um Daten an den Host zu senden bzw. von ihm zu empfangen.

Damit ergibt sich eine klare Schichtentrennung:

- *USB_DEVICE*-Treiber und Middleware: Low-Level-USB-Verwaltung, Deskriptoren, Endpoints.
- *Applikationscode* (`app.c/.h`): Logik des Oszilloskops, Aufruf von `CDC_Transmit_FS` für Messdaten, Implementierung von Empfangslogik in `CDC_Receive_FS`.
- *PC-Seite* (Python): Verarbeitung der Datenströme über serielle Schnittstellen-Funktionen.

8.2. Konzept der Kommunikation

Der nachfolgenden Abbildung 68 lassen sich die definierten String-Befehle entnehmen, die für die Kommunikation notwendig sind. Weiterhin veranschaulicht das Diagramm einen typischen Kommunikationsablauf (ohne Konfiguration im Idle-Zustand).




Abbildung 68: UML-Sequenzdiagramm: Kommunikation ohne Konfiguration

9. Software (SW)

9.1. Entwurf

9.1.1. Auswahl des Frameworks

Die Programmiersprache Python wurde für die Umsetzung gewählt, da sie eine breite Unterstützung für wissenschaftliche und hardware-nahe Programmierung bietet. Durch umfangreiche Bibliotheken wie *numpy*¹² und *scipy*¹³ für numerische Auswertung, *matplotlib*¹⁴ für die grafische Darstellung der Daten, *pyserial*¹⁵ für Schnittstellenkommunikation sowie leistungsfähige Frameworks für GUI-Entwicklung wie *PySide6*¹⁶, eignet sich Python besonders für prototypische Entwicklung. Python ist eine dynamische Sprache mit einfachen Syntax, so dass Funktionalitäten rasch entwickelt, getestet und iterativ verbessert werden können. Ein weiterer Vorteil ist die Portabilität und einfache Installation. Python ist auf allen wichtigen Betriebssystemen verfügbar und einfach zu installieren. Außerdem können Pakete einfach in einer virtuellen Umgebung gebündelt werden, um den eigenen PC nicht unnötig zu belasten. Alle für unser Projekt benötigten Pakete sind in der Datei *requirements.txt* aufgelistet. Eine Installationsanleitung findet sich im Unterabschnitt A.3. Die Benutzeroberfläche wurde mit dem Framework *Pyside6* realisiert. Dies ist eine speziell für Python abgewandelte Version von Qt. *PySide6* stellt viele Klassen und Objekte zur Verfügung, die es dem Nutzer einfach machen, ohne viel Erfahrung eine Benutzeroberfläche zu programmieren. Der Vorteil gegenüber der Nutzung von Qt für C++ liegt, darin, dass sich der Nutzer nicht selbst um die Speicherverwaltung kümmern muss.

9.1.2. Architektur Gesamtübersicht

Zur Übersichtlichkeit wurde das Programm in mehrere Unterprogramme zerlegt. Abbildung 69 zeigt, welche Unterprogramme, in der Abbildung blau dargestellt, zu welcher logischen Einheit gehören. Zusätzlich zeigt diese die groben Zusammenhänge der einzelnen Einheiten. In orange sind Klassen des Programms *oszi_oberflaeche.py* dargestellt, welche mit anderen Unterprogrammen interagieren. Die Klasse *StatusProvider* empfängt

¹²[numpy-Dokumentation der verwendeten Version 2.3](#)

¹³[scipy-Dokumentation für die verwendete Version 1.16.1](#)

¹⁴[matplotlib-Dokumentation für die verwendete Version 3.10.3](#)

¹⁵[pyserial-Dokumentation \(verwendete Version: 3.5\)](#)

¹⁶[PySide6-Dokumentation \(verwendete Version: 6.9.2\)](#)

die Statusmeldungen vom Hardwareinterface und verteilt diese an das richtige Fenster der Benutzeroberfläche. Die Klasse *MeasureWorker* kümmert sich um den Aufruf der Messfunktionen, die vom Benutzer ausgewählt worden sind.




Abbildung 69: Paketdiagramm zur Darstellung der Unterprogramme

9.1.3. Konzept Hardwareinterface

Um das Hardwareinterface zu realisieren wurde die Zustandsmaschine, die auf den Microcontroller läuft auf den PC abgebildet. Das Zustandsdiagramm des PCs befindet sich im Unterabschnitt A.4. Mit dem Unterprogramm *find_my_device.py* wird der passende COM-Port automatisch gefunden. Mit *serial_interface.py* werden die Methoden der Python Klasse *serial_interface* überschrieben. Die Kommunikation zwischen PC und Microcontroller wird über diese Funktionen realisiert. Die Zustandsmaschine soll in einem separaten Thread laufen, um die Benutzeroberfläche responsiv zu halten.

9.1.4. Konzept Benutzeroberfläche

Die Benutzeroberfläche ist objektorientiert konzipiert und basiert auf einer modularen Aufteilung in mehrere Klassen, die jeweils spezifische Teilfunktionen realisieren. Abbildung 70 zeigt die wichtigsten Klassen sowie deren Beziehungen untereinander.




Abbildung 70: Übersicht der Klassen der Benutzeroberfläche

Das Hauptfenster der Anwendung wird durch die Klasse *StackedWidgetApp* repräsentiert. Sie instanziiert die drei Hauptseiten *General*, *Info* und *Debugging* und verbindet diese über eine Seiten-Navigation. Zusätzlich wird eine Instanz der Klasse *StatusProvider* erzeugt, welche den gezielten Austausch von Statusmeldungen zwischen PC bzw. μC und GUI ermöglicht und somit sowohl der *General*- als auch der *Debugging*-Seite zur Verfügung steht.

Die Funktionalität der einzelnen Seiten ist wie folgt aufgeteilt:

- **Info:** Stellt dem Anwender eine kompakte Bedienungsanleitung zur Verfügung.
- **Debugging:** Ermöglicht das manuelle Konfigurieren von Abtastfrequenz und Referenzspannung zu Test- und Analysezwecken. In dieser Klasse wird folgende weitere Klasse instanziiert:
 - *CustomStepSpinBox* realisiert benutzerdefinierte Spinbox zur Einstellung der Abtastfrequenz in folgenden Schritten: 20 kHz, 30 kHz, ..., 100 kHz, 200 kHz, 300 kHz, ..., 1 MHz, 2 MHz, ..., 10 MHz.

- **General:** Beinhaltet die Hauptbenutzeroberfläche. Hier werden sämtliche grafische Elemente erzeugt und die zugehörige Logik implementiert. Innerhalb dieser Klasse werden die folgenden Klassen instanziiert:
 - *UsbOszGui* synchronisiert die Benutzeroberfläche mit der Zustandsmaschine (FSM) auf PC- und Mikrocontroller-Seite.
 - *MatplotlibWidget* kümmert sich um die Visualisierung der Messdaten sowie um die Implementierung von Achseneinstellungen und Cursorfunktionen.
 - *MeasureWorker* Verwaltet die Ausführung der Messfunktionen und stellt deren Ergebnisse zur Anzeige bereit.

9.1.5. Auswahl und Definition der Messungen

Bei der Auswahl der Messungen wurde sich am Benutzerhandbuch des Agilent InfiniiVision 2000 X-Series Oszilloskop orientiert siehe [Key25, ab S. 191]. Folgende Messungen sollen mit dem USB-Oszilloskop möglich sein:

- **Maximum:** Höchste Wert des Signals.
- **Minimum:** Niedrigste Wert des Signals.
- **Dach:** Häufigste Wert im oberen Wellenformteil. Falls dieser nicht eindeutig bestimmt werden kann ist der Dach Wert gleich dem Maximum.
- **Base:** Häufigste Wert im unteren Wellenformteil. Falls dieser nicht eindeutig bestimmt werden kann ist der Base wert gleich dem Minimum.
- **Amplitude:** Differenz zwischen Dach und Base.
- **Spitze Spitze:** Differenz zwischen Maximum und Minimum.
- **Mittelwert:** Mittelwert über vollständige Perioden. Dieser ergibt sich folgendermaßen:

$$\text{Mittelwert} = \frac{\sum x_i}{n}$$

mit x_i = Wert am Punkt i und n = Anzahl der Messwerte.

- **DC RMS:** Quadratischer Mittelwert über vollständige Perioden. Dieser ergibt sich folgendermaßen:

$$\text{RMS}_{\text{DC}} = \sqrt{\frac{\sum_{i=1}^n x_i^2}{n}}$$

mit x_i = Wert am Punkt i und n = Anzahl der Messwerte.

- **AC RMS:** Quadratischer Mittelwert, mit entfernter DC-Komponente über vollständige Perioden. Dieser ergibt sich folgendermaßen:

$$\text{RMS}_{\text{AC}} = \sqrt{\frac{\sum_{i=1}^n (x_i - \bar{x})^2}{n}}$$

mit x_i = Wert am Punkt i und n = Anzahl der Messwerte und $\bar{x}$ = Mittelwert über vollständige Periode.

- **Periode:** Zeit zwischen den mittleren Schwellenpunkten zweier aufeinanderfolgender Flanken.
- **Frequenz:** Ist als Kehrwert der Periode definiert.

9.2. Implementierung

Die nachfolgende Beschreibung gibt einen Überblick über die Umsetzung der Software. Diese schließt sowohl das Hardwareinterface, zur Kommunikation mit dem μ C ein, sowie die Benutzeroberfläche. Für genaue Informationen zur Implementierung sei auf die Quellcode-Dateien verwiesen.

9.2.1. Implementierung Hardwareinterface

Die Implementierung der FSM auf dem PC erfolgte nach dem in Anhang A dargestellten Zustandsdiagramm. Hierfür wurde das Python Paket *python-state-machine* verwendet. Dieses ermöglicht es Zustände und Zustandstransitionen einfach zu erstellen. Der Zustandsautomat wurde folgendermaßen implementiert:

```
1 class usb0sziPC(StateMachine):
2     init = State("Init", initial=True)
3     idle = State("Idle")
4     acquiring_start = State("Acquiring_Start")
5     ...
6
7     app_started = init.to(idle)
8     run = idle.to(acquiring_start)
9     acquisition_done = acquiring_start.to(acquiring_stop)
10    ...
```

Listing 6: Implementierung der Zustandsmaschine `usb0sziPC` in Python

Der Befehl zum Zustandswechsel wird dem μ C immer am Ende des vorherigen Zustands gesendet. Beim Eintritt in den nächsten Zustand wird dann überprüft, ob der μ C bereits in den nächsten Zustand gewechselt hat. Das heißt der μ C wechselt immer zuerst in den nächsten Zustand und die PC FSM immer erst, wenn der μ C bereits gewechselt hat. Eine Ausnahme besteht im Zustand *transmission*, hier wird nicht auf die Information vom μ C gewartet, da der Speicher sonst mit Daten überflutet wird und Daten verloren gehen würden.

Nachdem alle Daten übertragen worden sind, sendet der μ C ein weiteres Byte, dass einen Überlauf signalisiert. Dieses wird direkt ausgewertet und je nach Ergebnis eine Meldung in die *status_queue* geschoben, *OVERFLOW* oder *NO_OVERFLOW*.

Anschließend werden die Rohdaten mit der Funktion *calculate_voltage()* in Spannungswerte umgerechnet. Dafür wird folgende Formel verwendet:

$$\frac{\text{raw_value}}{4095} \cdot v_{\text{ref}} \cdot 10^{-3} \cdot v_{\text{div_factor}}$$

Die 4095 ergeben sich aus der Auflösung des ADCs von 12 Bit. v_{ref} ist die eingestellte Referenzspannung. Der *div_factor* ergibt sich aus dem Spannungsteiler im AF (siehe Unterunterabschnitt 5.1.6).

9.2.2. Implementierung Kommunikation zwischen PC FSM und GUI

Die Kommunikation zwischen den beiden Threads wurde mit zwei Queues realisiert, die *command_queue* und die *status_queue*. Um zu verhindern, dass Daten überschrieben werden oder verloren gehen, kann immer nur ein Thread schreibend zugreifen und der andere nur lesend. So schreibt der GUI-Thread Befehle in die *command_queue*, der FSM-Thread liest diese aus und führt basierend auf seinem aktuellen Zustand und den Befehlen die passende Codezeile aus. Dabei schreibt er bei Zustandswechsel oder im Fehlerfall eine Nachricht in die *status_queue*, welche wiederum vom Thread der *StatusProvider* Klasse, die sich im Programm der Benutzeroberfläche befindet, ausgewertet wird.

Die *StatusProvider* Klasse liest die *status_queue* aus und sendet eine Nachricht an die jeweilige Funktion *handle_status*, die sich in den Klassen *General* und *Debugging* befindet. Hier wird entschieden, ob die Nachricht für die Seite der GUI bestimmt war. Hier wird dann die eigentliche Reaktion auf die Statusmeldung ausgeführt.

Die *StatusProvider* Klasse wird bei Programmstart als Thread instanziiert und fragt die *status_queue* alle 100 ms ab.

9.2.3. Implementierung GUI

Implementierung der Benutzeroberfläche:

Dieses Kapitel beginnt mit einer Erläuterung der grundlegenden Implementierungsprinzipien und -techniken, die in der Benutzeroberfläche der Anwendung durchgängig zum Einsatz kommen. Anschließend werden die spezifischen Implementierungsdetails der Hauptkomponenten – der `General`-Klasse, des `MatplotlibWidget` und der `Debugging`-Klasse – ausführlich dargestellt.

Grundlegende Implementierungsprinzipien:

Parallele Thread-Ausführung:

Die Anwendung ist so konzipiert, dass vier Threads parallel laufen, um eine reaktions-schnelle Benutzeroberfläche zu gewährleisten und blockierende Operationen (z.B. Kommunikation mit Hardware) in separaten Prozessen zu halten. Alle Threads werden im Hauptprogramm `oszi_oberflaeche.py` gestartet und beendet. Das folgende Listing zeigt beispielhaft, wie ein Thread für die Finite-State-Machine (FSM) in Python gestartet wird:

```
1 fsm_thread = threading.Thread(  
2     target=fsm_pc ,  
3     args=(command_queue , status_queue , stop_event) ,  
4     daemon=True  
5 )  
6 fsm_thread.start()
```

Listing 7: Starten eines Threads in Python

Die Verwendung von `command_queue` und `status_queue` als Argumente für den Thread `fsm_pc` unterstreicht die Wichtigkeit dieser `Queue`-Objekte für die inter-Thread-Kommunikation. Sie ermöglichen einen sicheren und asynchronen Datenaustausch zwischen der GUI und den Hintergrundprozessen.

Erstellung von PySide6-GUI-Elementen:

Die Entwicklung der Benutzeroberfläche folgt einem strukturierten Vorgehen, das für PySide6-Anwendungen typisch ist. Dieses Vorgehen gewährleistet eine klare Trennung von Layout, Elementinstanziierung und Funktionalität:

1. **Layout erstellen:** Zuerst wird ein Layout-Manager instanziiert, der die Anordnung

der Widgets regelt (z.B. `layout = QGridLayout()`).

2. **Element instanziiieren:** Das gewünschte GUI-Element wird als Objekt erstellt (z.B. `self.reference_voltage_spinbox = QSpinBox()`).
3. **Element zum Layout hinzufügen:** Das instanziierte Element wird dem zuvor erstellten Layout an einer bestimmten Position hinzugefügt (z.B. `layout.addWidget(self.reference_voltage_spinbox, 1, 1)`).
4. **Element mit Funktion verknüpfen:** Interaktive Elemente werden mit einer spezifischen Methode (Slot) verbunden, die auf Benutzeraktionen reagiert (z.B. `self.reference_voltage_spinbox.valueChanged.connect(self.on_reference_voltage_change)`).
5. **Verknüpfte Funktion definieren:** Die Methode (Slot), die durch das Signal ausgelöst wird, wird implementiert.

Während die Schritte 1 bis 3 für die visuelle Darstellung jedes GUI-Elements notwendig sind, sind die Schritte 4 und 5 optional und hängen von der gewünschten Interaktivität und Funktionalität des Elements ab.

Signal-and-Slots-Konzept:

Ein zentrales Merkmal des Qt-Frameworks, auf dem PySide6 basiert, ist das Signal-and-Slots-Konzept. Es ermöglicht eine lose gekoppelte, übersichtliche und sichere Kommunikation zwischen verschiedenen Komponenten einer GUI.

Ein **Signal** ist ein Ereignis, das von einem Objekt ausgelöst wird. Beispiele hierfür sind ein Mausklick auf einen Button, eine Wertänderung in einer Spinbox oder eine Statusänderung eines Hintergrundprozesses. Ein **Slot** ist eine Methode, die auf das Eintreten eines Signals reagiert. Durch den `connect()`-Aufruf wird eine Verbindung zwischen einem Signal und einem Slot hergestellt, wodurch festgelegt wird, welche Aktion ausgeführt werden soll, wenn das Signal auftritt.

In PySide6 können eigene Signale als Klassenattribute unter Verwendung von `Signal()` aus dem Modul `PySide6.QtCore` erzeugt werden. Slots sind in der Regel normale Python-Methoden, können aber zur besseren Lesbarkeit und für die Metadaten-Generierung explizit mit dem Dekorator `@Slot()` annotiert werden. Dieses Konzept ist grundlegend für die Interaktion innerhalb der gesamten Benutzeroberfläche.

Implementierung der General-Klasse:

Die Klasse **General** stellt die Hauptansicht des USB-Oszilloskops dar und umfasst die Kernfunktionalitäten für die Signalerfassung, -visualisierung und -analyse. Sie ist darauf ausgelegt, eine intuitive und umfassende Steuerung des Oszilloskops zu ermöglichen.

Implementierungsansatz:

Zustandsverwaltung und Initialisierung Die Klasse verwaltet zahlreiche interne Zustandsvariablen wie `current_timebase`, `current_vdiv` und `is_run_mode`, die die aktuellen Einstellungen des Oszilloskops widerspiegeln. Listen wie `timebase_values` und `vdiv_values` definieren die diskreten, oszilloskop-typischen Einstellwerte für Zeitbasis und vertikale Skalierung. Ein internes `UsbOszGui`-Finite-State-Machine (FSM) Objekt (`self.gui_fsm`) wird zur Steuerung des Anwendungsflusses und zur dynamischen Anpassung der GUI-Elemente an den aktuellen Betriebsmodus eingesetzt. Benutzereinstellungen für die GUI (z.B. letzte Skalierungswerte) werden mittels `pickle` in den Methoden `save_settings` und `load_settings` persistiert, um eine konsistente Benutzererfahrung über Sitzungen hinweg zu gewährleisten.

Benutzeroberflächen-Aufbau (`initUI`) Das Layout wird mithilfe eines `QGridLayout` strukturiert, das eine effiziente Anordnung der zahlreichen Steuerelemente ermöglicht.

- **Visualisierung:** Die Signaldarstellung erfolgt über ein `MatplotlibWidget` (siehe Abschnitt 9.2.3), das eine flexible Plot-Funktionalität bietet, ergänzt durch eine `NavigationToolBar` für interaktive Zoom- und Pan-Operationen.
- **Skalierung und Offset:** Für die Einstellung von Zeitbasis, vertikaler Division sowie X- und Y-Offset werden `QDial`-Widgets verwendet. Diese sind mit den vordefinierten Wertelisten verknüpft und bieten eine präzise, analog anmutende Steuerung. Die Dials für X- und Y-Offset sind kleiner dimensioniert und werden vertikal bzw. horizontal mittig zu den größeren Dials für Zeitbasis und V/div ausgerichtet, um eine platzsparende und ästhetische Anordnung zu erzielen.
- **Aquisition-Steuerung:** `QPushButtons` für "Single", "Run", "Stop" und "Reset" ermöglichen die Steuerung des Datenerfassungsprozesses.
- **Konfiguration:** `QComboBoxen` dienen zur Auswahl des Trigger-Typs ("rising edge", "falling edge"), der Interpolationsmethode für die Signaldarstellung und des

Tastkopf-Verhältnisses ("1:1", "10:1").

- **Messfunktionen:** Eine `QGroupBox` mit `QCheckBox`en erlaubt die Auswahl verschiedener Signalmessungen (z.B. Amplitude, Max, Min, Periode, Frequenz), deren Ergebnisse in einem dedizierten `QLabel` angezeigt werden.
- **Statusanzeigen:** `QLabels` informieren über den aktuellen FSM-Status, Überlaufbedingungen (`overflow_label`) und den Trigger-Status (`triggered_label`). Ein `QTimer` (`status_clear_timer`) wird verwendet, um temporäre Statusmeldungen nach einer bestimmten Zeit automatisch zurückzusetzen.

Kommunikation und Datenfluss Befehle zur Konfiguration des μC (z.B. `START_ACQUISITION`, `CONFIGURE_TRIG_RISE_EDGE`) werden über die `command_queue` gesendet. Eingehende Daten und Statusaktualisierungen vom Backend werden über benutzerdefinierte `Signale` empfangen:

- `data_received_signal` (Slot `process_and_plot_data`): Verarbeitet empfangene Rohdaten, wendet ggf. Tastkopf-Korrekturen an und übergibt sie zur Darstellung an das `MatplotlibWidget`. Nach der Verarbeitung wird ein `PROCESSING_COMPLETE`-Befehl an die `command_queue` gesendet, um die Akquisition fortzusetzen oder zu beenden.
- `status_update_signal` (Slot `handle_fsm_status_update`): Aktualisiert den internen FSM-Zustand der GUI und passt die Aktivierung/Deaktivierung von UI-Elementen entsprechend an.

Messwertberechnung Die Methode `on_measure_changed` wird durch das Ändern der `CheckBox`en für Messwerte ausgelöst. Um die Responsivität der GUI während potenziell rechenintensiver Messwertberechnungen zu gewährleisten, wird ein `MeasureWorker` in einem separaten `QThread` gestartet. Dieser Worker berechnet die ausgewählten Messwerte asynchron und sendet die Ergebnisse an den Slot `show_results`, der die Anzeige aktualisiert.

Cursor-Funktionalität Ein `QPushButton` (`toggle_crosshair_button`) steuert die Sichtbarkeit von Mess-Cursoren im `MatplotlibWidget`. Die Differenzen (`delta_x`, `delta_y`) zwischen den Cursoren werden über das Signal `cursor_diff_changed` des `MatplotlibWidget` empfangen und in dedizierten `QLabels` angezeigt.

Implementierung der MatplotlibWidget-Klasse:

Die `MatplotlibWidget`-Klasse ist das zentrale Element für die grafische Darstellung der erfassten Oszilloskop-Daten. Sie integriert die leistungsstarken Plot-Funktionalitäten von Matplotlib nahtlos in die PySide6-Benutzeroberfläche und erweitert diese um interaktive Features wie Cursor-Messungen. Die Klasse erbt von `FigureCanvas` aus `matplotlib.backends.backend_qt5agg`, wodurch sie direkt als Qt-Widget verwendet werden kann.

Implementierungsansatz

Initialisierung und Kernkomponenten (`__init__`) Bei der Instanziierung werden eine Matplotlib `figure` und `axes` (`self.figure`, `self.ax`) erstellt, die die Grundlage für alle Zeichnungen bilden.

- **Performanzoptimierung:** Statt bei jeder Datenaktualisierung neue Plot-Objekte zu erzeugen, werden die Hauptkurve (`self.line`), die beiden vertikalen und horizontalen Cursor-Linien (`self.vline1`, `self.hline1`, `self.vline2`, `self.hline2`) sowie deren Text-Annotationen (`self.coord_text1`, `self.coord_text2`) einmalig als persistente Matplotlib-Objekte angelegt. Dies minimiert den Overhead beim Aktualisieren der Darstellung.
- Eine `zero_line` dient als statische Referenz für die Nulllinie.
- Interne Flags (`self.crosshair1_visible`, `self.crosshair2_visible`, `self.dragging_cursor`) und Variablen (`self.cursor_x1`, `self.cursor_y1`, etc.) verwalten den Zustand und die Position der Cursor.
- Die `data_x` und `data_y` Arrays speichern die aktuell geplotteten Datenpunkte.
- Wichtige Mausereignisse (`button_press_event`, `motion_notify_event`, `button_release_event`) werden direkt mit internen Event-Handleern (`on_mouse_press`, `on_mouse_move`, `on_mouse_release`) verbunden, um die interaktive Cursor-Steuerung zu ermöglichen.

Achsenskalierung und -beschriftung (`update_axes_scaling`) Diese Methode ist verantwortlich für die dynamische Anpassung des sichtbaren Plotbereichs. Sie berechnet die `x_min`, `x_max`, `y_min` und `y_max` Werte basierend auf der aktuellen Zeitbasis (`timebase`), der vertikalen Division (`vdiv`), den Offsets (`xoffset`, `yoffset`) und der Anzahl der Gitterdivisionen (`num_xdiv`, `num_ydiv`). `set_xlim`, `set_ylim`, `set_xticks` und `set_yticks`

werden verwendet, um die Achsenbereiche und die Gitterlinien präzise auf die Oszilloskop-typische Darstellung anzupassen. Die Achsenbeschriftungen werden dynamisch über `get_time_label` und `get_v_label` formatiert, um Einheiten (z.B. " $\mu\text{s}/\text{div}$ ", " V/div ") korrekt darzustellen. Nach einer Skalierungsänderung werden die Cursor-Positionen aktualisiert und ein `draw_idle()`-Aufruf initiiert, um die Änderungen effizient zu rendern.

Datenplotting (`plot_data`) Diese zentrale Methode empfängt die Rohdaten und die Abtastrate. Sie generiert die entsprechenden Zeitwerte (`t`) und aktualisiert die `self.data_x` und `self.data_y` Buffer.

- **Flexible Plot-Stile:** Basierend auf dem `plot_style`-Parameter (z.B. "linear", "points", "steps", "pline") wird die Darstellung des Signals angepasst. Für den "pline" Stil wird `make_interp_spline` verwendet, um eine geglättete Kurve zu erzeugen.
- Der entscheidende Performanzaspekt ist die Verwendung von `self.line.set_data(t, data)`, wodurch die Daten des bestehenden Linienobjekts aktualisiert werden, anstatt ein neues zu zeichnen.
- Die Cursor werden initial positioniert, falls noch nicht geschehen, und ihre Positionen sowie Text-Annotationen werden aktualisiert.
- Ein abschließender `self.figure.canvas.draw_idle()`-Aufruf gewährleistet eine effiziente Aktualisierung der GUI, indem nur die notwendigen Bereiche neu gezeichnet werden.

Cursor-Funktionalität

- **Sichtbarkeit:** Die Methoden `show_crosshair` und `hide_crosshair` steuern die Sichtbarkeit aller Cursor-Elemente (Linien, Textboxen).
- **Positionierung (`update_cursor1`, `update_cursor2`):** Diese Methoden bewegen einen spezifischen Cursor. Sie nutzen `np.argmin(np.abs(self.data_x - mouse_x))`, um den Datenpunkt zu finden, dessen X-Koordinate dem Mauszeiger am nächsten liegt. Die Cursor-Linien und Text-Annotationen werden entsprechend aktualisiert.
- **Differenzberechnung (`update_delta_t_textbox`):** Diese Methode berechnet die absolute Differenz (`delta_x`, `delta_y`) zwischen den beiden aktiven Cursors und emittiert das `cursor_diff_changed`-Signal, um diese Werte an die `General`-Klasse zur Anzeige zu übermitteln.

Interaktive Cursor-Steuerung (Maus-Events) Die `on_mouse_press`-Methode identifiziert, welcher Cursor (falls vorhanden und sichtbar) dem Klickpunkt am nächsten ist, und setzt `self.dragging_cursor` entsprechend. `on_mouse_move` aktualisiert kontinuierlich die Position des `dragging_cursor`, solange die Maustaste gedrückt ist. `on_mouse_release` setzt `self.dragging_cursor` zurück, um den Ziehvorgang zu beenden.

Implementierung der Debugging-Klasse:

Die Klasse `Debugging` dient als spezialisiertes Konfigurationsfenster innerhalb der `StackedWidgetApp` und stellt Funktionen für die detaillierte Einstellung von Abtastfrequenz und Referenzspannung bereit. Ihre primäre Rolle liegt in der Unterstützung von Test-, Analyse- und Debugging-Szenarien, die über die Standardfunktionen der `General`-Ansicht hinausgehen.

Implementierungsansatz

Benutzeroberflächen-Aufbau (`initUI`) Das Layout wird ebenfalls mittels `QGridLayout` organisiert, um eine übersichtliche Anordnung der Konfigurationselemente zu gewährleisten.

- **Abtastfrequenz:** Eine Instanz der `CustomStepSpinBox` wird verwendet, um die Abtastfrequenz einzustellen. Diese spezielle Spinbox ermöglicht die Auswahl aus einer vordefinierten, nicht-linearen Sequenz von Frequenzen (z.B. 20 kHz, 30 kHz, ..., 10 MHz), die für die Anwendung relevant sind. Die Anzeige erfolgt in einer benutzerfreundlichen, skalierten Darstellung (z.B. "MHz", "kHz").
- **Referenzspannung:** Eine standardmäßige `QSpinBox` erlaubt die präzise Einstellung der Referenzspannung des Analog-Digital-Wandlers (ADC).
- **Statusanzeigen:** `QLabels` zeigen die aktuell eingestellte Abtastfrequenz, Referenzspannung sowie Timing-Informationen wie Übertragungs- und Konversionszeiten an.

Kommunikation Änderungen an den Werten der Spin-Boxen lösen `valueChanged`-Signale aus, die mit den internen Slot-Methoden (`on_samplingfrequency_spinbox_changed`, `on_reference_voltage_spinbox_changed`) verbunden sind. Diese Slots extrahieren die ausgewählten Parameterwerte und übermitteln sie in Form von strukturierten Befehlen

(z.B. `{"type": "CONFIGURE_FREQ", "FREQ": "..."}`) an die `command_queue`. Dies gewährleistet eine effiziente und entkoppelte Kommunikation mit dem μ C zur Anpassung dieser spezifischen Hardware-Parameter.

Durch die klare Trennung der Verantwortlichkeiten in **General** für die Hauptfunktionalität, **MatplotlibWidget** für die spezialisierte Visualisierung und **Debugging** für spezialisierte Einstellungen wird eine flexible und wartbare Architektur der Benutzeroberfläche erreicht.

9.2.4. Implementierung Messfunktionen

Die Implementierung der Messfunktionen nutzt primär die numerische Bibliothek *NumPy* für effiziente Array-Operationen und *SciPy.stats* für statistische Analysen, insbesondere zur Modusbestimmung für die *Dach* und *Base* Messung.

Im Folgenden werden die Implementierungsansätze für die Funktionen **dach**, **base** und **period** detailliert erläutert. Anschließend werden alle weiteren Funktionen kurz beschrieben. Für mehr Details sei auf den Quellcode *measurement_functions.py* verwiesen.

Dach- und Base-Funktion:

Die Funktion **dach** ist darauf ausgelegt, den oberen stabilen Pegel eines Signals zu identifizieren, oft als High-Level bezeichnet. Dies ist besonders nützlich bei Rechteck- oder Puls-Signalen, kann aber auch auf andere Signalformen angewendet werden, die einen klar definierten oberen Bereich aufweisen.

- **Eingabeprüfung und Randfälle:**

- Es wird überprüft, ob `signal_data` ein eindimensionales NumPy-Array ist. Andernfalls wird ein `ValueError` ausgelöst.
- Ein leeres Array führt zur Rückgabe von `np.nan`.
- Ein Sonderfall wird behandelt, wenn alle Werte im Signal identisch sind (d.h., `min_val == max_val`). In diesem Fall ist das Dach trivialerweise dieser eine Wert.

- **Definition des oberen Wellenformteils:**

- Der Bereich des Signals, der als oberer Teil betrachtet wird, wird durch einen Schwellenwert (`threshold`) definiert. Dieser Schwellenwert wird relativ zum Peak-to-Peak-Bereich des Signals berechnet:

$$\text{threshold} = \text{min_val} + \text{upper_part_threshold_percentage} \cdot (\text{max_val} - \text{min_val})$$

- Standardmäßig werden alle Datenpunkte, die 90% oder mehr des Peak-to-Peak-Bereichs vom Minimum entfernt sind, als Teil des oberen Wellenformteils (`upper_waveform_part`) betrachtet. Dieser Parameter ist konfigurierbar, um die Empfindlichkeit anzupassen.

- **Modusbestimmung im oberen Teil:**

- Aus dem `upper_waveform_part` wird der Modus (der am häufigsten vorkommende Wert) mithilfe von `scipy.stats.mode` ermittelt. Der Modus wird bevorzugt gegenüber dem Mittelwert oder Median, da er robuster gegenüber Rauschen ist, das nicht den typischen oberen Pegel repräsentiert, und sich gut für diskrete oder quantisierte Signale eignet.
- Sollte der `upper_waveform_part` leer sein (z.B. bei sehr hohem `upper_part_threshold_percentage` oder stark verrauschtem Signal), wird als Fallback das globale Maximum des Signals (`max_val`) zurückgegeben.

- **Eindeutigkeitsprüfung des Modus:**

- Um sicherzustellen, dass der gefundene Modus repräsentativ ist und nicht durch wenige Ausreißer oder Rauschen zustande kommt, wird eine Eindeutigkeitsprüfung durchgeführt. Der Modus wird nur akzeptiert, wenn seine Häufigkeit (`mode_count`) einen bestimmten Anteil (`mode_uniqueness_ratio`, standardmäßig 10%) der Gesamtanzahl der Samples im `upper_waveform_part` überschreitet.
- Ist diese Bedingung nicht erfüllt oder sind zu wenige Samples im `upper_waveform_part` vorhanden (weniger als 2), wird ebenfalls auf das globale Maximum des Signals (`max_val`) zurückgegriffen. Dies erhöht die Robustheit der Funktion.

Die Funktion `base` ist komplementär zu `dach` und dient der Identifizierung des unteren stabilen Pegels eines Signals, oft als Basis oder Low-Level bezeichnet.

Die Implementierung von **base** folgt einem analogen Prinzip wie **dach**, jedoch spiegelverkehrt für den unteren Signalbereich:

- **Eingabeprüfung und Randfälle:**

- Identisch zu **dach**: Prüfung auf 1D NumPy-Array, Behandlung leerer Arrays und konstanter Signale.

- **Definition des unteren Wellenformteils:**

- Der Schwellenwert für den unteren Teil wird ebenfalls relativ zum Peak-to-Peak-Bereich berechnet, aber diesmal werden Werte unterhalb des Schwellenwerts betrachtet:

$$\text{threshold} = \text{min_val} + (1 - \text{lower_part_threshold_percentage}) \times (\text{max_val} - \text{min_val})$$

- Alle Datenpunkte, die kleiner oder gleich diesem Schwellenwert sind, bilden den **lower_waveform_part**.

- **Modusbestimmung im unteren Teil:**

- Analog zu **dach** wird der Modus des **lower_waveform_part** mittels `scipy.stats.mode` bestimmt.
- Ist der **lower_waveform_part** leer, wird als Fallback das globale Minimum des Signals (**min_val**) zurückgegeben.

- **Eindeutigkeitsprüfung des Modus:**

- Die Eindeutigkeitsprüfung des Modus erfolgt ebenfalls wie bei **dach**, um die Robustheit zu gewährleisten. Ist der Modus nicht eindeutig oder sind zu wenige Samples vorhanden, wird auf das globale Minimum des Signals (**min_val**) zurückgegriffen.

Funktionen zur Bestimmung der Periode:

- **Mittelwertbestimmung:**

- Zuerst wird der arithmetische Mittelwert des gesamten Signals berechnet. Dieser Mittelwert dient als Referenzpunkt für die Kreuzungen.

- **Identifikation der Mittelwert-Kreuzungen:**

- Die Funktion sucht nach aufsteigenden Kreuzungen des Signals mit seinem Mittelwert. Dies geschieht durch die Bedingung `(data[:-1] < meanval) & (data[1:] >= meanval)`. Hierbei wird überprüft, an welchen Stellen das Signal von unterhalb des Mittelwerts auf oberhalb oder gleich des Mittelwerts wechselt. Die Indizes dieser Kreuzungen werden in `crossings` gespeichert.

- **Berechnung der Periodendauer in Samples:**

- Wenn mindestens zwei Kreuzungen gefunden wurden (was mindestens eine volle Periode impliziert), wird die Differenz zwischen aufeinanderfolgenden Kreuzungsindizes (`np.diff(crossings)`) berechnet. Diese Differenzen repräsentieren die Längen einzelner Perioden in Samples.
- Der Mittelwert dieser Differenzen wird als `period_value` zurückgegeben. Dies glättet mögliche Schwankungen in der Periodenlänge und erhöht die Robustheit bei leicht variierenden Perioden oder Rauschen.
- Werden weniger als zwei Kreuzungen gefunden, kann keine Periode eindeutig bestimmt werden, und die Funktion gibt `None` zurück.

- **Umrechnung in Zeit:**

- Ist ein gültiger `period_value` (nicht `None`) vorhanden, wird dieser mit der `abtastzeit` (der Zeit zwischen zwei aufeinanderfolgenden Samples) multipliziert, um die Periode in der entsprechenden Zeiteinheit zu erhalten.
- Ist `period_value` `None`, gibt auch `period` `None` zurück.

Weitere Funktion:

- `maximum(data)`: Bestimmt den maximalen Wert im Signal (`np.max()`).
- `minimum(data)`: Bestimmt den minimalen Wert im Signal (`np.min()`).
- `mean(data)`: Berechnet den Mittelwert des Signals (`np.mean()`), wobei die Berechnung auf eine ganzzahlige Anzahl von Perioden begrenzt wird, um Periodenendefekte zu minimieren.
- `peak_peak(data)`: Berechnet die Spitze-zu-Spitze-Spannung als Differenz zwischen Maximum und Minimum.
- `frequency(data, abtastzeit)`: Berechnet die Frequenz als Kehrwert der Periode, unter Verwendung von `period` und `abtastzeit`.

- `amplitude(data)`: Berechnet die Amplitude als Differenz zwischen dem ermittelten Dach und der Basis (`dach(data) - base(data)`).
- `dc_rms(data)`: Berechnet den Gleichanteils-Effektivwert (DC-RMS) des Signals. Die Berechnung erfolgt über eine ganzzahlige Anzahl von Perioden.
- `ac_rms(data)`: Berechnet den Wechselanteils-Effektivwert (AC-RMS) des Signals (`np.std()`), oft als Standardabweichung interpretiert, ebenfalls über eine ganzzahlige Anzahl von Perioden.

9.3. SW-Test

Die Entwicklung der Software war ein iterativer Prozess. Somit wurde eine Funktionalität programmiert und getestet, bevor eine neue Funktionalität dazu kam.

Im ersten Schritt wurde überprüft, ob sich die PC FSM wie gewünscht verhält. Dies wurde unabhängig vom μC getestet, indem die Transitionen, die vom μC kommen, durch Tastatureingaben simuliert wurden.

Nachdem die Kommunikation zwischen μC und PC implementiert war, wurden weitere Tests mit Dummy-Daten, die vom μC auf den PC übertragen wurden, durchgeführt. Mit diesem Testaufbau konnten alle Funktionalitäten der Benutzeroberfläche Schritt für Schritt getestet werden.

Abschließend wurde die Funktionalität aller GUI-Elemente mit dem Gesamtsystem getestet. Dies war vor allem für den Test der Messungen notwendig, siehe 10.2.

10. Zusammenführung

Nachdem die Tests der Einzelkomponenten (HW, FW, SW) erfolgt waren, konnte deren Zusammenführung durchgeführt werden.

Hierbei wurden zunächst die Software mit der Firmware verbunden und die einwandfreie Kommunikation zwischen μC und der Rechner-Anwendung überprüft. Nachdem dies erfolgreich getestet wurde, konnte die Oszi-Baugruppe auf das NUCLEO-Board aufgesteckt werden. Der Gesamtaufbau kann Abbildung 71 entnommen werden.

10.1. Testaufbau

Beim Anschluss sind die Tabelle 2 und die darunterliegenden Hinweise zu beachten.




Abbildung 71: Übersichtsschaltbild für den Testaufbau des Projekts

Oszi-Anschluss	externer Anschluss	Beschreibung
<i>H1</i> (Baugruppe)	$+5\text{ V} + U_D$	
<i>H2</i> (Baugruppe)	$-5\text{ V} - U_D$	
<i>H3</i> (Baugruppe)	$V+ = +12\text{ V} + U_D$	
<i>H4</i> (Baugruppe)	$V- = -12\text{ V} - U_D$	
<i>H5, H6</i> (Baugruppe)	0V (GND)	
<i>J1</i> (Baugruppe, BNC)	DUT (Device Under Test)	
<i>CN13</i> (NUCLEO, micro-USB)	PC (USB)	Kommunikationsanschluss
optional:		
<i>CN1</i> (NUCLEO, micro-USB)	PC (USB)	Programmierschluss

Tabelle 2: Verbindungstabelle

Hinweise:

- Aufgrund der eingebauten Verpolungsschutz-Dioden ist jeweils eine zusätzliche Spannung von $U_D \approx 0.3\text{ V}$ zu berücksichtigen.
- Zunächst müssen die Versorgungsspannungen $\pm 5\text{ V}$ eingeschaltet werden, danach die Versorgungsspannungen $\pm 12\text{ V}$.
- Anschließend kann die Kommunikationsleitung an CN13 angeschlossen und mit dem PC verbunden werden.
- Als letztes wird das Signal an J1 eingespeist.
- Über den USB-Port CN1 kann optional die Programmierung des Mikrocontrollers und/oder der Aufbau einer Debug-Verbindung erfolgen.

10.2. Funktionstest

Um die Funktion des Oszilloskops zu überprüfen wurde eine Reihe an Testsignalen mittels Funktionsgenerator eingespeist. Dies sollten dazu dienen die Performanz der Baugruppe zu testen. Die resultierenden Signale sind den folgenden Abbildungen zu entnehmen.

Zu Beginn wurden sinusförmiger Wechselspannungen mit kleiner Amplitude eingespeist, um die generelle Darstellung zu überprüfen.




Abbildung 72: Testsignal: Sinus ($f = 10 \text{ kHz}$, $V_{pp} = 2 \text{ V}$)




Abbildung 73: Testsignal: Sinus ($f = 100 \text{ kHz}$, $V_{pp} = 2 \text{ V}$)

Die dargestellten Signale decken sich mit den Erwartungen.

Anschließend wurde die Amplitude etwas erhöht.




Abbildung 74: Testsignal: Sinus ($f = 100 \text{ kHz}$, $V_{pp} = 8 \text{ V}$)

Hier zeigte sich, dass das Signal einen leichten Offset erhält. In Anbetracht der Umstände, dass vor allem die Prüfung der Konzepte eines Oszilloskops im Vordergrund stand, ist das Ergebnis auch hier zufriedenstellend.




Abbildung 75: Testsignal: Sinus ($f = 500 \text{ kHz}$, $V_{pp} = 2 \text{ V}$)

Bei der weiteren Erhöhung der Frequenz wurde die lineare Interpolation zwischen den

Abtastwerten sichtbar (siehe Abbildung 75). Aus diesem Grund wurde hier nun die Interpolations-Funktion der PC-Anwendung getestet.




Abbildung 76: Testsignal: Sinus ($f = 500 \text{ kHz}$, $V_{pp} = 2 \text{ V}$)
Polynom-Interpolation




Abbildung 77: Testsignal: Sinus ($f = 1 \text{ MHz}$, $V_{pp} = 2 \text{ V}$)

Bei Erreichen der Grenzfrequenz (Bandbreite: 1 MHz) zeigt sich bereits eine leichte Dämpfung des Signals (siehe Abbildung 77). Diese ist jedoch auch zu erwarten, da beim Entwurf

des Anti-Aliasing-Filters (siehe Unterunterabschnitt 5.1.7) eine Dämpfung von etwa -1 dB ($a_V \approx 0.89$) in Kauf genommen wurde, damit u.a. ein steiler Übergang zwischen Pass- und Stopband des Filters erreicht werden konnte.




Abbildung 78: Testsignal: Sinus ($f = 1$ MHz, $V_{pp} = 2$ V)
Polynom-Interpolation

Als Interpolationsalgorithmus wurde eine spezielle Form der Polynom-Interpolation verwendet. Es handelt sich um eine Annäherung durch an das Signal mittels Spline (dt. Polynomzug), eine abschnittsweise definierte Funktion, die aus Polynomen zusammengesetzt ist (*scipy*: [make_interp_spline](#)). Da stets eine Annäherung mit Polynomen erfolgt, können an den Rändern der interpolierten Datenreihe (Anfang und Ende der Signalaufzeichnung) Verzerrungen auftreten (siehe Abbildung 78).

Nachdem die grundlegende Sigaldarstellung und auch die Interpolation in der PC-Anwendung überprüft wurde, konnten weitere Funktionalitäten, wie die Messungs-Funktionen und Cursor getestet werden.

Das Ergebnis der Messungen entspricht den händisch berechneten Werten für das jeweilig eingespeiste Signal (beispielhafte Rechnung siehe Gleichung 24 und Gleichung 25).




Abbildung 79: Testsignal: Sinus ($f = 100 \text{ kHz}$, $V_{pp} = 4 \text{ V}$)
Überprüfung mittels Measure-Funktionen




Abbildung 80: Testsignal: Sinus ($f = 100 \text{ kHz}$, $V_{pp} = 4 \text{ V}$, $V_{offset} = 1 \text{ V}$)
Überprüfung mittels Measure-Funktionen

Rechnerische Überprüfung des Measure-Ergebnisses von *AC-RMS* und *DC-RMS* (V_1 : 1. Oberwelle, V_0 : Gleichanteil):

$$V_{AC-RMS} = \frac{\hat{V}_1}{\sqrt{2}} = \frac{2V}{\sqrt{2}} = 1.41V \quad (24)$$

$$V_{DC-RMS} = \sqrt{\left(\frac{\hat{V}_1}{\sqrt{2}}\right)^2 + V_0^2} = \sqrt{\left(\frac{2V}{\sqrt{2}}\right)^2 + (1V)^2} = 1.73V \quad (25)$$

Als Nächstes wurden Rechteck-Wechsel signal eingespeist.




Abbildung 81: Testsignal: Rechteck ($f = 10 \text{ kHz}$, $V_{pp} = 2 \text{ V}$)
Überprüfung mittels Measure-Funktionen und Cursors

Anhand der Messung, die in Abbildung 81 zu sehen ist, konnte überprüft werden, ob die Top und Base Messung funktionieren. Eingespeist wurde ein Rechtecksignal mit einer Amplitude von 2 V. Somit wurde für Top und Base ein Wert von 1 V erwartet. Wie Abbildung 81 entnommen werden kann, misst das USB-Oszi: Top = 1.00 V und Base = -0,99 V. Dieses Ergebnis war zufriedenstellend.

Auch waren bei den Rechtecksignal-Messungen stets Überschwinger an den Flanken bzw. Übergängen zu beobachten. Dies lässt sich aber auch mit dem Entwurf des AAF erklären (siehe Unterunterabschnitt 5.1.7).




Abbildung 82: Testsignal: Rechteck ($f = 100 \text{ kHz}$, $V_{pp} = 2 \text{ V}$)




Abbildung 83: Testsignal: Rechteck ($f = 200 \text{ kHz}$, $V_{pp} = 2 \text{ V}$)




Abbildung 84: Testsignal: Rechteck ($f = 500 \text{ kHz}$, $V_{pp} = 2 \text{ V}$)

Beim weiteren Erhöhen der Frequenz, entfallen durch den AAF die hochfrequenten Anteile an den Flanken, sodass die Flanken immer flacher werden und die Wellenform immer sinusähnlicher wird.

Beim Erreichen der Grenzfrequenz ist nur noch die Grundschiwingung (1 MHz Sinus) zu sehen (siehe Abbildung 85).




Abbildung 85: Testsignal: Rechteck ($f = 1 \text{ MHz}$, $V_{pp} = 2 \text{ V}$)

Der Vollständigkeit halber wurde auch ein sägezahnförmiges Testsignal eingespeist (siehe Abbildung 86). Auch hier treten Überschwinger an steilen Flanken auf.




Abbildung 86: Testsignal: Sägezahn ($f = 10 \text{ kHz}$, $V_{pp} = 4 \text{ V}$)

Da sich der Test der Hardware-Offset-Einstellung (Trimm-Potentiometer **RVoff1**) alleine mit der Hardware als schwierig erweist, wurde diese erst bei der Zusammenführung überprüft.

Zunächst wurde ein Rechtecksignal eingespeist und das Offset-Potentiometer so eingestellt, dass am negativen Eingang des ADCs (Bezugspotential V_{offset}) 0V anliegen (siehe Abbildung 87).

Bei der Einspeisung eines negativen Bezugspotentials (siehe Abbildung 88) verschiebt sich das resultierende Signal bei unverändertem Eingangssignal nach oben, dies entspricht dem erwarteten Verhalten. Es scheint dann so, als wäre eine positive Offset-Spannung überlagert.

Bei der Einspeisung eines positiven Bezugspotentials (siehe Abbildung 89) verschiebt sich das resultierende Signal bei unverändertem Eingangssignal nach unten, dies entspricht dem erwarteten Verhalten. Es scheint dann so, als wäre eine negative Offset-Spannung überlagert.




Abbildung 87: Testsignal: Rechteck ($f = 100 \text{ kHz}$, $V_{pp} = 4 \text{ V}$)
 $V_{offset} = 0 \text{ V}$




Abbildung 88: Testsignal: Rechteck ($f = 100 \text{ kHz}$, $V_{pp} = 4 \text{ V}$)
 $V_{offset} = -0.77 \text{ V}$




Abbildung 89: Testsignal: Rechteck ($f = 100 \text{ kHz}$, $V_{pp} = 4 \text{ V}$)
 $V_{offset} = +0.79 \text{ V}$

11. Ergebnisse

11.1. Vergleich mit ursprünglichen Anforderungen

Zunächst erfolgt ein Vergleich mit den Anforderungen, welche zu Beginn des Projekts definiert wurden (siehe Unterabschnitt 4.2).

Der vorliegende Prototyp implementiert ein 1-kanaliges Messsystem, welches zusammen mit der programmierten PC-Anwendung als Oszilloskop verwendet werden kann. Die Verbindung zwischen PC und Baugruppe erfolgt über USB.

Die angestrebte Bandbreite von 1 MHz wurde erreicht. Abweichungen vom eingespeisten Signal, sowie Maßnahmen zur Kompensation dieser Effekte wurden bereits im Unterabschnitt 5.3 (HW-Test) ausführlich beschrieben (merkliche Abweichungen bei Signalen mit Frequenzen ab 500 kHz). Die Abtastrate von 10 MS/s konnte durch die Auswahl der entsprechenden Bauelemente (ADC, μ C, etc.) gewährleistet werden.

Mit der vorliegenden Hardware (AFE und ADC) lässt sich ein Eingangsspannungsbereich ± 5 V mit einer Auflösung von 12 Bit betrachten. Mittels herkömmlicher 10:1 Tastköpfe lässt sich der Eingangsspannungsbereich auf ± 50 V vergrößern. Für die nach den Anforderungen festgelegte Verwendung eines Offsets wären Ergänzungen im Layout der Baugruppe notwendig (beschrieben in Unterabschnitt 5.3).

11.2. Benutzung des USB-Oszilloskops

Die Verwendung des Oszilloskops setzt den Aufbau gemäß Abbildung 71 in Unterabschnitt 10.1 voraus.

Das Endergebnis der entwickelten Benutzeroberfläche ist in Abbildung 90 dargestellt. Die Bedienung und Einstellmöglichkeiten orientieren sich stark an einem klassischen Oszilloskop und bieten dem Anwender zahlreiche sinnvolle Funktionen für die Signalbetrachtung und -auswertung.




Abbildung 90: Benutzeroberfläche

11.2.1. Hauptfunktionen

- **Live-Plot:** Im linken Bereich der GUI werden die aktuell aufgenommenen Messdaten als Signalverlauf angezeigt. Über die Navigationstoolbar unterhalb des Plots können spezifische Ausschnitte des Signals betrachtet, die Ansicht vergrößert und der Plot als Bild exportiert werden.

- **Statusanzeige:** Unterhalb der Toolbar signalisiert die farbige „Overflow“-Anzeige (rot bei Überlauf) einen Buffer-Überlauf. Das danebenliegende grüne „Trig’d“-Label zeigt an, ob ein Triggerereignis vorliegt (erlischt, wenn keine neuen Daten vorliegen).
- **Tastkopf-Einstellung:** Rechts unterhalb des Plots kann der Benutzer wählen, ob ein 10:1 Tastkopf angeschlossen ist.

11.2.2. Bedienelemente und Einstellmöglichkeiten

- **Modus-Auswahl:** Oben rechts kann zwischen „Run-Modus“ (kontinuierliche Messung) und „Single-Shot-Modus“ (einmalige Messung) gewählt werden. Die Messung kann im Run-Modus jederzeit pausiert („Stop“-Button) oder wieder gestartet werden.
- **Zeitbasis und Achsverschiebung:** Über zwei Drehregler wird die horizontale Zeitbasis (großer Regler) sowie die Verschiebung der X-Achse (kleiner Regler) eingestellt.
- **Trigger-Einstellungen:** Mithilfe eines Auswahlfensters kann der Triggertyp (steigende oder fallende Flanke) gewählt werden.
- **Interpolation:** Zusätzlich steht eine Auswahl zur Signalinterpolation bereit (z. B. linear, spline, steps, points).
- **Messfunktion und Cursor:** Die Messfunktionen lassen sich mithilfe der „Measure“-Schaltfläche aktivieren. Die gewünschten Kennwerte (Amplitude, Mittelwert, Frequenz usw.) können über eine Checkbox ausgewählt werden; die berechneten Werte werden unmittelbar angezeigt. Mit dem Cursor-Button werden zwei Kreuzcursor aktiviert, deren Differenzen (Δx , Δy) links daneben angezeigt werden.
- **Vertikale Achseneinstellung:** Zwei weitere Drehregler erlauben die Einstellung von Skalierung (Volt pro Kästchen) und Verschiebung der Y-Achse (Nullpunkt).
- **Status-Label:** Das Status-Label informiert über den aktuellen Zustand der Zustandsmaschine (PC und Mikrocontroller) und gibt Hinweise zu Änderungen der Trigger- oder Interpolationsart, Verbindungsstatus oder Fehlern.
- **Reset-Schaltfläche:** Damit kann die Zustandsmaschine zurückgesetzt werden, falls sie in einem ungültigen Zustand verharret.

Durch das Wechseln auf die Seite *Debugging* bieten sich dem Benutzer noch weitere Einstellmöglichkeiten, siehe Abbildung 91.

- **Einstellen der Abtastfrequenz:** Eine Spinbox erlaubt die Einstellung der Abtastfrequenz zwischen 20 kHz und 10 MHz. Unter dieser wird die vom μC tatsächlich eingestellte Abtastfrequenz angezeigt.
- **Einstellen der Referenzspannung:** Eine weitere Spinbox erlaubt die Einstellung der Referenzspannung in 1 mV Schritten.
- **Timing Informationen:** Zusätzlich wird die Übertragungszeit und die Zeit, die zur Umwandlung der Rohdaten in Spannungswerte benötigt wird, angezeigt.




Abbildung 91: Debug-Fenster der Benutzeroberfläche

11.2.3. Besonderheiten und Bedienhinweise

- Änderungen der Trigger- oder Interpolationsart und Einstellungen im Debug-Fenster sind ***ausschließlich im Idle-Zustand*** des Mikrocontrollers möglich. Die Messung muss zuvor gestoppt werden.
- Die Einstellungen der horizontalen und vertikalen Achsen werden beim Schließen der GUI gespeichert und beim nächsten Öffnen wiederhergestellt.

Zusammenfassend bietet die GUI des USB-Oszilloskops eine nutzerfreundliche und praxisorientierte Oberfläche mit allen aus einem klassischen Tischoszilloskop bekannten Einstellungsmöglichkeiten.

12. Fazit und Ausblick

Fazit

Das Projektziel, ein Konzept zur Signalerfassung, -konditionierung und -verarbeitung für ein USB-Oszilloskop zu entwickeln und validieren, wurde erreicht. Die Grundfunktionen wurden implementiert, die geforderten Eckdaten eingehalten und die Bedienung sowie die Aufnahme von Signalen erwiesen sich als praxistauglich. Die Arbeitsteilung in Hardware, Firmware und Software war zweckmäßig und schuf klare Verantwortlichkeiten. Aus dem Projektverlauf ergaben sich wesentliche Erkenntnisse für Entwicklung und Teamarbeit. Maßgeblich waren eine präzise Definition von Zielen, Anforderungen und Schnittstellen sowie eine frühzeitige Planung. Ebenso wichtig waren regelmäßige Abstimmungen und gegenseitige Unterstützung zwischen den Teilbereichen, insbesondere in Phasen mit Abhängigkeiten oder Verzögerungen.

Ausblick

Als nächster Schritt richtet sich der Blick auf die Weiterentwicklung des Systems. Der Ausblick bündelt die aus Messungen und Inbetriebnahme gewonnenen Erkenntnisse und leitet konkrete Maßnahmen zur Weiterentwicklung ab. Die möglichen Vorhaben sind nach Hardware, Firmware und Software gegliedert und verbinden kurzfristig umsetzbare Verbesserungen mit Optionen für einen größeren zeitlichen Horizont.

Hardware

Zu Beginn stünde eine vertiefte Analyse an, insbesondere der kritischen Schaltungsteile. Das Anti-Aliasing-Filter ist hinsichtlich Variantenbestückungen zu evaluieren. Die real benötigte Sperrbanddämpfung ist gegenüber Sprungantwort und Einschwingverhalten abzuwägen. Gegebenenfalls könnte der AAF erweitert werden oder durch einen fertigen Filterbaustein ersetzt werden. Die Eingangsstufe ist mit Blick auf Kopplung und Offsetverhalten zu prüfen. Eine Verlagerung der Kopplung in einen eigenen Schaltungsteil reduziert parasitäre Kapazitäten, durch kürzere Leitungsführung und entschärft möglicherweise das beobachtete Offsetproblem. Außerdem ermöglicht es eine funktionierende Kopplung zu implementieren. Für das analoge Frontend ist eine Feinabstimmung mit präziseren Widerständen und bei Bedarf eine differentielle Leitungsführung sinnvoll. Die bei niedrigen Frequenzen aufgenommenen Störungen im Offsetzweig sind weiter zu analysie-

ren, ein niederohmiger Impedanzwandler als Treiber könnte das Problem vermutlich lösen. Für höhere Abtastraten ist ein leistungsfähigerer AD-Umsetzer notwendig. Die passiven Spannungsteiler im Interface geraten bei deutlich höheren Datenraten an Grenzen, aktive Pegelwandler stellen dann die robustere Lösung dar. Das Platinenlayout ist hinsichtlich EMV, Versorgungskonzept, Lagenaufbau und Masseführung zu optimieren, hierbei wären weitere Lagen vorteilhaft, insbesondere zur Verteilung der Versorgungsspannung sowie zur Schirmung und Leitungsführung. Eine Integration des Mikrocontrollers auf derselben Leiterplatte verkürzt Leitungswege und verbessert die Systemintegration. Ergänzend können neue noch nicht implementierte Funktionen umgesetzt werden. Eine integrierte Spannungsversorgung ersetzt die Labornetzteile und wird im Idealfall über USB geliefert. Kopplung, Trigger und Offset wären über den Mikrocontroller zu automatisieren. Ein zweiter analoger Kanal würde den Funktionsumfang auch in der Software erweitern. Der ursprünglich geplante Logikanalysator kann mit Komparatoren und GPIOs realisiert werden. Ein geeignetes Gehäuse wäre sinnvoll zur Verbesserung der Nutzbarkeit und Abschirmung.

Firmware

Zentral für die Weiterentwicklung wäre eine stärkere Modularisierung des Codes. Eine an objektorientierten Prinzipien orientierte Struktur könnte die Übersichtlichkeit, Wartbarkeit und Erweiterbarkeit verbessern. Das Nadelöhr des Gesamtsystems ließe sich durch ein performanteres Kommunikationskonzept entschärfen. Anstelle von USB-CDC (virtual COM-Port) wäre ein eigener USB-Endpoint-Treiber denkbar. Alternativ wäre der Wechsel von USB Full Speed auf USB High Speed zu prüfen, wofür zusätzliche Hardware erforderlich wäre, da die vorhandene Nucleo-Schnittstelle nur Full Speed unterstützt, das wäre im Rahmen einer Einbindung des uC in das Layout denkbar. Die Vorverarbeitung könnte ebenfalls ausgeweitet werden. Digitale Filterung im Frequenzbereich stünde als Möglichkeit zur flexiblen Bandbreitenanpassung zur Verfügung. Auch wäre ein über die Firmware implementierter Trigger für eine Ausweitung der Trigger-Funktionen nützlich. Für eine signifikante Ausweitung der aktuellen Leistung käme eher ein FPGA in Betracht. Darauf ließen sich Signalverarbeitung, Kommunikation und Speicherverwaltung anwendungsspezifisch abbilden, mit Fokus auf effizienter USB-Übertragung und zeitoptimiertem Transfer der ADC-Daten in den Sample-Buffer. Die mögliche Parallelisierung würde eine stärkere Zeitoptimierung ermöglichen.

Software

Im Single-Mode wären zusätzliche Analysen einführbar. Sinc-Interpolation könnte die Rekonstruktion verbessern, eine FFT-Analyse würde die Frequenzauswertung ermöglichen. Weitere Funktionen, orientiert an existierenden Produkten, stünden zur Steigerung von Diagnosefähigkeit und Bedienkomfort zur Verfügung. Beispielsweise ein invertieren des Signals wäre denkbar, der entwickelte Mittelwertfilter könnte über die Benutzeroberfläche zugeschaltet werden, eine Schwingungsanalyse mit Bestimmung des Überschwingers könnte ergänzt werden. Bei Hinzunahme eines Logikanalysators oder weiterer Kanäle wären Bus-Auswertungen umsetzbar. Eine Messung von Tastverhältnis, Anstiegs- und Abfallzeit sowie positiver und negativer Pulsbreiten für die digitalen Signale wäre ebenfalls denkbar. Bei einem zweiten analogen Kanal ließen sich Mathematik-Funktionen Addition, Subtraktion und Multiplikation ergänzen, ein XY-Modus sowie die Messung der Phasenverschiebung wären möglich. Änderungen an der Hardware oder Firmware könnten in der Oberfläche abgebildet werden. Zusätzliche Triggereinstellungen (Level, Pulsbreite etc.), Offset-Level und die Umschaltung der Kanalkopplung zwischen AC und DC wären bereitzustellen. Eine frequenzabhängige Skalierung zur Korrektur von Frequenzgang und Offsetfehler käme in Betracht. Übergreifend ließen sich Nutzererlebnis und Interaktionsqualität durch klare Bedienkonzepte, konsistente Visualisierungen und reaktionsschnelle Abläufe steigern.

13. Literaturverzeichnis

Literatur

- [Ana01a] AnalogDevices. „Pipeline ADCs Come of Age“. In: *Analog Devices - Technical Articles* (20. Nov. 2001). URL: <https://www.analog.com/en/resources/technical-articles/pipeline-adcs-come-of-age.html> (besucht am 16.09.2025).
- [Ana01b] AnalogDevices. „Understanding Flash ADCs“. In: *Analog Devices - Technical Articles* (2. Okt. 2001). URL: <https://www.analog.com/en/resources/technical-articles/understanding-flash-adcs.html> (besucht am 16.09.2025).
- [Ana01c] AnalogDevices. „Understanding Pipelined ADCs“. In: *Analog Devices - Technical Articles* (2. Okt. 2001). URL: <https://www.analog.com/en/resources/technical-articles/understanding-pipelined-adcs.html> (besucht am 16.09.2025).
- [Ana11] AnalogDevices. *datasheet - AD8022 - Dual High Speed, Low Noise Op Amp*. 2011. URL: <https://www.analog.com/media/en/technical-documentation/data-sheets/ad8022.pdf> (besucht am 29.09.2025).
- [Bäs19] Prof. Dr.-Ing. J. Bäsig. *Automaten und ihre Anwendung. Skriptum zur Vorlesung Informatik 2*. 12. Aufl. TH Nürnberg, 2019.
- [Ber23] Herbert Bernstein. *NF- und HF-Messtechnik: Messen mit Oszilloskopen, Netzwerkanalysatoren und Spektrumanalysator*. Springer Fachmedien Wiesbaden, 2023. ISBN: 9783658391164. DOI: [10.1007/978-3-658-39116-4](https://doi.org/10.1007/978-3-658-39116-4).
- [Ber24] Herbert Bernstein. *Messelektronik und Sensoren: Grundlagen der Messtechnik, Sensoren, analoge und digitale Signalverarbeitung*. Springer Fachmedien Wiesbaden, 2024. ISBN: 9783658389291. DOI: [10.1007/978-3-658-38929-1](https://doi.org/10.1007/978-3-658-38929-1).
- [IEE23] IEEE. „IEEE Standard for Terminology and Test Methods for Analog-to-Digital Converters“. In: *IEEE Std 1241-2023 (Revision of IEEE Std 1241-2010)* (2023). DOI: [10.1109/IEEESTD.2023.10269815](https://doi.org/10.1109/IEEESTD.2023.10269815).
- [Key25] Keysight. *Keysight InfiniiVision2000 X-Series Oszilloskope - Benutzerhandbuch*. 1. Aug. 2025. URL: <https://www.keysight.com/de/de/assets/9018-03426/user-manuals/9018-03426.pdf> (besucht am 13.08.2025).

- [Lan24] Niklas Lang. „Was ist Threading und Multiprocessing in Python?“ In: *Data Base Camp* (6. Apr. 2024). URL: <https://databasecamp.de/python/threading-und-multiprocessing> (besucht am 08.05.2025).
- [Lina] LinearTechnology. *datasheet - LT1713/LT1714 - Single/Dual, 7ns, Low Power, 3V/5V/±5V Rail-to-Rail Comparators*. URL: <https://www.analog.com/media/en/technical-documentation/data-sheets/171314f.pdf> (besucht am 29.09.2025).
- [Linb] LinearTechnology. *datasheet - LTC1420, 12-Bit, 10Msps, Sampling ADC*. Hrsg. von Analog Devices. URL: <https://www.analog.com/media/en/technical-documentation/data-sheets/1420fa.pdf> (besucht am 29.09.2025).
- [Linc] LinearTechnology. *datasheet - LTC1450/LTC1450L, Parallel Input, 12-Bit Rail-to-Rail Micropower DACs in SSOP*. URL: <https://www.analog.com/media/en/technical-documentation/data-sheets/14500lf.pdf> (besucht am 29.09.2025).
- [Mic25] Microsoft. *USB device class drivers included in Windows*. 13. Juni 2025. URL: <https://learn.microsoft.com/en-us/windows-hardware/drivers/usbcon/supported-usb-classes#usb-device-classes> (besucht am 29.09.2025).
- [MPS] MPS. *Types Of ADCs*. Monolithic Power Systems. URL: <https://www.monolithicpower.com/en/learning/mpscholar/analog-to-digital-converters/introduction-to-adcs/types-of-adcs> (besucht am 16.09.2025).
- [Müh20] Thomas Mühl. *Elektrische Messtechnik: Grundlagen, Messverfahren, Anwendungen*. Springer Fachmedien Wiesbaden, 2020. ISBN: 9783658291167. DOI: [10.1007/978-3-658-29116-7](https://doi.org/10.1007/978-3-658-29116-7).
- [Pad17] Kushwanthi Padmanabhuni. „Confused About Choosing the Right Amplifier for Your Filter? Here’s the Answer to Put an End to Your Worries—the Analog Filter Wizard Design Tool!“ In: *Analog Dialogue* 51 (Nov. 2017). URL: <https://www.analog.com/en/resources/analog-dialogue/studentzone/studentzone-october-2017.html> (besucht am 15.09.2025).

- [Pin20] Art Pini. „The Basics of Anti-Aliasing Low-Pass Filters (and Why They Need to be Matched to the ADC)“. In: *DigiKey - Articles & Blogs* (24. März 2020). URL: www.digikey.de/en/articles/the-basics-of-anti-aliasing-low-pass-filters (besucht am 15.09.2025).
- [Smi99] Steven W. Smith. *The Scientist & Engineer's Guide to Digital Signal Processing*. Analog Devices, 1999. URL: https://www.analog.com/en/resources/technical-books/scientist_engineers_guide.html (besucht am 1999).
- [SRZ22] Elmar Schrüfer, Leonhard M. Reindl und Bernhard Zagar. *Elektrische Messtechnik: Messung elektrischer und nichtelektrischer Größen*. Carl Hanser Verlag GmbH & Co. KG, Aug. 2022. ISBN: 9783446474437. DOI: [10.3139/9783446474437](https://doi.org/10.3139/9783446474437).
- [STm16] STmicroelectronics. *AN4031 - Using the STM32F2, STM32F4 and STM32F7 Series DMA controller*. Juni 2016. URL: https://www.st.com/resource/en/application_note/dm00046011-using-the-stm32f2-stm32f4-and-stm32f7-series-dma-controller-stmicroelectronics.pdf (besucht am 11.09.2025).
- [STm19] STmicroelectronics. *UM1734 - STM32Cube™ USB device library*. Feb. 2019. URL: https://www.st.com/resource/en/user_manual/um1734-stm32cube-usb-device-library-stmicroelectronics.pdf (besucht am 29.09.2025).
- [STm23] STmicroelectronics. *UM1905 - Description of STM32F7 HAL and low-layer drivers*. Feb. 2023. URL: https://www.st.com/resource/en/user_manual/um1905-description-of-stm32f7-hal-and-lowlayer-drivers-stmicroelectronics.pdf (besucht am 29.09.2025).
- [STm24] STmicroelectronics. *Reference Manual for STM32F76xxx and STM32F77xxx advanced Arm®-based 32-bit MCUs*. Juli 2024. URL: https://www.st.com/resource/en/reference_manual/rm0410-stm32f76xxx-and-stm32f77xxx-advanced-armbased-32bit-mcus-stmicroelectronics.pdf (besucht am 11.09.2025).
- [STm25a] STmicroelectronics. *Datasheet for STM32F765xx, STM32F767xx, STM32F768Ax, STM32F769xx*. Juli 2025. URL: <https://www.st.com/resource/en/datasheet/stm32f767zi.pdf> (besucht am 11.09.2025).
- [STm25b] STmicroelectronics. *UM1974 - STM32 Nucleo-144 boards (MB1137)*. Aug. 2025. URL: https://www.st.com/resource/en/user_manual/um1974-stm32-nucleo144-boards-mb1137-stmicroelectronics.pdf (besucht am 29.09.2025).

- [STm25c] STmicroelectronics. *UM2609 - STM32CubeIDE user guide*. Juni 2025. URL: https://www.st.com/resource/en/user__manual/um2609-stm32cubeide-user-guide-stmicroelectronics.pdf (besucht am 29.09.2025).
- [Tex15] TexasInstruments. *datasheet - OPA659 Wideband, Unity-Gain Stable, JFET-Input Operational Amplifier*. Nov. 2015. URL: <https://www.ti.com/lit/ds/symlink/opa659.pdf> (besucht am 29.09.2025).
- [Tex25] TexasInstruments. *datasheet - THS4631 High-Voltage, High-Slew-Rate, Wideband FET-Input Operational Amplifier*. März 2025. URL: <https://www.ti.com/lit/ds/symlink/ths4631.pdf> (besucht am 29.09.2025).
- [Urb20] Prof. Dr. Peter Urbanek. *Das MCT Skript. Vom Mikrochip zum Rechnersystem. Ein Grundlagenbuch mit vielen Beispielen*. Version 3.5. TH Nürnberg, 2020.
- [USB25a] USB-IF. *Class definitions for Communication Devices 1.2*. 28. Mai 2025. URL: <https://www.usb.org/document-library/class-definitions-communication-devices-12> (besucht am 29.09.2025).
- [USB25b] USB-IF. *USB 2.0 Specification*. 3. Juni 2025. URL: <https://www.usb.org/document-library/usb-20-specification> (besucht am 29.09.2025).

14. Abbildungsverzeichnis

Abbildungsverzeichnis

1.	Blockschaltbild eines Digitaloszilloskops (Abb. 14.1 aus [Müh20, S. 216])	8
2.	Gegenüberstellung Echtzeitabtastung (a) und Äquivalenzzeitabtastung (b) (Abb. 14.2 aus [Müh20, S. 216])	8
3.	Punktendarstellung (a) und lineare Interpolation (b) (Abb. 14.4 aus [Müh20, S. 218])	9
4.	Lineare Interpolation (a) und si-Interpolation (b) (Abb. 14.5 aus [Müh20, S. 219])	9
5.	Messsignal $s(t)$ mit eingestellter Triggerschwelle und Triggerzeitpunkt (Teilabbildung der Abb. 14.3 aus [Müh20, S. 217])	10
6.	Funktionsblöcke einer Triggereinrichtung (Abb. 13.8 aus [Müh20, S. 212])	10
7.	Tastteiler am Eingang eines Oszilloskops (Bild 2.42 aus [SRZ22, S. 105])	11
8.	Rechteckimpulse an RC-Spannungsteiler (Bild 2.43 aus [SRZ22, S. 106]) (a) unterkompensiert, (b) richtig kompensiert, (c) überkompensiert	11
9.	Aliasing: Erzeugung einer Scheinfrequenz durch unpassende Abtastrate (Bild 2.71 aus [Ber24, S. 154])	12
10.	Abtasttheorem (Bild 4.30 aus [Ber23, S. 314]) (a) Betragsspektrum des bandbegrenzten Signals (b) Vervielfachung des Basisspektrums durch Abtastung mit $f_S > 2 \cdot f_g$ (c) Aliasing infolge zu niedriger Abtastrate ($f_S < 2 \cdot f_g$)	13
11.	Flash-Umsetzer mit 2 Bit, einschl. Kodeumsetzer Ersteller: Saure, Quelle: [Link] (Lizenz: CC BY-SA 3.0)	15
12.	12-bit pipelined ADC Ersteller: MPS, Quelle: [Link] (Ch. 2, Fig. 4)	16
13.	(a) Zustandsdiagramm (nach [Bäs19]); (b) UML-Zustandsdiagramm	21
14.	Blockdiagramm STM32-DMA-Controller aus [STm16, S. 7]	23
15.	FIFO-Struktur aus [STm16, S. 11] (Teilabbildung)	24
16.	DMA Quell- und Zieladressinkrementierung aus [STm16, S. 10]	24
17.	peripheral-to-memory-Transfer	25
18.	Systemarchitektur für STM32F76xxx μ C aus [STm24, S. 72]	26
19.	Anwendung eines MAF unterschiedlicher Fensterbreite (a) Eingangssignal, (b) Ausgangssignal $M = 11$, (c) Ausgangssignal $M = 51$ (Figure 15-1 aus [Smi99, S. 279])	29

20.	Vergleich Multi-Threading und Multi-Processing	31
21.	V-Modell	32
22.	Gesamtkonzept des USB-Oszilloskops (nach [Müh20, S. 216])	36
23.	Prinzipschaltbild des Analog-Frontends (AFE)	41
24.	Ansteuerung von V_{ref} mittels DAC (aus [Linb, S. 9])	42
25.	Blockschaltbild des LTC1450 aus [Linc, S. 1]	43
26.	Mögliche Eingangsbeschaltungen des ADCs (aus [Linb, S. 10 u. 12])	44
27.	Blockschaltbild des ADCs LTC1420 (aus [Linb, S. 1])	47
28.	Gruppenlaufzeit des AAF (Analog Filter Wizard)	50
29.	Sprungantwort des AAF (Analog Filter Wizard)	50
30.	Betrags-Frequenzgang des AAF (Analog Filter Wizard)	50
31.	Hysteresis Beschaltung aus [Lina, S. 10]	52
32.	Querschnitt einer Baugruppe mit LTC1420 aus [Linb, S. 13]	59
33.	3D-Modell der Baugruppe	61
34.	Aufbau zum Test der Hardware	62
35.	Hochlaufen der Versorgungsschienen (± 5 V (blau, türkis) und ± 12 V) . .	63
36.	Oszillogramm: Sinus $f = 100$ kHz, $V_{pp} = 8$ V	63
37.	Oszillogramm: Sinus $f = 500$ kHz, $V_{pp} = 8$ V	64
38.	Oszillogramm: Sinus $f = 1$ MHz, $V_{pp} = 8$ V	64
39.	Oszillogramm: Sinus $f = 100$ kHz mit und ohne ADC	65
40.	Oszillogramm: Sinus $f = 1$ MHz mit und ohne ADC	65
41.	Clock Signal am ADC (Einspeisung über Signalgenerator)	66
42.	ADC BUS Dekodierung - 0 V	67
43.	ADC BUS Dekodierung - ± 1 V	67
44.	ADC BUS Dekodierung - Übersteuerung	68
45.	Erläuterung zur ADC Dekodierung	68
46.	ADC BUS Dekodierung - Übersteuerung mit halbierten Referenz	69
47.	Negativer ADC-Eingang - Einspeisung Sinus $f = 100$ Hz, $V_{pp} = 8$ V	70
48.	Negativer ADC-Eingang - Einspeisung Sinus $f = 1000$ Hz, $V_{pp} = 8$ V . . .	70
49.	Negativer ADC-Eingang - Einspeisung Sinus $f = 100$ kHz, $V_{pp} = 8$ V . . .	71
50.	Dreieckssignal - Triggerlevel 0 V	71
51.	Dreieckssignal - Triggerlevel 1.8 V	72
52.	Timing Diagramm ADC aus [Linb, S. 7]	73

53.	Vergleich μ C-Clock und ADC-Clock	77
54.	Aufzeichnung LSB ADC-BUS	77
55.	Aufzeichnung LSB ADC-BUS inkl. Clocksignal	78
56.	Beispielabbildung für ein NUCLEO-144-Board, wie das NUCLEO-F767ZI (Quelle: [Link])	80
57.	Funktionsschema der Abtastung	81
58.	Funktionsprinzip DMA Abtastung - Adresswerte dienen nur der Übersicht	83
59.	Zeitdiagramm und Registerübersicht des Hardware-Timers für die Synchro- nisation von ADC und DMA (Sampling am μ C)	84
60.	Zustandsdiagramm der Firmware	86
61.	Clock-Tree-Ansicht in STM32CubeMX	91
62.	Expression-Debug-Ansicht zur Überprüfung der Abtastwerte	97
63.	Kommunikationsablauf im Terminal-Programm <i>hterm</i>	98
64.	Beispielhafte Konsolenausgabe bei Ablauf eines Python-Testskripts	99
65.	Signalverlauf ohne Filter 10kHz Rechtecksignal mit überlagertem Rauschen (1Vpp; Bandbreite: 1MHz)	100
66.	Signalverlauf rekursiver gleitender Mittelwertfilter (M=51) 10kHz Rechteck- signal mit überlagertem Rauschen (1Vpp; Bandbreite: 1MHz)	100
67.	Host- und Device-Ansicht aus der USB-Spezifikation (Figure 5-9 aus [USB25b])	102
68.	UML-Sequenzdiagramm: Kommunikation ohne Konfiguration	104
69.	Paketdiagramm zur Darstellung der Unterprogramme	106
70.	Übersicht der Klassen der Benutzeroberfläche	107
71.	Übersichtsschaltbild für den Testaufbau des Projekts	125
72.	Testsignal: Sinus ($f = 10 \text{ kHz}$, $V_{pp} = 2 \text{ V}$)	127
73.	Testsignal: Sinus ($f = 100 \text{ kHz}$, $V_{pp} = 2 \text{ V}$)	128
74.	Testsignal: Sinus ($f = 100 \text{ kHz}$, $V_{pp} = 8 \text{ V}$)	129
75.	Testsignal: Sinus ($f = 500 \text{ kHz}$, $V_{pp} = 2 \text{ V}$)	129
76.	Testsignal: Sinus ($f = 500 \text{ kHz}$, $V_{pp} = 2 \text{ V}$) Polynom-Interpolation	130
77.	Testsignal: Sinus ($f = 1 \text{ MHz}$, $V_{pp} = 2 \text{ V}$)	130
78.	Testsignal: Sinus ($f = 1 \text{ MHz}$, $V_{pp} = 2 \text{ V}$) Polynom-Interpolation	131
79.	Testsignal: Sinus ($f = 100 \text{ kHz}$, $V_{pp} = 4 \text{ V}$) Überprüfung mittels Measure-Funktionen	132
80.	Testsignal: Sinus ($f = 100 \text{ kHz}$, $V_{pp} = 4 \text{ V}$, $V_{offset} = 1 \text{ V}$) Überprüfung mittels Measure-Funktionen	132

81.	Testsignal: Rechteck ($f = 10 \text{ kHz}$, $V_{pp} = 2 \text{ V}$) Überprüfung mittels Measure-Funktionen und Cursors	133
82.	Testsignal: Rechteck ($f = 100 \text{ kHz}$, $V_{pp} = 2 \text{ V}$)	134
83.	Testsignal: Rechteck ($f = 200 \text{ kHz}$, $V_{pp} = 2 \text{ V}$)	134
84.	Testsignal: Rechteck ($f = 500 \text{ kHz}$, $V_{pp} = 2 \text{ V}$)	135
85.	Testsignal: Rechteck ($f = 1 \text{ MHz}$, $V_{pp} = 2 \text{ V}$)	135
86.	Testsignal: Sägezahn ($f = 10 \text{ kHz}$, $V_{pp} = 4 \text{ V}$)	136
87.	Testsignal: Rechteck ($f = 100 \text{ kHz}$, $V_{pp} = 4 \text{ V}$) $V_{offset} = 0 \text{ V}$	137
88.	Testsignal: Rechteck ($f = 100 \text{ kHz}$, $V_{pp} = 4 \text{ V}$) $V_{offset} = -0.77 \text{ V}$	137
89.	Testsignal: Rechteck ($f = 100 \text{ kHz}$, $V_{pp} = 4 \text{ V}$) $V_{offset} = +0.79 \text{ V}$	137
90.	Benutzeroberfläche	139
91.	Debug-Fenster der Benutzeroberfläche	141
92.	Übersichts-Blockschaltbild (erstellt für die Konzeptvorstellung)	153
93.	Statediagram PC	158

A. Anhang

A.1. Blockschaltbilder




Abbildung 92: Übersichts-Blockschaltbild (erstellt für die Konzeptvorstellung)

A.2. Tabelle Pinbelegung

Projekt USB Oszilloskop

Pinbelegungen Microcontroller-Entwicklungsboard NUCLEO-F767ZI

CN11 und CN12 sind sowohl auf dem NUCLEO-Board, als auch auf der Baugruppe vorhanden.

Die Verbindung erfolgt 1:1.

ADC

Pin	Funktion	Stecker	Steckerpin
PF3	3V3_ADC1_D0	CN12	58
PF4	3V3_ADC1_D1	CN12	38
PF5	3V3_ADC1_D2	CN12	36
PF6	3V3_ADC1_D3	CN11	9
PF7	3V3_ADC1_D4	CN11	11
PF8	3V3_ADC1_D5	CN11	54
PF9	3V3_ADC1_D6	CN11	56
PF10	3V3_ADC1_D7	CN12	42
PF11	3V3_ADC1_D8	CN12	62
PF12	3V3_ADC1_D9	CN12	59
PF13	3V3_ADC1_D10	CN12	57
PF14	3V3_ADC1_D11	CN12	50
PF15	3V3_ADC1_OF_BIT (Overflow Flag)	CN12	60
PE9	3V3_ADC_CLK_IN	CN12	52

Trigger

Pin	Funktion	Stecker	Steckerpin
PF2	3V3_TRIGGERED_SIG_OUT	CN11	52

DAC

Pin	Funktion	Stecker	Steckerpin
PE0	3V3_DAC1_CLEAR_LOW_ACTIVE	CN12	64
PE1	3V3_DAC1_LOAD_LOW_ACTIVE	CN11	61
PE2	3V3_DAC1_D0	CN11	46
PE3	3V3_DAC1_D1	CN11	47
PE4	3V3_DAC1_D2	CN11	48
PE5	3V3_DAC1_D3	CN11	50
PE6	3V3_DAC1_D4	CN11	62
PE7	3V3_DAC1_D5	CN12	44
PE8	3V3_DAC1_D6	CN12	40
PE10	3V3_DAC1_D7	CN12	52
PE11	3V3_DAC1_D8	CN12	56
PE12	3V3_DAC1_D9	CN12	49
PE13	3V3_DAC1_D10	CN12	55
PE14	3V3_DAC1_D11	CN12	51

A.3. Installation und Ersteinrichtung

Um das USB-Oszilloskop-Programm erfolgreich nutzen zu können, ist eine einmalige Installation und Einrichtung der benötigten Softwarekomponenten erforderlich. Diese Anleitung führt Sie Schritt für Schritt durch den Prozess, von der Beschaffung des Quellcodes bis zum ersten Start der Anwendung.

A.3.1. Voraussetzungen

Bevor Sie mit der Installation beginnen, stellen Sie sicher, dass die folgenden grundlegenden Tools auf Ihrem System verfügbar sind:

- **Git:** Ein Versionskontrollsystem, um das Projekt-Repository herunterzuladen. Falls nicht vorhanden, kann es unter <https://git-scm.com/downloads> heruntergeladen und installiert werden.
- **Python Interpreter:** Eine aktuelle Version von Python (empfohlen wird Python 3.8 oder neuer). Python kann von der offiziellen Website <https://www.python.org/downloads/> bezogen werden. Achten Sie darauf, Python zum System-PATH hinzuzufügen, falls dies während der Installation angeboten wird.

A.3.2. Schritt-für-Schritt-Anleitung

Folgen Sie diesen Schritten, um die Anwendung einzurichten und zu starten:

1. Git Repository klonen

Zuerst laden Sie den gesamten Quellcode des Projekts von dem Git Repository auf Ihren lokalen Computer herunter. Öffnen Sie dazu ein Terminal oder eine Kommandozeile und navigieren Sie zu dem Verzeichnis, in dem Sie das Projekt speichern möchten. Führen Sie dann den folgenden Befehl aus:

```
1 git clone https://github.com/wirthda/usb-oscilloscope.git
```

Listing 8: Klonen des Git Repositories

Nach erfolgreichem Klonen finden Sie alle Projektdateien in einem neuen Unterverzeichnis.

2. Projektverzeichnis wechseln

Navigieren Sie in das neu erstellte Projektverzeichnis, das den Quellcode enthält:

```
1 cd <NAME_DES_PROJEKTVERZEICHNISSES>
```

Listing 9: Wechseln ins Projektverzeichnis

Typischerweise ist <NAME_DES_PROJEKTVERZEICHNISSES> der Name des Repositories.

3. Virtuelle Umgebung (venv) anlegen

Es wird dringend empfohlen, eine virtuelle Python-Umgebung (venv) zu verwenden. Dies isoliert die Projektabhängigkeiten von Ihrer globalen Python-Installation und verhindert Konflikte mit anderen Python-Projekten.

Erstellen Sie eine virtuelle Umgebung mit dem folgenden Befehl:

```
1 python -m venv venv
```

Listing 10: Erstellen einer virtuellen Umgebung

Dieser Befehl erstellt ein Unterverzeichnis namens **venv** im Projektordner, das eine isolierte Python-Installation enthält.

4. Virtuelle Umgebung aktivieren

Bevor Sie Pakete installieren können, müssen Sie die virtuelle Umgebung aktivieren. Die Befehle hierfür unterscheiden sich je nach Betriebssystem:

- **Windows (PowerShell):**

```
1 .\venv\Scripts\Activate.ps1
2
```

Listing 11: Aktivieren unter Windows (PowerShell)

- **Windows (CMD):**

```
1 .\venv\Scripts\activate.bat
2
```

Listing 12: Aktivieren unter Windows (CMD)

- **Linux/macOS:**

```
1 source venv/bin/activate
2
```

Listing 13: Aktivieren unter Linux/macOS

Nach der Aktivierung sollte der Name der virtuellen Umgebung (z.B. `(venv)`) vor Ihrem Terminal-Prompt erscheinen.

5. Abhängigkeiten installieren

Alle für das Projekt benötigten Python-Pakete sind in der Datei `requirements.txt` aufgeführt. Installieren Sie diese, während die virtuelle Umgebung aktiv ist, mit dem folgenden Befehl:

```
1 pip install -r requirements.txt
```

Listing 14: Installieren der Abhängigkeiten

`pip` lädt nun alle erforderlichen Bibliotheken herunter und installiert sie in Ihrer virtuellen Umgebung.

6. Programm starten

Nachdem alle Abhängigkeiten installiert sind, können Sie das USB-Oszilloskop-Programm starten. Stellen Sie sicher, dass Ihre virtuelle Umgebung noch aktiv ist und Sie sich im Hauptverzeichnis des Projekts befinden.

```
1 python oszi_oberflaeche.py
```

Listing 15: Starten des Programms

Das Programm sollte nun starten und die grafische Benutzeroberfläche anzeigen.

A.3.3. Fehlerbehebung

Sollten während der Installation oder des Starts Probleme auftreten, überprüfen Sie bitte:

- Ob Python korrekt installiert und im PATH verfügbar ist.
- Ob die virtuelle Umgebung erfolgreich aktiviert wurde.
- Ob alle Pakete aus `requirements.txt` ohne Fehler installiert wurden.
- Die genaue Fehlermeldung im Terminal, um spezifische Probleme zu identifizieren.

A.4. Statediagram PC




Abbildung 93: Statediagram PC

A.5. Verantwortlichkeiten


Auflistung der Tätigkeiten und Verantwortlichkeiten

(Projekt: „USB-Oszi“)

Tätigkeit/Aufgabe	Unterstützung	Verantwortlich
Dokumentation		
Abstract/Zusammenfassung		Alle
Gliederung erstellen		Samuel, Daniel
Einleitungskapitel		Samuel
Kapitel Fachliche Grundlagen (HW): - Allgemeiner Aufbau eines DSO - AAF-Entwurf - ADC	Daniel	Samuel
Kapitel Fachliche Grundlagen (FW): - FSM - DMA - digitale Filter		Daniel
Kapitel Fachliche Grundlagen (SW): Threads und Multiproc. in Python		Nicole
Kapitel Projektkonzeption	Daniel	Samuel
Kapitel Hardware	Daniel	Samuel
Kapitel Schnittstelle HW FW	Daniel	Samuel
Kapitel Firmware		Daniel
Kapitel Schnittstelle FW SW		Daniel, Nicole
Kapitel Software		Nicole
Kapitel Zusammenführung - Testaufbau	Nicole, Samuel	Daniel
Kapitel Zusammenführung - Funktionstest		Alle
Kapitel Ergebnisse – Vergleich mit Konzept		Alle
Kapitel Ergebnisse – Benutzung der GUI		Nicole
Kapitel Fazit und Ausblick formulieren	Daniel, Nicole	Samuel
Bibliographie erstellen		Daniel
Korrektur lesen		Alle
Plakat erstellen		Alle
Organisation		
Bauteillisten erstellen	Daniel	Samuel
Bauteile bestellen		Daniel
Repository anlegen und pflegen		Daniel, Nicole
Konzeption		
Definition des Projektziels und Skizzieren eines ersten Schemas		Samuel, Daniel
Festlegen der Vorgehensweise		Alle
Recherche zum Aufbau eines DSO		Alle
Hardware-Entwicklung (Samuel)		
Auswahl und Recherche bezüglich ADC		Samuel
Konkretisieren der Anforderungen an die HW		Samuel
Recherche und Entwurf Gesamtkonzept HW		Samuel
Entwurf der Spannungsbereichsanpassung		Samuel
Entwurf der Offsetschaltung		Samuel

Recherche und Entwurf Eingangsschaltung (Impedanz, Kopplung, Spannungsteiler)	Daniel	Samuel
Recherche und Entwurf Anti-Aliasing-Filter (AAF)	Daniel	Samuel
Simulation des Analogen Frontends in PSpice		Samuel
Auswahl des Komparators	Samuel	Daniel
Entwurf der Trigger- und Clockschaltung		Samuel
Umsetzung des Schnittstellenkonzepts (HW)		Samuel
Entwurf der Spannungsversorgung		Samuel
Bauteil und 3D-Bibliothek pflegen		Samuel
Recherche zu EMV und HF-Maßnahmen sowie Design-Rules		Samuel
Schaltplan zeichnen		Samuel
ERC und Überprüfung des Schaltplans	Daniel	Samuel
Layout zeichnen		Samuel
DRC und Überprüfung des Layouts	Daniel	Samuel
Baugruppe herstellen		Samuel
Baugruppe (HW) Inbetriebnahme und Test	Daniel	Samuel
Schnittstelle HW-FW (Samuel & Daniel)		
Anforderungen auf HW-Seite definieren		Samuel
Anforderungen auf FW-Seite definieren		Daniel
Kommunikationsabläufe recherchieren und definieren		Samuel, Daniel
Festlegung der Pinbelegung		Daniel, Samuel
Erstellung eines Konzepts zur Pegelwandlung zwischen μC und AFE		Samuel, Daniel
Überprüfung der Signalqualität		Samuel
Firmware-Entwicklung (Daniel)		
Auswahl des μC (+ Entwicklungsboard)		Daniel
Auswahl der Kommunikationsschnittstelle		Daniel
Abtastkonzept		Daniel
Kommunikationskonzept implementieren (FW-seitig)	Nicole	Daniel
FSM-Entwurf	Nicole	Daniel
Firmware-Quellcode schreiben		Daniel
Firmware-Quellcode testen	Nicole	Daniel
Schnittstelle FW-SW (Daniel & Nicole)		
Anforderungen auf SW-Seite definieren		Nicole
Anforderungen auf FW-Seite definieren		Daniel
Recherche zu USB-CDC		Daniel, Nicole
Kommunikationskonzept erstellen		Daniel, Nicole
Software-Entwicklung (Nicole)		
Auswahl des Frameworks		Nicole
FSM-Entwurf	Daniel	Nicole
Kommunikationskonzept implementieren (SW-seitig)	Daniel	Nicole
Software-Quellcode schreiben		Nicole
Software-Quellcode testen	Daniel	Nicole

A.6. Schematic (KiCad)



Sheet: /
File: Entwurf1.kicad_sch

Title: Blockschaubild


Size: A4

Date: 2025-10-02


KiCad E.D.A. 9.0.1

Rev: 1

Id: 1/8




bypass capacitors THS4631



Tauschen in Layout

bypass capacitors AD8022



Sheet: /Analog Frontend CH1/
File: analog_frontend.kicad_sch





Title: Analoges Frontend


Size: A4 Date: 2025-10-02


KiCad E.D.A. 9.0.1

Rev: 1

Id: 2/8







Sheet: /Power Supply/
File: power_supply.kicad_sch


Title: Spannungsversorgung

Size: A4 | Date: 2025-10-02

KiCad E.D.A. 9.0.1

Rev: 1

Id: 5/8



Sheet: /Trigger and clock circuit/
File: trigger_circuit.kicad_sch

Title: Trigger und Clock Schaltkreis

Rev: 1

Size: A4


Date: 2025-10-02

KiCad E.D.A. 9.0.1

Id: 6/8

1	2	3	4	5	6			
A	NICHT IMPLEMENTIERT				A			
B					B			
C					C			
D					D			
Sheet: /Logic_analyzer/ File: logic_analyzer.kicad_sch								
Title: Logikanalysator								
Size: A4								
KiCad E.D.A. 9.0.1								
1	2	3	4	5	6			
					Rev: 1 Id: 7/8			

A.7. Layout (KiCad)





A.8. BOM (KiCad)

BOM - bill of materials

Referenz	Wert	Footprint	Anzahl
A1	NUCLEO-F767ZI	NUCLEO-F767ZI:ST_NUCLEO-F767ZI	1
ADC1	LTC1420CGN-PBF	ADC_USB_OSZI:FOOTPRINT_ADC_USB_OSZI	1
Cbulk1,Cbulk2,Cbulk3,Cbulk4	100uF	Capacitor_SMD:CP_Elec_6.3x7.7	4
Cby1,Cby2,Cby3,Cby4,Cby5,Cby24	1u	Capacitor_SMD:C_0805_2012Metric	6
Cby6,Cby8,Cby10,Cby12,Cby14,Cby16,Cby18,Cby20,Cby22,Cby26,Cby28	0.1u	Capacitor_SMD:C_0603_1608Metric	11
Cby7,Cby21,Cby23,Cby27,Cby29	4.7u	Capacitor_SMD:C_0805_2012Metric	5
Cby9,Cby11	100p	Capacitor_SMD:C_0603_1608Metric	2
Cby13,Cby15,Cby17,Cby19	10u	Capacitor_SMD:C_0805_2012Metric	4
Cby25	100n	Capacitor_SMD:C_0603_1608Metric	1
Ccoup1	~12p	Capacitor_SMD:C_0603_1608Metric	1
Cf1,Cf3,Cf5,Cf9	820p	Capacitor_SMD:C_0603_1608Metric	4
Cf2	47p	Capacitor_SMD:C_0603_1608Metric	1
Cf4	220p	Capacitor_SMD:C_0603_1608Metric	1
Cf6	470p	Capacitor_SMD:C_0603_1608Metric	1
Cf7,Cf8	680p	Capacitor_SMD:C_0603_1608Metric	2
Cin1	C	Capacitor_SMD:C_0603_1608Metric	1
CTrim1	2-10p	Capacitor_SMD:C_Trimmer_Voltronics_JR	1
D1,D2,D3,D4	SS14	Diode_SMD:D_SMA	4
DAC1	LTC1450CG-PBF	DAC_USB_OSZI:SSOP-24_G_LIT	1
H1	+5V	TestPoint:TestPoint_THTPad_D2.5mm_Drill1.2mm	1
H2	-5V	TestPoint:TestPoint_THTPad_D2.5mm_Drill1.2mm	1
H3	V+	TestPoint:TestPoint_THTPad_D2.5mm_Drill1.2mm	1
H4	V-	TestPoint:TestPoint_THTPad_D2.5mm_Drill1.2mm	1
H5,H6	GND	TestPoint:TestPoint_THTPad_D2.5mm_Drill1.2mm	2
J1	BNC_CH1	Connector_Coaxial:BNC_Amphenol_B6252HB-NPP3G-50_Horizontal	1
JP1,JP2,JP7	coupling	Jumper:SolderJumper-3_P1.3mm_Open_RoundedPad1.0x1.5mm	3
JP3,JP4,JP5,JP6,JP8	coupling	Jumper:SolderJumper-2_P1.3mm_Open_RoundedPad1.0x1.5mm	5
Rclk1	68k	Resistor_SMD:R_0603_1608Metric	1
Rclk2	33k	Resistor_SMD:R_0603_1608Metric	1
Rf1,Rf4	270	Resistor_SMD:R_0603_1608Metric	2
Rf2	620	Resistor_SMD:R_0603_1608Metric	1
Rf3	130	Resistor_SMD:R_0603_1608Metric	1
Rf5	91	Resistor_SMD:R_0603_1608Metric	1
Rf6	200	Resistor_SMD:R_0603_1608Metric	1
Rf7	75	Resistor_SMD:R_0603_1608Metric	1
Rf8	180	Resistor_SMD:R_0603_1608Metric	1
Rf9,Rhys1,Rhys3	100	Resistor_SMD:R_0603_1608Metric	3
Rhys2,Rhys4	50k	Resistor_SMD:R_0603_1608Metric	2
Rif1,Rif3,Rif5,Rif7,Rif9,Rif11,Rif13,Rif15,Rif17,Rif19,Rif21,Rif23,Rif25,Rif27	1.8k	Resistor_SMD:R_0603_1608Metric	14
Rif2,Rif4,Rif6,Rif8,Rif10,Rif12,Rif14,Rif16,Rif18,Rif20,Rif22,Rif24,Rif26,Rif28	3.3k	Resistor_SMD:R_0603_1608Metric	14
Rin1	30k	Resistor_SMD:R_0603_1608Metric	1
Rin2	560k	Resistor_SMD:R_0603_1608Metric	1
Rin3	20k	Resistor_SMD:R_0603_1608Metric	1
Rin4	390k	Resistor_SMD:R_0603_1608Metric	1
Rin5	50	Resistor_SMD:R_0603_1608Metric	1
Roff1,Roff2	2.7k	Resistor_SMD:R_0603_1608Metric	2
Rpu1,Rpu2,Rpu3,Rpu4,Rpu5,Rpu6,Rpu7,Rpu8,Rpu9,Rpu10,Rpu11,Rpu12,Rpu13,Rpu14	10k	Resistor_SMD:R_0603_1608Metric	14
Rref1,Rref2	5k	Resistor_SMD:R_0603_1608Metric	2
Rref3	10	Resistor_SMD:R_0603_1608Metric	1
Rtrig1,Rtrig2	820	Resistor_SMD:R_0603_1608Metric	2
RVoff1	5k	Potentiometer_SMD:Potentiometer_Bourns_3314G_Vertical	1
RVtrig1	10k	Potentiometer_SMD:Potentiometer_Bourns_3314G_Vertical	1
TP1	OPV4_OUT	TestPoint:TestPoint_Pad_D1.0mm	1
TP2	OPV3_OUT	TestPoint:TestPoint_Pad_D1.0mm	1
TP3	OPV1_OUT	TestPoint:TestPoint_Pad_D1.0mm	1
TP4	OPV2_OUT	TestPoint:TestPoint_Pad_D1.0mm	1
TP7	TRIGGER	TestPoint:TestPoint_Pad_D1.0mm	1
TP8	5V_CLK	TestPoint:TestPoint_Pad_D1.0mm	1
TP9	TRIGGER_REF	TestPoint:TestPoint_Pad_D1.0mm	1
TP10	CLK_REF	TestPoint:TestPoint_Pad_D1.0mm	1
U1	THS4631DGN	Package_SO:MSOP-8-1EP_3x3mm_P0.65mm_EP1.68x1.88mm_ThermalVias	1
U2,U3	AD8022ARZ-REEL7	AD8022:R_8_ADI	2
U4	LT1714CGN-PBF	COMP_USB_OSZI:SSOP-16_GN_LIT	1

A.9. Simulationen







** Profile: "SCHEMATIC1-AC" [C:\dev\Projekt\Pspice\AnalogesFrontend\Gesamt\analoges_frontend_simulation-pspice...
Date/Time run: 10/04/25 18:05:35 Temperature: 27.0

