


#### Chương 3:

## HỆ TỔ HỢP



#### I. Khái niệm:

- Mạch logic:
  - Mạch tổ hợp (Combinational Circuit).
  - Mạch tuần tự (Sequential Circuit).
- Mạch tổ hợp:
  - ngỗ ra chỉ phụ thuộc vào giá trị của ngỗ vào.
  - thay đổi của ngõ vào sẽ làm ngõ ra thay đổi theo



- Các bước thiết kế:
  - Phát biểu bài toán.
  - Xác định số biến vào, số biến ra.
  - Thành lập bảng giá trị.
  - Tìm biểu thức rút gọn.
  - Thực hiện sơ đồ logic.
- Nếu dùng hết 2<sup>n</sup> tổ hợp ngõ vào, tại tổ hợp không sử dụng, ngõ ra có giá trị tùy định.



#### ■ Ví dụ 1:

Thiết kế hệ tổ hợp có 3 ngõ vào x, y, z; và 2 ngõ ra F, G. Ngõ ra F là 1 nếu như 3 ngõ vào có số bit 1 nhiều hơn số bit 0; ngược lại F = 0. Ngõ ra G là 1 nếu như giá trị nhị phân của ngõ vào lớn hơn 1 và nhỏ hơn 6; ngược lại G = 0.

Hệ có 3 ngõ vào: x, y, z và 2 ngõ ra: F, G.


## Ch03 - HỆ TỔ HỢP

#### Bảng giá trị:


X	y	Z	F	G
0	0	0	0	0
0	0	1	0	0
0	1	0	0	1
0	1	1	1	1
1	0	0	0	1
1	0	1	1	1
1	1	0	1	0
1	1	1	1	0



#### Tìm biểu thức rút gọn:




77				_		_	_		_	
:#		w	T	_	₩.	7		w		
<b>.</b>	_	71				-		л	44	
			10.0°		<b>10</b>					



$$G = \overline{X} y + X \overline{y} = X \oplus y$$



Thực hiện sơ đồ logic:





#### Ví dụ 2:

Thiết kế hệ tổ hợp có ngõ vào biểu diễn cho 1 số mã BCD. Nếu giá trị ngõ vào nhỏ hơn 3 thì ngõ ra có giá trị bằng bình phương giá trị ngõ vào; ngược lại giá trị ngõ ra bằng giá trị ngõ vào trừ đi 3.

Hệ có 4 ngõ vào và 3 ngõ ra.



#### Bảng giá trị của hệ:

#### Biểu thức rút gọn:

$$F2 = A + BCD + \overline{B}C\overline{D}$$

$$F1 = AD + B\overline{C}D + BC\overline{D}$$

$$F0 = A\overline{D} + B\overline{D} + \overline{A}\overline{B}\overline{C}D$$

A	В	С	D	F2 F1 F0
0	0	0	0	0 0 0
0	0	0	1	0 0 1
0	0	1	0	1 0 0
0	0	1	1	0 0 0
0	1	0	0	0 0 1
0	1	0	1	0 1 0
0	1	1	0	0 1 1
0	1	1	1	1 0 0
1	0	0	0	1 0 1
1	0	0	1	1 1 0
1	0	1	0	x x x
1	0	1	1	x x x
1	1	0	0	x x x
1	1	0	1	x x x
1	1	1	0	x x x
1	1	1	1	*C*C


#### Ch03 - HỆ TỐ HỢP

#### II. Mạch số học:

- Bộ cộng (Adder):
  - Bộ cộng bán phần (Half Adder H.A):
  - hệ tổ hợp có 2 ngõ vào x, y;
  - 2 ngõ ra S (Sum) và C (Carry).
  - thực hiện phép cộng số học 2 bit nhị phân x + y



Sơ đồ khối của H.A:



6/2/2020

12

### Ch03 - HỆ TỔ HỢP


#### Bảng giá trị:

X	y	С	S	
0	0	0	0	
0	1	0	1	
1	0	0	1	
1	1	1	0	

$$S = x \oplus y \quad va \quad C = x y$$



Mạch cộng bán phần:




#### Ch03 - HỆ TỔ HỢP

- Bộ cộng toàn phần (Full Adder F.A):
- cộng số học 3 bit x + y + z (z là bit nhớ từ vị trí có trọng số nhỏ hơn gởi tới).



Sơ đồ khối của F.A:



## Ch0


## Ch03 - HỆ TỔ HỢP


#### Bảng giá trị:


X	y	Z	С	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

#### Ch03 - HỆ TỔ HỢP

#### Rút gọn công thức:







$$C = xy + xz + yz$$


$$= xy + x\overline{y}z + xyz + \overline{x}yz$$

$$= xy + z(x\overline{y} + \overline{x}y)$$

$$= xy + z(x \oplus y)$$




■ Mạch cộng toàn phần F.A= 2 bộ H.A và OR



- Bộ trừ (Subtractor):
  - Bộ trừ bán phần (H.S):
  - hệ tổ hợp có 2 ngõ vào x, y
  - 2 ngõ ra D (Difference) và B (Borrow).
  - thực hiện phép trừ số học 2 bit nhị phân x y



Sơ đồ khối:



6/2/2020 21

### Ch03 - HỆ TỔ HỢP


#### Bảng giá trị:

X	у	В	D
0	0	0	0
0	1	1	1
1	0	0	1
1	1	0	0

$$D = x \oplus y \quad va \quad B = \overline{x} \quad y$$




#### Mạch trừ bán phần:



- Bộ trừ toàn phần (F.S):
- thực hiện phép trừ số học 3 bit x y z (z là bit mượn từ ví trị có trọng số nhỏ hơn gởi tới)



#### Sơ đồ khối:



6/2/2020

25

#### Bảng giá trị:


X	y	Z	В	D
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	1	0
1	0	0	0	1
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

6/2/2020 26

## -

#### Ch03 - HỆ TỔ HỢP

#### Rút gọn công thức:




$$D = \overline{x} \overline{y} z + \overline{x} y \overline{z} + x y z + x \overline{y} \overline{z}$$

$$= z (\overline{x} \overline{y} + x y) + \overline{z} (\overline{x} y + x \overline{y})$$

$$= z (\overline{x} \overline{\theta} y) + \overline{z} (x \theta y)$$

$$= z \theta (x \theta y)$$

$$6/2/2020$$



$$B = \overline{x}y + \overline{x}z + yz$$


$$= \overline{x}y + \overline{x}\overline{y}z + \overline{x}yz + xyz$$

$$= \overline{x}y + z(\overline{x}\overline{y} + xy)$$

$$= \overline{x}y + z(\overline{x}\overline{\theta}y)$$



Mạch trừ toàn phần F.S= 2 H.S và OR






- Bộ cộng/trừ nhị phân song song:
  - Bộ cộng nhị phân:
  - Cộng 2 số nhị phân M và N, mỗi số 3 bit.

bit nh	ó:		<b>C2</b>	<b>C1</b>	
${f M}$	•		M2	<b>M1</b>	M0
$\mathbf{N}$	: +		<b>N2</b>	<b>N</b> 1	N0
kết qu	ıå:	<b>C3</b>	<b>S2</b>	S1	<b>S0</b>

- Thực hiện bộ cộng nhị phân 3 bit bằng cách ghép 3 bộ cộng toàn phần.

#### Ch03 - HỆ TỔ HỢP

Mạch cộng 3 bit:



■ IC cộng nhị phân song song 4 bit: 74LS283

1	S1	Vcc	16
2			15
	B1	<b>B2</b>	1.3
3	A1	A2	14
4			13
4	<b>S</b> 0	<b>S2</b>	1.7
5	$\mathbf{A}0$	A3	12
c	AU	AJ	44
6	<b>B</b> 0	<b>B3</b>	11
7	<b>C</b> 0	S3	10
		ಶಾ	
8	GND	C4	9

#### Ch03 - HỆ TỐ HỢP

Bộ trừ nhị phân song song:

#### Có 2 cách:

- Ghép n bộ F.S.
- Thực hiện phép cộng với bù 2 của số trừ.


$$M - N = M + B\dot{U}_2(N) = M + B\dot{U}_1(N) + 1$$

- Kết quả: 
$$C_n = 1$$
 kết quả là số dương.

$$C_n = 0$$
 kết quả là số âm.

#### Ch03 - HỆ TỔ HỢP

#### Mạch trừ song song:





- Bộ cộng/trừ nhị phân:
- Có thể kết hợp phép cộng và trừ trên cùng một bộ cộng nhị phân.
- Sử dụng thêm 1 biến điều khiến T: T = 0 thực hiện phép cộng, T=1 thực hiện phép trừ.
- Phép cộng và phép trừ khác nhau ở ngõ vào  $y_i$  và  $C_0$  .



$$T = 0$$


T = 1

thực hiện phép cộng, thực hiện phép trừ.

T	$oldsymbol{y}_i oldsymbol{C}_0$
0	$oldsymbol{N}_i$ $oldsymbol{ heta}$
1	$\overline{N_i}$ 1

$$C_0 = T$$
  
 $y_i = T \oplus N_i$ 

### Ch03 - HỆ TỔ HỢP



# 4

#### Ch03 - HỆ TỐ HỢP

Phương pháp nhớ nhanh (fast carry):

$$\begin{split} & \text{D \c it} \ P_i = x_i \oplus y_i \, \text{v \c it} \ G_i = x_i \, y_i \\ & S_i = x_i \oplus y_i \oplus z_{i-1} = P_i \oplus z_{i-1} \\ & z_i = (x_i \oplus y_i) z_{i-1} + x_i \, y_i = P_i \, z_{i-1} + \, G_i \\ & z_1 = P_1 \, z_0 + \, G_1 \\ & z_2 = P_2 \, z_1 + \, G_2 = P_2 (P_1 \, z_0 + \, G_1) + \, G_2 \\ & = P_2 P_1 z_0 + P_2 G_1 + \, G_2 \\ & z_3 = P_3 P_2 P_1 z_0 + P_3 P_2 G_1 + \, P_3 G_2 + \, G_3 \end{split}$$


**74182.** 

 Directly Compatible for Use With: SN54LS181/SN74LS181, SN54S281/SN74S281, SN54S381, SN74S381, SN54S481/SN74S481

#### PIN DESIGNATIONS

ALTERNATIVE	DESIGNATIONS†	PIN NOS.	FUNCTION
GO, G1, G2, G3	G0, G1, G2, G3	3, 1, 14, 5	CARRY GENERATE INPUTS
PO, P1, P2, P3	P0, P1, P2, P3	4, 2, 15, 6	CARRY PROPAGATE INPUTS
Cn	C <sub>n</sub>	13	CARRY INPUT
C <sub>n+x</sub> , C <sub>n+y</sub> , C <sub>n+z</sub>	Ĉ <sub>n+x</sub> , Ĉ <sub>n+y</sub> , Ĉ <sub>n+z</sub>	12, 11, 9	CARRY OUTPUTS
ĞY		10	CARRY GENERATE OUTPUT
P	X	7	CARRY PROPAGATE OUTPUT
Vcc		16	SUPPLY VOLTAGE
GND		8	GROUND

SN54S182 . . . FK PACKAGE (TOP VIEW)



39



Các vi mạch thực hiện phép cộng số học:

■ 7480 : Cộng toàn phần 1 bit.


■ 7482 : Cộng toàn phần 2 bit.


■ 7483 : Cộng toàn phần 4 bit.

■ 74283 : Cộng toàn phần 4 bit.




**7483:** 














Mạch cộng 2 số BCD dùng 7483.




**74283:** 






6/2/2020


45




(a) Cascading of two 4-bit adders to form an 8-bit adder



(b) Cascading of four 4-bit adders to form a 16-bit adder 6/2/2020




- ALU (Bộ logic và số học).
  - **74181:**



74LS181


	ı
	Н

Mã số chọn	Đữ liệu tác động mức cao				
$S_3S_2S_1S_0$	$M=1\mathrm{chức}$	M = 0 : chức nă	ing số học		
	nă ng logic	$C_{YN} = 1$ (không số nhớ)	C <sub>YN+4</sub> (có số nhớ)		
0000	Ā	Q = A	A + 1		
0001	$\overline{A+B}$	A+B	(A+B)+1		
0010	ĀB	$A + \overline{B}$	$(A+\overline{B})+1$		
0011	0	Trừ 1 (số bù 2)	0		
0100	$\frac{0}{AB}$	$A + A\overline{B}$	$A + A\overline{B} + 1$		
0101	B	$(A+B)+A\overline{B}$	$(A+B) + A\overline{B} + 1$		
0110	A⊕B	A – B – 1	A – B		
0111	$A\overline{B}$	$A\overline{B} - 1$	$A\overline{\mathrm{B}}$		
1000	$\overline{A} + B$	A + AB	A + AB + 1		
1001	$\overline{A \oplus B}$	A+B	A + B + 1		
1010	B	$(A+\overline{B})+AB$	$(A+\overline{B})+AB+1$		
1011	AB	AB – 1	AB		
1100	Q = 1	A + A	A + A + 1		
1101	$A + \overline{B}$	(A+B) + A	(A+B) + A + 1		
1110	A+B	$(A+\overline{B})+A$	$(A+\overline{B})+A+1$		
1111	Q = A	A - 1	Q = A		





#### **ALU 74382.**



S2	S1	SO	Chức năng	Ghi chú
0	0	0	Xoá	Ra 0000
0	0	1	B > A	CN đặt ở 1
0	1	0	A < B	CN đặt ở 1
0	1	1	A+B	CN đặt ở O
1	0	0	$\mathtt{A} \oplus \mathtt{B}$	EXOR
1	0	1	A + B	OR
1	1	0	AB	AND
1	1	1	Đặt lại	Ra 1111

III. Mạch chọn kênh (Multiplexer - MUX)

- $MUX 2^n \rightarrow 1:$ 
  - hệ tổ hợp có  $m = 2^n$  ngõ vào.
  - có 1 ngô ra.
  - n ngõ vào lựa chọn (select input).
  - Tín hiệu chọn mạch CS (Chip Select) hoặc EN (chip ENable).
  - Với 1 giá trị i của tổ hợp nhị phân các ngõ vào lựa chọn, ngõ vào dữ liệu thứ i sẽ được chọn đưa đến ngõ ra.

# 4

#### Ch03 - HỆ TỔ HỢP


Công thức tổng quát:

$$Y = \sum m_i D_i$$
 (với  $i = 0, 1, ..., 2n-1$ )

 $m_i$  là minterm thứ i của n ngõ vào lựa chọn.  $D_i$  là các ngõ vào dữ liệu.

54








■ Thiết kế bộ MUX  $4 \rightarrow 1$ .

S1	<b>S</b> 0	Y
0	0	$\mathbf{D}0$
0	1	$\mathbf{D}1$
1	0	$\mathbf{D2}$
1	1	<b>D3</b>




$$Y = \overline{S_{1}} \overline{S_{0}} D_{0} + \overline{S_{1}} S_{0} D_{1} + S_{1} \overline{S_{0}} D_{2} + S_{1} S_{0} D_{3}$$

$$= m_{0} D_{0} + m_{1} D_{1} + m_{2} D_{2} + m_{3} D_{3}$$

$$= \sum m_{i} D_{i} \quad (i = 0, 1, ..., 3)$$

$$\frac{6}{2}{2020}$$







- IC chọn kênh:
  - 74150: MUX  $16 \rightarrow 1$ .
  - 74151, 74152 : MUX  $8 \rightarrow 1$ .
  - 74153: 2 bộ MUX  $4 \rightarrow 1$ .
  - 74157, 74158 : 4 bộ MUX  $2 \rightarrow 1$ .





■ 74153: gồm 2 bộ MUX  $4 \rightarrow 1$ .


14	A(LSB)		
_2	B		
1_0	1G		
6	1 <b>C</b> 0		
_5	1C1		7
4	1C2	1 <b>Y</b>	
_3	1C3		
15 C	2G		
10	2C0		
11	2C1	2 <b>Y</b>	9
12 13	2C2	21	
	2C3		

G	В	A	Y
1	X	X	0
0	0	O	<b>C</b> 0
0	0	1	C1
0	1	O	C2
0	1	1	C3












■ 74LS151: bộ MUX  $8 \rightarrow 1$ .




$\overline{\mathbf{E}}\mathbf{N}$	C	В	A	Y
1	X	X	X	0
0	0	0	0	<b>D</b> 0
0	0	0	1	D1
0	0	1	0	D2
0	0	1	1	D3
0	1	0	0	D4
0	1	0	1	D5
0	1	1	0	<b>D</b> 6
0	1	1	1	D7

#### SN74LS151

## Ch03 - HỆ T(

Sơ đồ chân 74151

#### CONNECTION DIAGRAM DIP (TOP VIEW)




		LOADING (Note a)	
PIN NAMES		HIGH	LOW
S <sub>0</sub> - S <sub>2</sub>	Select Inputs	0.5 U.L.	0.25 U.L.
E	Enable (Active LOW) Input	0.5 U.L.	0.25 U.L.
l <sub>0</sub> - l <sub>7</sub>	Multiplexer Inputs	0.5 U.L.	0.25 U.L.
Z	Multiplexer Output	10 U.L.	5 U.L.
Z	Complementary Multiplexer Output	10 U.L.	5 U.L.

LOADING (Note a)

#### NOTES:

- a) 1 TTL Unit Load (U.L.) = 40 μA HIGH/1.6 mA LOW.
- b) The Output LOW drive factor is 5 U.L. for Commercial (74) Temperature Ranges.

■ 74LS150: bộ MUX  $16 \to 1$ .



- Sử dụng bộ MUX:
  - Bộ MUX 2<sup>n</sup> thực hiện hàm Boole n biến:


Ví dụ: 
$$F(x, y, z) = \sum (0, 1, 4, 7) = m_0 + m_1 + m_4 + m_7$$
  
=  $m_0.1 + m_1.1 + m_2.0 + m_3.0 + m_4.1 + m_5.0 + m_6.0 + m_7.1$   
Ngõ ra của bộ MUX  $8 \rightarrow 1$  có dạng:

 $Y = \sum m_i D_i$ 

$$= m_0 D_0 + m_1 D_1 + m_2 D_2 + m_3 D_3 + m_4 D_4 + m_5 D_5 + m_6 D_6 + m_7 D_7$$
 Đồng nhất 2 hàm F va Y:

- Đưa các biến x, y, z vào ngõ vào lựa chọn C, B, A (đúng theo trọng số)
- Cho các ngõ vào  $D_0=D_1=D_4=D_7=1~$  và  $D_2=D_3=D_5=D_6=0$





#### ■ Bộ MUX 2n thực hiện hàm Boole n+1 biến:

$$F(x, y, z) = \sum (0, 1, 4, 7) = \overline{x} \overline{y} \overline{z} + \overline{x} \overline{y} z + x \overline{y} \overline{z} + x y z$$

$$= \overline{x} \overline{y} . 1 + \overline{x} y . 0 + x \overline{y} . \overline{z} + x y . z$$

$$= m_0 . 1 + m_1 . 0 + m_2 . \overline{z} + m_3 . z \qquad (1)$$


Ngõ ra của bộ MUX  $4 \rightarrow 1$  có dạng:

$$Y = m_0 D_0 + m_1 D_1 + m_2 D_2 + m_3 D_3 \tag{2}$$

Để đồng nhất (1) và (2) ta có:

- Đưa các biến x, y vào ngõ vào lựa chọn B, A (đúng theo trọng số)
- Cho các ngô vào  $D_0 = 1$ ,  $D_1 = 0$ ,  $D_2 = \overline{z}$ ,  $D_3 = z$








#### Mở rộng bộ MUX:


Các mạch ghép kênh ít ngõ vào có thể được kết hợp với nhau để tạo mạch ghép kênh nhiều ngõ vào.

Ví dụ để tạo mạch ghép kênh 16 → 1, có thể dùng IC 74LS150 hoặc các IC tương tự, hoặc là ghép 2 IC 74LS151

• Ghép 2 IC 74LS151:



Chuyển đổi song song sang nối tiếp:






- Mạch phân kênh (Demultiplexer )DEMUX:
  - Bộ DEMUX có chức năng ngược lại với bộ MUX.
  - Có 1 ngõ vào dữ liệu.
  - n ngõ vào lựa chọn.
  - 2<sup>n</sup> ngõ ra.
  - Với 1 giá trị i của tổ hợp nhị phân các ngõ vào lựa chọn, ngõ vào dữ liệu sẽ được chọn đưa đến ngõ ra thứ i.

# 4

#### Ch03 - HỆ TỔ HỢP

#### ■ Thiết kế bộ DEMUX $1 \rightarrow 4$ :



S1	<b>S</b> 0	<b>Y</b> 0	<b>Y</b> 1	Y2	<b>Y3</b>
0	0	D	0	0	0
0	1	0	D	0	0
1	0	0	0	D	0
1	1	0	0	0	D


$$Y_{o} = \overline{S_{I}} \overline{S_{o}} D$$

$$Y_I = \overline{S_I} S_0 D$$

$$Y_2 = S_I \overline{S_0} D$$


$$Y_3 = S_1 S_0 D$$

Mạch thực hiện:






■ IC phân kênh 74LS155: 2 bộ phân kênh  $1 \rightarrow 4$ .




В	A	1G	1C	$\overline{1Y}_0$	$\overline{1Y}_1$	$\overline{1Y}_2$	1 <del>Y</del> 3	<u>7</u> G	$\overline{\overline{2}C}$	$\overline{2Y}_0$	$\overline{2Y}_1$	$\overline{2Y}_2$	$\overline{2Y}_3$
X	X	1	X	1	1	1	1	1	X	1	1	1	1
X	X	X	0	1	1	1	1	X	1	1	1	1	1
0	0	0	1	0	1	1	1	0	0	0	1	1	1
0	1	0	1	1	0	1	1	0	0	1	0	1	1
1	0	0	1	1	1	0	1	0	0	1	1	0	1
1	1	0	1	1	1	1	0	0	0	1	1	1	0



Sơ đồ chân của 74155.








- Bộ giải mã (decoder):
  - Chuyển từ mã nhị phân thuần túy n bit ở ngỗ vào thành mã nhị phân 1 trong m ở ngỗ ra (m = 2<sup>n</sup>).
  - Với giá trị i của tố hợp nhị phân ở ngõ vào, thì ngõ ra thứ i sẽ tích cực và các ngõ ra còn lại sẽ không tích cực.
  - Có 2 dạng ngõ ra: ngõ ra tích cực cao (mức 1) và ngõ ra tích cực thấp (mức 0).








- Thiết kế bộ giải mã 2 ra 4:
  - Bộ giải mã ngỗ ra tích cực cao:

$$Y_i = m_i$$
  $(i = 0, 1, ..., 2^{n-1})$ 




X1	<b>X</b> 0	Y3	<b>Y2</b>	<b>Y</b> 1	<b>Y</b> 0
0	0	0	0	O	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0

$$Y_0 = \overline{X_1} \ \overline{X_0} = m_0$$
  $Y_2 = X_1 \ \overline{X_0} = m_2$   $Y_1 = \overline{X_1} \ X_0 = m_1$   $Y_3 = X_1 \ X_0 = m_3$ 

## -

### Ch03 - HỆ TỔ HỢP


#### Mạch thực hiện:





Bộ giải mã ngõ ra tích cực thấp:

$$Y_i = M_i$$




X1	<b>X</b> 0	$\overline{\mathbf{Y3}}$ $\overline{\mathbf{Y2}}$ $\overline{\mathbf{Y1}}$ $\overline{\mathbf{Y0}}$	5
0	0	1 1 1 0	
0	1	1 1 0 1	
1	O	1 0 1 0	
1	1	0 1 1 1	

$$Y_0 = X_I + X_0 = M_0$$
  $Y_2 = \overline{X_I} + X_0 = M_2$   $Y_3 = \overline{X_I} + \overline{X_0} = M_3$   $Y_3 = \overline{X_I} + \overline{X_0} = M_3$ 




#### Mạch thực hiện:





- Bộ giải mã có ngõ vào cho phép:
  - Ngoài các ngõ vào dữ liệu, bộ giải mã có thể có 1 hay nhiều ngõ vào cho phép.
  - Muốn mạch giải mã hoạt động, các ngõ vào cho phép phải ở trạng thái tích cực.
  - Ngược lại, mạch giải mã sẽ không hoạt động được; khi đó các ngõ ra đều ở trạng thái không tích cực.

■ Thiết kế bộ giải mã 2 ra 4, ngõ ra tích cực thấp, ngõ vào cho phép tích cực mức cao.



EN	<b>X</b> 1	<b>X</b> 0	<b>Y3</b>	$\overline{\mathbf{Y2}}$	<u>¥1</u>	<b>Y</b> 0
0	X	X	1	1	1	1
1	Ο	0	1	1	1	0
1	0	1	1	1	0	1
1	1	0	1	0	1	0
1	1	1	0	1	1	1

$$Y_i = M_i + \overline{EN}$$




#### ■ IC giải mã:


■ IC 74LS139: 2 bộ giải mã  $2\rightarrow 4$  ngõ ra tích cực thấp.

1_c 2	1G 1A(LSB) 1B	1Y0 1Y1 1Y2 1Y3	0 <u>5</u> 0 <u>6</u>
15 C 14 13	2G 2A(LSB) 2B	2Y0 2Y1 2Y2 2Y3	0 12 0 11 0 10 0 9

G	В	A	<u> </u>	<u>¥2</u>	<u>¥1</u>	<b>Y</b> 0
0	0	0	1	1	1	0
0	0	1	1	1	0	1
0	1	0	1	O	1	0
0	1	1	0	1	1	1
1	X	X	1	1	1	1

Sơ đồ chân 74139:







6/2/2020

86


■ IC 74LS138: mạch giải mã 3 sang 8 ngõ ra tích cực thấp.





87







#### **74138.**


1	A(LSB)	Yo	15
2	В	Y1 C	14
3	C	Y2	13
		Y3 C	12
_		Y4 C	<u>11</u>
6	G1	Y5	<u>10</u>
4_c	G2A	<b>Y</b> 6	9
<u>5</u>	G2B	Y7	7

G1	G2A	G2B	$\mathbf{C}$	В	$\mathbf{A}$	<b>Y7</b>	<b>Y</b> 6	<b>Y</b> 5	$\overline{Y4}$	<b>Y3</b>	$\overline{\mathbf{Y2}}$	$\overline{\mathbf{Y}1}$	$\overline{\mathbf{Y}0}$
0	X	X	X	X	X	1	1	1	1	1	1	1	1
X	1	X	X	$\mathbf{x}$	X	1	1	1	1	1	1	1	1
X	X	1	X	X	X	1	1	1	1	1	1	1	1
1	0	0	0	0	0	1	1	1	1	1	1	1	0
1	0	0	0	0	1	1	1	1	1	1	1	0	1
1	0	0	0	1	0	1	1	1	1	1	0	1	1
1	0	0	0	1	1	1	1	1	1	0	1	1	1
1	0	0	1	0	0	1	1	1	0	1	1	1	1
1	0	0	1	0	1	1	1	0	1	1	1	1	1
1	0	0	1	1	0	1	0	1	1	1	1	1	1

# 4

#### Ch03 - HỆ TỔ HỢP

74154: bộ giải mã 4 sang 16.





- Sử dụng bộ giải mã thực hiện hàm Boole:
  - Ngõ ra của bộ giải mã là minterm (ngõ ra tích cực cao) hoặc maxterm (ngõ ra tích cực thấp) của n biến ngõ vào.
  - Có thể sử dụng bộ giải mã thực hiện trực tiếp hàm Boole có dạng chính tắc.

# 4

#### Ch03 - HỆ TỔ HỢP

• Ví dụ: Cho hàm  $F1(x, y, z) = \sum (0, 2, 5)$ .

# 4

#### Ch03 - HỆ TỔ HỢP

• Ví dụ: Cho hàm  $F2(x, y, z) = \Pi(2, 6, 7)$ .

$$F2(x, y, z) = H(2, 6, 7)$$

$$= M_2 M_6 M_7 = \overline{m_2} \overline{m_6} \overline{m_7}$$

$$Z \longrightarrow A(LSB) Y0$$

$$X \longrightarrow C Y2$$

$$Y3$$

$$G1 Y5$$


$$G2A Y6$$

$$G2B Y7$$

$$F2(x, y, z)$$




- Ghép các bộ giải mã:
  - Ghép 2 bộ  $2 \rightarrow 4$  thành 1 bộ  $3 \rightarrow 8$ .



С	В	A	<u> </u>	<u>7</u> 6	<u> </u>	<b>¥</b> 4	<del>7</del> 3	<u> </u>	<u> </u>	<del>Y</del> 0
0	0	0	1	1	1	1	1	1	1	0
0	0	1	1	1	1	1	1	1	0	1
0	1	0	1	1	1	1	1	0	1	1
0	1	1	1	1	1	1	0	1	1	1
1	0	0	1	1	1	0	1	1	1	1
1	0	1	1	1	0	1	1	1	1	1
1	1	0	1	0	1	1	1	1	1	1
1	1	1	0	1	1	1	1	1	1	1

#### Ch03 - HÊ T


• Ghép 2 bộ  $3 \rightarrow 8$ thành 1 bộ  $4 \rightarrow 16$ .




# 4

#### Ch03 - HỆ TỔ HỢP


■ Ghép 4 bộ  $3 \rightarrow 8$  thành 1 bộ  $5 \rightarrow 32$ .















64/256K System Board (Sheet 3 of 10)


- Bộ mã hoá (Encoder):
  - Encoder là hệ chuyển mã thực hiện hoạt động ngược lại với decoder.
  - Encoder có m ngõ vào theo mã nhị phân 1 trong m và n ngõ ra theo mã nhị phân thuần túy (với  $m \le 2^n$ ).
  - Với ngõ vào thứ i được tích cực thì ngõ ra chính là tổ hợp giá trị nhị phân i tương ứng.

■ Bộ mã hoá (Encoder):





Ví dụ: Encoder 4 sang 2




<b>I</b> 0	<b>I</b> 1	12	13	<b>Z</b> 1 <b>Z</b> 0
1	O	0	0	0 0
0	1	0	0	0 1
0	O	1	0	1 0
0	О	O	1	1 1



#### Mạch thực hiện:

$$Z1 = I2 + I3$$
$$Z0 = I1 + I3$$




Ví dụ: Encoder 8 sang 3 (SGK)



- Bộ mã hóa có ưu tiên (Priority Encoder):
  - có nhiều hơn 1 ngõ vào cùng tích cực thì ngõ ra sẽ là giá trị nhị phân của ngõ vào có ưu tiên cao nhất.
  - Ngõ ra V có chức năng chỉ thị: V = 1 nếu có ít nhất 1 ngõ vào tích cực; ngược lại V = 0 nếu không có ngõ vào nào tích cực.



Ví dụ: Encoder 4 sang 2 có ưu tiên
 Thứ tự ưu tiên I3 > I2 > I1 > I0.




<b>I</b> O	<b>I</b> 1	12	<b>I</b> 3	<b>Z</b> 1 <b>Z</b> 0 <b>V</b>
0	0	0	0	<b>x x</b> 0
1	0	0	0	0 0 1
X	1	0	0	0 1 1
X	X	1	0	1 0 1
X	X	X	1	1 1 1


# 4

### Ch03 - HỆ TỔ HỢP

#### Công thức.




$$Z1 = I2 + I3$$



$$Z0 = I3 + I1 \overline{I2}$$



#### Mạch thực hiện:




#### ■ IC mã hóa ưu tiên $8 \rightarrow 3$ (74LS148):

EI	<u>10</u>	<u>I1</u>	12	<u>13</u>	<u>I4</u>	<u>15</u>	<b>I</b> 6	<u>17</u>			$\overline{\mathbf{A}}$ 0	GS	EO
1	X	X	X	X	X	X	X	X	1	1	1	1	1
0	X	X	X	X	X	X	X	0	0	0	0	0	1
0	X	X	X	X	X	X	O	1	0	0	1	0	1
0	X	X	X	X	X	0	1	1	0	1	0	0	1
0	X	X	X	X	O	1	1	1	0	1	1	0	1
0	X	X	X	O	1	1	1	1	1	0	0	0	1
0	X	X	0	1	1	1	1	1	1	0	1	0	1
0	X	0	1	1	1	1	1	1	1	1	0	0	1
0	0	1	1	1	1	1	1	1	1	1	1	0	1
0	1	1	1	1	1	1	1	1	1	1	1	1	0

<sup>-</sup> Thứ tự ưu tiên: I7 > I6 > I5 > I4 > I3 > I2 > I1 > I0.








- EI (Enable Input): ngô vào cho phép, tích cực thấp. Nếu không tích cực các ngô ra đều bằng 0 (không tích cực).
- EO (Enable Output): ngõ ra tích cực thấp. Ngõ ra này chỉ tích cực khi ngõ vào EI tích cực nhưng không có ngõ vào I<sub>i</sub> nào tích cực. Thường được nối vào EI của 1 Encoder 74148 khác có ưu tiên thấp hơn.
- GS (Group Select): ngổ ra tích cực thấp. Ngổ ra này tích cực khi ngổ vào EI tích cực và có ít nhất 1 ngổ vào I<sub>i</sub> tích cực.
- A2, A1, A0: các ngõ ra tố hợp nhị phân tương ứng với ngõ vào I<sub>i</sub> tích cực khi EI tích cực.

■ IC mã hóa ưu tiên  $10 \rightarrow 4$  (74LS147):



			lá c ngô tá c độ							ác ngô c độn;		
1	2	3	4	5	б	7	8	9	Q <sub>3</sub>	$\mathbb{Q}_2$	$Q_1$	Q <sub>o</sub>
1	1	1	1	1	1	1	1	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	0
X	0	1	1	1	1	1	1	1	1	1	0	1
X	X	0	1	1	1	1	1	1	1	1	0	0
X	X	X	0	1	1	1	1	1	1	0	1	1
X	X	X	X	0	1	1	1	1	1	0	1	0
X	X	X	X	X	0	1	1	1	1	0	0	1
X	X	X	X	X	X	0	1	1	1	0	0	0
X	X	X	X	X	X	X	0	1	0	1	1	1
X	X	X	X	X	X	X	X	0	0	1	1	0

- Mạch chuyển mã (code conversion).
  - Ví dụ: thiết kế hệ chuyển mã từ mã BCD thành mã BCD quá 3



Bảng giá trị:

A	В	С	D	W	X	Y	Z
0	0	0	0	0	0	1	1
0	0	0	1	0	1	0	0
0	Ο	1	0	0	1	0	1
0	Ο	1	1	О	1	1	0
0	1	O	0	0	1	1	1
0	1	0	1	1	0	0	0
0	1	1	0	1	0	0	1
0	1	1	1	1	0	1	0
1	Ο	О	0	1	0	1	1
1	O	0	1	1	1	0	0
1	O	1	0	X	X	X	X
1	O	1	1	X	X	X	X
1	1	0	0	X	X	X	X
1	1	O	1	X	X	X	X
1	1	1	0	X	X	X	X
1	1	1	1	X	X	X	X



#### • Rút gọn:

$$Z = \overline{D}$$

$$Y = CD + \overline{CD}$$

$$X = \overline{BC} + \overline{BD} + \overline{BCD}$$

$$W = A + BC + BD$$

$^{Y}_{CD}$	В 00	01	11	10
00	1	1	X	1
01			X	
11	1	1	X	X
10			X	X

$CD^{A}$	В 00	01	11	10
00	1	1	X	1
01			X	
11			X	X
10	1	1	X	X


V CD	В 00	01	11	10
00			X	1
01		1	X	1
11		1	X	X
10		1	X	X

X CD	В 00	01	11	10
00		1	X	
01	1		X	1
11	1		X	X
10	1		X	X







Chuyển mã từ mã BCD sang thập phân: (SGK)







Chuyển mã từ mã BCD sang led 7 đoạn (SGK)
 IC 7447, 7446, 7448, 7449









Anode chung (dương chung).




Cathode chung (âm chung).




#### ■ IC 7447.






Số	LT	RBI	D	С	В	Α	BI/RBO	ā	Ъ	c	d	Te.	f	g	Ghi
thấy															chú
0	1	X	0	0	0	0	1	0	0	0	0	0	0	1	1
1	1	X	0	0	0	1	1	1	0	0	1	1	1	1	
2	1	X	0	0	1	0	1	0	0	1	0	0	1	0	
3	1	X	0	0	1	1	1	0	0	0	0	1	1	0	
4	1]	X	0	1	0	0	1	1	0	0	1	1	0	0	
5	1	Х	0	1	0	1	1	0	1	0	0	1	0	0	
6	1	Х	0	1	1	0	1	1	1	0	0	0	0	0	
7	1	X	1	1	1	1	1	0	0	0	1	1	1	1	
8	1	Х	1	0	0	0	1	0	0	0	0	0	0	0	
9	1	X	1	0	0	1	1	0	0	0	1	1	0	0	
10	1	X	1	0	1	0	1	1	1	1	0	0	1	0	2
11	1	X	1	0	1	1	1	1	1	0	0	1	1	0	
12	1	X	1	1	0	0	1	1	0	1	1	1	0	0	
13	1	Х	1	1	0	1	1	0	1	1	0	1	0	0	
14	1	X	1	1	1	0	1	1	1	1	0	0	0	0	
15	1	Х	1	1	1	1	1	1	1	1	1	1	1	1	
BI	Х	Х	Х	Х	Х	Х	0	1	1	1	1	1	1	1	3
RBI	1	0	0	0	0	0	0	1	1	1	1	1	1	1	4
LT	0	X	Χ	Х	Х	Х	1	0	0	0	0	0	0	0	5





Chuyển mã nhị phân 4 bit sang mã Gray (SGK)

Chuyển mã từ mã BCD sang nhị phân: (SGK)
 IC 74184 74184/185






Chuyển mã từ nhị phân sang mã BCD: (SGK) IC 74185.



- Mạch so sánh:
  - So sánh 2 số A và B (mỗi số n bit).
  - Mạch có 3 ngỗ ra (A>B), (A=B) và (A<B) chỉ thị cho độ tương đối của chúng.
  - A và B có chiều dài bit là n, nên mạch so sánh có 2n ngõ vào.



#### Mạch so sánh:



# 4

#### Ch03 - HỆ TỔ HỢP

#### Thiết kế mạch so sánh 4 bit:


$$\mathbf{h} = 4$$
  $A = A_3 A_2 A_1 A_0$   $B = B_3 B_2 B_1 B_0$ 

đặt biến trung gian  $x_i = \overline{A_i \oplus B_i}$  (i = 0, 1, 2, 3)

$$(A = B) = x_3 x_2 x_1 x_0$$


$$(A > B) = A_3 \overline{B_3} + x_3 A_2 \overline{B_2} + x_3 x_2 A_1 \overline{B_1} + x_3 x_2 x_2 A_0 \overline{B_0}$$

$$(A < B) = \overline{A_3} B_3 + x_3 \overline{A_2} B_2 + x_3 x_2 \overline{A_I} B_I + x_3 x_2 x_2 \overline{A_0} B_0$$





#### IC so sánh 7485:




$$AGTBOUT = (A>B) + (A=B).AGTBIN$$

$$AEQBOUT = (A=B).AEQBIN$$


$$ALTBOUT = (A < B) + (A = B).ALTBOUT$$

Sơ đồ chân:



### Ch04 - ĐẠI SỐ BOOLE


Ghép 2 IC 7485: mạch so sánh 8 bit



# Ch04 - ĐẠI SỐ BOOLE

#### Mạch tạo và kiểm tra parity chẵn lẻ (SGK):

■ IC 74180.




**FUNCTION TABLE** 

INP	OUTPUTS			
Σ OF H's AT	EVEN	QDD	Σ	Σ
A THRUH			EVEN	ODD
EVEN	H	L	H	L
ODD	H	L	L.	Н
EVEN	L	Н	<u>L</u>	Н
ÓÐÐ	<u> </u>	H	Н	L
х	I	H	L	L
х	L	L	Н	H

H = high level, L = low level, X = irrelevant

## 4

#### Ch04 - ĐẠI SỐ BOOLE



# 4

## Ch04 - ĐẠI SỐ BOOLE

Bài tập.