一、 单选题

1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
A	C	D	С	A	A	В	В	C	В	В	C	C	C	В
					l	1								
16	17①	172	173	18	19	20	21	22	23	24	25	26	27	28

二、填空题

1.	1	64					
2.	1	9600Baut	_				
3.	1	多电压区域		异步电路		新工艺	(可能有不同答案)
4.	1	256		8		8	
5.	1	CPU		存储器芯片	_3	接口芯片	(顺序可不同)
6.	1	高电平		低电平		高阻	(顺序可不同)
7.	1	数据冒险		控制冒险		结构冒险	(顺序可不同)
8.	1	能实现中断返回		各相关寄存器的值		返回地址	
9.	1	计算机运算速度	_				
10	. ①_	R0-R3	2	堆栈			
11	. ①_	完成 CPU 及相关硬	件的	初始化,从规定地址启	动操作	系统或嵌入式应	区用的固化程序_
12	. ①_	下一条待取指令					

13. ① <u>4nt</u> ② <u>2nt (菜(2n+2)t)</u> ③ <u>2</u>

14. ① <u>BGT</u> ② <u>BHI</u>

一、单选 1. 系统数据通路宽度是指()。 A、能一次并行传送的数据位数 B、可依次串行传送的数据位数 C、单位时间内可传送的数据位数 D、能一次并行传送的数据最大值 2. 下述 CPU 指标 () 与系统数据通路宽度**无关**。 A、 字长 B、数据线宽度 C、地址线宽度 D、寄存器宽度 3. RS-232C 标准规定逻辑 "0" 和 "1" 之间有 6V 以上的电压差, 其主要意义在于 ()。 C、能直接和电话线相连 A、能兼容 TTL 电平 B、能简化电路设计 D、能提高抗干扰能力 4. 一般来说,同步串行通信比异步串行通信的实际传输效率高,其原因是同步串行通信()。 A、利用了同一时钟信号 B、纠错能力强 C、协议开销小,附加数据少 D、协议更简单 5. 设计多位 LED 数字显示接口时,系统 I/O 端口资源非常有限的情况下应采用()显示方式。 A 、 动态 B 、 静态 C 、 A 和 B 同时使用 D 、 A 或 B 都可以 6. 在多级存储体系中,主存-辅存结构主要用来解决()问题。 A. 主存容量不足 B. 主存与辅存速度不匹配 C. 辅存与 Cache 速度不匹配 D. 主存与 CPU 速度不匹配 7. 若显示器的最高分辩率为 1024×1024、24 位真彩,所需缓存容量最合适的是()。 A, 2MB B, 3MB C, 4MB D, 5MB 8. 系统接口采用查询方式时,外设的状态信息通常是通过()总线传送给 CPU 的。 A、控制 B、数据 C、地址 D、专用 9. 程序设计时采用宏指令与子程序的共同之处为()。 A、目标代码都是唯一的 B、采用这两种结构的程序的执行时间相同 C、都可以利用参数简化程序编写 D、都需要增加如保护、恢复现场类的额外开销 10. 下面对"堆栈"最好的解释是()。 A、用于存放临时数据的内存固定区域 B、按"后进先出"原则组织的内存区域 C、按字操作访问的内存区域 D、按"向上"增长方式组织的内存区域 11. I/O 端口独立编址方式的特点是()。 A、指令地址码较长 B、需专用 I/O 指令 C、和存储器共用存取指令 D、译码电路简单 12. 系统从输入设备读取数据时,若数据无需经过 CPU,则说明其 I/O 传送控制采用了()方式。 A、程序查询 B、中断 C、DMA D、无条件 B₂ 512 C, 64 D, 32 14. 为了提高系统总线的驱动能力可采用 () A、地址译码器 B、多路转换器 C、三态缓冲器 D、采样保持器

13. 容量为 1K×8 的存储器芯片内部若采用双译码方式,则芯片内部需要()根行列选择线。 15. 在把模拟量转换为数字量的过程中,由于数字量不能连续变化而造成的误差称为()。 A、孔径误差 B、量化误差 C、偏移误差 D、非线性误差 16. 程序控制类指令的主要功能之一是()。 A、进行算术、逻辑运算 B、完成主存和 CPU 之间的数据传送 C、改变程序执行的顺序 D、完成 CPU 和 I/O 设备之间的数据传送 17. CPU 从主存取一条指令并执行该指令的时间称为(①),它通常可以划分为若干个(②), 而后者一般又包含有若干个(3)。 A、指令周期 B、时钟周期 C、工作周期 D、总线周期

18. 计算机系统中,通常中断向量是指()。

	A、中断服务程序的入口均	也址 E	3、中断源的优先级	
	C、中断发生的先后顺序	Γ	D、中断源的类型编号	
19.	冯•诺依曼计算机的基本	特点是()。		
	A、单指令单数据流 B、	单指令多数据流 (C、多指令单数据流	D、多指令多数据流
20.	双端口存储器发生读/写冲	中突一般是指两个端口	的()。	
	A .数据码不同 B .	数据码相同 (C.地址码相同	D.地址码不同
21.	指令系统中采用不同寻址	方式的目的主要是() 。	
	A、实现存储程序和程序扩	控制 B、缩短指	6令长度,扩大寻址空	间,提高编程灵活性
	C、可以直接访问外存	D、提供扩	一展操作码的可能并降	低指令译码难度
22.	下列带符号数参加的运算	, () 将产生溢出	错误。	
	A、53H+64H B、	0FBH+35H	C、 0CCH - 0EBH	D. 65H - 46H
23.	微机启动时的自检程序通	常存放在()里	20	
	A. RAM B.	ROM C	C. U盘	D. 硬盘
24.	在嵌入式软件系统中,以	下模块不属于操作系统	统层的是()。	
	A、文件系统 B、	OS 内核 C	C、键盘驱动	D、嵌入式 GUI
25.	分页管理存储系统中, () 可以通过地址	上映射表来完成虚拟地.	址到物理地址的转换。
	A, MMU B,	ALU	C、寄存器	D、. 接口
26.	下列因素中,与 Cache 的	命中率无关的是() 。	
	A、Cache 容量 B、	Cache 块的大小 C	C、主存存取时间	D、Cache 组织方式
27.	以下 ARM 指令中,()的源操作数采用	用了寄存器移位寻址方	式。
	A, MOV R0, 2 B,	LDR R0, [R1] C	C, BL SUB1 D,	ADD R0, R1, R2, LSL #1
28.	在 ARM 汇编程序中,用	于进行段定义的伪指令	冷是 ()。	
	A, AREA B,	START C	C, ENTRY D,	CODE32

二、填空

- 1. 组合 BCD 码 "64H"代表的十进制真值是(①)。
- 2. 某异步串行通信协议规定字符位为 5 位,起始位、校验位、停止位各 1 位。若每秒需要传送 1200 个字符,则其波特率应设置为 (①)。
- 3. 为降低功耗,在芯片设计时可采用(①)、(②)和(③)等措施。
- 4. 设扩展内存地址范围为 4000H~43FFH。若该扩展内存由 4 片存储芯片构成,则构成该扩展内存 所用的存储器芯片容量是(①)×8bit。该存储芯片上有(②)根地址线,(③)根数据线。
- 以集成电路级别而言, 计算机系统的 3 个主要组成部分是(①)、(②)和(③)。
- 三态电路的"三态"指其具有(①)、(②)和(③)三种状态。
- 7. 流水线结构中常见的冒险包括(①)、(②)和(③)。
- 8. **CPU** 响应中断时保护"现场"和"断点"的目的是(①),这里"现场"指(②),"断点"指(③)。
- 9. MIPS (每秒百万条指令)是用来描述 (①)的单位。
- 10. ARM 系统中,按照 ATPCS 的规定,子程序调用时可以利用(①)四个寄存器来传递参数,更多的参数可利用(②)来传递。
- 11. 引导程序BootLoader是嵌入式系统加电后执行的第一段代码,其主要作用是(①)。
- 12. 通常 CPU 中的程序计数器 (PC) 用于存放 (①)的地址。
- 13. 假设某 CPU 中一条指令的执行过程分为"取指"、"分析"和"执行"三段,每一段的时间分别为 t、t 和 2t,则按顺序方式连续执行 n 条指令需要的时间为(①);若忽略延迟的影响,则采用上述三级流水线时需要的时间为(②),该流水线的加速比为(③)。

14. ARM 执行"大于则转移"操作时,对有符号数应用(①)指令,对无符号数应用(②)指令。

三、综合

1. 试比较串行通信与并行通信的特点。为什么现代微机中有总线串行化的趋势?

答: 并行通信使用多根信号线同时传输多 bit 信息; 而串行通信使用较少的信号线依次传输所有数据 bit。 因此通常来说,并行通信相对效率高速度快,而串行通信总线规模较小,更适合远距离传输。

现代微机系统要求数据传输速率越来越高,并行总线固有的信号串扰会造成严重的通信干扰,而具有差分传输、数据包、点对点通信特点的串行总线则可以较好地避免这个问题,因此出现了总线串行化的趋势。实际上高速串行总线体现了成功的网络通信技术向计算机体系结构的渗入。

2. 试比较随机逻辑结构的处理器和微码结构的处理器优缺点。

答: 微码结构 CPU 指令集改变时硬件设计开销较小。随机逻辑结构 CPU 指令集和硬件必须同步设计和优化,因此其硬件设计比微码结构复杂,而且硬件和指令集二者中任意一个变化,就会导致另外一个变化。而微码结构 CPU 指令设计通过为微码 ROM 编写微码程序来实现的,指令集的设计并不直接影响现有的硬件设计;因此修改指令集并不一定需要重新设计新的硬件。

从性能上比较:随机逻辑在指令集和硬件设计上都进行了优化,因此在二者采用相同指令集时随机逻辑结构要更快一些。但微码结构可以实现更复杂指令集,因此可以用较少的指令完成复杂的功能,尤其在存储器速度受限时,微码结构性能更优。

3. 计算机性能的改善在很大程度上取决于并行技术的应用。试至少举3例说明现代计算机系统中常用的并行技术及其效果。

答:如流水线技术是一种将每条指令分解为多步,并让各步操作重叠进行,从而实现几条指令并行处理的技术。流水线技术通过提高 CPU 的利用效率来改善计算机性能。


其他如哈佛结构通过使用多个物理存储器来实现存储器读写的并行,多核技术则通过使用多个 CPU 或 CPU 模块来加快计算机的处理速度。

- 4. 三星S3C2440微处理器采用的是什么CPU内核?当由nRESET引脚送来复位信号时,内核会进行哪些操作?
- 答: 三星 S3C2440 微处理器采用的是 ARM920T 内核。


当从 nRESET 引脚送来的复位信号变为低电平后,内核将丢弃当前正在执行的指令,并从增量字地址处连续取得新的指令,当 nRESET 引脚再次变为高电平时,内核将会执行如下操作:

- ① 复制当前的 PC 和 CPSR 的值,以覆盖 R14_svc 和 SPSR_svc 寄存器;
- ② 强制 M[4:0]变为 10011(进入超级用户模式),并将 CPSR 中的 I 和 F 位置位, T 位清零;
- ③ 强制 PC 从地址 0x00 处取得下一条指令;
- ④ 恢复正常ARM工作状态运行。
- 5. 总线的一次信息传送过程大致分哪几个阶段?若采用同步定时协议,画出读存储器数据的同步时序示意图。

答:总线的一次信息传送过程一般可分为请求、仲裁、寻址、传送、结束(或错误报告)等五个阶段。)读存储器数据的同步时序如下:



6. 某ARM系统利用下图所示接口电路对外输出连续方波。



- ①DAC0832对应的端口地址是多少? 答: XX10 00XX XXXX B
- ②试给出相应的ARM汇编代码(需要有必要的注释)。

DAPORT EQU #0x200 ; 定义DAPORT为DAC的端口地址

MOV R0, #0x00 ; 初始化发送到DAC的数字信号,形成方波的低电平阶段

AGN: STRB R0, [DAPORT] ;将数字信号(低8位)输出到DAC

BL DELAY ; 调用延迟子程序, 延迟时间为所需方波周期的一半

EOR R0, R0, #0xFF ; 将数字信号(低8位)取反

B AGN

③要使输出方波周期加倍,应如何修改程序?

答:调用两次延迟子程序DELAY或者直接改变延迟子程序的延迟时间;

④要使输出方波幅度减半,应如何修改程序?

答:改变R0中的值,使连续两次送给DAC的数字信号差值减小一半;

- 7. 分析ARM指令STR R0, [R1+4]!
 - ①说明该指令源、目的操作数的寻址方式。(2分)答:源操作数为寄存器寻址,目的操作数为寄存器间接寻址(后索引)
 - ②若(R0)=0x00002000,(R1)=0x00003000,画出该指令的执行过程示意图,并说明指令执行后相关寄存器、存储器单元的值。

