

一、 单选

1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
C	B	D	A	B	A	B	D	D	A	B	D	A	B	C

16	17	18	19	20	21	22	23	24	25	26	27	28	29	30
C	A	B	D	B	C	A	C	D	C	B	A	B	C	D

二、 填空题

1. ① 小端格式 ② 高字节放高地址，低字节放低地址
2. ① 取指令 ② 指令译码 ③ 计算操作数地址 ④ 取操作数 ⑤ 执行指令 ⑥ 写结果
3. ① 时钟频率 f ② 指令平均执行时间 CPI ③ 指令条数 IC （可交换顺序）
4. ① 程序员角度看到的计算机结构 ② 计算机各部件的逻辑结构及连接方式 ③ 体系结构
5. ① 双工 ② 半双工 （可交换顺序）
6. ① 一次存取及处理数据
7. ① IRQ ② FRQ （可交换顺序）
8. ① R0~R3 ② 堆栈单元
9. ① 初始化硬件及加载操作系统
10. ① 功能（黑盒） ② 覆盖（白盒） ③ 灰盒 （可交换顺序）

三、应用分析题

1. 试说明现代计算机系统中存储器系统是如何分层的？有什么好处？

微机中的存储器子系统一般分为四级，即：寄存器组、高速缓存、内存和外存。

- 第一级寄存器组位于微处理器的内部，速度最快，但数目较少；
- 第二级高速缓存 Cache 是为了解决 CPU 与主存之间的速度不匹配问题而设置的，其性能是速度快、容量小。
- 第三级内部存储器（即主存）容量大、速度较慢(相对于 Cache)，通常用于存放运行的程序和数据。
- 第四级外部存储器容量巨大，可读可写，单位存储成本最低，且可以脱机保存信息。

现代微机把这些不同容量、不同速度的存储器按一定的体系结构组织起来，形成一个统一的存储系统，主要是为了解决存储容量、存取速度和价格之间的矛盾。

2. 试比较随机逻辑结构的处理器和微码结构的处理器优缺点。

1. 从设计开销角度

- 随机逻辑 CPU 的硬件和指令集必须同步进行设计和优化，因此比较复杂。
- 微码 CPU 的指令集设计并不直接影响现有硬件，修改指令集并不需要重新设计新的硬件。

2. 从性能角度

- 如果采用相同指令集，则随机逻辑 CPU 操作会更快。
- 如果执行相同的计算任务，微码 CPU 能够通过使用更少(但更复杂)的指令达到更高性能。
- 当系统整体性能受限于存储器的速度时，微码 CPU 对性能提高的优势更为明显。

3. 有如下ARM汇编程序段：

```
.....
LDR    R0, =0xFFFFFFFF
LDR    R1, =0x1
ADDS   R0, R0, R1
.....
```

问：ADDS 指令执行完后 CPSR 寄存器中的哪些位受到影响？怎样影响？请标在下图中。

N	Z	C	V			I	F	T	M4	M3	M2	M1	M0
0	1	1	0									

4. 有如下ARM汇编程序段：

```
MOV     R1,#0x11
MOV     R2,#0x22
MOV     R3,#0x33
MOV     R4,#0x44
MOV     R5,#0x55
STMFA   R13!,{R2-R5}
MOV     R2,#0X77
LDMFA   R13!,{R2-R5}
```

存储单元地址	存储单元内容
60H	55
5CH	44
58H	33
54H	22
(R13 初始值)50H	

设堆栈指针 R13 初始值为#0x50，则：


- (1) STM 指令执行完后堆栈指针 R13= (0x40)。请在图中标出 STM 指令执行完后堆栈段的数据存放情况。
- (2) LDM 指令执行完后堆栈指针 R13= (0x50)，各寄存器的值分别为：
- (R1)=(0x11)，(R2)=(0x22)，(R3)=(0x33)，(R4)=(0x44)，(R5)=(0x55)

5. 三星S3C2440微处理器采用的是什么CPU内核？当由nRESET引脚送来复位信号时，内核会进行哪些操作？

- (2分) 三星 S3C2440 微处理器采用的是 ARM920T 内核
- (6分) 当从 nRESET 引脚送来的复位信号变为低电平后，内核将丢弃当前正在执行的指令，并从增量字地址处连续取得新的指令，当 nRESET 引脚再次变为高电平时，内核将会执行如下操作。
- ① 复制当前的 PC 和 CPSR 的值，以覆盖 R14_svc 和 SPSR_svc 寄存器；
 - ② 强制 M[4:0]寄存器值变为 10011(进入超级用户模式)，并将 CPSR 中的 I 和 F 位置位，将 CPSR 中的 T 位清零；
 - ③ 强制 PC 从地址 0x00 处取得下一条指令；
 - ④ 恢复正常 ARM 工作状态运行。

6. 某系统数据总线宽度为8，地址总线宽度为20。其系统存储器扩展电路如下图所示。

- ① 图中74LS138的作用是什么？它在什么条件下才工作？
- ② 图中地址信号采用哪种译码方式？有什么缺点？
- ③ 图中RAM芯片的地址范围分别是多少？
- ④ 利用ARM汇编语言编写程序段将RAM最低地址开始的20个字节清零。



- ① 74LS138 用于对系统高位地址线译码以产生存储芯片的片选信号；当 $\overline{M}/\overline{IO}$ 信号为高电平、 \overline{RD} 或 \overline{WR} 为低电平、A17 为低电平时 74LS138 工作。
- ② 图中采用的是部分译码方式；其缺点是系统中会出现地址重叠现象，读写不可靠。
- ③ RAM 的地址范围为：08000H~0BFFFH 等

地址信号	A19	A18	A17	A16	A15	A14	A13~A0
首地址	X	X	0	0	1	X	00 0000 0000 0000
末地址	X	X	0	0	1	X	11 1111 1111 1111

④

```
MOV    R0,0
MOV    R1,0
MOV    R2,0
MOV    R3,0
MOV    R4,0
MOV    R5, 8000H
STMIA  R5, {R0~R4}
```