—,

1	2	3	4	5	6 ①	62	7	8	91	92	93	10①	102	11①
D	D	В	D	D	A	В	В	A	A	С	E	C	В	C
112	113	12	13①	13②	14	15	16	17	18	19	20	21	22①	22②

_,

1.	1	存储器		I/O 端口	(可	交换顺序	≨)		
2.	1	一条机器指令	由一段微程	序来解释执行					
3.	1	指令		总线					
4.	1)_	IRQ		FIQ	(可	交换顺序	5)		
5.	1	1.78	2	44.94	3	2.88			
6.	1	1100 0011 0000	1010 2	1010 0010 100	<u>1 1010</u> ③	1 4 1	⑤	1 6	0
(1	说明:	该题评阅时按	上述答案给	分,但实际 AR	CM 是 32 位 C	CPU,基本	本没有同学	学考虑到])
7.	1)_	非流水线执行	寸间相对流ス	K线执行时间之	.比				
8.	1	一段时间内,记	计算机工作时	付所需的指令和	数据总是集=	中存放在!	<u> 临近地址</u> 1	的存储单	5元
9.	1	复位 ②	电源 〔	图 时钟 4	存储系统	⑤	调试接口	(可	交换顺序)
10.	1	异	常 (或中断	折)	<u> </u>				
11.	1	BIC		ORR					
12.	1	=ULCON0(或=	0x50000000	<u> </u>	(或#0xAB)				

```
以下常用总线标准中,不属于片内总线的是(
                           ) .
                                      D、SATA
  A, Core Connect B, AMBA
                          C, Avalon
  计算机系统中,以下<u>不属于</u>"异常"的是(
                         )。
            B、软件中断
                       C、未定义指令陷阱
                                    D、函数调用
  A、系统复位
                       )。
  一般地, 微机接口电路一定是(
            B. 可寻址的
  A. 可编程的
                       C. 可中断的
                                    D. 可定时的
  某减法定时/计数器的输入时钟周期为 Ti, 若计数初值为 N, 则定时时间为 ( )。
  A_{1}/(Ti*N) B_{1}/N
                       C、N/Ti
                                    D、N*Ti
  一般来说, CPU 处于() 状态时功耗最低。
  A、正常工作
          B、暂停
                      C、中断
                                    D、时钟停止
  遵循"程序存储与控制原理"的计算机属于(①) )机。按其思想,计算机将要执行的程序(包括代码和数据)应
  安排在计算机的(2)部件中。
                       C、规约
  ①A、冯.诺依曼
             B、向量
                                    D、数据流
  ②A、硬盘
                         C、寄存器
               B、内存
                                         D、端口
  某微处理器的结构之所以称为超标量结构,是因为该微处理器(
    A、不仅能进行32位运算,也能进行64位运算
    B、内部含有多条指令流水线和多个执行部件
    C、数据传输速度很快,每个总线周期最高能传送4个64位数据
    D、芯片内部集成的晶体管数超过 100 万个,功耗很大
  总线上多个主设备同时发送信息导致的工作异常一般称为(
  A、总线冲突
               B、总线仲裁 C、总线请求
                                   D、总线握手
  总线是一种( ① ),由系统中各部件所共享,在( ② )的控制下完成与( ③ )的信息传送。
  A、公共信号通道 B、专用地信号连线 C、主设备
                                 D、中断源
                                              E、从设备 F、信号
10. 在采用查询方式的输入输出接口中,状态寄存器一般用来存放( ① ),其中信息则通过系统( ② )传送给 CPU。
  ①A、CPU 给外设的命令 B、外设给 CPU 的命令
                               C、外设的工作状态
                                          D、CPU 的工作状态
  ②A、控制总线
               B、数据总线
                               C、地址总线
                                            D、专用总线
11. 下图所示半导体存储芯片的容量为(①) bits。若用其构建容量为 32K*16 的存储体,共需(②) 片,并应分成(③)组。
             ⇒ A0-A12
               CS
              D0-D3
  ①A、2K*4
                            C、8K*4
                  B \ 2K*8
                                       D、8K*8
  ②A、2
                            C、8
               B, 4
                                          D、16
  ③A、1
               B, 2
                            C, 4
12. SoC设计技术中,以版图形式提交、灵活性差、但可靠性高的IP核是(
                                         ) ,
                                       D、以上都不对
  A、硬核
               B、固核
                          C、软核
13. 计算机系统中,一个外设的接口至少应具备一个(①)端口,最多可以有(②)个端口。
                          C、控制

    A、数据

               B、状态
                                   D、其他
  ② A、3
                B, 4
                          C、8
                                     D、不定
14. RISC执行程序的速度优于CISC的主要原因是(
                            )。
  A、程序在RISC上编译的目标程序较短
                          B、RISC的指令数较少
                          D、RISC的指令编码不等长
  C、RISC的指令平均周期数较少
15. 以下所列提高微机系统性能的技术,说法不正确的是(
    A、提高主机时钟频率后加快了指令执行速度。
    B、采用流水线结构后每条指令的执行时间明显缩短。
    C、增加 Cache 存储器后 CPU 与内存交换数据的速度得到提高。
    D、引入虚拟存储技术后扩大了用户可用内存空间。
  ARM处理器比较无符号数大小时是根据 (
                         ) 标志位来判断的。
               B、C和V
                          C、C和Z
                                  D、Z和V
     A、C和N
  以下ARM指令中,(
               )的源操作数采用了立即数寻址方式。
     A、MOV R0,#2
               B, LDR R0,[R1] C, BL SUB1
                                      D、ADD R0,R1,R2,LSL#1
               ) 用于存放将要执行的指令代码。
  在CPU内部,通常(
    A、PC 寄存器
               B、SP 寄存器
                           C. 指令寄存器
                                       D. 指令译码器
19. 两个同符号补码数相加时,对产生"溢出"的正确叙述为()。
  A、和的符号位与加数相反 B、结果的符号位为1 C、结果的最高位有进位
                                              D、结果的符号位为0
20. 在计算机系统三总线结构中,用于产生存储器和外设片选信号的是(
```

C、控制总线

D、以上都不对

B、数据总线

A、地址总线

- 21. 存储器是计算机系统中的记忆设备,它主要用来存放()。
 - A、数据和程序
- B、程序
- C、数据
- D、微程序
- 22. 常用的输入/输出方式中,便于CPU处理随机事件和提高工作效率的I/O方式是(①),数据传输速率最快的是(②)。
 - A、无条件控制方式
- B、查询方式
- C、中断控制方式
- D、DMA 方式

二、填空

- 1. 微处理器系统中,指令涉及的操作数可能位于寄存器、(①)或(②)中。
- 2. 微程序控制器中,机器指令与微指令的关系是(①)。
- 3. 处理器完成一条指令所需的时间通常称为(①)周期,而完成一次存储器读/写操作所用时间通常称为(②)周期。
- 4. ARM支持(①)和(②)两种中断异常。
- 5. 一台主频为80MHz的计算机执行测试程序的结果如下,则其CPI为(①)、MIPS为(②)、程序执行时间为(③) ms。

指令类型	指令执行数量	平均执行周期数
数据传送	75000	2
整数	45000	1
浮点	8000	4
分支	1500	2

- 6. 某ARM处理器中,寄存器R0的值为0110 0101 1010 0100, R1的值是1010 0010 1001 1010, 则指令"SUBS R0, R0, R1"执行后, R0的值为(①), R1的值为(②), 状态标志位N为(③), V为(④), C为(⑤), Z为(⑥)。(本题数字均采用二进制表示)
- 7. 流水线的加速比指(
- 1).
- 8. Cache技术的应用基于所谓"局部性原理",该原理的含义是(①)。
- 9. 嵌入式系统设计中,最小硬件系统通常包括处理器模块以及(①)、(②)、(③)、(④)和(⑤)等保障系统正常工作的基本硬件。
- 10. 由于某突发事件引起CPU暂时终止正在运行的程序,而转去执行相应的服务程序,随后再返回被终止的程序的过程叫做(①)。
- 11. 下列两行代码是用来打开和关闭中断的,请补充空白处的指令操作码。

MRS R0,CPSR

(①) R0,R0,#0x80 ;使能中断

MSR CPSR_c,R0

MRS R1,CPSR

(②) R1, R1, #0x80 ;禁止中断


MSR CPSR_c,R1

12. 在某个使用S3C2440处理器的系统中,如果要求设置串行通信接口UART0为普通操作模式,8位数据位,偶校验,1位停止位,请完成以下初始化程序段:(相关寄存器详细信息见试卷末页附录)

ULCON0 EQU 0x500000000 LDR R2, (①) MOV R3, (②) STRB R3, [R2]

三、综合

1. 总线同步方式主要包括哪几种? 下图所示时序属于哪种? 这种同步方式有何优缺点?




答:总线同步方式主要包括同步(半同步)和异步几种。图示为异步并行总线的时序关系。异步总线通过主、从控制信号之间应答信号的交替变化来保证总线上地址和数据信息的准确传输,速度适应能力极强。缺点是握手控制电路复杂,且握手信号来回应答时间长,效率较低。


2. 微机中为什么需要使用接口电路? 简述接口电路的基本结构,并结合微机上一种具体的接口电路举例说明接口电路一般应具备哪些功能。

答:现代计算机系统中外设种类繁多,各类外设不仅结构和工作原理不同,而且工作速度以及与主机的连接方式也可能完全不同,因此我们需要使用I/O接口一方面负责接收、转换、解释并执行CPU发来的命令,另一方面负责将外设的状态或请求传给CPU,从而完成CPU与外设之间的数据传输。

接口电路的基本结构如下图所示,通常应具有通信联络、设备选择、数据缓冲、信号格式转换、错误检测以及可编程等功能,举例说明略。



3. 下图所示为某系统中传送一个字符时的信号波形,试根据波形回答问题。



① 该系统采用的是哪种串行通信方式?

异步串行通信

② 该系统采用的是奇校验还是偶校验?

奇校验


- ③ 此次通信传送的字符值是多少?
- 01010010 (0x52)
- ④ 若该系统每秒可传送 960 个字符,则其波特率应为多少? 9600
- 4. 试说明中断处理与子程序调用的区别。
- 答:程序中断的处理比子程序的调用要复杂的多:
 - 子程序的执行是程序员事先安排好的(由调用子程序的指令转入);而中断服务子程序的执行一般是由**随机的**中断事件引发的。
 - 子程序的执行受到主程序或上层子程序的控制;而中断服务子程序一般与被中断的**现行程序**无关。
 - 不存在同时调用多个子程序的情况,因此子程序不需要进行<u>优先级</u>排队;而不同中断源则有同时向CPU提出服务请求。

共同点: 是都要进行程序跳转, 都需要保护断点以确保正确返回。


- 5. 简述CPU以查询方式从外设读入数据的基本过程,并指出此种方式的优缺点。
- 答:一次数据输入的过程如下所述:
- 输入设备发出的选通信号,一方面将准备好的数据送到接口电路的数据锁存器中,另一方面使接口电路中的D触发器置1并将该信号送到状态寄存器中等待CPU查询;
 - CPU读接口中的状态寄存器,并检查状态信息以确定外设数据是否准备好;
- 若READY=1,说明外设已将数据送到接口中,CPU读数据端口以获取输入数据,同时数据端口的读信号将接口中的D触发器清零,即令READY=0,准备下一次数据传送。

查询式(条件式)程序控制方式是一种CPU主动、外设被动的L/O操作方式。这种控制方式很好地解决了CPU与外设之间的同步问题,不再像同步式(无条件式)程序控制方式那样对端口进行"盲读"、"盲写",数据传送可靠性高,且硬件接口相对简单;但它的缺点是CPU工作效率较低,L/O响应速度慢。

6. 分析下图及ARM汇编代码,定性地画出在执行该程序的过程中a点的波形并做简单说明。



答:从图中可知该锁存器输出端口的地址即3FFH,程序不断地从Q0口依次输出高、低电平,且低电平持续时间与高电平长持续时间的比约为3:6,因此a点波形如下:



附录: S3C2440 UART0线路控制寄存器ULCON0(地址: 0x50000000):

ULCONn	Bit	Description	Initial State
Reserved	[7]		0
Infrared Mode	[6]	Determine whether or not to use the Infrared mode.	0
		0 = Normal mode operation 1 = Infrared Tx/Rx mode	
Parity Mode	[5:3]	Specify the type of parity generation and checking during UART transmit and receive operation.	000
		0xx = No parity 100 = Odd parity 101 = Even parity 110 = Parity forced/checked as 1 111 = Parity forced/checked as 0	
Number of Stop Bit	[2]	Specify how many stop bits are to be used for end-of-frame signal. 0 = One stop bit per frame	0
		1 = Two stop bit per frame	
Word Length	[1:0]	Indicate the number of data bits to be transmitted or received per frame.	00
		00 = 5-bits	