디지털회로실험 보고서

-7 주차-


전자공학과 2015104027 박정진

실험 결과

쿼터스 시뮬레이션 결과

회로도 (schematic.pdf 에서 더 자세히 볼 수 있음)

빵판 시뮬레이터를 하다 빵판 최대 6 개의 공간이 부족하여 쿼터스 시뮬레이션으로 진행하였다.



동작 방법:

Equal 버튼은 Clock 과 and 로 연결하여 CLK_Enable 신호로 74174 의 클락으로 사용하였다. 따라서 Equal 버튼이 눌려야만 74147 에 클락이 들어간다.

Start 버튼은 74147 즉 DFF 의 CLRb 로 들어가며 Start = 0 일때는 계산이 적용되지 않고 계속 리셋만 되어 최종 결과가 0 으로 리셋 및 지속 된다.

해당 시뮬레이션에서는 마지막 이 5 자리의 숫자(Cout, S[3..0])를 7segment 로 표현하기 위해 사용되는 segment decoder 를 대신 할 수 있는 방법이 생각나지 않았고, 또한 K map 을 이용해 표현하기에는 빵판의 공간이 매우 부족하여 하지 못하였다. 만약 Selector 같은 ALU 가 더 많거나 2 input primitive gate 로 구성된 칩들의 Fan in 이 더 컸으면 아마 빵판 공간이 부족하지 않았을 듯 하다.

위 회로에서 핵심 포인트는 Addn_Sub 이다. wire 이름의 의미와 같이 0 일 땐 Add, 1 일땐 Subtract 를 수행하도록 하였다. Xor(7486) 을 이용하여 4bit Full adder 에 들어갈 B 를 계산하였다. 4'b0^B = B(Add), 4'b1^B = Bn(Sub) 으로 Subtract 을 진행할 땐 B 를 1's complement 를 취하고 Cin =0 (add), Cin=1(Sub)를 통해 전체적으로 Subtract 에서 2's complement 로 계산되게 하였다.

| bits | unsigned | signed |
|----------|----------|--------|
| 5'b00000 | 0 | 0.6 |
| 5'b00001 | 1 | |
| 5'b00010 | 2 | |
| 5'b00011 | 3 | |
| 5'b00100 | 4 | |
| 5'b00101 | 5 | |
| 5'b00110 | 6 | |
| 5'b00111 | 7 | |
| 5'b01000 | 8 | |
| 5'b01001 | 9 | |
| 5'b01010 | 10 | |
| 5'b01011 | 11 | |
| 5'b01100 | 12 | |
| 5'b01101 | 13 | |
| 5'b01110 | 14 | |
| 5'b01111 | 15 | |
| 5'b10000 | 16 | |
| 5'b10001 | 17 | |
| 5'b10010 | 18 | |
| 5'b10011 | | |
| 5'b10100 | | |
| 5'b10101 | | |
| 5'b10110 | | |
| 5'b10111 | 23 | -9 |
| 5'b11000 | 24 | -8 |
| 5'b11001 | 25 | -7 |
| 5'b11010 | 26 | -6 |
| 5'b11011 | 27 | -5 |
| 5'b11100 | 28 | -4 |
| 5'b11101 | 29 | -3 |
| 5'b11110 | 30 | -2 |
| 5'b11111 | 31 | -1 |
| | | |

위의 도표 대로 수를 사용하기 위해선 Addn_Sub = 1 일 때 즉 Subtract 을 수행할 때 마지막에서 나오는 Bout 과 Addn_Sub 를 Xor 해줘야 위 와 같은 결과를 도출 할 수 있다. Xor 계산을 하는 이유는 덧셈에서 나오는 Cout(MSB) = 1 (계산 결과 16 이상) 은 unsigned 로, 뺄셈을 진행 했을 때 나오는 Bout(MSB) = 1 은 signed(2's complement)로 취급해야 하기 때문이다.

Case 1)

A = 0


B = 8

 $Addn_Sub = 1'b0$

결과 예상:8

Equal rising(0->1) 과 함께 계산 결과 result(C_out, S) 가 정확히 8(5'b01000) 이 나오는 것을 확인 할 수 있다.

Start Falling(1->0) 과 함게 계산 결과 result 가 5'b00000 으로 리셋 되는 것을 확인 할 수 있다.



Case 2)

A = 7


B = 3

 $Addn_Sub = 1'b0$

결과 예상: 10

Equal rising(0->1) 과 함께 계산 결과 result(C_out, S) 가 정확히 8(5'b01010) 이 나오는 것을 확인 할 수 있다.

Start Falling(1->0) 과 함게 계산 결과 result 가 5'b00000 으로 리셋 되는 것을 확인 할 수 있다.



Case 3)

A = 9


B = 8

 $Addn_Sub = 1'b0$

결과 예상: 17

Equal rising(0->1) 과 함께 계산 결과 result(C_out, S) 가 정확히 8(5'b10001)(unsigned) 이 나오는 것을 확인 할 수 있다.

Start Falling(1->0) 과 함게 계산 결과 result 가 5'b00000 으로 리셋 되는 것을 확인 할 수 있다.



Case 4)

A = 0


B = 8

 $Addn_Sub = 1'b1$

결과 예상: -8

Equal rising(0->1) 과 함께 계산 결과 result(C_out^Addn_Sub, S) 가 정확히 8(5'b11000)(Signed)이 나오는 것을 확인 할 수 있다.

Start Falling(1->0) 과 함게 계산 결과 result 가 5'b00000 으로 리셋 되는 것을 확인 할 수 있다.



Case 5)

A = 7


B = 3

 $Addn_Sub = 1'b1$

결과 예상: 4

Equal rising(0->1) 과 함께 계산 결과 result(C_out^Addn_Sub, S) 가 정확히 8(5'b00100)(Signed)이 나오는 것을 확인 할 수 있다.

Start Falling(1->0) 과 함게 계산 결과 result 가 5'b00000 으로 리셋 되는 것을 확인 할 수 있다.



Case 6)

A = 8

B = 9

 $Addn_Sub = 1'b1$

결과 예상: -1

Equal rising(0->1) 과 함께 계산 결과 result(C_out^Addn_Sub, S) 가 정확히 8(5'b11111)(Signed)이 나오는 것을 확인 할 수 있다.

Start Falling(1->0) 과 함게 계산 결과 result 가 5'b00000 으로 리셋 되는 것을 확인 할 수 있다.

