
디지털회로실험 보고서


-6 주차-


전자공학과 2015104027 박정진

실험 결과

Lab10 - 1 TTL74165







	Q7b	Q7	P[70]	DS	PLb	CP2	CP1
Parallel							
Load	~P[7]	P[7]			0	х	Х
Shift Right					1	0	1
No Change					1	1	1

PLb: asynchronous load(STLD, Load 는 activate Low)

CP1: Clock (CLK)

CP2 : Clock Inhibit(CLKIH)
DS : Serial Input(SER)

1 번째 결과 CP2: 0 PLb: 0 (Parallel Load) P[7:0] = 8'b01010101

2 번째 결과 CP2 : 0 PLb : 1 (Shift Right) P[7:0] = 8'b01010101 을 로드 했으므로 바로 다음 클락에서 Q7 이 1 이 나오는 것을 확인 할 수 있다.


3 번째 결과 CP2 : 0 PLb : 1 (Shift Right) P[7:0] = 8'b01010101 을 로드 했으므로 그 이후 나오는 결과들이 0101.. 순서로 rising edge trigger 에 맞춰서 나오는 것을 확인 할 수 있다. (스크린 샷으로 찍을 때 걸리는 시간이 있어 사진은 마지막 [1:0]의 값이다)


4 번째 결과 CP2: 0 PLb: 1 DS: 1 (Shift Right) P[7:0] = 8'b01010101 을 모두 shift 한 후 DS 값을 1로 올린 결과인데 보는 것과 같이 8 번 째 rising edge 에서 Q7 값이 1 이 되는 것을 확인 할 수 있다.


5 번째 결과 CP2: 1 PLb: 0 (Parallel Load) P[7:0] = 8'b01010101


6 번째 결과 CP2 : 1 PLb : 1 (No Change) No change 상태로 Rising edge 를 만나도 shift 하지 않고 가만히 있는 결과를 확인 할 수 있다.

Lab10 - 2 ttl74163 count down with synchronous reset









리셋 버튼은 푸쉬 버튼으로 구현했고 해당 전압이 0 일때 rising edge 를 만나야 동작한다. reset 을 로드와 연결 시켰으며 parallel load 값을 4'b0110 으로 맞췄다. 이후 Not gate 를 통해 1's complement 를 취하므로 해당값은 4'b1001 = 9 로 바뀐다. 그 값을 4511 display decoder 를 통과시켜 7segment 에 디스플레이를 해보면 9 가 나오는 것을 확인 할 수 있다. 이후 rising edge 를 만나면 카운터는 1을 증가시키지만 위에 언급했듯 not gate 를 만나므로 최종 디코더에 들어가는 비트는 감소하는 것으로 나타나져 segment 는 9, 8, 7, ..., 0 순으로 디스플레이 된다. 그이후는 카운터 값이 0000 이 되어 즉 디코더에 1111 이 들어가 segment 의 값이 제대로 출력되지 않고 더 기다리다 카운터 값이 다시 0110 즉 디코더에 1001 이 되는 순간 segment 에 9 가 다시 찍히는 것을 확인 할 수 있다.