Attention 加速器 IP 设计与验证

1. 任务理解与整体实现

新版 A 题基础实现 · GitHub：wjfhhhh/Assessments-question · 更新：2026-10-08

本设计实现一个 Query 对 8 组 Key/Value 的注意力计算，维度 d=4。输入 Q、K、V 和输出 O 均为 8 位有符号整数。工程包含 Python 参考模型、可综合 RTL、自检测试平台、仿真与综合脚本，以及对应的中文详细注释版本。

实现依据为本地《2026数字组考核v2.pdf》A 题正文。本题明确使用直接点积，没有除以 sqrt(d)。指数计算前先求最大 Score；权重保留 4 位二进制小数。最终对四个 Value 分量分别加权求和，并用共同的分母归一化。

算法与定点存储

```
Score[j] = sum(Q[k] * K[j][k]), k=0..3
delta[j] = Score[j] - max(Score)
W[j]     = floor(exp(delta[j]) * 16 + 0.5)
L_raw    = sum(W[j])
ACC_raw[c] = sum(W[j] * V[j][c]), j=0..7
O[c] = round_away_from_zero_at_ties(ACC_raw[c] / L_raw)
```

W、L_raw、ACC_raw 存放的是对应真实值乘以 16 后的整数。归一化时分子和分母的比例抵消，不应再额外除以 16。W 只是非负指数权重，归一化后的注意力概率才是 W/L_raw。

模块职责

模块或文件	职责
attention_model.py	生成 Score、权重、L、ACC、O 的软件期望
attention_ip.v	输入缓冲、状态机、点积、求最大值、累加及输出
exp_lut.v	把非正整数 delta 转为 5 位无符号权重
round_div_signed.v	带符号的组合舍入除法
tb_attention_ip.sv	对照参考模型逐项、逐拍检查并注入协议扰动

数据依次经过 Q/K/V Buffer、点积单元、Score Buffer、最大值比较器、指数表、Weight Buffer、L/ACC 累加器、除法器、输出寄存器。两个阶段学习顶层保留在 rtl 中，但完整版本只使用上述三个 RTL 模块。

当前结论

本地功能检查已通过，综合网表和报告已生成。2026-10-05 使用 Icarus Verilog 13.0 完成正常退出的交叉回归与换输入演示。XSim/Vivado 退出异常仍存在，100 MHz 综合后时序未满足；该频率并非题目硬性要求。尚未通过主办方隐藏样例，无布局布线或上板结果。

2. 定点格式与位宽推导

输入整数范围为 -128 到 127。两个输入的乘积范围为 -16256 到 16384，四项累加的 Score 范围为 -65024 到 65536，因此有符号 17 位不能覆盖正端点 65536，必须使用 18 位。

数据	数值范围（raw 整数）	实现位宽
Q、K、V、O	-128 到 127	有符号 8 位
点积单项乘积	-16256 到 16384	有符号 16 位
Score	-65024 到 65536	有符号 18 位
delta	保守界 -130560 到 0	有符号 18 位
W	0 到 16	无符号 5 位
L_raw	16 到 128	无符号 8 位
W × V	-2048 到 2032	有符号 14 位，扩为 15 位
ACC_raw	-16384 到 16256	有符号 15 位

乘积 W×V 的数学最小位宽是有符号 12 位；RTL 按补零后的 6 位有符号权重乘以 8 位 V 保留 14 位，再扩展到 15 位累加，属于安全冗余。

指数查表为何只有几个分支

delta 是非正整数。按照最近值量化，W=floor(exp(delta)×16+0.5)，得到下面的表。delta≤-4 时，exp(delta)×16 小于 0.5，因此量化为零。这是四位小数精度下的结果，不是跳过最大值或把指数直接取整。

delta	exp(delta)×16 的近似值	W	表示的真实权重
0	16	16	1
-1	5.8861	6	0.375
-2	2.1654	2	0.125
-3	0.7966	1	0.0625
≤-4	≤0.2931	0	0

至少一个 Score 等于最大值，对应 W=16，因此合法任务保证 L_raw≥16。四路输出是非负权重构成的加权平均，舍入后仍处于 -128 到 127，可以保存为 8 位有符号整数。

有符号处理与舍入

权重 16 的五位二进制为 10000，不能直接强制为五位有符号数，否则变成 -16。实现先补零，再与有符号 V 相乘。除法先把 15 位分子扩成 16 位，再取绝对值，以正确处理 -16384。

对于分子 n、正分母 d，计算 (abs(n)+floor(d/2)) 整除 d，再恢复符号。半整数采用远离零舍入：+1.5→+2，-1.5→-2。题目未细化指数量化与负数半整数约定，这两项需要与主办方正式口径核对。

3. 状态机、接口与周期

状态按 IDLE → LOAD_Q → LOAD_KV → DOT → MAX → EXP → UPDATE → NORM → OUTPUT → FINISH → IDLE 顺序运行。输入缓冲和 Score 在读取前会完整重写，因此无需为整个数组添加异步复位；累加器和控制信号需要复位。

输入输出协议

start 仅在 IDLE 有效，发送端应拉高一拍。在 LOAD_Q 阶段，以 q_valid 和 data_ready 同时为高的上升沿接收 Q[0] 到 Q[3]。随后进入 LOAD_KV，以 kv_valid 和 data_ready 同时为高的上升沿接收 K/V 元素对。

K/V 顺序为 K[0][0]/V[0][0]、K[0][1]/V[0][1]，直到 K[7][3]/V[7][3]，共 32 对。两个装载阶段共享 data_ready，发送端必须按阶段选择正确的 valid。无 valid 时计数器停止；计算阶段 data_ready 为低，输入数据及 start 不会改变任务。

out_valid 连续四拍为高，依次给出 O[0] 到 O[3]，没有输出反压接口。done 在最后输出的下一拍拉高一拍，同时返回空闲。下一任务重新装载全部输入，无需再次复位；启动时清零 L 和四路 ACC。

运算周期

以最后一对 K/V 接收上升沿为第 0 拍。下表描述该拍执行的工作；状态寄存器在阶段最后一拍的上升沿后会切换到下一状态。

相对周期	阶段	每拍执行的工作
1 到 32	DOT	一项 Q×K 乘加，每四拍保存一个 Score
33 到 40	MAX	比较一个 Score，首项直接初始化最大值
41 到 48	EXP	一个差值查表，保存一个权重
49 到 80	UPDATE	一项 W×V 加入对应 ACC；每组仅加一次 L
81 到 84	NORM	每拍用组合除法计算一个输出分量
85 到 88	OUTPUT	连续输出四个分量
89	FINISH	done 拉高，返回空闲

无停顿时，从接受 start 到 done 的时间差为 4+32+89=125 个时钟周期。输入每停顿一拍，任务相应增加一拍。此处是周期计数，不能直接据此声称电路在 100 MHz 下可工作。

三个容易出错的时序细节

第四项点积必须保存 acc+本拍乘积，直接保存旧 acc 会漏算一项。MAX 阶段必须用第一个 Score 初始化，不能把零当作初始最大值，否则全负数会出错。UPDATE 每个权重用于四个分量，但 L 只在分量索引为零时更新一次，否则分母会放大四倍。

复位会清除控制与输出有效信号。对装载、点积、最大值、指数、累加、归一化、输出中断复位后，测试平台重新发送完整任务，检查没有残留任务影响。

4. 参考模型与验证结果


Python 参考模型使用任意精度整数保存中间值。测试向量生成器把软件计算结果写入十六进制文件，SystemVerilog 测试平台逐项比对。全部向量使用固定种子，可重复运行。

实际检查	数量或内容
完整 Attention 任务	1218 组，包括定向和随机输入
Score、权重	分别检查 9744 个
最终输出	检查 4872 个分量
L、ACC	逐拍检查累加过程，并核对最终值
指数表独立检查	130561 个保守合法差值
除法独立检查	2074793 对分子、分母
协议与复位	停顿、忙时启动、错误阶段 valid、各阶段复位、连续任务

除法穷举 d=16 到 128，n=-128d 到 127d。独立期望使用整数商和余数判断是否进位，与 RTL 的“加半个分母再整除”写法不同。Python 的 7 项测试也全部通过，其中含 1000 组固定种子随机公式交叉验证。

教学样例的实际结果

```
Score = [0, -1, -2, -3, -4, 0, -1, -2]
W_raw = [16, 6, 2, 1, 0, 16, 6, 2]
L_raw = 49; ACC_raw = [112, 120, -2, 72]
O = [2, 2, 0, 1]
```



图中信号由 XSim 导出的 VCD 绘制，并非软件界面截图。导出程序重新核对 Score、权重和 O，保存了该任务第 0 到 89 拍共 90 个采样值。VCD 不支持本工程未打包数组直接导出，四路 ACC 的检查见测试平台和仿真日志。

XSim 执行到 PASS 和 $finish 后退出异常，脚本保留失败状态。同一套 RTL/TB 在 Icarus 13.0 全量通过，编译和仿真退出码均为 0。另换一组输入得到 [127,-128,2,-2]，演示过程正常结束。跨工具检查还修复了 LUT 测试在零时刻设置输入的调度差异。

5. 综合结果、时序与存储

2026-10-03 使用 Vivado 2022.2，以 xc7a35tcpg236-1 作为参考器件进行模块级综合。该器件用于可复现实验，不代表已确认用户开发板。综合前读入 10 ns 时钟约束；未配置板级引脚和输入输出延迟，也未布局布线。本轮 RTL 未改变，保留对应综合结果。

项目	本次结果
Slice LUT	726，占参考器件 3.49%
触发器	877，占参考器件 2.11%
DSP、BRAM、锁存器	均为 0
综合错误、严重警告	均为 0；普通警告仍有记录
最差建立时间余量 WNS	-20.148 ns，不满足 10 ns 目标
最差路径数据延迟估计	30.093 ns，54 级逻辑

最差路径从 ACC 寄存器到 output_mem，经过有符号处理和组合除法。一个 Verilog 除法运算并不意味着硬件能在任意短的一拍内完成；本实现优先建立容易验证的基础版本，除法器是后续优化重点。以上为综合后估计，不能作为板级最高频率结论。

综合把输入和中间数组映射为触发器，未使用 BRAM；小位宽乘法也未映射为 DSP。仿真观察用的内部寄存器因没有输出用途被优化删除，属于预期行为。报告没有未约束的内部端点，但输入输出外部时序未完整约束。

逻辑存储容量

存储项	位数计算	容量
Q	4×8	32 bit
K 与 V	2×8×4×8	512 bit
Score	8×18	144 bit
Weight	8×5	40 bit
四路 ACC 与 L	4×15+8	68 bit
输出缓存	4×8	32 bit
上述合计	不含状态、索引及临时寄存器	828 bit

828 bit 是上述逻辑存储之和，与综合网表的 877 个触发器统计口径不同。控制、临时累加、最大值和输出端寄存器等会增加资源，综合优化也可能合并或删除部分位。

运行工具问题

原始工具启动曾返回运行库加载失败码 -1073741515。脚本在遇到该错误时建立安装文件的独立临时副本，仅通过当前进程环境使用，不修改系统环境或 Vivado 安装目录。该方法允许编译、仿真、综合和报告生成完成，但未修复退出阶段访问异常。证据目录保留两类结果各自的 validation.json 和完整控制台日志。

6. 扩展分析、复现与改进方向

从 S=8 扩展到 S=256（保持 d=4）

以下为沿用当前串行调度结构的推导，不是已实现的参数化版本。每个任务有 Sd 次点积乘加和 Sd 次加权乘加；S 增大 32 倍时，两部分计算量各增大 32 倍。

项目	S=8	S=256 的推导
K/V 输入元素对	32	1024
点积与加权乘加总次数	64	2048
K/V 容量	64 byte	2048 byte
Score + Weight	184 bit	5888 bit
L 最大值与位宽	128，8 位	4096，13 位
ACC 每路位宽	15 位	20 位
第 5 页口径逻辑存储合计	828 bit	22429 bit
start 到 done 理想周期	125	3597

一般式为装载 d+Sd 拍，计算 Sd+S+S+Sd 拍，归一化 d 拍，输出 d 拍，结束 1 拍，总共 3Sd+2S+3d+1；d=4 时为 14S+13。S=256 的 ACC 范围为 -524288 到 520192，需要有符号 20 位。索引、地址、除法器和测试平台也必须一并扩展。

每个任务的输入量是 4+8S byte，由 68 byte 增至 2052 byte，输出仍为 4 byte。如果保持同样的任务率，外部输入带宽按上述字节数增长；如果保留串行结构而接受更长延迟，则瞬时 K/V 接口仍为每拍两字节，不必把接口宽度直接扩大 32 倍。序列加长后可考虑同步读 BRAM，但读延迟会改变控制调度。

复现与证据位置

进入 attention 目录后，scripts/run_iverilog.ps1 可进行完整回归；加 -InputJson 参数可换输入演示。run_attention_sim.ps1 用于 Vivado 仿真，run_synthesis.ps1 用于参考器件综合。具体参数见 README.md。脚本遇到异常仍返回失败，请同时检查功能结果和进程退出码。

evidence/attention 保存 XSim 结果；evidence/iverilog 和 demo 保存正常退出的交叉验证及演示结果；evidence/synthesis 保存综合报告。results_screenshot.png 是实际结果展示页截图，demo_trace.csv 是周期采样。sha256.json 记录源码及证据哈希。learning 的详细中文注释版本与正式代码一致，不能重复编译。

尚待完成和可选改进

Icarus 正常退出的复测已完成，Vivado 环境异常仍待解决；若验收指定 XSim，需使用正常的指定环境。量化规则应与主办方样例核对。10 页中文 PPT 和逐页讲稿已制作，建议约 7 分钟；文件尚未推送 GitHub。现场仍需本人解释数据流、符号扩展、L 的更新次数和输出时序。截图展示真实日志，不冒充 Vivado 界面。

可选优化是用迭代除法或流水线缩短关键路径，随后重新核对延迟、协议、资源和时序。当前未实现该优化，也未实现 Mask、筛选或可配置 S/d 等功能。基础结果不能替代对优化版本的独立验证。

依据：本地《2026数字组考核v2.pdf》A 题；本仓库源码；2026-10-03 综合报告和 2026-10-05 两个仿真器的运行证据。扩展容量和周期为工程推导。便携仿真器取自 MSYS2 官方包仓库，网址和校验值见 scripts/iverilog_packages.json。