武汉大学计算机学院本科生课程设计报告

RISC-V CPU 设计

专业名称: 计算机科学与技术(弘毅学堂)

课程名称: 计算机系统综合设计

指导教师: 内切圆副教授

学生学号: 2020400004071

学生姓名:外接圆

二〇二三年七月

郑重声明

本人呈交的实验报告,是在指导老师的指导下,独立进行实验工作所取得的成果,所有数据、图片资料真实可靠。尽我所知,除文中已经注明引用的内容外,本实验报告不包含他人享有著作权的内容。对本实验报告做出贡献的其他个人和集体,均已在文中以明确的方式标明。本实验报告的知识产权归属于培养单位。

本人签名:	日期:
-------	-----

摘 要

本实验的实验目的是完成基于 LATEX 的武汉大学计算机学院实验报告设计,使 其支持绝大多数课程要求 (要求交 word 的课程除外)。

实验设计主要遵循【计算机组成与设计课程设计】[1] 的实验报告格式,其他课程大同小异。

实验内容主要包括:各个标题、段落、格式的生成,并可插入代码段,本报告使用 Verilog 语言。

实验结论为: LATEX 可以高度复现武汉大学(计算机学院)实验报告。

仓库地址: https://github.com/wjy-yy/whucs-latex

关键词:武汉大学;计算机学院; LATEX; 实验报告

目 录

1	引言	5
	1.1 实验目的	5
	1.2 国内外研究现状	5
2	7.72	6
	L	6
	2.2 本地编译环境	6
3	概要设计 - 单周期	7
	3.1 图片示例	7
	3.2 表格示例	7
	3.2.1 功能描述	7
	3.2.2 模块接口	7
	3.3 RF(寄存器文件)	8
	3.3.1 功能描述	8
	3.3.2 模块接口	8
4	详细设计 - 单周期	9
	4.1 参考文献引用示例	9
	4.2 代码段插入示例	9
	4.3 PC (程序计数器) 1	0
5	概要设计 - 流水线 1	1
6	详细设计 - 流水线 1	1
7	测试及结果分析 1	2
	7.1 分栏示例(此处为代码分栏) 1	2
	7.2 仿真测试结果 1	2
	7.2.1 引用图片标号示例 1	2
8	实验总结 1	2
	8.1 实验总结	2
	8.2 取得的收获	3

1 引言

1.1 实验目的

section 的大标题为黑体小二字号, subsection 的小标题为黑体小四字号。

1.2 国内外研究现状

目前暂未发现其他仓库上传了武汉大学计算机学院实验报告 LATEX 模板。

2 实验环境介绍

2.1 LATEX

LATEX 是一个文档准备系统 (Document Preparing System),它非常适用于生成高印刷质量的科技类和数学类文档。它也能够生成所有其他种类的文档,小到简单的信件,大到完整的书籍。LATEX 使用 TEX [6] 作为它的排版引擎。

使用文档参见: https://texdoc.org/serve/lshort-zh-cn.pdf/0

2.2 本地编译环境

一般 macOS 推荐使用 TeX Live 作为编译器, VS Code 或 TeX Studio 作为编辑器。

3 概要设计 - 单周期

3.1 图片示例

插入图片可以是pdf格式,也可以是其他各种格式,而pdf可以作为矢量插入。




图 1: 单周期 CPU 概要原理图 [1]

此外,ctrl_encode_def.v文件进行各类控制信号和指令内容的宏定义,sccomp_tb.v中存放测试文件,进行仿真时的控制和调试。

3.2 表格示例

3.2.1 功能描述

根据输入信号(包括输入数据以及控制信号)输出程序需要执行的指令地址,并向 IM(指令存储器)输出这个地址。该值在每个指令周期用 NPC 模块的输出进行更新。

3.2.2 模块接口

插入表格示例。

信号名	方向	描述
clk	input	时钟信号
rst	input	复位信号
NPC	input	来自 NPC 模块的控制下一 PC 的输入
PC	output	输出的 PC 信号

3.3 RF(寄存器文件)

3.3.1 功能描述

控制 32 个寄存器的读写操作。在任意时刻都可以根据输入 A1 [4:0] 和 A2 [4:0] 的值读取指定编号的寄存器的值,并赋值给 RD1 [31:0], RD2 [31:0] 作为输出。当时钟处在上升沿时,并且写寄存器信号 RFWr 有效,由 A3 [4:0] 的值决定向指定编号的寄存器写入 WD [31:0] 的值。

3.3.2 模块接口

表略,参见 mac-example/。

4 详细设计 - 单周期

4.1 参考文献引用示例

依据教材《计算机组成与设计: 软/硬件接口 RISC-V (第五版)》[1] 中单周期架构 CPU 各模块的输入、输出端口,功能信号的规定以及 RISC-V 指令集中各个指令对应的数据周转流程与对应信号。模块中所有连线基于该架构进行实现。

4.2 代码段插入示例

SCPU.v设计如下:(省略连线,详见附件中.v文件)

```
`include "ctrl encode def.v"
  module SCPU(
                             // 时钟信号
3
      input
                 clk,
                 reset,
                             // 复位信号
      input
4
      input [31:0] inst_in,
                             // 输入指令
5
      input [31:0] Data_in, // 来自 DM 的数据
6
7
      output
                            // DM 写使能
8
                mem w,
      output [31:0] PC_out, // 输出 PC 地址 ( debug 用)
9
10
      output [31:0] Addr_out, // ALU 输出值 (一般用于计算地址)
11
      output [31:0] Data_out, // 输入 DM 的数据
12
      output [2:0] DMType
                          // 选择访问 DM 的字节数
13
14
  );
      assign Addr out=aluout;
15
      assign B = (ALUSrc) ? immout : RD2; // ALU 第二个操作数的来源
16
      assign Data_out = RD2;
17
18
      assign iimm_shamt=inst_in[24:20]; //UJ 型指令
19
      assign iimm=inst_in[31:20]; //I 型指令
20
      assign simm={inst in[31:25],inst in[11:7]}; //S 型指令
21
      assign bimm={inst_in[31],inst_in[7],inst_in[30:25],inst_in
22
         [11:8]}; //SB 型
      assign uimm=inst_in[31:12]; //U 型
23
      assign jimm={inst_in[31],inst_in[19:12],inst_in[20],inst_in
24
         [30:21]}; //J型
25
      assign Op = inst_in[6:0]; // opcode 部分
26
      assign Funct7 = inst_in[31:25]; // funct7 部分
27
      assign Funct3 = inst_in[14:12]; // funct3 部分
28
      assign rs1 = inst_in[19:15]; // rs1 序号
29
      assign rs2 = inst_in[24:20]; // rs2 序号
30
```

```
assign rd = inst_in[11:7]; // rd 序号
31
       assign Imm12 = inst_in[31:20];
32
       assign IMM = inst_in[31:12];
33
       // 各模块的例化
35
       ctrl U_ctrl(.Op(Op), .Funct7(Funct7), .Funct3(Funct3), .Zero(
36
          Zero), .RegWrite(RegWrite), .MemWrite(mem_w),
           .EXTOp(EXTOp), .ALUOp(ALUOp), .NPCOp(NPCOp),
37
           .ALUSrc(ALUSrc), .GPRSel(GPRSel), .WDSel(WDSel), .DMType(
38
              DMType) );
       PC U_PC(.clk(clk), .rst(reset), .NPC(NPC), .PC(PC_out) );
39
       NPC U_NPC(.PC(PC_out), .NPCOp(NPCOp), .IMM(immout), .NPC(NPC),
40
          .aluout(aluout) );
       EXT U_EXT(.iimm_shamt(iimm_shamt), .iimm(iimm), .simm(simm), .
41
          bimm(bimm), .uimm(uimm), .jimm(jimm),
       .EXTOp(EXTOp), .immout(immout) );
42
       RF U_RF(.clk(clk), .rst(reset), .RFWr(RegWrite),
43
       .A1(rs1), .A2(rs2), .A3(rd), //Read1, Read2, Write
44
       .WD(WD), //Write data
45
       .RD1(RD1), .RD2(RD2) //Readl Read2
46
       );
47
       alu U_alu(.A(RD1), .B(B), .ALUOp(ALUOp), .C(aluout), .Zero(Zero
48
          ), .PC(PC_out));
   always @*
49
   begin
50
       case(WDSel)
51
52
           `WDSel_FromALU: WD<=aluout;
           `WDSel FromMEM: WD <= Data in;
53
           `WDSel_FromPC: WD<=PC_out+4;
54
       endcase
55
  end
56
  endmodule
```

4.3 PC(程序计数器)

代码略,参见 mac-example/。

- 5 概要设计 流水线
- 6 详细设计 流水线

7 测试及结果分析

7.1 分栏示例(此处为代码分栏)

```
addi x5, x0, 1000
                                   22 srai x14, x10, 2
2 addi x4, x0, 10
                                   23 sb x11 16(x5)
                                   24 and x8, x7, x6
3 lui x6, Oxffff
4 \text{ sw x6, } 4(x5)
                                   25 auipc x12, 4
                                   26 lbu x13, 16(x5)
1h x7, 4(x5)
6 sub x8, x7, x6
                                      bgeu x8, x7, end
                                   27
7 ori x9, x0, 111
8 andi x9, x9, 0
                                   29 beq x0, x0, end
9 skip1:
                                   30
                                   31 mut: #x28*x29
10 xori x9, x9, 1
11 bne x0, x9, skip1
                                   32 beq x29, x0, end4
                                   33 addi x30, x0, 0
or x9, x4, x0
                                   34 addi x31, x0, 0
13 srli x10, x5, 10
14 skip2:
                                   35 loop:
15 add x10, x9, x9
                                   36 add x31, x31, x28
16 bge x9, x10, skip2
                                   37 addi x30, x30, 1
17 sw x9, 8(x5)
                                   38 blt x30, x29, loop
18 lw x28, 8(x5)
                                   39 end4:
                                   40 jalr x0, x1, 0
19 addi x29, x4, 0
20 jal x1, mut
                                   41
21 sll x11, x10, x9
                                   42
                                      end:
```

7.2 仿真测试结果

7.2.1 引用图片标号示例

下一周期时,第 6 行代码仍在 EX 阶段,第 5 行代码执行 WB 阶段,此时 MEM/WB 里已有 x7 的值,通过旁路将其传入 EX/MEM 阶段即可。

注意下一行"图"后面的数字可以点击。

如图2为第8周期的仿真图像。

此时还没有 x7 的数据 (0xffff0000) 出现,所以无法将其前递到 ALU 的操作数 a 处。

8 实验总结

8.1 实验总结

本模板如对你产生帮助,请在https://github.com/wjy-yy/whucs-latex进行 star*。




图 2: 出现数据冒险时相关线路的仿真(第 8 周期)

8.2 取得的收获

参考文献

- [1] David A. P, John L.H, 计算机组成与设计:硬件/软件接口 [M]. 易江芳, 刘先华. 北京:机械工业出版社,2020.
- [2] 芮雪, 王亮亮, 杨琴. 国产处理器研究与发展现状综述 [J]. 现代计算机 (专业版),2014(08):15-19.
- [3] 潘树朋, 刘有耀.RISC-V 微处理器以及商业 IP 的综述 [J]. 单片机与嵌入式系统应用,2020,20(06):5-8+12.
- [4] 全球首颗智能穿戴领域人工智能芯片发布 [J]. 智能城市,2019,5(10):191.
- [5] 雷思磊.RISC-V 架构的开源处理器及 SoC 研究综述 [J]. 单片机与嵌入式系统应用,2017,17(02):56-60+76.
- [6] 袁攀. 基于嵌入式 RISC-V 微处理器的流水线研究与设计 [D]. 长沙理工大学,2021.DOI:10.26985/d.cnki.gcsjc.2021.000811.
- [7] 李亚民. 计算机原理与设计: Verilog HDL 版 [M]. 北京: 清华大学出版社, 2011.

教师评语评分

评语	:						
-							
-							
-							
-							
-							
-			评阅人:				
				年	月	日	

(备注:对该实验报告给予优点和不足的评价,并给出百分制评分。)