


Cortex-M3: I-Code,D-Code,系統匯流排及其他匯流排介面

Cortex-M3 的匯流排介面

下圖是 Cortex-M3 的連接方式樣板圖，大家可以根據需求自行更改，CM3 處理器的匯流排介面是基於 AHB-Lite 和 APB 協議。下圖中匯流排複用器的作用是，和資料在同一個匯流排上傳輸的方式，因為代碼存儲區既可以由指令匯流排(I-Code)訪問(取指時)，也可以被資料匯流排(D-Code)訪問(訪問資料時)在中間插入一個匯流排開關，稱為匯流排矩陣，或者使用一個 AHB 匯流排複用器。(這裡所講的匯流排矩陣不是 CM3 內部的匯流排矩陣，它們是兩碼事。CM3 內部矩陣是專門設計的，不能作為一個通用的 AHB 開關來使用。)

如果使用了匯流排矩陣，則快閃記憶體和附加的 SRAM(如果有的話)可以被 both I-Code 和 D-Code 匯流排矩陣可以在 ARM 的 AMBA 開發包 ADK (ADK，AMBA 元件和示例系統的集合，使用 VHDL/Verilog 編寫)中提供。匯流排矩陣、AHB-to-APB 匯流排橋、記憶體控制器、I/O 介面、計時器以及 UART 等，都可以從 ARM 和其它 IP 供應商處取得。



I-Code

匯流排 I-Code 的作用是取指令&執行指令，只和指令有關，I-Code 匯流排是一條基於 AHB-Lite 匯流排協定的 32-bits 匯流排，負責在 **0x0000_0000 ~ 0x1FFF_FFFF** 之間的取指令操作。取指令以字(32-bits)的長度執行，即使是 對於 16-bits 指令也如此。因此 CPU 內核可以一次取出兩條 16-bits Thumb 指令。

D-Code

匯流排 D-Code 的作用是對資料讀寫訪問，只和資料有關，D-Code 匯流排也是一條基於 AHB-Lite 匯流排協定的 32-bits 匯流排，負責在 **0x0000_0000 ~ 0x1FFF_FFFF** (與 I-Code 相同) 之間的資料訪問操作。儘管 CM3 支持非對齊訪問，但你絕不會在該匯流排上看到任何非對齊的位址，這是因為處理器的匯流排界面，會把非對齊的資料傳送，都轉換成對齊的資料傳送。因此，連接到 D-Code 匯流排上的任何設備都只需支援 AHB-Lite 的對齊訪問，不需要支援非對齊訪問。

系統匯流排 (S-Bus)

系統匯流排也是一條基於 AHB-Lite 匯流排協定的 32-bits 匯流排，負責在 **0x2000_0000 ~ 0xDFFF_FFFF** 和 **0xE010_0000 ~ 0xFFFF_FFFF** 之間的所有資料傳送，取指令和資料訪問都算上。和 D-Code 匯流排一樣，所有的資料傳送都是對齊的

外設匯流排

這是一條基於 APB 匯流排協定的 32-bits 匯流排。此匯流排來負責 **0xE004_0000 ~ 0xE00F_FFFF** 之間的私有外設訪問。但是，由於此 APB 存儲空間的一部分已經被 TPIU、ETM 以及 ROM 表用掉了，就只留下了 **0xE004_2000 ~ E00F_F000** 這個區間用於配接附加的(私有)外設。

調試訪問埠匯流排

調試訪問埠匯流排界面是一條基於“增強型 APB 規格”的 32-bits 匯流排，它專用於掛接調試介面，例如 SWJ-DP 和 SW-DP。

tips: 指令和資料分離的好處

把取指令和資料訪問分開後，如果 I-Bus 和 D-Bus 在同一時刻訪問不同的記憶體設備 (例如，從 flash 中取指的同時從附加的 SRAM 中訪問資料)，則兩者可以並行不悖。但若是只使用了 Bus Mux，則資料傳送就不能同時發生了，然而這時電路尺寸能做得更小。不過，通常的 CM3 單片機都使用 S-Bus 來連接 SRAM。而且主 SRAM 確實應該使用 S-Bus 來連接。只有這樣才能落到 SRAM 記憶體的位址區，從而得以利用 CM3 的 BitBanding 操作能力。