```
module eq.1

(imput wire io, ii. wire \( \text{ii} \) \( \text{liput} \) wire io \( \text{input} \) wire io \( \text{liput} \) \( \text{liput} \) \( \text{vire } \) eq.

(imput wire io, ii. wire \( \text{liput} \) \( \text
```

总就是这整的颜块

```
ill 用 好 快:

Module eq.2

(input [1:0] a,b,

Output aeqb
);

Wire eo, e1;

eq1 eq1-bito_unit (.io(ato1), i1(blo1), eq(eo));

eq1 eq-bit1_unit (.eq(e1), io(at11), i1(blo1));

assign aeqb=e0le1;

endmodule
115 上 张 河 用 3 eq1 形 从
```