Project - PSPICE

회로이론 정원국 교수님 2021.05.23. 전자정보공학부 전자전공 20180474 남아리

목차


- 1. 각 stage에 대한 회로 설계 및 이론적 분석
- 2. 각 stage에 대한 PSPICE 회로와 simulation 결과
- 3. 각 선형회로의 독립성 확인 (간섭 확인)
- 4. 전체 회로에 대한 PSPICE 결과
- 5. 프로젝트 고찰 및 후기

1. 각 stage에 대한 회로 설계 및 이론적 분석

① 설계하기 이전 전체 구조



② 선형회로A 설계 및 회로 해석 (gain = -2)



각각의 저항값을 임의로 설정
$$V_{1,i}=4 \rightarrow R_1=2$$

$$V_{1,o}=V_A=I_2R_2=-8 \rightarrow R_2=2$$

전류 계산
$$V_{1,out} = -8 \qquad V_{1,i} = 4 \rightarrow I_1 - I_2 = 2$$

$$V_{1,o} = I_2 R_2 = -8 \rightarrow I_2 = -4$$

$$I_1 + 4 = 2, I_1 = -2$$

식 세우기
$$-4 + R_1I_1 - R_1I_2 = 0$$

$$-R_1I_1 + R_1I_2 - AV_A + V_A = 0$$


$$-4 - AV_A + V_A = 0$$

Va = Vout과 같으므로

$$-4-A(-8)-8=0$$

 $-12+8A=0$
 $A=1.5$

③ 선형회로B 설계 및 회로 해석 (gain = -2)




$$R_1=2, R_2=4$$
 로 설정
$$V_i=V_1=-8$$

$$I_1=\frac{V_i}{R_1}=\frac{-8}{2}=-4$$

$$V_o=-V_i(\frac{R_2}{R_1})=-(-8)\times(\frac{4}{2})=16$$

$$V_2=-V_o=-16$$

④ 선형회로C 설계 및 회로 해석 (gain = 0.5)



저항 설정
$$R_1 = 1, R_2 = 1$$
 로 설정

지 등 일
$$R_1=1,R_2=1$$
 로 설정
$$R_1=1,R_2=1$$
로 설정 전류 계산
$$V_{i3}=16,\,V_{o3}=8$$

$$V_{o3}=V_A=I_2R_2=8 {\rightarrow} R_2=1,\,I_2=8$$

식 세우기 및 값 설정
$$-16 + R_1I_1 + BI_1 + R_2I_2 = 0$$

$$-16 + I_1 + BI_1 + 8 = 0$$

$$I_1 + BI_1 = 8$$

$$(1+B)I_1 = 8$$


$$\rightarrow B = -2, I_1 = -8$$
로 설정

A 계산
$$I_1=I_A=-8$$


$$A\,V_A=8A=-I_1+I_2=-(-8)+8=16$$

$$A=\frac{16}{8}=2$$


2. 각 stage에 대한 PSPICE 회로와 simulation 결과



[stage 1] 입력 전압 4V일 때, 이론적으로 분석한 것처럼 Vo/Vi = -2가 되어 출력 전압 -8V가 나왔다.




[stage 2] 입력 전압 -8V일 때, 출력 전압이 -2배가 되어 16V가 나왔다.




[stage 3] 입력 전압 16V일 때, 출력 전압이 1/2이 되어 8V가 나왔다.


3. 각 선형회로의 독립성 확인 (간섭 확인)



[stage1 + stage2] 4·(-2)·(-2) = 16V가 간섭없이 출력되었다.



[stage1 + stage3] 4·(-2)·(0.5) = -4V가 간섭없이 출력되었다.




[stage2 + stage3] -8·(-2)·(0.5) = 8V가 간섭없이 출력되었다.

① 결과

각각의 선형회로가 서로 간섭없이 독립적으로 설계되었음을 확인할 수 있다.

[stage1 + stage2]의 경우, 입력 전압 4V에 각 선형회로의 gain인 -2와 -2가 곱해져 16V가 간섭없이 출력되었음을 확인할 수 있다. [stage1 + stage3]의 경우, 입력 전압 4V에 각 선형회로의 gain인 -2 와 0.5가 곱해져 -4V가 간섭없이 출력되었으며, [stage2 + stage3]의 경우, 입력 전압 -8V에 각 선형 회로의 gain인 -2와 0.5가 곱해져 8V가 간섭없이 출력되었다.

4. 전체 회로에 대한 PSPICE 결과



[stage1 + stage2 + stage3]

① 결과

각각의 선형회로가 서로 간섭없이 독립적으로 설계 및 동작함을 확인할 수 있다.

각각의 선형회로는 이론적으로 설계한 값과 같은 시뮬레이션 값이 나왔다. 입력 전압 4V에 각 선형회로의 gain인 -2, -2, 0.5가 곱해져 최종적으로 8V가 출력되었으며, 이를 통해 각각의 선형회로가 서로에게 영향을 주지 않고 독립적으로 설계 및 동작함을 확인할 수 있다.

5. 프로젝트 고찰 및 후기


이번 프로젝트에서는 총 3개의 선형회로를 설계하고 각 회로를 연결하여, PSPICE를 이용한 simulation을 진행했다.

또한 이론과 시뮬레이션 결과가 같은지 확인하고 비교하는 작업을 했다. stage1과 stage2는 출력 전압이 입력 전압의 -2배가 되도록 설계했고 stage3는 출력 전압이 입력 전압의 0.5배가 되도록 설계했다. 그리고 각각의 회로는 독립적인 선형회로로서, 서로 간섭받지 않도록 설계하였다. 각각의 stage를 독립적으로 실행한 결과, stage1에서는 입력이 4V일 때, -8V가 출력되었고 stage2에서는 입력이 -8V일 때, 16V가 출력되었다. 그리고 stage3에서는 입력이 16V일 때, 8V가 출력되어 이론적으로 분석 · 설계한 값과 시뮬레이션 값이 일치함을 확인할 수 있었다. 또한 각각의 회로가 서로에 영향을 미치지 않고 독립적으로 동작함을 확인할 수 있었다.

그리고 이번 프로젝트를 통해 다음과 같은 내용을 학습하고 이론에 대한 이해도를 높일 수 있었다.

① 선형회로를 직접 설계하고 회로의 선형성(linearity)을 확인할 수 있었다.

같은 선형회로에서, 입력 전압을 1V에서 4V로 4배 하면, 출력 전압도 동일하게 4배가 되어 -2V였던 출력 전압이 -8가 됨을 볼 수 있었다.




[왼쪽] 입력 1V, 출력 -2V.

[오른쪽] 왼쪽의 4배. 입력 4V, 출력 -8V.

② OPAmp를 학습하고 시뮬레이션을 통해 이해도를 높일 수 있었다.

선형회로B는 OPAmp를 이용하여 회로를 설계했다. OPAmp에는 비반전 증폭기, 반전 증폭기, voltage follower 이렇게 3가지가 있으며, 선형회로B에서는 voltage follower와 반전 증폭기를 사용하였다. voltage follower는 입력 전압의 값과 출력 전압의 값이 같도록 유지 기능을 하며 반전 증폭기는 입력 전압과 출력 전압의 부호를 반대로 만들어주는 기능을 한다.


이러한 이론 내용을 바탕으로 시뮬레이션을 한 결과 이론적인 내용과 같게 나옴을 확인할 수 있었고, 이를 통해 OPAmp에 대한 이해도를 높일 수 있었다.



[stage 2] 입력 전압 -8V일 때, voltage follower를 거쳐 -8V가 그대로 출력되었으며, 비반전 증폭기와 R2/R1=2인 R2 저항을 통해 16V가 출력되었다.

③ PSPICE라는 Tool을 익힐 수 있었다.

PSPICE로 회로를 설계하고 시뮬레이션을 하면서 다양한 에러가 발생했는데, 이러한 에러를 확인하고 수정하는 과정을 통해 Tool을 직접 다루고 익힐 수 있었다. 그중 하나의 에러는 OPAmp의 최대 최소 전압 설정을 변경하지 않아서 발생했고, 다음과 같이 이론과 다른 시뮬레이션 결과가 나왔다.



[OPAmp 최대 최소 전압 변경 전] -15~+15로 설정된 것을 변경하지 않아서, 이론값인 16V와 다르게 15V까지만 출력된 것을 볼 수 있었다.

이번 프로젝트를 통해 회로 이론의 전반적인 내용을 다루고 실습할 수 있었다. 또한 OPAmp 및 회로 의 선형성에 대한 이해를 높일 수 있었으며, PSPICE라는 Tool을 익히고 활용할 수 있었다.