

우상욱

연락처: 010-8871-4254 | 이메일: wu3643@gmail.com | 포트폴리오: <https://github.com/woolLearning/Portfolio> | 주소: 서울특별시 마포구 독막로 288

학력

송실대학교 전자정보공학부 전자공학전공 학사

- 기간: 2020.03 ~ 2026.08 (졸업예정)
- 전체 평점: 4.28 / 4.5 (144학점 이수)
- 전공 평점: 4.25 / 4.5 (111학점 이수)
- 병역의무 이행으로 2년 휴학

관련 전공 과목

- 임베디드/시스템: 임베디드 시스템, 마이크로프로세서 응용, 디지털 FPGA 설계, 운영체제, 데이터통신, 컴퓨터구조
- 회로/하드웨어: 디지털 시스템 설계, 회로이론, 전자회로, 응용전자회로, 디지털신호처리, 신호 및 시스템, 반도체소자, 전자기학, 전파 및 전송

수상

- [2025.12] 형남과학상 동상 - 송실대학교 공과대학
- [2025.06] AIX2025 Deep Learning Hardware 설계 경진대회 장려상 - 서울대학교 차세대 반도체 사업단
- [2021.09] 2021 송실 캡스톤디자인 경진대회 장려상 - 송실대학교

장학

- 국가우수(이공계) 장학금 - 2024.03 ~ 2025.09
- 흥한재단 장학금 - 2021.03 ~ 2021.09
- 성적우수 장학금(퀴터) - 2020.09

경험

RISC-V Core 기반 AXI-Lite/APB/AXI-Stream Mini MCU RTL 통합 설계

- 기간: 2026.04 ~ 현재
- RV32I 5-stage pipeline core를 중심으로 AXI-Lite interconnect, APB peripheral, AXI-Stream DMA, PLIC-lite interrupt controller, UART bootloader를 통합한 mini MCU RTL 설계
- hazard/forwarding/branch/CSR/trap 경로를 정리하고, DBus를 AXI-Lite master로 변환해 I-SRAM, D-SRAM, DMA control, APB peripheral window 접근 구조 구현
- RISC-V GCC 기반 C firmware build, linker script, startup code, UART loader packet flow를 구성해 bitstream 재생성 없이 RAM application을 반복 실행할 수 있는 구조 검증
- UART RX -> DMA S2MM -> D-SRAM -> DMA MM2S -> SPI TX 경로와 PLIC interrupt 흐름을 확인하고, 64x64 RGB image payload end-to-end 전송에서 byte mismatch 0 / pixel mismatch 0 PASS 확인

SystemVerilog UVM 기반 RTL 검증 실습

- 기간: 2026.05 ~ 현재
- Adder, RAM, FIFO 및 UART/SPI/I2C 예제 RTL을 대상으로 UVM 1.2 기반 testbench 구조를 구성
- sequence, driver, monitor, scoreboard, coverage component의 역할을 학습하고, reference model 기반 readback 비교와 일부 SVA/assertion을 적용
- VCS/Verdi 기준 Basic 실습 구조와 Vivado/XSim 기준 Communication 실습 구조를 분리해 source, log, report 산출물을 정리
- 전문 검증 프로젝트보다는 transaction 기반 stimulus/check 분리, scoreboard pass/fail 확인, coverage 관점 학습에 초점을 둔 개인 실습 프로젝트

학부 연구생 인턴

- 기간: 2025.12 ~ 2026.01
- Verilog-HDL을 이용해 AXI-to-APB Bridge를 설계 및 구현
- Burst-to-Single Transfer 처리, Address Decoding, APB Slave Selection 구현
- Read/Write 시나리오 전반에 대해 Verilog Testbench 기반 시뮬레이션 및 기능 검증 수행

FPGA Video Filtering 가속기 설계 프로젝트

- 기간: 2025.09 ~ 2025.11
- Ultra96-V2(Zynq) 기반 HW/SW Co-design으로 OV5640 카메라 입력을 TFT-LCD에 실시간 출력하는 3x3 영상 필터 시스템 구현

- Verilog로 Window3x3, LCD/Output Buffer 제어 로직을 설계하고 double buffering, CDC synchronizer, frame drop 기반 sync 구조를 적용
- PS 측 C 코드로 카메라 초기화 및 필터 제어 기능을 구현하고, 시스템 통합 후 81.97 FPS 수준의 실시간 처리 성능을 확인

SoC 칩 파워 및 사이즈 산출 교육

- 기간: 2025.08
- SoC 설계 초기 단계에서 공정, 메모리 구성, 면적, 전력 요소를 고려해 칩 사이즈와 파워를 산출하는 기본 방법론 학습

PCB Circuit Design & PSpice Designer 교육

- 기간: 2025.07 (60시간)
- 9ES Campus(Cadence 공인 교육장)에서 PCB Circuit Design / Capture / PSpice Designer 교육 수료
- Capture와 PSpice Designer를 활용한 회로도 설계, 시뮬레이션, 분석 수행
- 프로젝트 기반 PCB Layout과 회로 구현 실습 경험 확보
- 시뮬레이션 기반 설계 검증 및 최적화 경험 습득

마이크로프로세서 응용

- 기간: 2025.03 ~ 2025.06
- ARM 프로세서 아키텍처 학습
- 이미지 처리 프로젝트 팀장 수행
- ARM Assembly를 활용한 연산 최적화

운영체제 프로젝트

- 기간: 2025.03 ~ 2025.06
- xv6 운영체제 기반 시스템 수준 과제 수행
- 가상화, 동시성, 연속성 등 운영체제 핵심 개념 학습

시스템 프로그래밍 프로젝트

- 기간: 2025.03 ~ 2025.06
- C와 Java를 활용해 SIC/XE Assembler 구현
- Java 기반 SIC/XE Simulator를 구현하여 명령 실행과 메모리 관리 기능 지원

AGV 경로 계획 및 교차 해소 시뮬레이션 프로젝트

- 기간: 2025.03 ~ 2025.11
- 무인 주차장 환경에서 다수 AGV의 충돌 및 교차 문제를 완화하기 위한 제어 알고리즘 구현
- WHCA*, WFG/SCC 기반 교차 탐지, Partial CBS 기반 재탐색 로직을 결합한 시뮬레이션 설계
- 실제 주차장 맵과 확장 맵에서 A*, D* Lite와 성능 비교를 수행하며 고밀도 환경에서의 처리량과 계산 효율 검증
- 숭실대학교 형남과학상 동상 수상으로 이어진 대표 프로젝트

AIX2025 Deep Learning Hardware 설계 경진대회

- 기간: 2025.02 ~ 2025.05
- Quantization 알고리즘, CNN, FPGA Resource 활용, Vivado, AXI Protocol 학습
- 제한된 FPGA 자원 내 고처리량을 목표로 Verilog 기반 CNN Accelerator 설계 및 검증
- 관련 논문 분석을 통해 AI 가속기 설계 흐름 이해 및 구현 역량 강화

Design Compiler 기반 디지털 논리 합성 교육

- 기간: 2025.02
- Synopsys Design Compiler의 합성 기본 원리, 명령어 사용, constraint 적용 및 합성 결과 확인 흐름 학습

임베디드 시스템 프로젝트

- 기간: 2024.09 ~ 2025.01
- Microchip Studio와 STM32CubeIDE를 활용해 ATtiny, STM32 기반 프로젝트 수행
- C, HAL Library, Bitwise Register Access를 이용해 센서, 스위치, LED, 모터, 터치패널 제어
- Datasheet를 분석해 하드웨어 동작을 이해하고 제한된 핀 수 환경에서 회로를 설계
- SPI, I2C, Interrupt, Timer 기반 제어 구현

학부 연구생 인턴

- 기간: 2024.12 ~ 2025.01
- Verilog-HDL을 이용해 AES 알고리즘 설계 및 구현
- RTL 수준 하드웨어 설계 및 APB Interface 연동
- Verilog Testbench 기반 시뮬레이션 및 기능 검증 수행

반도체 및 디스플레이 공정 프로젝트

- 기간: 2024.11 ~ 2024.12
- 한 학기 동안 반도체 공정 학습
- 대상 회로: LDO(Low-dropout regulator)
- Design Rule을 반영해 면적을 최소화하는 Layout 설계

- 최적화된 Fabrication Process 계획

STM32 소형 엘리베이터 제어 시스템 프로젝트

- 기간: 2024.09 ~ 2024.12
- 팀장 수행
- STM32F103 기반 소형 엘리베이터 시스템 설계 및 구현
- C를 이용해 모터 제어, 버튼 입력, 층 표시, 층 큐 관리 로직 구현

디지털 시스템 설계 프로젝트

- 기간: 2024.10 ~ 2024.11
- 팀장 수행
- Verilog-HDL 기반 RTL 수준 FIR Filter 구조 설계
- Testbench를 이용한 역할 분담, 통합, 시뮬레이션 수행
- 과목 A+ 획득

Full-Custom IC Design 과정

- 기간: 2024.07 ~ 2024.10 (60시간)
- 숭실대학교 Cadence Full-Custom IC Design 및 Term Project 과정 수료
- Cadence Virtuoso, Schematic, Layout, Spectre, Assura 학습
- 기본 Logic Gate 및 4-bit Full Adder/Subtractor 설계
- Spectre 기반 회로 시뮬레이션 및 DRC/LVS 검증 수행

숭실 캡스톤디자인 경진대회

- 기간: 2021.06 ~ 2021.09
- 코로나19 예방 자동문 시스템 개발
- Arduino와 Raspberry Pi를 활용한 센서 제어 및 자동화 구현
- 카메라 및 적외선 센서를 활용한 마스크 탐지, 체온 측정, CCTV 모니터링 기능 구현

숭실대학교 전자전시회(SEE) 동아리

- 기간: 2021.03 ~ 현재
- 매년 SEE 전시 작품 참여
- 신입 회원 대상 C 프로그래밍 교육 진행
- 후배 대상 학업 및 임베디드 시스템 프로젝트 멘토링 수행

자격 및 어학

- OPIc IH - 2025.03 ~ 2027.03
- 컴퓨터활용능력 1급 - 2023.07 ~ 현재
- 자동차운전면허 2종 보통 - 2022.12 ~ 현재
- 정보처리기능사 - 2019.05 ~ 현재

기술 역량

Language

- Verilog-HDL | 중급: AXI4-to-APB Bridge, APB-AES, CNN Accelerator, FIR Filter, FPGA Video Filtering, RV32I 기반 SoC RTL 설계. AMBA bus interface, datapath/control logic, testbench 기반 기능 검증.
- SystemVerilog | 중급: interface, package, struct/enum, assertion 문법. RISC-V SoC 통합 및 UVM transaction-level testbench 실습.
- UVM | 초급: sequence/item, driver, monitor, scoreboard, coverage 구조. Adder/RAM/FIFO 및 UART/SPI/I2C 예제 bench 구성.
- C | 중급: STM32/AVR MCU 제어, RISC-V firmware, xv6 과제, 임베디드 프로젝트. 센서, 모터, LCD, interrupt, timer, SPI/I2C 제어 및 PS 측 드라이버 코드 작성.
- ARM Assembly | 중급: ARM architecture 기반 이미지 처리 연산 최적화, C 함수의 assembly 변환 및 성능 비교.
- Python | 초급: 반복 작업 자동화, 데이터 처리, 검증 및 실험 보조 스크립트.
- Java | 초급: SIC/XE assembler 및 simulator 구현, 기본 객체 기반 구조.

Tool

- Vivado | 중급: RTL 합성/구현, 시뮬레이션 결과 분석, timing/resource 확인, AXI 기반 IP 연동, Tcl 및 배치 스크립트 기반 자동화 탐구.
- STM32CubeIDE / Microchip Studio | 중급: STM32/AVR MCU 제어, 디버깅, 주변장치 제어, 임베디드 개발 환경 구성.
- Linux 환경 | 중급: 기본 명령어, 파일 관리, 프로젝트 빌드 환경 구성.
- Git | 중급: 개인/협업 프로젝트 버전 관리, 브랜치 기반 작업 분담 및 이력 관리.
- Cadence Xcelium / ModelSim | 초급: RTL 시뮬레이션, waveform 분석, Verilog/SystemVerilog testbench 동작 확인.
- Synopsys VCS / Verdi | 입문: UVM basic 실습 기준 compile/run, simulation log 확인, waveform/debug 흐름.

- Vitis | 초급: FPGA Video Filtering 프로젝트의 PS 측 드라이버 코드 작성, AXI4-Lite 기반 제어 기능 구현.
- Visual Studio | 초급: C/C++ 과제 및 프로젝트 개발 환경.
- Keil | 초급: ARM Assembly 이미지 처리 프로젝트 코드 작성, 디버깅, 성능 비교.
- Cadence Virtuoso / Capture / PSpice / PCB Editor | 초급: schematic, layout, 회로 시뮬레이션, PCB layout, DRC/LVS 기본 검증 흐름.
- Synopsys Design Compiler | 입문: 합성 기본 원리, 명령어, constraint 적용 및 테스트 흐름.
- MS Office (Word, Excel) | 중급: 문서 작성 및 데이터 정리.

기타

- 오실로스코프, 함수발생기 사용 경험
- PCB 납땜 및 보드 측정/검증 경험