SYSTEMVERILOG PORTFOLIO

Python 시각화 검증 보고서

TB scoreboard가 직접 생성한 CSV를 Python으로 다시 시각화해 만든 포트폴리오용 보고서입니다. PASS/FAIL만 보여주는 수준을 넘어서, scenario별 activity, accepted/blocked path, depth 변화까지 정리했습니다.

- TB scoreboard가 직접 만든 CSV를 기반으로 Python에서 다시 시각화해 재현 가능한 분석 흐름을 구성했습니다.
- accepted path와 blocked path를 함께 집계해 full/empty boundary behavior까지 근거 자료로 남겼습니다.
- clocking block을 drive, pre-sample, post-sample 단계로 분리해 XSim 기준 clean pass가 유지되도록 정렬했습니다.

현재 이 HTML 대시보드는 FIFO 계열 showcase의 CSV/그래프 해석을 중심으로 구성돼 있습니다. UART RX, UART+FIFO, UART TX+FIFO, UART+async FIFO는 모듈별 상세 보고서와 Vivado 로그에서 이어서 확인할 수 있도록 정리했습니다.

UART 확장 안내

모듈 요약 카드

클래스별 역할

차트

그래프 해석 가이드

Coverage 설정 설명 및 근거

시나리오 상세 설명

시나리오별 커버리지 집계

모듈	시나리오	샘플	WR ACC	RD ACC	WR BLOCK	RD BLOCK	ACTI
Async FIFO (Showcase)	fill_burst	229	23	8	19	1	31
Async FIFO (Showcase)	mixed_stress	231	28	29	6	0	57
Async FIFO (Showcase)	drain_burst	231	10	24	0	18	34
Async FIFO (Showcase)	full_pressure	231	26	11	16	0	37
Async FIFO (Showcase)	empty_pressure	230	9	22	0	20	31
Async FIFO (Dedicated RTL)	fill_burst	229	23	8	19	1	31
Async FIFO (Dedicated RTL)	mixed_stress	231	28	29	6	0	57
Async FIFO (Dedicated RTL)	drain_burst	231	10	24	0	18	34

모듈	시나리오	샘플	WR ACC	RD ACC	WR BLOCK	RD BLOCK	ACTI
Async FIFO (Dedicated RTL)	full_pressure	231	26	11	16	0	37
Async FIFO (Dedicated RTL)	empty_pressure	230	9	22	0	20	31
Sync FIFO	fill_burst	64	31	15	33	1	46
Sync FIFO	simul_stress	64	64	64	0	0	128
Sync FIFO	drain_burst	64	19	31	0	33	50
Sync FIFO	flag_pressure	64	43	46	2	0	89
Sync FIFO	balanced_stream	63	45	42	0	6	87

Assertion과 자동 판정

자료 경로

```
reports/html/systemverilog_python_visual_report_ko.html
```

```
reports/markdown/overview/systemverilog_python_visual_report_ko.md
```

```
reports/html/assets
```

```
evidence/csv
```