SYSTEMVERILOG REPORT

PCIe 시각화 검증 보고서

TB scoreboard의 분석은 CSV를 Python으로 다시 시각화한 보고서입니다. scenario별 activity, accepted/blocked path, queue depth 변화를 확인할 수 있습니다.

- TB scoreboard가 생성한 CSV를 Python으로 다시 시각화한 보고서입니다.
- accepted path와 blocked path를 함께 집계했습니다.
- clocking block 분석, pre_sample, post_sample 구분을 나눠 시뮬레이션했습니다.

현재 이 리포트는 대시보드는 PNG 형태 CSV는 그래프를 출력하는 근거입니다. 실제 RR, UART-HPD, UART TX-RPD, UART-Hpyx, PIPO는 모듈별 상세 보고서에 steady 조기에서 확인할 수 있습니다.

UART 확장 반대

UART REPORTS

UART 상세 보고서

UART 개정판 protocol, bridge timing, scenario coverage, assertion 상태 비교를 보기에서 다루는 페이지 상세입니다.

./..../tb/tb_top/tb/report/uart_tx_report_tb.xml

./..../tb/tb/tb_top/tb/report/uart_rx_report_tb.xml

./..../tb/tb/tb/tb_top/tb/report/uart_tx_fifo_report_tb.xml

./..../tb/tb/tb/tb_top/tb/tb/tb_top/tb/report/uart_rx_fifo_report_tb.xml

./../../tb/tb/tb/tb/tb/tb/uart_rr/clock.log / uart_fifo/clock.log / uart_tx_fifo/clock.log / uart_rx_fifo/clock.log

모듈 요약 카드

ASYNC FIFO (DEDICATED RTL) PASS

1,153 samples observed

Accepted path에 blocked path 함께 집계한 boundary condition까지 검증한 결과입니다.

Accepted	Blocked	Queue depth
190	0	96
RR Acc	RR Block	RR Block
94	41	39

ASYNC FIFO (SHOWCASE) PASS

1,153 samples observed

Accepted path와 blocked path를 함께 집계한 boundary condition까지 검증한 결과입니다.

Accepted	Blocked	Queue depth
190	0	96
RR Acc	RR Block	RR Block
94	41	39

SYNC FIFO PASS

320 samples observed

Accepted path와 blocked path를 함께 집계한 boundary condition까지 검증한 결과입니다.

Accepted	Blocked	Queue depth
838	0	202
RR Acc	RR Block	RR Block
198	35	40

클래스별 역할

CLASS ARCHITECTURE

Async FIFO (Dedicated RTL)

- transaction : prefull/pre(empty, request, response)를 함께 담아 accepted transaction 정보 근거를 보관
- generator : fill, mixed, drain, pressure phase burst를 주는 constrained random stimulus 생성
- driver : dual clock driver clocking block으로 negedge/posedge 분리
- monitor : pre_clk0 mon_clk를 분리해 acceptance 기준과 post-update 관측을 따로 샘플링
- scoreboard : accepted write/read만 reference queue에 반영하고 data/flag 정합성 검증
- coverage : scenario, domain, path, flag, cross 항목을 수집
- environment : mailbox로 generator 이벤트를 받아 고전 실행 순환구조를 제어

CLASS ARCHITECTURE

Async FIFO (Showcase)

- transaction : prefull/pre(empty, request, response)를 함께 담아 accepted transaction 정보 근거를 보관
- generator : fill, mixed, drain, pressure phase burst를 주는 constrained random stimulus 생성
- driver : dual clock driver clocking block으로 negedge/posedge 분리
- monitor : pre_clk0 mon_clk를 분리해 acceptance 기준과 post-update 관측을 따로 샘플링
- scoreboard : accepted write/read만 reference queue에 반영하고 data/flag 정합성 검증
- coverage : scenario, domain, path, flag, cross 항목을 수집
- environment : mailbox로 generator 이벤트를 받아 고전 실행 순환구조를 제어

CLASS ARCHITECTURE

Sync FIFO

- transaction : request, response, pre-count 기준 정합성 필요한 snapshot에 보관
- generator : fill, simul, drain, pressure, balanced phase를 운영
- driver : single-clock driver clocking block로 negedge만 request와 data를 고정
- monitor : 1개 negedge 시점에 cycle 관측을 기록
- scoreboard : same-cycle read/write 동작을 반영한 queue model 유지
- coverage : scenario, request mix, path, flag, cross 항목을 수집
- environment : 프로그램 생성, 연결, preset, 종료 제어 담당

차트

PYTHON VISUALIZATION

Verification Dashboard

PYTHON VISUALIZATION

이들을 accepted와 blocked count로 비교해 검증 범위를 설명합니다.

Module Transfer Overview



PYTHON VISUALIZATION

시나리오별 activity 분포를 통해 pressure path와 정상 path가 무엇 발생했는지 보여줍니다.

Scenario Activity Heatmap



PYTHON VISUALIZATION

trace 단위로 기준으로 queue depth가 시계열 변화를 시각화합니다.

Reference Model Depth Trend



PYTHON VISUALIZATION

depth 분포를 통해 정지 상태와 정상 상태가 어떻게 나타나는지 확인할 수 있습니다.

Depth Histogram



그래프 해석 가이드

CHART GUIDE

1. Verification Dashboard

4개 panel 그래프를 한 화면에 모아 한 눈에 봅니다.

CHART GUIDE

2. Module Transfer Overview

scenario 단위 accepted와 blocked 비교를 보기 좋은 grouped bar chart입니다.

CHART GUIDE

3. Scenario Activity Heatmap

scenario 단위 activity 분포를 한 화면에 보기 좋은 heatmap입니다. 어떤 scenario가 queue를 가득 채우는지, 어떤 scenario가 blocked 쪽을 많이 만들어내는지 한눈에 보기 좋습니다.

CHART GUIDE

4. Reference Model Depth Trend

scenario index, pre_clk0 mon_clk0 기준 transaction 이후 reference model depth입니다. FIFO가 꽉 채워, stress 구간이 얼마나 오래 이어지는지 보기 좋은 시계열 그래프입니다.

CHART GUIDE

5. Depth Histogram

depth 분포가 어떤 구간에 몰리는지 보기 좋은 histogram입니다. 정상 상태와 stress 상태가 depth 분포에서 어떻게 다른지 한눈에 보기 좋습니다.

Coverage 설정 설명 및 근거

COVERAGE PLAN

Scenario Coverage

generator가 실제로 만들어 낸 scenario 다양성이 충분한지 보기 위한 coverage입니다. 단일 scenario만 반복되는 것인지, scenario가 충분한 다양성을 가지고 있는지 보기 좋은 coverage입니다.

COVERAGE PLAN

Path Coverage

pre_acc / _rr_acc / _rr_block / _acc_block 같은 accepted와 blocked 경로가 실제로 발생했는지 보기 좋은 coverage입니다. 한 path만 자주 나오는지, 특정 path가 거의 발생하지 않는지 한눈에 보기 좋은 coverage입니다.

COVERAGE PLAN

Flag and Cross Coverage

full_, empty_, normal 상태와 scenario가 separate 하는지 보기 좋은 coverage입니다. 어떤 scenario가 queue를 가득 채우는지, 어떤 scenario가 blocked 쪽을 많이 만들어내는지 한눈에 보기 좋은 coverage입니다.

COVERAGE PLAN

Why CSV Again

Xcelium coverage 파일은 binary라서 바로 읽기 힘듭니다. scoreboard가 직접 summary/csv/trace 다시 만들어 Python에서 다시 읽기 coverage 뷰로 간다는 구조입니다.

시나리오 상세 설명

SCENARIO GUIDE

fill_burst

목적 queue depth를 빠르게 증가시켜 full 경계와 backpressure 상황을 만들기 위한 scenario입니다.

기대되는 패턴 write burst가 연속되고 queue depth가 증가하며 full 근처에서 accepted 비율이 떨어지는 구간이 나타나야 합니다.

SCENARIO GUIDE

mixed_stress

목적 read/write 동시 발생 조합을 구간별로 randomize하여 accepted 흐름이 얼마나 안정적인지 보기 위한 scenario입니다.

기대되는 패턴 RR Acc와 RD Acc가 번갈아 발생하고 accepted 비율이 급격히 흔들리지 않는 구간이 보여야 합니다.

SCENARIO GUIDE

drain_burst

목적 read 위주로 queue를 비워 empty 경계에 underflow protection이 제대로 동작하는지 확인하기 위한 scenario입니다.

기대되는 패턴 RD Block이 먼저 등장하고 queue가 empty에 가까워지면 RR Acc와 RD Acc가 함께 등장하는 구간이 나타나야 합니다.

SCENARIO GUIDE

full_pressure

목적 full 경계에서 write를 지속적으로 인가해 backpressure 상황을 만들어 full 보호 동작을 확인하기 위한 scenario입니다.

기대되는 패턴 RR Block이 먼저 일어나고 queue가 full 상태로 유지되면 RR Block 비율이 높아지는 구간이 나타나야 합니다.

SCENARIO GUIDE

empty_pressure

목적 비어 있는 상태에서 read를 반복해 underflow protection이 empty 쪽 보호를 제대로 하는지 확인하기 위한 scenario입니다.

기대되는 패턴 RD Block이 먼저 등장하고 queue가 empty에 가까워지면 RD Acc와 RD Block이 번갈아 등장하는 구간이 나타나야 합니다.

SCENARIO GUIDE

simul_stress

목적 sync FIFO에서 same-cycle read/write 동작을 검증하기 위한 scenario입니다.

기대되는 패턴 RR Acc와 RR Block이 비슷하게 등장하고 full 상태에 가까워지면 RR Block 비율이 높아지는 구간이 나타나야 합니다.

SCENARIO GUIDE

flag_pressure

목적 sync FIFO의 full/empty 근처를 반복적으로 두드려 flag 동작이 흔들리지 않는지 확인하기 위한 scenario입니다.

기대되는 패턴 full 근처에서 RR Block이 잦아지고 empty 근처에서 RD Block이 잦아지는 구간이 나타나야 합니다.

SCENARIO GUIDE

balanced_stream

목적 정상 조건에 가까운 상태에서 steady state traffic에서 sustained throughput과 flag 안정성을 보기 위한 scenario입니다.

기대되는 패턴 RR Acc와 RD Acc가 거의 일정 비율로 steady state stream 형태 근처를 형성할 수 있습니다.

시나리오별 커버리지 집계

모듈	시나리오	샘플	RR ACC	RR BLOCK	RD BLOCK	ACTIVITY	핵심 관찰
Async FIFO (Showcase)	fill_burst	229	23	8	19	1	31	RR Acc가 압도적 시나리오에 RR Block이 집중되었던 이유는
Async FIFO (Showcase)	mixed_stress	231	28	29	6	0	57	RR Acc와 RD Acc가 함께 높게 나타나면 scoreboard ordering
Async FIFO (Showcase)	drain_burst	231	30	24	0	18	34	RD Acc와 RD Block이 함께 나타나면 drain underflow pro
Async FIFO (Showcase)	full_pressure	231	36	11	16	0	37	RR Block이 먼저 등장하면 full가 가득 차면서 backpr 이벤트가
Async FIFO (Showcase)	empty_pressure	230	3	22	0	20	31	RD Block이 먼저 나타나고 empty 쪽 경로가 실제로 비어
Async FIFO (Dedicated RTL)	fill_burst	229	23	8	19	1	31	RR Acc가 압도적 시나리오에 RR Block이 집중되었던 이유는
Async FIFO (Dedicated RTL)	mixed_stress	231	28	29	6	0	57	RR Acc와 RD Acc가 함께 높게 나타나면 scoreboard ordering
Async FIFO (Dedicated RTL)	drain_burst	231	30	24	0	18	34	RD Acc와 RD Block이 함께 나타나면 drain underflow pro
Async FIFO (Dedicated RTL)	full_pressure	231	26	11	16	0	37	RR Block이 먼저 등장하면 full가 가득 차면서 backpr 이벤트가
Async FIFO (Dedicated RTL)	empty_pressure	230	9	22	0	20	31	RD Block이 먼저 나타나고 empty 쪽 경로가 실제로 비어
Sync FIFO	fill_burst	94	31	15	33	1	46	RR Acc가 압도적 시나리오에 RR Block이 집중되었던 이유는
Sync FIFO	simul_stress	94	64	64	0	0	128	RR Acc와 RD Acc가 같은 구간에서 동시에 일어나 full 경
Sync FIFO	drain_burst	94	19	31	0	33	50	RD Acc와 RD Block이 함께 나타나면 drain underflow pro
Sync FIFO	flag_pressure	94	43	46	2	0	89	RR Block 직후 RD Block이 함께 부각되면 boundary pressure
Sync FIFO	balanced_stream	93	45	42	0	0	87	RR Acc와 RD Acc가 함께 유지되면 steady-state stream

Assertion과 자동 판정

ASSERTION

Async FIFO (Dedicated RTL)

- `async_fifo_0.u_` : write/read domain에 `^full` 또 `^empty` 동시 발생 금지
- `async_fifo_0.u_` : read 이후 `^empty` 금지, `^full` 금지
- `async_fifo_driver.sch` : `^if_` transaction 이후 immediate assertion
- `tb_top.tb_scoreboard.sch` : mismatch 시 `'Data' 또 Acc 보여 주기`

ASSERTION

Async FIFO (Showcase)

- `fifo_0.u` : write/read domain에 `^full` 또 `^empty` 동시 발생 금지
- `fifo_0.u` : read 이후 `^empty`, `^full` 금지
- `fifo_driver.sch` : `^if_` transaction 이후 immediate assertion
- `tb_top.tb_scoreboard.sch` : mismatch 시 `'Data' 또 Acc 보여 주기`

ASSERTION

Sync FIFO

- `sync_fifo_0.u` : `^full` 또 `^empty` 동시 high 금지
- `sync_fifo_0.u` : read 이후 `^empty`, `^full` 금지
- `sync_fifo_scoreboard.sch` : data/flag mismatch 시 Acc 보여 주기

TIMING NOTE

Clocking Block 기반 샘플링

driver는 `^negedge` 기준 clocking block으로 정지된 인터페이스 `mon_clk0` `pre_clk0` `mon_clk` 등 정지된 인터페이스 `mon_clk0` `pre_clk0` `mon_clk` 등 정지된 clock 사용 기준 FIFO 내부 clocking block에 타이밍 차이를 반영합니다.

COVERAGE NOTE

수집되지 않은 항목들 설명

coverage 정의에 있지만 scoreboard summary에 항목 이름 이름이 accepted/blocked path, flag 세부 항목은 수집되지 않았다.

REPORT FILES

관련 파일

HTML, Markdown, XSL FIFO, 통합 CSV를 같은 폴더 아래 두었습니다.

자료 경로

report/html/systemverilog_python_visual_report_tb.html

report/markdown/uart/scripts/systemverilog_python_visual_report_tb.md

report/html/assets

assets/uart