

学号：2453619

同济大学实验报告纸

软件工程专业 2024届 4 班 姓名 薛海燕 指第 组 同组人员

课程名称 计算机组成原理实验 实验名称 静态随机存储器实验 实验日期 2025年11月27日

【实验目的】

1. 掌握静态随机存储器的组成及工作特性。

2. 掌握存储器数据的读写方法。

【实验设备】


组成原理实验箱 TD-CMA

【实验原理】

1. 静态随机存储器与基本存储位元

静态随机存储器是计算机系统中各种信息存储与交换的中心。

在冯·诺依曼体系结构的计算机中，程序指令和操作数均需从主存储器中获取，这是计算机能够实现自动、连续且快速工作的基础特征。静态随机存储器的核心组成单位被称为“基本存储位元”，其功能是有储1位二进制信息。从电路性质上看，其本质是一个可控的双稳态触发器。为了实现对特定位元的读写，每个位元都需要配合选择信号、读写控制信号、数据信号协同工作。基本存储位元的原理图如下所示：



静态随机存储器主要由以下几个部分组成：存储体，用于数据的实际保存，是基本存储位元的集合体；地址译码电路，采用了行地址和列地址的双译码方式，用于精确定选中存储矩阵中的特定单元；控制逻辑及I/O电路，包含控制逻辑（产生选中信号和对读/写电路的控制）以及数据输入/输出电路。此外，针对存储容量的需求，存储器可通过“位扩展”和“字扩展”进行升级。



扫描全能王 创建

同济大学实验报告纸


专业 ____ 届 ____ 班 ____ 姓名 ____ 第 ____ 组 同组人员 _____

课程名称 _____ 实验名称 _____ 实验日期 _____ 年 ____ 月 ____ 日

2. 读写控制逻辑

在计算机系统中，CPU对存储器的访问必须依赖严格的时序控制电路。由于实验所用静态存储器将直接挂载在系统总线上，为确保数据传输的准确性和总线安全，必须设计专门的读写控制逻辑。将CPU的控制信号转换为存储芯片的片选和使能信号。

本实验中读写控制逻辑原理图如下所示：



其中：输入信号RD为读信号，WR为写信号，IOM是用来选择是对I/O(高电平1)还是对MEM(低电平0)进行读写操作，T3是节拍信号。其中写操作需要T3节拍使能，读操作不需要。输出中XMRD和XMWR即为对MEM读、写，XIOW和XIOR即对I/O读、写。

3. 三态门

本实验中，三态门位于IN单元的74LS245芯片，它是通过EN来控制使能端来控制门电路的通断的，通常在总线上作为缓存器，调度管理各个部件对总线的输出权限。



扫描全能王 创建


同济大学实验报告纸

专业 ____ 届 ____ 班 ____ 姓名 ____ 第 ____ 组 同组人员 _____

课程名称 _____ 实验名称 _____ 实验日期 _____ 年 ____ 月 ____ 日

【实验内容】

1. 存储器实验器原理图



如图，存储器数据线连接至数据总线，数据总线上接有8个LED灯显示D7...DO的内容。地址线接至地址总线，地址总线上也有8个LED灯显示A7...AO的内容。地址由读写器给出，数据开关经一个三态门连接至数据总线，分时给出数据和地址。地址寄存器有8位，接至6116的A7...AO，6116的高三位地址接地，实际容量为256字节。具体输入、读写操作方法下文给出。




扫描全能王 创建

同济大学实验报告纸

专业 ____ 届 ____ 班 ____ 姓名 ____ 第 ____ 组 同组人员 _____

课程名称 _____ 实验名称 _____ 实验日期 _____ 年 ____ 月 ____ 日

2. 实验接线图



信号说明：RD, WR高有效，LDAR高有效，IOR低有效，IOM固定为低。

3. 实验步骤聚

(1) 关闭系统电源，按实验接线图连接电路，并检查无误。

(2) 将时序与操作台单元的开关KK1、KK3置为运行档，KK2置为“单步”档。

(3) 将CON单元的IOR开关置1(使IN单元无输出)，打开电源开关，若听到报警声，说明有总线竞争现象，应立即关闭电源，重新检查接线，直到错误排除。



扫描全能王 创建

同济大学实验报告纸

专业 ____ 届 ____ 班 ____ 姓名 ____ 第 ____ 组 同组人员 _____

课程名称 _____ 实验名称 _____ 实验日期 _____ 年 ____ 月 ____ 日

(4) 写入地址操作为：先关掉存储器的读写 (WR=0, RD=0)，数据开关输出地址 (IOR=0)，然后打开地址寄存器门控信号 (LDAR=1)，按动ST产生T3脉冲，即将地址打入AR中。写数据操作要在写入地址之后进行：先关掉存储器的读写 (WR=0, RD=0) 和地址寄存器门控信号 (LDAR=0)，数据开关输出要写入的数据，打开写输入三态门 (I0R = 0)，然后使存储器处于写状态 (WR=1, RD=0, I0M=0)，按动ST产生T3脉冲，即将数据打入到存储器中。读数据操作要在写入地址之后进行：先关闭IN单元的输出 (IOR=1)，然后使存储器处于读状态 (WR=0, RD=1, I0M=0)，此时数据总线上的数即为从存储器当前地址中读出的数据内容。

此次实验中，实验数据记录如下：

置入地址	0000 1110	0101010	0011111
写入数据	00011100 (28)	11100000 (224)	01000001 (65)
读出数据	00011100 (28)	11100000 (224)	01000001 (65)

(5) 进行联机软件运行，观察联机软件数据流和控制信号的变化和总线LED指示灯。联机操作时使用与上表相同的地址和数据

4. 实验现象描述：

首先写入地址，在IN中输入相应地址，按动ST产生T3脉冲，此时可以观察到地址总线上相应LED灯亮起，软件中数据从IN单元通过数据总线流入AR单元中。然后写入数据，在IN中输入数据，调整控制信号，按动ST产生脉冲，此时可以观察到数据总线上相应LED灯亮起，软件中数据从IN单元流入MEM。在读数据时，写入地址与上述相同，读数据时，先调整控制信号，使RD=1，此时可见数据总线上相应的LED亮起，软件中看到数据从MEM流向数据总线。



扫描全能王 创建

同济大学实验报告纸

专业 ____ 届 ____ 班 ____ 姓名 ____ 第 ____ 组 同组人员 _____

课程名称 _____ 实验名称 _____ 实验日期 _____ 年 ____ 月 ____ 日

5. 控制信号的作用

(1) IOM：区分当前CPU是对MEM操作还是对IO进行操作

IOM=0：选中MEM, IOM=1：选中IO设备。

(2) RD：读操作信号，高电平有效，不需要T₃时钟脉冲

(3) WR：写操作信号，高电平有效，需要T₃时钟脉冲。

(4) IOR(IN-B)：输入单元使能信号，控制IN单元(数据开关)与数据总线的连接。

IOR=0：打开74LS245三态门； IOR=1：三态门被关闭。

(5) LDAR：控制地址寄存器(AR单元)，决定何时从总线上抓取地址数据

LDAR=1且配合时钟脉冲T₃时，抓取8位地址数据

[实验小结]

本次实验是静态随机存储器实验，首先我了解了静态随机存储器

的组成与结构，它是由存储体、控制逻辑、数据输入/输出电路和

地址译码器组成的。本次实验的操作过程分为多个步骤，比较复杂，

但通过一步步的细致操作最终得出了理想的实验结果。通过TD-CMA

和联机过程的配合，我详细地观察到数据流在IN单元、AR单元、

MEM单元和数据总线之间相互流动的过程。经过该实验，我

大致掌握了数据存储器读写方法——写地址，将数据输入地址，写要读地址和读出相应数据。



扫描全能王 创建