同济大学计算机系 计算机组成原理课程设计实验报告



题目: 31 条 MIPS 指令 CPU 设计

学	号.	
姓	名。	
专	业.	
授课:	老师	

一、实验环境部署与硬件配置说明

开发环境: Vivado

语言: Verilog

cpu 框架: Mips

控制器:组合逻辑

二、实验的总体结构

本次实验共分为三步骤:

- 1. 绘制指令数据通路
- 2. 画出 CPU 的总体数据通路,设置控制信号表
- 3. 编写代码
- 1. 指令单体详解:


(1) ADD

格式: ADD rd, rs, rt 目的: 与 32 位数相加 描述: rd ← rs + rt

所用部件: NPC,PC,IMEN,RF,ALU

编号	指令	DC.	NPC	IM	RF	ALU	
细石	1日マ	PC	INFC	IIVI	Wdata	А	В
1	ADD	NPC	PC	PC	ALU	Rs	Rt

数据通路:




(2) ADDU

格式: ADDU rd, rs, rt 目的: 32 位数据相加 描述: rd ← rs+rt

所用部件: NPC,PC,IM,RF,ALU

编号	指令	PC	NPC	IM	RF	ALU	
细石	1日 マ	PC	INFC	IIVI	Wdata	А	В
1	ADDU	NPC	PC	PC	ALU	Rs	Rt



(3) SUB

格式: SUB rd, rs, rt MIPS32

目的: 与 32 位数相减

描述: rd ←rs-rt

将通用寄存器中存的 32 位数据 rs 与 rt 相减产生一个 32 位数据存入目标寄存器 rd。


• 如果发生了溢出,则 rd 不改变并且产生一个溢出的异常。

• 如果相加不溢出,则产生的 32 位数据直接存入目标寄存器 rd。

所用部件: NPC,PC,IM,RF,ALU

编号	指令	DC	NPC	IM	RF	ALU	
细 与	1日マ	PC	INFC	IIVI	Wdata	А	В
3	SUB	NPC	PC	PC	ALU	Rs	Rt

数据通路:



(4) SUBU

格式: SUBU rd, rs, rt 目的: 32 位数据相减 描述: rd ←rs - rt


将通用寄存器中存的 32 位数据 rs 与 rt 相减产生一个 32 位数据存入目标寄存

在任何情况下都不会有溢出的异常。

所用部件: PC,NPC,IM,RF,ALU

编号	北人	DC	NPC	11.4	RF	ALU	
細石	担立	PC	INPC	IM	Wdata	Α	В





(5) AND


格式: AND rd, rs, rt 目的: 按位逻辑与 描述: rd ← rs AND rt

将通用寄存器 rs 和 rd 中的数据每一位做按位与操作,将结果存入目标寄存器 rd 中。

所用部件: PC,NPC,IM,RF,ALU

编号	指令	DC	NPC	IM	RF	ALU	
細り	1日 マ	PC	TVFC	IIVI	Wdata	А	В
5	AND	NPC	PC	PC	ALU	Rs	Rt

数据通路:



(6) OR


格式: OR rd, rs, rt 目的: 按位逻辑或 描述: rd ← rs or rt

将通用寄存器 rs 和 rt 中的数据每一位做按位或操作,将结果存入目标寄存器 rd

所用部件: PC.NPC.IM.RE.AIU

	// I / 13 HP I I	• 1 0)111 0)1111)11171120					
编号	北人	DC	NPC	IM	RF	ALU	
細り	担立	PC	NPC	IIVI	Wdata	Α	В

6	OR	NPC	DC	DC.	٨١١١	Ps	Rt
U	OK	INPC	PC	PC	ALU	KS .	Rι



(7) XOR


格式: XOR rd, rs, rt 目的: 按位逻辑异或 描述: rd ←rs XOR rt

将通用寄存器 rs 和 rt 中的内容按位进行异或操作,将结果存入 rd 中。

所用部件:

编号	指令	PC	NPC	IM	RF	ALU	
細り	1日マ	PC	INFC	IIVI	Wdata	А	В
7	XOR	NPC	PC	PC	ALU	Rs	Rt

数据通路:




(8) NOR

格式: NOR rd, rs, rt 目的: 按位逻辑或非 描述: rd ← rs NOR rt

将通用寄存器 rs 和 rt 中的数据每一位做按位或非操作,将结果存入目标寄存器 rd 中。

所用部件:

	171 m ap 11	⊺ ‡					
编号	指令	DC	NPC	15.4	RF	ALU	
細石	1日.4	PC	INPC	IM	Wdata	Α	В
8	NOR	NPC	PC	PC	ALU	Rs	Rt



(9) SLT

格式: SLT rd, rs, rt


目的: 通过小于的比较来记录结果

描述: rd ←(rs < rt)

比较在 rs 和 rt 寄存器中保存的有符号数,用 boolean 值保存结果到 rd 寄存器中。如果 rs 小于 rt,则结果为 1,反之结果为 0。算数比较不会引起溢出异常。所用部件:

4è 0	+E.A.	DC	NPC	15.4	RF		ALU	EVT10	EVTE	EXT18	[M				DD	EVT1
細写	指令	PC	NPC	IIVI	Wdata	A	В	EXT16	EXT5	EX118	Data in	addr	Α	В	Α	В	EXIT
	SLT	NPC	PC	PC	EXT1	Rs	Rt										ALU

数据通路:



(10) SLTU


格式: SLTU rd, rs, rt

目的: 通过跟立即数无符号小于的比较来记录结果

描述: rd ←(rs < rt)

比较在 rs 和 rt 寄存器中保存的无符号数,用 boolean 值保存结果到 rd 寄存器中。如果 rs 小于 rt,则结果为 1,反之结果为 0。算数比较不会引起溢出异常。所用部件:

编号	指令	DC.	NIDC	IN A	RF		ALU	EVT10	EVTE	EVT10		M		1	1	ADD	EVT1
細ち	相文	PC	NPC	IIVI	Wdata	Α	В	EXT16	EXT5	EXT18	Data in	addr	A	В	Α	В	EXT1
10	SLTU	NPC	PC	PC	EXT1	Rs	Rt										ALU



(11) SLL

格式: SLL rd, rt, sa

目的: 通过数字填充逻辑左移


描述: rd ← rt << sa

将通用寄存器 rt 的内容左移 sa 位,空余出来的位置用 0 来填充,把结果存入 rd

寄存器。 所用部件:

编号	指今	DC.	NIDC	IN A	RF		ALU		EVTE
細亏	佰文	PC	NPC	IM	Wdata	Α	В	EXITO	EXID
11	SLL	NPC	PC	PC	ALU	EXT5	Rt		sa

数据通路:



(12) SRL


格式: SRL rd, rt, sa

目的: 通过数字填充逻辑右移 描述: rd ←rt >> sa (logical)

将通用寄存器 rt 中的 32 位内容右移 sa 位,高位用 0 来填充,结果存入通用寄

存器 rd。 所用部件:

/e> ロ	+E.A.	DC.	NDC	IN A	RF		LU	EVT10	FVTE	
编号	指令	PC	NPC	IM	Wdata	Α	В	FXIIP	EXIS	
12	SRL	NPC	PC	PC	ALU	EXT5	Rt		sa	



(13) SRA

格式: SRA rd, rt, sa


目的: 通过数字填充算术右移 描述: rd ←rt >> sa (arithmetic)

将通用寄存器 rt 中的 32 位内容右移 sa 位, 高位用 rt[31]来填充, 结果存入通

用寄存器 rd。 所用部件:

/ 占□	+E.A.	DC	NIDC	IM	RF	ALU		EVT10	LALE
编号	指令	PC	NPC	IIVI	Wdata	Α	В	FXIIP	EXID
13	SRA	NPC	PC	PC	ALU	EXT5	Rt		sa

数据通路:



(14) SLLV

格式: SLLV rd, rt, rs


目的: 通过数字填充逻辑左移

描述: rd ← rt << rs

将通用寄存器 rt 的内容逻辑左移,左移的位数保存在 rs 寄存器中,空余出来的位置用 0 来填充,把结果存入 rd 寄存器。

所用部件:

ı				_	_					-
	/A ロ	+E.A.	DC.	NPC IM RF Wdata	INA	RF	Α	LU	EVT10	FVTF
	编号	指令	PC		Α	В	FXIIP	EX15		
	14	SLLV	NPC	PC	PC	ALU	EXT5	Rt		Rs



(15) SRLV

格式: SRLV rd, rt, rs

目的: 通过数字填充逻辑右移 描述: rd ←rt >> rs (logical)


将通用寄存器 rt 中的 32 位内容右移,高位用 rt[31]来填充,结果存入通用寄存

器 rd。右移的位数由通用寄存器 rs 中的 0-4bit 确定。

所用部件:

/占 ロ	+E.A.	PC	NPC	IM	RF	A	LU	EVT10	FVTF
	指令				Wdata	Α	В	FX116	EXID
15	SRLV	NPC	PC	PC	ALU	EXT5	Rt		Rs

数据通路:



(16) SRAV


格式: SRAV rd, rt, rs

目的: 通过数字填充算术右移 描述: rd ←rt >> rs (arithmetic)

将通用寄存器 rt 中的 32 位内容右移,高位用 rt[31]来填充,结果存入通用寄存器 rd。右移的位数由通用寄存器 rs 中的 0-4bit 确定。

所用部件:

编号	指令	PC	MPC IM	RF ALU		EXT16	LALE			
細ち	担づ	PC PC		IIVI	Wdata	Α	В	EV110	EXT5	
16	SRAV	NPC	PC	PC	ALU	EXT5	Rt		Rs	



(17) JR

格式: JR rs

目的: 使用寄存器的跳转指令


描述: PC ← rs

跳转地址存放在通用寄存器 rs 中,直接跳转到寄存器所存地址。

所用部件:

编号	指令	PC	NPC	IM
17	JR	Rs	PC	PC

数据通路:



(18) ADDI

格式: ADDI rt, rs, immediate

目的: 使 32 位数据与一个立即数相加


描述: rt ← rs + immediate

16 位有符号立即数与通用寄存器 rs 中的 32 位数相加产生一个 32 位的数存入目标寄存器 rt。

- 如果发生了溢出,则 rt 不改变并且产生一个溢出的异常。
- 如果相加不溢出,则结果存入目标寄存器 rt。

所用部件:

45 ロ	+E.A.	DC	NDC IM	RF RF		ALU		
编号	指令	PC	NPC	IM	Wdata	Α	В	FXIIP
18	ADDI	NPC	PC	PC	ALU	Rs	EXT16	imm16



(19) ADDIU

格式: ADDIU rt, rs, immediate

目的: 使 32 位数据与一个立即数相加

描述: rt ← rs + immediate

一个 16 位有符号的立即数与通用寄存器 rs 中的 32 位数相加产生一个 32 位的


数存入目标寄存器 rt。

在任何情况下都不会有溢出的异常。

所用部件:

/ 占 ロ	+E.A.	DC	NIDC	15.4	RF	A	LU	EVT10
编号	指令	₹ PC	NPC	IM	Wdata	Α	В	EXITO
19	ADDIU	NPC	PC	PC	ALU	Rs	EXT16	imm16

数据通路:



(20) ANDI


格式: ANDI rt, rs, immediate

目的: 与一个常数做按位逻辑与 描述: rt ← rs AND immediate

将 16 位立即数做 0 扩展后与通用寄存器 rs 中的 32 位数据做按位与,将结果存入目标寄存器 rt。

所用部件:

/è =	±₽.Δ	DC.	NPC IM	15.4	RF RF		ALU		
编号	指令	PC	NPC	IM	Wdata	Α	В	EXT16	
20	ANDI	NPC	PC	PC	ALU	Rs	EXT16	imm16	



(21) ORI

格式: ORI rt, rs, immediate

目的: 和一个常数做按位逻辑或

描述: rt ← rs or immediate


将通用寄存器 rs 和经过 0 扩展的立即数每一位做按位或操作,将结果存入目标

寄存器 rd 中。

所用部件:

<i>\</i> ∆ □	+E.A.	DC	NIDC	18.4	RF	ALU		EVT10
编号	指令	PC	NPC	IM	Wdata	Α	В	EXITO
21	ORI	NPC	PC	PC	ALU	Rs	EXT16	imm16

数据通路:



(22) XORI

格式: XORI rt, rs, immediate


目的: 和一个常数做按位逻辑异或

描述: rt ←rs XOR immediate

将通用寄存器 rs 和经过 0 扩展的立即数每一位做按位异或操作,将结果存入目标寄存器 rd 中。

所用部件:

<i>\</i> ₽ □	+E.A.	DC.	NDC	13.4	RF	Α	LU	EVT10	
编号	指令	PC	NPC	IM	Wdata	Α	В	FXIIP	
22	XORI	NPC	PC	PC	ALU	Rs	EXT16	imm16	



(23) LW

格式: LW rt, offset(base)

目的: 从内存读取一个字的有符号数据


描述: rt ← memory[base+offset]

从内存中基地址加偏移量所得到的准确地址中的内容加载到通用寄存器 rt 中。

所用部件:

ľ	/cb 🖂	比么	DC.	NIDO	13.4	RF	1	ALU	EV/T10	EVTE	EVT10	D	M
	编号	指令	PC	NPC	IM	Wdata	Α	В	FXIIP	EXT5	EX118	Data in	addr
	23	LW	NPC	PC	PC	DM	Rs	EXT16	offset			ALU	

数据通路:



(24) SW

格式: SW rt, offset(base)


目的: 存一个字到内存

描述: memory[base+offset] ←rt

将通用寄存器 rt 中的 32 位数据存入内存中的有效地址,有效地址由基地址和 16 位偏移量相加所得。

所用部件:

4台口	45.A	DC	NIDC	15.4	RF	Α	LU	EVT10	EVTE	EVT10	D	M
编号	指令	PC	NPC	IM	Wdata	Α	В	FXIID	EXID	EX118	Data in	addr
24	SW	NPC	PC	PC		Rs	EXT16	offset			ALU	Rt



(25) BEQ

格式: BEQ rs, rt, offset

目的: 比较通用寄存器的值,然后做 pc 相关的分支跳转描述: 比较通用寄存器的值,然后做 pc 相关的分支跳转。

如果 rs=rt ,那么将 offset 左移两位,再进行符号扩展到 32 位与当前 pc 相加,


形成有效转移地址, 转到该地址。

如果 rs!=rt,则继续执行下条指令。

所用部件:

4-2	1E.A.	DC.	NPC	IM	RF	P	ALU	EVT10	EXT5	EVT10		M				DD
細ち	相文	PC	INPC	IIVI	Wdata	Α	В	FXIIP	EXID	EXITS	Data in	addr	A	В	Α	В
25	BEQ	ADD	PC	PC		Rs	Rt			offset					NPC	EXT18

数据通路:



(26) BNE

格式: BNE rs, rt, offset

目的: 比较通用寄存器的值,然后做 pc 相关的分支跳转


描述: 如果 rs!=rt ,那么将会跳转到现在 pc 与偏移量 offset (如果是 16 位需

扩展到18位)相加后所得的指令。

如果 rs = rt,则继续执行。

所用部件:

/è =	+E.A.	DC	NIDC	18.4	RF	Α	LU	EVT10	CVTC	EVT10	D	M			ΑI	DD
编号	指令	PC	NPC	IM	Wdata	Α	В	EX110	EXT5	EXITS	Data in	addr	Α	В	A	В
26	BNE	ADD	PC	PC		Rs	Rt			offset					NPC	EXT18



(27) SLTI

格式: SLTI rt, rs, immediate


目的: 通过跟立即数小于的比较来记录结果

描述: rt ←(rs < immediate)

比较在 rs 和经过符号扩展的 16 位立即数,用 boolean 值保存结果到 rd 寄存器中。如果 rs 小于 rt,则结果为 1,反之结果为 0。算数比较不会引起溢出异常。所用部件:

/è =	+E.A.	DC.	NIDC	15.4	RF	1	LU	EVT10	EVTE	EVT10		M			Α	.DD	EVT1
编号	指令	PC	NPC	IM	Wdata	Α	В	EXT16	EXT5	EXT18	Data in	addr	Α	В	A	В	EXT1
27	SLTI	NPC	PC	PC	EXT1	EXT16	Rt	imm16									ALU

数据通路:



(28) SLTIU


格式: SLTIU rt, rs, immediate

目的: 通过跟立即数无符号小于的比较来记录结果

描述: rt ←(rs < immediate)

比较在 rs 和经过 0 扩展的 16 位立即数,用 boolean 值保存结果到 rd 寄存器中。如果 rs 小于 rt,则结果为 1,反之结果为 0。算数比较不会引起溢出异常。所用部件:

		_	_	_		_		
编号	1 5.	DC	NDC	18.4	RF	Α	LU	EVT10
3年で	指令	PC	NPC	IM	Wdata	Α	В	EX116
28	SLTIU	NPC	PC	PC	EXT1	EXT16	Rt	imm16



(29) LUI

格式: LUI rt, immediate

目的: 把一个立即数载入到寄存器的高位,低位补0


描述: rt ← immediate || 016

将一个 16 位的立即数载入到通用寄存器 rt 的高位,低 16 位补 0。

所用部件:

/ 占 ロ	±₽.∕\	DC.	NDC	18.4	RF	А	LU	EVT10
编号	佰文	PC	NPC	IM	Wdata	Α	В	EXITO
29	LUI	NPC	PC	PC	ALU	EXT16		imm16

数据通路:



(30) J

格式: J target


目的: 在 256MB 的范围内跳转

描述: 该指令无条件跳转到一个绝对地址, instr_index 有 26 位, 在左移过后访

问空间能达到 228B, 既是 256M。

所用部件:

	+E.A.	D.C.	NIDC		RF	Α	LU	EVT16	FVTF	EVT10		M		ĺ
编号	指令	PC	NPC	IIVI	Wdata	Α	В	FXIIO	EXT5	FXII8	Data in	addr	Α	В
30	J	I	PC	PC									PC[31:28]	IM[25:0]



(31) JAL

格式: JAL target


目的: 在 256MB 范围内执行一个过程调用

描述: 在跳转到指定地址执行子程序调用的同时,在 31 号寄存器中存放返回

地址(当前地址后的第二条指令地址)。

所用部件:


(A) D	46.6	DC.	NIDO		RF	Α	LU	EVET10	EVEE	EVE 10	[DM		1	1	ADD	EVE1	4000
编号	指令	PC	NPC	IM	Wdata	Α	В	EX116	EXT5	EXT18	Data in	addr	Α	В	Α	В	EXT1	ADD8
31	JAL		PC	PC	ADD8								PC[31:28]	IM[25:0]				PC



总体部件情况:

(d) [1]	Ale A				RF		ALU				[DM		II.		ADD	-	
编号	指令	PC	NPC	IM	Wdata	Α	В	EXT16	EXT5	EXT18	Data in	addr	Α	В	Α	В	EXT1	ADI
- 1	ADDU	NPC	PC	PC	ALU	Rs	Rt											
- 1	2 ADD	NPC	PC	PC	ALU	Rs	Rt											
	SUB	NPC	PC	PC	ALU	Rs	Rt											
4	4 SUBU	NPC	PC	PC	ALU	Rs	Rt											
	AND	NPC	PC	PC	ALU	Rs	Rt											
(OR OR	NPC	PC	PC	ALU	Rs	Rt											
-	7 XOR	NPC	PC	PC	ALU	Rs	Rt											
8	NOR	NPC	PC	PC	ALU	Rs	Rt											
9	SLT	NPC	PC	PC	EXT1	Rs	Rt										ALU	
10	SLTU	NPC	PC	PC	EXT1	Rs	Rt		1								ALU	
13	1 SLL	NPC	PC	PC	ALU	EXT5	Rt		sa									
12	2 SRL	NPC	PC	PC	ALU	EXT5	Rt		sa									
13	SRA SRA	NPC	PC	PC	ALU	EXT5	Rt		sa									
14	4 SLLV	NPC	PC	PC	ALU	EXT5	Rt		Rs									
15	SRLV	NPC	PC	PC	ALU	EXT5	Rt		Rs									
16	SRAV	NPC	PC	PC	ALU	EXT5	Rt		Rs									
17	7 JR	Rs	PC	PC														
	ADDI	NPC	PC	PC	ALU	Rs	EXT16	imm16										
19	ADDIU	NPC	PC	PC	ALU	Rs	EXT16	imm16										
20	ANDI	NPC	PC	PC	ALU	Rs	EXT16	imm16										
	L ORI	NPC	PC	PC	ALU	Rs	EXT16	imm16										
22	2 XORI	NPC	PC	PC	ALU	Rs	EXT16	imm16										
	3 LW	NPC	PC	PC	DM	Rs	EXT16	offset			ALU							
	4 SW	NPC	PC	PC		Rs	EXT16	offset			ALU	Rt						
	BEQ	ADD	PC	PC		Rs	Rt			offset					NPC	EXT18		
	BNE	ADD	PC	PC		Rs	Rt			offset					NPC	EXT18		
	7 SLTI	NPC	PC	PC	EXT1	Rs	EXT16	imm16									ALU	
	SLTIU	NPC	PC	PC	EXT1	Rs	EXT16	imm16									ALU	
	LUI	NPC	PC	PC	ALU	Rs	EXT16	imm16										
) J	II	PC	PC										IM[25:0]				
3:	I JAL		PC	PC	ADD8								PC[31:28	IM[25:0]				PC

2.总体数据通路和控制信号表总体数据通路:



CPU 控制信号表

	Rsc IM[25.21]	Rtc	Rdc	AC[3:0]	M1	M2	M3	M4	M5	M6	M7	M8	M9	PC_CLK	IM_R	RF_CLK	RF_W	CS	DM_W	DM_R	M10	1
ADDU	IM[25:21]	IM[20:16]	IM[15:11]	00000		0	1			1	0		1	0	1	1	1	1	0	0	0	0
ADD	IM[25:21]	IM[20:16]	IM[15:11]	00001		0	1			1	0		1	0	1	1	1	1	0	0	0	0
SUB	IM[25:21]	IM[20:16]	IM[15:11]	00010		0	1			1	0		1	0	1	1	1	1	0	0	0	0
SUBU	IM[25:21]	IM[20:16]	IM[15:11]	00011		0	1			1	0		1	0	1	1	1	1	0	0	0	0
AND	IM[25:21]	IM[20:16]	IM[15:11]	00100		0	1			1	0		1	0	1	1	1	1	0	0	0	0
OR	IM[25:21]	IM[20:16]	IM[15:11]	00101		0	1			1	0		1	0	1	1	1	1	0	0	0	0
XOR	IM[25:21]	IM[20:16]	IM[15:11]	00110		0	1			1	0		1	0	1	1	1	1	0	0	0	0
NOR	IM[25:21]	IM[20:16]	IM[15:11]	00111		0	1			1	0		1	0	1	1	1	1	0	0	0	0
SLT	IM[25:21]	IM[20:16]	IM[15:11]	10010		0	1			1	0	0	0		1	1	1	1	0	0	0	0
SLTU	IM[25:21]	IM[20:16]	IM[15:11]	10011		0	1			1	0	0	0		1	1	1	1	0	0	0	0
SLL	0	IM[20:16]	IM[15:11]	01000		0	1		0	0	0		1	0	1	1	1	1	0	0	0	0
SRL	0	IM[20:16]	IM[15:11]	01001		0	1		0	0	0		1	0	1	1	1	1	0	0	0	0
SRA	0	IM[20:16]	IM[15:11]	01010		0	1		0	0	0		1	0	1	1	1	1	0	0	0	0
SLLV	IM[25:21]	IM[20:16]	IM[15:11]	01011		0	1		1	0	0		1	0	1	1	1	1	0	0	0	0
SRLV	IM[25:21]	IM[20:16]	IM[15:11]	01110		0	1		1	0	0		1	0	1	1	1	1	0	0	0	0
SRAV	IM[25:21]	IM[20:16]	IM[15:11]	01111		0	1		1	0	0		1	0	1	1	1	1	0	0	0	0
JR	IM[25:21]	0	0			0	0	1														
ADDI	IM[25:21]	IM[20:16]		00001		0	1			1	1		1	0	1	1	1	1	0	0	0	1
ADDIU	IM[25:21]	IM[20:16]		00000		0	1			1	1		1	0	1	1	1	1	0	0	0	1
ANDI	IM[25:21]	IM[20:16]		00100		0	1			1	1		1	0	1	1	1	1	0	0	0	1
ORI	IM[25:21]	IM[20:16]		00101		0	1			1	1		1	0	1	1	1	1	0	0	0	1
XORI	IM[25:21]	IM[20:16]		00110		0	1			1	1		1	0	1	1	1	1	0	0	0	1
LW	IM[25:21]	IM[20:16]	IM[20:16]	10001		0	1			1	1		1	0	1	1	1	1	1	0	1	1
SW	IM[25:21]	IM[20:16]	IM[20:16]	10001		0	1			1	1				1	1	0	0	1	1	0	1
BEQ	IM[25:21]	IM[20:16]		00010		0	0	0		1	0				1	1	0	0	0	0	0	
BNE	IM[25:21]	IM[20:16]		00010		0	0	0		1	0				1	1	0	0	0	0	0	
SLTI	IM[25:21]	IM[20:16]	IM[20:16]	10010		0	1			1	1	0	0		1	1	1	1	0	0	0	1
SLTIU	IM[25:21]	IM[20:16]	IM[20:16]	10011		0	1			1	1	0	0		1	1	1	1	0	0	0	1
LUI	IM[25:21]	0	IM[20:16]	01101		0	1			1	1		1	0	1	1	1	1	0	0	0	1
)						1	1								1	1	0	0	0	0	0	
JAL						1	1					1	0		1	1	1	1	0	0	0	

3. 编写代码并下板 详见 仿真过程

三、总体架构部件的解释说明

1、CPU 总体结构部件的解释说明

M[10:1]: 多路选择器

RF: 寄存器内容存储

ALU: 主要运算部件,兼顾标志位的改变

EXT16:16 位拓展

EXT5:5 位拓展

EXT18: 18 位拓展

II: 主要用作 J,JAL 命令


ADD8:用作 JAL 命令

NPC:PC+4

IM:取指令

四、实验仿真过程

1、 CPU 的仿真过程 本实验采取的是哈佛结构



首先绘制出数据通路,确定好 CPU 和 DM,IM 的关联,然后编写总体架构代码,结构如下所示:

CPU 编写, 我采用的是逐层实现, 从底层一步步实现到总体。

首先通过 input_decode.v,将命令转换为容易处理的形式,主要代码如下:

```
6.
7.
  8.
  9.
  10.
  11.
12.
  13.
  14.
  15.
16.
  17.
18.
  19.
  20.
21.
  12'b001100?????? :i = 32'b000000000010000000000000000000;
22.
23.
  12'b001101?????? :i = 32'b000000000100000000000000000000;
  24.
  12'b100011?????? :i = 32'b000000010000000000000000000000;
25.
  26.
27.
  28.
  29.
  30.
  31.
  32.
  33.
34.
  default:
     i = 32'bx;
35.
 endcase
36.
 end
```

根据控制信号表编写总体的控制信号(注:不同人的控制信号应该各不相同,数据通路的绘制存在差异性):

```
    assign PC_CLK = clk;
    assign IM_R = 1;
    assign M1 = i[29]|i[30];
    assign M2 = ~(i[16]|(i[24] & zero) | (i[25] & ~zero));
    assign M3 = i[16];
    assign M4 = i[13] | i[14] | i[15];
    assign M5 = ~(i[10]|i[11]|i[12]|i[13]|i[14]|i[15]|i[16]);
```

```
8.
      assign M6 = i[17]|i[18]|i[19]|i[20]|i[21]|i[22]|i[23]|i[26]|i[27]|i[28];
9.
      assign M7 = i[30];
      assign M8=i[8]|i[9]|i[16]|i[26]|i[27]|i[22];
10.
11.
      assign M9 =i[22];
      assign M10 = i[17] | i[18] | i[19] | i[20] | i[21] | i[22] | i[23] | i[26]
12.
   ] | i[27] | i[28];
13.
      assign ALUC[0] = i[0]|i[3]|i[5]|i[7]|i[9]|i[11]|i[15]|i[17]|i[20]|i[22]|i
14.
   [23]|i[27]|i[28];
15.
      assign ALUC[1]=i[2]|i[3]|i[6]|i[7]|i[8]|i[9]|i[12]|i[14]|i[15]|i[21]|i[24
   ]|i[25]|i[26]|i[27];
16.
      assign ALUC[2]=i[4]|i[5]|i[6]|i[7]|i[14]|i[15]|i[19]|i[20]|i[21]|i[28];
      assign ALUC[3]=i[10]|i[11]|i[12]|i[13]|i[14]|i[15]|i[28];
17.
      assign ALUC[4]=i[8]|i[9]|i[22]|i[23]|i[26]|i[27];
18.
19.
20.
      assign RF_W = \sim(i[16] | i[23] | i[24] | i[25] | i[29]);
21.
      assign RF_CLK = ~clk;
22.
23.
      assign DM_W = i[23];
24.
      assign DM_R = i[22];
25.
      assign DM_CS = i[22] | i[23];
26.
      assign C EXT16 = \sim(i[19] | i[20] | i[21]);
```

编写 ALU:

```
    //instrution set

           parameter ADDU = 5'b 00000;
2.
3.
           parameter ADD = 5'b 00001;
4.
           parameter SUB = 5'b 00010;
5.
           parameter SUBU = 5'b 00011;
6.
           parameter AND = 5'b 00100;
7.
           parameter OR = 5'b 00101;
           parameter XOR = 5'b 00110;
8.
           parameter NOR = 5'b 00111;
9.
10.
           parameter SLL = 5'b 01000;
11.
           parameter SRL = 5'b 01001;
12.
           parameter SRA = 5'b 01010;
13.
           parameter SLLV = 5'b 01011;
14.
15.
           parameter LUI = 5'b 01101;
16.
           parameter SRLV = 5'b 01110;
17.
           parameter SRAV = 5'b 01111;
```

```
18.
19.
           parameter SLT = 5'b 10010;
           parameter SLTU = 5'b 10011;
20.
21.
           parameter LW = 5'b 10001;//SW
22.
23.
24.
       //easy to calculate
25.
       wire signed [31:0]aSign,bSign ;
26.
       assign aSign =a;
27.
       assign bSign =b;
28.
29.
       //store res
30.
       //use [32:0] instead of [31:0] use [32] to change CF SF OF ZF \,
       reg [32:0]res;
31.
32.
       always @(*) begin
33.
34.
           case(aluc)
35.
               ADD:
                        res<=aSign+bSign;</pre>
36.
                LW:
                       begin res<=aSign+bSign;</pre>
37.
38.
                end
               ADDU:
39.
                        res<=a+b;
40.
41.
               SUB:
                        res<=aSign-bSign;</pre>
42.
                        res<=aSign<bSign?32'b1:32'b0;</pre>
               SLT:
43.
44.
               SUBU:
                        res<=a-b;
45.
                SLTU:
                        res<=a<b?1:0;
46.
47.
               AND:
                        res<=a&b;
48.
               OR:
                        res<=a|b;
49.
                XOR:
                        res<=a^b;
50.
               NOR:
                        res<=\sim(a|b);
51.
52.
               SLL:
                        res<=b<<a;
53.
                SRL:
                        res<=b>>a;
54.
                        res<=bSign>>>aSign;
               SRA:
55.
                SLLV:
                        res<=b<<a[4:0];
               SRLV:
                        res<=b>>a[4:0];
56.
57.
               SRAV:
                        res<=bSign>>>aSign[4:0];
58.
59.
                LUI:
                        res<={b[15:0],16'b0};
60.
            default:
61.
```

```
62.
            res<=32'b0;
63.
           endcase
64.
      end
65.
66.
      //process output
67.
      assign r=res[31:0];
68.
69.
      //process ZF,OF,CF,SF
      assign zero =(res==32'b0)?1'b1:1'b0;//ZF
70.
71.
      //only add sub is not process 明天写
72.
      assign overflow=(aluc==ADD)?(res[32]?((aSign>0&&bSign>0)?1'b1:1'b0):((aSi
   gn<0&&bSign<0)?1'b1:1'b0)):(aluc==SUB?(res[32]?((aSign>0&&bSign<0)?1'b1:1'b0</pre>
   ):((aSign<0&&bSign>0)?1'b1:1'b0)):1'b0);//OF
     assign carry = (aluc==ADDU|aluc==SUBU|aluc==SLTU|aluc==SRA|aluc==SRL|aluc=
   =SLL)?res[32]:1'bz;//CF
74.
      assign negative=(aluc==SUB?(aSign<bSign):((aluc==SUBU)?(a<b):1'b0));//SF</pre>
```

编写其余 CPU 部件,详细代码详见文档末尾,相关部件大多只有一两行。

其余部件包括: ADD,ADD8,EXT5,EXT18,EXT16,II,MUX,MUX5,PCreg, RegFile 编写代码结束后就可以开始仿真:

Testbench 代码:

```
    `timescale 1ns / 1ps

2. module test_cpu(
3.
        );
        reg clk, rst;
4.
5.
        wire [31:0] inst, pc;
6.
        reg [31:0] cnt;
7.
        wire[10:0] dma, ima;
8.
        integer file_open;
9.
        initial begin
10.
            clk = 1'b0;
11.
            rst = 1'b1;
12.
            #2 rst=1'b0;
13.
            cnt = 0;
14.
        end
15.
16.
        always begin
17.
            #1 clk = !clk;
18.
        end
19. initial begin
```


```
20. file_open = $fopen("D:/shuzidianlu/Xilinx/CPU/CPU.sim/sim_1/behav/output.tx
   t", "w+");//目标存放点
21. if (!file_open) begin
22.
23. $display("can not open \"888.txt\"");
24.
25. $finish;
26.
27. end
28. end
29.
       always @(negedge clk) begin
30.
           cnt <= cnt + 1'b1;</pre>
31.
           if (cnt < 8'h99 - 1&&cnt>=1'b1 ) begin // 可自我调整,这是所有 txt 测
   试文件都能够容纳的数据,在此时钟下,为 6000 ns
32.
33. $fdisplay(file open, "pc: %h", sc.pc);
34.
          $fdisplay(file_open, "instr: %h", sc.inst);
35.
         // $fdisplay(file_open, "aluc: %h,a: %h,b:%h,res:%h", sc.cpu31.cpu_alu
   .aluc,sc.cpu31.cpu_alu.a,sc.cpu31.cpu_alu.b,sc.cpu31.cpu_alu.res);
         // $fdisplay(file_open, "wdata: %h,MUX9:%h,D_ALU:%h", sc.cpu31.D_Mux8,
36.
   sc.cpu31.D Mux9,sc.cpu31.D ALU);
37.
38.
          $fdisplay(file open, "regfile0: %h", sc.cpu31.cpu ref.array reg[0]);
39.
                      $fdisplay(file_open, "regfile1: %h", sc.cpu31.cpu_ref.arr
   ay_reg[1]);
40.
                     $fdisplay(file_open, "regfile2: %h", sc.cpu31.cpu_ref.arra
   y_reg[2]);
                     $fdisplay(file_open, "regfile3: %h", sc.cpu31.cpu_ref.arra
41.
   y_reg[3]);
42.
                     $fdisplay(file_open, "regfile4: %h", sc.cpu31.cpu_ref.arra
   y_reg[4]);
                     $fdisplay(file_open, "regfile5: %h", sc.cpu31.cpu_ref.arra
43.
   y_reg[5]);
                     $fdisplay(file_open, "regfile6: %h", sc.cpu31.cpu_ref.arra
44
   y_reg[6]);
45.
                     $fdisplay(file_open, "regfile7: %h", sc.cpu31.cpu_ref.arra
   y_reg[7]);
                     $fdisplay(file_open, "regfile8: %h", sc.cpu31.cpu_ref.arra
46.
   y_reg[8]);
47.
                     $fdisplay(file_open, "regfile9: %h", sc.cpu31.cpu_ref.arra
   y_reg[9]);
48.
                     $fdisplay(file_open, "regfile10: %h", sc.cpu31.cpu_ref.arr
   ay_reg[10]);
```

```
49.
                      $fdisplay(file_open, "regfile11: %h", sc.cpu31.cpu_ref.arr
   ay_reg[11]);
50.
                      $fdisplay(file_open, "regfile12: %h", sc.cpu31.cpu_ref.arr
   ay_reg[12]);
                      $fdisplay(file_open, "regfile13: %h", sc.cpu31.cpu_ref.arr
51.
   ay_reg[13]);
                      $fdisplay(file open, "regfile14: %h", sc.cpu31.cpu ref.arr
52.
   ay_reg[14]);
53.
                      $fdisplay(file_open, "regfile15: %h", sc.cpu31.cpu_ref.arr
   ay_reg[15]);
54.
                      $fdisplay(file open, "regfile16: %h", sc.cpu31.cpu ref.arr
   ay_reg[16]);
55.
                      $fdisplay(file_open, "regfile17: %h", sc.cpu31.cpu_ref.arr
   ay_reg[17]);
56.
                      $fdisplay(file_open, "regfile18: %h", sc.cpu31.cpu_ref.arr
   ay_reg[18]);
57.
                      $fdisplay(file_open, "regfile19: %h", sc.cpu31.cpu_ref.arr
   ay_reg[19]);
58.
                      $fdisplay(file_open, "regfile20: %h", sc.cpu31.cpu_ref.arr
   ay_reg[20]);
                      $fdisplay(file_open, "regfile21: %h", sc.cpu31.cpu_ref.arr
59.
   ay_reg[21]);
60.
                      $fdisplay(file open, "regfile22: %h", sc.cpu31.cpu ref.arr
   ay_reg[22]);
61.
                      $fdisplay(file_open, "regfile23: %h", sc.cpu31.cpu_ref.arr
   ay_reg[23]);
62.
                      $fdisplay(file_open, "regfile24: %h", sc.cpu31.cpu_ref.arr
   ay_reg[24]);
63.
                      $fdisplay(file_open, "regfile25: %h", sc.cpu31.cpu_ref.arr
   ay_reg[25]);
                      $fdisplay(file_open, "regfile26: %h", sc.cpu31.cpu_ref.arr
64.
   ay_reg[26]);
                      $fdisplay(file_open, "regfile27: %h", sc.cpu31.cpu_ref.arr
65.
   ay_reg[27]);
                      $fdisplay(file_open, "regfile28: %h", sc.cpu31.cpu_ref.arr
66.
   ay_reg[28]);
                      $fdisplay(file open, "regfile29: %h", sc.cpu31.cpu ref.arr
67.
   ay_reg[29]);
                      $fdisplay(file_open, "regfile30: %h", sc.cpu31.cpu_ref.arr
68.
   ay_reg[30]);
69.
                      $fdisplay(file_open, "regfile31: %h", sc.cpu31.cpu_ref.arr
   ay_reg[31]);
70.
71.
           end
```

```
72.
            if(cnt==400) begin
73.
74.
                              $fclose(file_open);
75.
76.
            end
77.
        end
78.
        sccomp dataflow sc(
79.
             .clk(clk),
             .rst(rst),
80.
81.
             .inst(inst),
82.
             .pc(pc),
83.
             .dm_addr(dma), .im_addr(ima)
84.
        );
85. endmodule
```

五、 实验仿真的波形图及某时刻寄存器值的物理意义

1、仿真波形图及某时刻寄存器值的物理意义



Pc 是当前指令值

Inst 是 IM 根据 ima 取出的对应的指令

Dma 是写入 DMEM 的地址

Ima 是将 PC-32'H0040 0000 后,适配本地 IMEM 的地址

六、 实验验算数学模型及算法程序

比萨塔摔鸡蛋游戏模型。两个同学在可变换层数的比萨塔上摔鸡蛋,一个同学秘密设定同一批鸡蛋耐摔值;另一个同学在指定层高的比萨塔拿着鸡蛋往下摔,用最少的摔次数和摔破的鸡蛋数求出鸡蛋的耐摔值。假定在耐摔值的楼层及其下面楼层,鸡蛋摔不破,可以重复使用,否则鸡蛋摔破。要求模型的算法输出包括:摔的总次数、摔的总鸡蛋数、最后摔的鸡蛋是否摔破。请使用 MIPS 指令汇编设计该验证模型的算法,并利用编译器生成 MIPS 指令集可执行目标程序。

对应算法:

```
1. .data
2. floor: .word 0
3. naishuaivalue: .word 0
4.
5. myMessage: .ascii "input the value of floor\n\0"
6. myMessage2: .ascii "input the egg firm\n\0"
7. mess: .ascii "trytime:\0"
8. mess1: .ascii "\nbrokenegg:\0"
9. mess2: .ascii "\nthe end egg is break:\0"
10. mess3: .ascii "egg firm value:\0"
11. yes:.ascii "Yes!\n\0"
12. no:.ascii "No!\n\0"
13. .text
14. main:
15. li $v0,4
16. la $a0, myMessage
17. syscall
18. li $v0,5
19. syscall
20. sw $v0,floor
21. li $v0,4
22. la $a0, myMessage2
23. syscall
24. li $v0,5
25. syscall
26. sw $v0, naishuaivalue
27.
28. label1:
29. la $s0,floor
30. lw $t0,($s0) #存储 floor 的数值
31. la $s0, naishuaivalue
32. lw $t7,($s0)
33. inital:
34. addi $t1,$zero,0
35. addi $t2,$zero,0
36. addi $t3,$zero,0
37. addi $t4,$zero,1
38. add $t5,$zero,$t0
39. addi $t6,$zero,0
40. addi $s2,$zero,1
41.
42. while:
43. add $t6,$t4,$t5
44. srl $t6,$t6,1
```

```
45. addi $t2,$t2,1
46. slt $s1,$t7,$t6
47. beq $s1,$s2,weak
48. j strong
49.
50. strong:
51. beq $t4,$t6,special
52. addi $t4,$t6,0
53. add $t3,$zero,1
54. j judge
55.
56. weak:
57. sub $t5,$t6,1
58. addi $t3,$zero,0
59. addi $t1,$t1,1
60. j judge
61.
62. judge:
63. beq $t5,$t4,end
64. j while
65.
66. special:
67. addi $t2,$t2,1
68. slt $s1,$t7,$t5
69. beq $s1,$s2,rstrong
70.
71. rweak:
72. add $t3,$zero,1
73. j end
74.
75. rstrong:
76. addi $t1,$t1,1
77. sub $t5,$t5,1
78. addi $t3,$zero,0
79. j end
80.
81. end:
82. li $v0,4
83. la $a0,mess
84. syscall
85. li $v0,1
86. add $a0,$t2,$zero
87. syscall
88.
```

```
89. li $v0,4
90. la $a0,mess1
91. syscall
92. li $v0,1
93. add $a0,$t1,$zero
94. syscall
95.
96. li $v0,4
97. la $a0, mess2
98. syscall
99.
100. bne $t3,0, sure
101. sure:
102. li $v0,4
103. la $a0,yes
104. syscall
105. j final
106.
107. nosure:
108. li $v0,4
109. la $a0, no
110. syscall
111. j final
112.
113. final:
114. li $v0,4
115. la $a0, mess3
116. syscall
117. li $v0,1
118. add $a0,$t5,$zero
119. syscall
120.
121. addi $v0,$zero,10
122. syscall
```


七、实验验算程序下板测试过程与实现


由于本人的摔鸡蛋算法程序用到了 li, la, 在 31 条指令中没有对应的指令, 难以使用, 所以本人寻找到了另外一个班级的测试文件, 并进行了 31 条指令的全部测试, 下图是部分测试截图(由于本人的 testbench 的截止代码与 MARS 存在差异, 所以结尾会多出一大截, 前面与 MARS 的输出完全相同, 可以判定本人 CPU 仿真不存在问题)


31 条指令测试所用 coe 文件:


	2022/6/9 21:40	COE文件
	2022/6/9 21:40	COE 文件
	2022/6/9 21:41	COE 文件
	2022/6/9 21:41	COE 文件
	2022/6/9 21:42	COE文件
	2022/6/9 21:42	COE 文件
	2022/6/9 23:21	COE文件
	2022/6/9 23:22	COE文件
	2022/6/9 23:23	COE 文件
	2022/6/9 23:23	COE文件
	2022/6/9 23:23	COE文件
	2022/6/9 23:24	COE文件
	2022/6/9 23:24	COE文件
	2022/6/9 23:24	COE文件
	2022/6/9 23:25	COE 文件
	2022/6/9 23:25	COE文件
	2022/6/9 23:25	COE文件
_2_sra.coe	2022/6/9 23:26	COE 文件

- ______2_srav.coe 2_xori.txt 3.5_beq.txt 3.5_bne.txt _____3_jal.coe 3_jal.txt _4_jr.txt
- 部分测试结果: (所有的均测试过,但全贴过于冗余)









八、总结与体会

控制信号表的编写和数据通路的绘制,可以说是整个实验完成的关键,很多时候编写遇到了问题,就会把两者联系起来放在代码逻辑里跑,帮助我 debug 了很多错误除此之外

本次 CPU 实验遇到了一些问题,ALU 的标志位的编写,LW 信号要与 cpu 同级的 DM 建立联系,这些都给编写带来了困扰。

九、 附件(所有程序)

CPU 的设计程序

ALL.v (总体高层架构,哈佛结构)

```
    module sccomp_dataflow(
    input clk,
    input rst,
    output [31:0] inst,
    output wire [31:0] pc, // to test
    output wire [10:0] dm_addr,
    output wire [10:0] im_addr
    );
```

```
9.
10.
        wire dw, dr, dena;
       wire [31:0] w_data, r_data;
11.
12.
       wire [31:0] instr;
13.
        wire[10:0]temp_im_addr;
14.
          wire [31:0] res;
15.
16.
        assign inst = instr;
        assign dm_addr = (res - 32'h10010000)/4;
17.
18.
19.
        IMEM imemory(
20.
            .addr(temp_im_addr/4),
21.
            .instr(instr)
22.
        );
23.
        assign temp_im_addr = pc - 32'h0040_0000;
24.
         assign im_addr =temp_im_addr;
25.
26.
        DMEM dmemory(
            .clk(clk), .ena(1'b1), .DM_W(dw), .DM_R(dr), .DM_Addr(dm_addr[10:0])
27.
     .DM_WData(w_data),
28.
            .DM_RData(r_data)
29.
        );
30.
        cpu cpu31(
31.
32.
            .clk(clk),.reset(rst), .inst(instr), .rdata(r_data),
33.
            . DM\_CS(dena), \ . DM\_W(dw), \ . DM\_R(dr), \ . wdata(w\_data), \ .pc(pc), \ . addr(r)
   es)
34.
       );
35. endmodule
```

Add.v

```
    `timescale 1ns / 1ns

2. module add(
        input [31:0] a,
4.
        input [31:0] b,
5.
        output [31:0] r,
        output overflow
6.
7.
        );
8.
        assign r=a+b;
9.
        assign overflow=(a[31]==b[31]&&a[31]!=r[31])?1:0;
10. endmodule
```

add8.v

```
    input [31:0] a,
    output [31:0] r
    );
    assign r=a+4;
    endmodule
```

ALU.v

```
1. `timescale 1ns / 1ns
module alu(
3.
        input [31:0] a,
                                //OP1
                                //OP2
        input [31:0] b,
4.
5.
        input [4:0] aluc,
                              //controller
        output [31:0] r,
                             //result
6.
7.
        output zero,
8.
        output carry,
9.
        output negative,
10.
        output overflow);
11.
12.
        //instrution set
13.
            parameter ADDU = 5'b 00000;
14.
            parameter ADD = 5'b 00001;
15.
            parameter SUB = 5'b 00010;
16.
            parameter SUBU = 5'b 00011;
            parameter AND = 5'b 00100;
17.
18.
            parameter OR = 5'b 00101;
19.
            parameter XOR = 5'b 00110;
20.
            parameter NOR = 5'b 00111;
21.
            parameter SLL = 5'b 01000;
22.
            parameter SRL = 5'b 01001;
23.
            parameter SRA = 5'b 01010;
24.
            parameter SLLV = 5'b 01011;
25.
26.
            parameter LUI = 5'b 01101;
27.
            parameter SRLV = 5'b 01110;
28.
            parameter SRAV = 5'b 01111;
29.
30.
            parameter SLT = 5'b 10010;
31.
            parameter SLTU = 5'b 10011;
```

```
32.
            parameter LW = 5'b 10001;//SW
33.
34.
        //easy to calculate
35.
        wire signed [31:0]aSign,bSign ;
36.
37.
        assign aSign =a;
        assign bSign =b;
38.
39.
40.
        //store res
        //use [32:0] instead of [31:0] use [32] to change CF SF OF ZF
41.
42.
        reg [32:0]res;
43.
44.
        always @(*) begin
45.
            case(aluc)
46.
                 ADD:
                          res<=aSign+bSign;</pre>
47.
                 LW:
                         begin res<=aSign+bSign;</pre>
48.
49.
                 end
                 ADDU:
50.
                          res<=a+b;
51.
52.
                 SUB:
                          res<=aSign-bSign;</pre>
                          res<=aSign<bSign?32'b1:32'b0;</pre>
53.
                 SLT:
54.
55.
                 SUBU:
                          res<=a-b;
56.
                 SLTU:
                          res<=a<b?1:0;
57.
58.
                 AND:
                          res<=a&b;
59.
                 OR:
                          res<=a|b;
60.
                 XOR:
                          res<=a^b;
61.
                 NOR:
                          res<=\sim(a|b);
62.
63.
                 SLL:
                          res<=b<<a;
64.
                 SRL:
                          res<=b>>a;
65.
                 SRA:
                          res<=bSign>>>aSign;
66.
                 SLLV:
                          res<=b<<a[4:0];
67.
                 SRLV:
                          res<=b>>a[4:0];
68.
                          res<=bSign>>>aSign[4:0];
                 SRAV:
69.
70.
                 LUI:
                          res<={b[15:0],16'b0};
71.
72.
              default:
73.
             res<=32'b0;
74.
            endcase
75.
        end
```

```
76.
77.
       //process output
78.
       assign r=res[31:0];
79.
80.
       //process ZF,OF,CF,SF
81.
       assign zero =(res==32'b0)?1'b1:1'b0;//ZF
82.
       //only add sub is not process 明天写
83.
       assign overflow=(aluc==ADD)?(res[32]?((aSign>0&&bSign>0)?1'b1:1'b0):((aS
   ign<0&&bSign<0)?1'b1:1'b0)):(aluc==SUB?(res[32]?((aSign>0&&bSign<0)?1'b1:1'b
   0):((aSign<0&&bSign>0)?1'b1:1'b0)):1'b0);//OF
84.
      assign carry = (aluc==ADDU|aluc==SUBU|aluc==SLTU|aluc==SRA|aluc==SRL|aluc
   ==SLL)?res[32]:1'bz;//CF
85.
       assign negative=(aluc==SUB?(aSign<bSign):((aluc==SUBU)?(a<b):1'b0));//SF</pre>
86. endmodule
```

control.v

```
`timescale 1ns / 1ns
   module control(
3.
        input clk,
4.
        input zero,
5.
        input [31:0] i,
6.
7.
        output M1,
        output M2,
9.
        output M3,
10.
        output M4,
11.
        output M5,
12.
        output M6,
13.
        output M7,
14.
        output M8,
15.
        output M9,
16.
        output M10,
17.
18.
        output PC_CLK,
19.
        output IM_R,
        output [4:0] ALUC,
20.
21.
22.
        output RF_CLK,
23.
        output RF_W,
24.
        output DM_W,
25.
        output DM_R,
26.
        output DM_CS,
```

```
27.
        output C_EXT16
28.
        );
        assign PC_CLK = clk;
29.
30.
        assign IM_R = 1;
        assign M1 = i[29]|i[30];
31.
32.
        assign M2 = \sim(i[16]|( i[24] & zero) | (i[25] & \simzero));
33.
        assign M3 = i[16];
        assign M4 = i[13] | i[14] | i[15];
34.
35.
        assign M5 = \sim(i[10]|i[11]|i[12]|i[13]|i[14]|i[15]|i[16]);
        assign M6 = i[17]|i[18]|i[19]|i[20]|i[21]|i[22]|i[23]|i[26]|i[27]|i[28];
36.
        assign M7 = i[30];
37.
38.
        assign M8=i[8]|i[9]|i[16]|i[26]|i[27]|i[22];
39.
        assign M9 =i[22];
        assign M10 = i[17] \mid i[18] \mid i[19] \mid i[20] \mid i[21] \mid i[22] \mid i[23] \mid i[2]
40.
   6] | i[27] | i[28];
41.
42.
        assign ALUC[0] = i[0]|i[3]|i[5]|i[7]|i[9]|i[11]|i[15]|i[17]|i[20]|i[22]|
   i[23]|i[27]|i[28];
        assign ALUC[1]=i[2]|i[3]|i[6]|i[7]|i[8]|i[9]|i[12]|i[14]|i[15]|i[21]|i[2
43.
   4]|i[25]|i[26]|i[27];
        assign ALUC[2]=i[4]|i[5]|i[6]|i[7]|i[14]|i[15]|i[19]|i[20]|i[21]|i[28];
44.
        assign ALUC[3]=i[10]|i[11]|i[12]|i[13]|i[14]|i[15]|i[28];
45.
        assign ALUC[4]=i[8]|i[9]|i[22]|i[23]|i[26]|i[27];
46.
47.
        assign RF_W = \sim(i[16] | i[23] | i[24] | i[25] | i[29]);
48.
        assign RF_CLK = ~clk;
49.
50.
51.
        assign DM_W = i[23];
52.
        assign DM_R = i[22];
53.
        assign DM_CS = i[22] | i[23];
        assign C_{EXT16} = \sim(i[19] \mid i[20] \mid i[21]);
54.
55. endmodule
```

cpu.v

```
    input clk,
    input reset,
    input [31:0] inst,
    output [31:0] pc,
```

```
8.
       output [31:0] addr,
9.
       output [31:0] wdata,
10.
       output
                      IM_R,
11.
                      DM_CS,
       output
12.
       output
                      DM_R,
13.
       output
                      DM_W
14.
15.
        //控制信号(除有关存储器)
       wire PC_CLK;
                                          //
16.
17.
       wire PC_ENA;
                                          //
                                          //
18.
       wire M1;
19.
       wire M2;
                                          //
20.
       wire M3;
                                          //
21.
       wire M4;
                                          //
22.
       wire M5;
                                          //
23.
                                          //
       wire M6;
24.
       wire M7;
                                          //
25.
       wire M8;
                                          //
       wire M9;
                                          //
26.
27.
       wire M10;
                                          //
                                          //
28.
       wire [4:0] ALUC;
29.
       wire RF_W;
                                          //
30.
       wire RF CLK;
                                          //
31.
       wire C_EXT16;
                                          //
         //运算标志位
32.
33.
       wire zero;
                                          //
34.
       wire carry;
                                          //
35.
       wire negative;
                                          //
36.
       wire overflow;
                                          //
37.
       wire add_overflow;
                                          //
        //
38.
                                          //译码后指令
       wire [31:0] INS;
39.
         //数据通路(除有关存储器)
40.
41.
       wire [31:0] D_ALU;
                                          //
42.
       wire [31:0] D_PC;
                                          //
43.
       wire [31:0] D_RF;
                                          //
44.
       wire [31:0] D_Rs;
                                          //
45.
       wire [31:0] D_Rt;
                                          //
                                          //
       wire [31:0] D_IM;
46.
       wire [31:0] D_DM;
                                          //
47.
48.
       wire [31:0] D_Mux1;
                                          //
49.
       wire [31:0] D_Mux2;
                                          //
                                          //
50.
       wire [31:0] D_Mux3;
                                          //
51.
       wire [4:0] D_Mux4;
```

```
52.
       wire [31:0] D_Mux5;
                                           //
53.
        wire [31:0] D_Mux6;
                                           //
                                          //
54.
        wire [31:0] D_Mux7;
       wire [31:0] D_Mux8;
55.
                                          //
56.
        wire [31:0] D_Mux9;
                                          //
57.
        wire [5:0] D_Mux10;
                                         //
58.
59.
       wire [31:0] D_EXT1;
                                          //
        wire [31:0] D_EXT5;
                                          //
60.
        wire [31:0] D_EXT16;
                                           //
61.
                                          //
62.
        wire [31:0] D_EXT18;
        wire [31:0] D_ADD;
                                          //
63.
64.
        wire [31:0] D_ADD8;
                                          //
65.
        wire [31:0] D_NPC;
                                           //
66.
        wire [31:0] D_ii;
                                           //
        assign PC_ENA = 1;
67.
68.
        //外部通路连接
69.
        assign pc = D_PC;
70.
        assign addr = D_ALU;
71.
        assign wdata = D_Rt;
72.
        assign D_DM=rdata;
        //指令译码
73.
74.
        instr_dec cpu_ins (inst, INS);
75.
        control cpu_control (.clk(clk),
76.
            .zero(zero),
77.
            .i(INS),
78.
            .M1(M1),
79.
            .M2(M2),
80.
            .M3(M3),
81.
            .M4(M4),
82.
            .M5(M5),
83.
            .M6(M6),
84.
            .M7(M7),
85.
            .M8(M8),
86.
            .M9(M9),
87.
            .M10(M10),
88.
89.
            .PC_CLK(PC_CLK),
90.
            .IM_R(IM_R),
91.
            .ALUC(ALUC),
92.
93.
            .RF_CLK(RF_CLK),
94.
            .RF_W(RF_W),
95.
            .DM_W(DM_W),
```

```
96.
            .DM_R(DM_R),
97.
            .DM CS(DM CS),
98.
            .C_EXT16(C_EXT16));
99.
         //部件
100.
                               (PC_CLK,
                                                         PC_ENA,
                                                                                  D_P
         pcreg
                  pc_out
                                            reset,
                                                                       D_Mux2,
   C);
101.
         alu
                  cpu alu
                               (D Mux5,
                                            D Mux6,
                                                        ALUC[4:0],
                                                                      D ALU,
                                                                                 zero
                             negative, overflow);
              carry,
102.
         regfile cpu_ref
                               (RF_CLK,
                                            reset,
                                                         RF_W,
                                                                       overflow, ins
   t[25:21],
               inst[20:16],
                              D_Mux10,
                                          D_Mux8,D_Rs, D_Rt);
103.
         mux
                  cpu mux1
                               (D NPC,
                                           D ii,
                                                      М1,
                                                                    D Mux1);
104.
                               (D_Mux3,
                                             D_Mux1,
                                                           М2,
                                                                         D_Mux2);
         mux
                  cpu_mux2
105.
                  cpu_mux3
                               (D_ADD,
                                             D_Rs,
                                                          М3,
                                                                        D_Mux3);
         mux
                               (inst[10:6], D_Rs[4:0], {INS[30],M4},D_Mux4);
106.
         mux5
                  cpu_mux4
107.
                               (D_EXT5,
                                            D_Rs,M5,D_Mux5);
         mux
                  cpu_mux5
108.
         mux
                  cpu mux6
                               (D Rt,
                                          D EXT16,
                                                        М6,
                                                                      D Mux6);
                               (D_ALU,
                                           D_ADD8,
                                                                       D_Mux7);
109.
                  cpu_mux7
                                                         Μ7,
         mux
110.
                               (D_Mux7,D_Mux9,M8,D_Mux8);
         mux
                  cpu_mux8
                               (D_ALU, D_DM,
                                                                 D_Mux9);
111.
                                                   М9,
         {\sf mux}
                  cpu_mux9
112.
                                (inst[15:11],inst[20:16],{INS[30],M10},D_Mux10);
         mux5
                   cpu_mux10
113.
114.
         extend5 cpu_ext5
                               (D_Mux4,
                                            D_EXT5);
115.
         extend16 cpu_ext16
                               (inst[15:0], C EXT16,
                                                         D EXT16);
                              (inst[15:0], D_EXT18);
116.
         extend18 cpu_ext18
117.
         add
                  cpu_add
                               (D_EXT18,
                                            D_NPC,
                                                         D_ADD,
                                                                       add_overflow)
118.
         add8
                  cpu_add8
                               (D_PC,
                                            D_ADD8);
                                                         D_NPC);
119.
         npc
                  cpu_npc
                               (D PC,
                                            reset,
                               (D_PC[31:28],inst[25:0], D_ii);
120.
         ΙI
                  cpu_ii
121.
122. endmodule
```

dmem.v

```
`timescale 1ns/1ps
2.
   module DMEM(
3.
        input clk,
4.
        input ena,
        input DM_W,
5.
6.
        input DM_R,
7.
        input [10:0] DM_Addr,
        input [31:0]DM_WData,
8.
9.
        output [31:0]DM_RData
10.);
```

```
11. reg[31:0]D_mem[0:31];
12.
13. assign DM_RData=(DM_R&&ena)?D_mem[DM_Addr]:32'bz;
14. always@(posedge clk)begin
15.    if(DM_W && ena)begin
16.    D_mem[DM_Addr]<=DM_WData;
17.    end
18. end
19.
20.
21.
22. endmodule</pre>
```

extend5.v

```
    1. `timescale 1ns / 1ns
    2. module extend5 #(parameter WIDTH = 5)(
    3. input [WIDTH - 1:0] a,
    4. output [31:0] b
    5. );
    6. assign b = {{(32 - WIDTH){1'b0}},a};
    7. endmodule
```

extend16.v

extend18.v

```
    1. `timescale 1ns / 1ns
    2. module extend18 (
    3. input [15:0] a,
    4. output [31:0] b
    5. );
```

```
6. assign b = {{(32 - 18){a[15]}},a,2'b00};
7. endmodule
```

II.v

```
    1. `timescale 1ns / 1ns
    2. module II(
    3. input [3:0] a,
    4. input [25:0] b,
    5. output [31:0] r
    6. );
    7. assign r = {a, b<<2};</li>
    8. endmodule
```

IMEM_test.v

```
    module test_imem(

2.
    );
3.
       reg [10:0] a;
       wire [31:0] spo;
       IMEM imem(
5.
            .addr(a),
7.
            .instr(spo)
8.
       );
9.
10.
       initial begin
11.
            a = 11'b0;
12.
       end
13.
14.
       always begin
15.
            #20 a = a + 1'b1;
16.
        end
17. endmodule
```

IMEM.v

```
6. // Create Date: 2022/06/07 10:46:00
7. // Design Name:
8. // Module Name: IMEM
9. // Project Name:
10. // Target Devices:
11. // Tool Versions:
12. // Description:
13. //
14. // Dependencies:
15. //
16. // Revision:
17. // Revision 0.01 - File Created
18. // Additional Comments:
19. //
21.
22.
23. module IMEM(
24.
      input[10:0]addr,
25.
      output[31:0]instr
      );
26.
27.
      dist_mem_gen_1 insrt_mem(
28.
          .a(addr),
29.
          .spo(instr)
30.
      );
31. endmodule
```

input_decode.v

```
    `timescale 1ns / 1ns

2. module instr_dec(
3.
    input [31:0] instr_code,
4.
   output reg [31:0] i
    );
   wire [11:0] t;
6.
    assign t = {instr_code[31:26],instr_code[5:0]};
7.
    always @ (*)
8.
    begin
9.
10.
      casez(t)
11.
        12.
       13.
        14.
```

```
15.
  16.
17.
  18.
  19.
20.
  21.
  22.
  23.
  24.
  25.
  26.
27.
  28.
  29.
30.
  31.
32.
  12'b001110?????? :i = 32'b000000001000000000000000000000;
  33.
34.
  35.
  36.
  37.
  38.
39.
  40.
  41.
42.
  default:
    i = 32'bx;
43.
 endcase
44.
 end
45.
46. endmodule
```

mux.v

```
`timescale 1ns / 1ns
1.
2.
    module mux(
3.
        input [31:0] a,
4.
        input [31:0] b,
5.
        input choose,
        output reg [31:0] z
6.
7.
        always @(*)
8.
9.
        begin
```

```
10. case(choose)
11.    1'b1:z <= b;
12.    1'b0:z <= a;
13.    endcase
14.    end
15. endmodule</pre>
```

mux5.v

```
    `timescale 1ns / 1ns

2. module mux5(
        input [4:0] a,
        input [4:0] b,
4.
5.
        input [1:0] choose,
        output [4:0] z
7.
        );
        reg [4:0] t_z;
9.
        always @(*)
        begin
10.
        case(choose)
11.
            2'b01:t_z <= b;
12.
13.
            2'b00:t_z <= a;
14.
            2'b10:t_z <= 5'b11111;
            2'b11:t_z <= 5'b11111;
15.
            default:t_z <= 5'bz;</pre>
16.
17.
        endcase
18.
        end
        assign z = t_z;
20. endmodule
```

npc.v

```
    input [31:0] a,
    input rst,
    output [31:0] r
    );
    assign r = rst ? a : a+4;
    endmodule
```

```
    `timescale 1ns / 1ns

2. module pcreg(
       input clk, //1 位输入,寄存器时钟信号,下降沿时为 PC 寄存器赋值
3.
       input rst, //1 位输入,异步重置信号,高电平时将 PC 寄存器清零
4.
5.
                  //注: 当 ena 信号无效时, rst 也可以重置寄存器
       input ena, //1 位输入,有效信号高电平时 PC 寄存器读入 data_in 的值,否则保持
6.
   原有输出
7.
                               //32 位输入,输入数据将被存入寄存器内部
       input [31:0] data_in,
       output [31:0] data out //32 位输出,工作时始终输出 PC 寄存器内部存储的值
8.
9.
       );
10.
          reg [31:0] pc regis;
11.
        always @( posedge rst or negedge clk ) begin
12.
               if (ena) begin
13.
                   if (rst) begin
14.
                      pc_regis <= 32'h00400000;</pre>
15.
                   end
16.
                   else begin
17.
                      pc_regis <= data_in;</pre>
18.
                   end
19.
               end
20.
           end
21.
           assign data_out = (ena && !rst) ? pc_regis : 32'h00400000;
22. endmodule
```

regfile.v

```
1. `timescale 1ns / 1ns
2. module regfile(
      input clk, //寄存器组时钟信号,下降沿写入数据
3.
      input rst, //reset 信号,异步复位,高电平时全部寄存器置零
4.
      input we, //寄存器读写有效信号, 高电平时允许寄存器写入数据, 低电平时允许寄存器
5.
   读出数据
      input ov,//overflow
      input [4:0] raddr1, //所需读取的寄存器的地址
7.
      input [4:0] raddr2, //所需读取的寄存器的地址
9.
      input [4:0] waddr, //写寄存器的地址
10.
      input [31:0] wdata, //写寄存器数据,数据在 clk 下降沿时被写入
      output [31:0] rdata1, //raddr1 所对应寄存器的输出数据
11.
      output [31:0] rdata2 //raddr2 所对应寄存器的输出数据
12.
13.
      );
14.
15.
      reg [31:0] array_reg [31:0];
16.
      reg c_o;
17.
      always@(ov)
```

```
18.
        begin
19.
        case(ov)
20.
        1'bz:c_o = 1;
21.
        1'b1:c_o = 0;
22.
        1'b0:c_o = 1;
23.
        default:c_o=1;
24.
        endcase
25.
        end
26.
27.
28.
29.
        assign rdata1 = rst?0:array_reg[raddr1];
30.
        assign rdata2 = rst?0:array_reg[raddr2];
31.
32.
        //清零
        integer i;
33.
34.
        always@(posedge rst)begin
35.
            for(i=0;i<32;i=i+1)begin</pre>
36.
                 array_reg[i]<=0;</pre>
37.
            end
38.
        end
        //写入
39.
40.
        always@(negedge clk)begin
41.
             if(we&&c_o)begin
42.
                 array_reg[waddr]<=wdata;</pre>
43.
                 array_reg[0]<=0;</pre>
44.
            end
45.
        end
46.
47. endmodule
```

test.v

```
`timescale 1ns / 1ps
2. module test_cpu(
3.
        );
        reg clk, rst;
       wire [31:0] inst, pc;
5.
        reg [31:0] cnt;
6.
7.
       wire[10:0] dma, ima;
8.
       integer file_open;
        initial begin
9.
10.
            clk = 1'b0;
11.
            rst = 1'b1;
```

```
12.
           #2 rst=1'b0;
13.
           cnt = 0;
14.
       end
15.
16.
       always begin
17.
           #1 clk = !clk;
18.
       end
19. initial begin
20. file_open = $fopen("D:/shuzidianlu/Xilinx/CPU/CPU.sim/sim_1/behav/output.tx
   t", "w+");//目标存放点
21. if (!file open) begin
22.
23. $display("can not open \"888.txt\"");
24.
25. $finish;
26.
27. end
28. end
29.
       always @(negedge clk) begin
30.
           cnt <= cnt + 1'b1;</pre>
           if (cnt < 8'h99 - 1&&cnt>=1'b1 ) begin // 可自我调整,这是所有 txt 测
31.
   试文件都能够容纳的数据,在此时钟下,为 6000 ns
32.
33. $fdisplay(file_open, "pc: %h", sc.pc);
          $fdisplay(file_open, "instr: %h", sc.inst);
34.
         // $fdisplay(file_open, "aluc: %h,a: %h,b:%h,res:%h", sc.cpu31.cpu_alu
35.
   .aluc,sc.cpu31.cpu_alu.a,sc.cpu31.cpu_alu.b,sc.cpu31.cpu_alu.res);
         // $fdisplay(file open, "wdata: %h,MUX9:%h,D ALU:%h", sc.cpu31.D Mux8,
36.
   sc.cpu31.D_Mux9,sc.cpu31.D_ALU);
37.
38.
          $fdisplay(file_open, "regfile0: %h", sc.cpu31.cpu_ref.array_reg[0]);
                      $fdisplay(file_open, "regfile1: %h", sc.cpu31.cpu_ref.arr
39.
   ay_reg[1]);
                     $fdisplay(file_open, "regfile2: %h", sc.cpu31.cpu_ref.arra
40
   y_reg[2]);
                     $fdisplay(file_open, "regfile3: %h", sc.cpu31.cpu_ref.arra
41.
   y_reg[3]);
                     $fdisplay(file_open, "regfile4: %h", sc.cpu31.cpu_ref.arra
42.
   y_reg[4]);
43.
                     $fdisplay(file_open, "regfile5: %h", sc.cpu31.cpu_ref.arra
   y_reg[5]);
44.
                     $fdisplay(file_open, "regfile6: %h", sc.cpu31.cpu_ref.arra
   y_reg[6]);
```

```
45.
                      $fdisplay(file_open, "regfile7: %h", sc.cpu31.cpu_ref.arra
   y_reg[7]);
                      $fdisplay(file_open, "regfile8: %h", sc.cpu31.cpu_ref.arra
46.
   y_reg[8]);
                      $fdisplay(file_open, "regfile9: %h", sc.cpu31.cpu_ref.arra
47.
   y_reg[9]);
                      $fdisplay(file open, "regfile10: %h", sc.cpu31.cpu ref.arr
48.
   ay_reg[10]);
49.
                      $fdisplay(file_open, "regfile11: %h", sc.cpu31.cpu_ref.arr
   ay_reg[11]);
50.
                      $fdisplay(file open, "regfile12: %h", sc.cpu31.cpu ref.arr
   ay_reg[12]);
51.
                      $fdisplay(file_open, "regfile13: %h", sc.cpu31.cpu_ref.arr
   ay_reg[13]);
52.
                      $fdisplay(file_open, "regfile14: %h", sc.cpu31.cpu_ref.arr
   ay_reg[14]);
53.
                      $fdisplay(file_open, "regfile15: %h", sc.cpu31.cpu_ref.arr
   ay_reg[15]);
54.
                      $fdisplay(file_open, "regfile16: %h", sc.cpu31.cpu_ref.arr
   ay_reg[16]);
                      $fdisplay(file_open, "regfile17: %h", sc.cpu31.cpu_ref.arr
55.
   ay_reg[17]);
56.
                      $fdisplay(file open, "regfile18: %h", sc.cpu31.cpu ref.arr
   ay_reg[18]);
57.
                      $fdisplay(file_open, "regfile19: %h", sc.cpu31.cpu_ref.arr
   ay_reg[19]);
58.
                      $fdisplay(file_open, "regfile20: %h", sc.cpu31.cpu_ref.arr
   ay_reg[20]);
59.
                      $fdisplay(file_open, "regfile21: %h", sc.cpu31.cpu_ref.arr
   ay_reg[21]);
60.
                      $fdisplay(file_open, "regfile22: %h", sc.cpu31.cpu_ref.arr
   ay_reg[22]);
                      $fdisplay(file_open, "regfile23: %h", sc.cpu31.cpu_ref.arr
61.
   ay_reg[23]);
                      $fdisplay(file_open, "regfile24: %h", sc.cpu31.cpu_ref.arr
62.
   ay_reg[24]);
                      $fdisplay(file open, "regfile25: %h", sc.cpu31.cpu ref.arr
63.
   ay_reg[25]);
                      $fdisplay(file_open, "regfile26: %h", sc.cpu31.cpu_ref.arr
64.
   ay_reg[26]);
65.
                      $fdisplay(file_open, "regfile27: %h", sc.cpu31.cpu_ref.arr
   ay_reg[27]);
                      $fdisplay(file_open, "regfile28: %h", sc.cpu31.cpu_ref.arr
66.
   ay_reg[28]);
```

```
67.
                      $fdisplay(file_open, "regfile29: %h", sc.cpu31.cpu_ref.arr
   ay_reg[29]);
68.
                      $fdisplay(file_open, "regfile30: %h", sc.cpu31.cpu_ref.arr
   ay_reg[30]);
                      $fdisplay(file_open, "regfile31: %h", sc.cpu31.cpu_ref.arr
69.
   ay_reg[31]);
70.
71.
            end
            if(cnt==400) begin
72.
73.
74.
                            $fclose(file_open);
75.
76.
            end
77.
       end
78.
        sccomp_dataflow sc(
79.
            .clk(clk),
80.
            .rst(rst),
81.
            .inst(inst),
82.
            .pc(pc),
83.
            .dm_addr(dma), .im_addr(ima)
84.
       );
85. endmodule
```