Relatório - ULA

João Victor Chamarelli, William Petterle Pfaltzgraff, Paulo Cesar de Jesus Ricci Barbosa

¹DEL - Sistemas Digitais - EEL480

Prof. Pedro Cruz Caminha

1. Introdução

Esse relatório aborda o projeto referente ao trabalho prático 1 de Sistemas Digitais, que consiste em montar uma unidade lógico-aritmética (ULA) de 4 bits e 8 operações usando VHDL, a ser implementada numa placa Spartan 3. É obrigatório que 2 dessas operações sejam soma e subtração a complemento de 2, com as demais sendo de livre escolha. Na secção 2 deste relatório, apresentamos as operações escolhidas e seus códigos, além de seu funcionamento, além do 'código-geral' da ULA, que permite seu funcionamento como instruído. Na secção 3, concluímos esse relatório, com reflexões que tivemos ao longo da elaboração do projeto e considerações finais. Esse documento conta com referências bibliogfráficas ao final.

2. Implementação

2.1. Soma à complemento de 2

Esse módulo realiza a soma à complemento de 2 entre dois vetores de 4 bits. Para isso, codamos unidades de somadores incompletos (Half-Adders), que juntos formam uma unidade de soma completa para 1 bit. Por se tratar de um circuito expansível, 4 dessas unidades atuam para realizar a soma entre vetores de 4 bits.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity SUM_2_Vectors_4_Bits is
port (VECTOR_A, VECTOR_B: in std_logic_vector(3 downto 0);
  Cin : in std_logic;
  SUM_RESULT: out std_logic_vector (3 downto 0);
  Cout, V: out std_logic);
end SUM_2_Vectors_4_Bits;
architecture fouradder_structure of SUM_2_Vectors_4_Bits is
  signal COUT_FA0, COUT_FA1, COUT_FA2, COUT_FA3: std_logic;
  component Full_Adder
    port(INPUT_A, INPUT_B, CARRY_IN: in std_logic;
       SUM, CARRY_OUT: out std_logic);
  end component;
  begin
  FA0: Full_Adder port map (VECTOR_A(0), VECTOR_B(0), '0',
     SUM_RESULT(0), COUT_FA0);
  FA1: Full_Adder port map (VECTOR_A(1), VECTOR_B(1), COUT_FA0,
     SUM_RESULT(1), COUT_FA1);
```

2.2. Subtração à complemento de 2

end Behavioral;

Esse módulo realiza a subtração à complemento de 2 entre dois vetores de 4 bits. Para isso, usamos a mesma lógica usada no módulo do somador, mas, para que a subtração fosse realizada, transformamos o segundo input em seu complemento a 2. Assim, realizamos a operação A + (-B).

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity DIFF 2 Vectors 4 Bits is
   Port ( VECTOR_A : in STD_LOGIC_VECTOR (3 downto 0);
        VECTOR_B : in STD_LOGIC_VECTOR (3 downto 0);
        Cin_2 : in STD_LOGIC;
        DIFF_RESULT : out STD_LOGIC_VECTOR (3 downto 0);
        Borrow : out STD_LOGIC;
        V : out STD_LOGIC);
end DIFF_2_Vectors_4_Bits;
architecture Behavioral of DIFF_2_Vectors_4_Bits is
  signal NOT_VECTOR_B : std_logic_vector (3 downto 0);
  component NOT_Vector_4_Bits
       Port (input vector : in STD LOGIC VECTOR (3 downto 0);
           output_vector : out STD_LOGIC_VECTOR (3 downto 0)
           );
  end component;
  component SUM_2_Vectors_4_Bits
      Port (VECTOR_A, VECTOR_B: in std_logic_vector(3 downto 0);
         Cin : in std_logic;
         SUM_RESULT: out std_logic_vector (3 downto 0);
         Cout, V: out std_logic);
  end component;
  begin
    NOT_B: NOT_Vector_4_Bits port map (VECTOR_B, NOT_VECTOR_B);
    DIFF : SUM_2_Vectors_4_Bits port map(VECTOR_A,
       NOT_VECTOR_B, Cin_2, DIFF_RESULT, Borrow, V);
```

2.3. AND

Esse módulo realiza a operação AND bit-a-bit entre os dois vetores de entrada.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity AND_2_Vectors_4_Bits is
   Port ( A : in STD_LOGIC_VECTOR (3 downto 0);
        B : in STD_LOGIC_VECTOR (3 downto 0);
        C : out STD_LOGIC_VECTOR (3 downto 0));
end AND_2_Vectors_4_Bits;

architecture Behavioral of AND_2_Vectors_4_Bits is
begin
   C <= A and B;
end Behavioral;</pre>
```

2.4. OR

Esse módulo realiza a operação OR bit-a-bit entre os dois vetores de entrada.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity OR_2_Vectors_4_Bits is
   Port ( A : in STD_LOGIC_VECTOR (3 downto 0);
        B : in STD_LOGIC_VECTOR (3 downto 0);
        C : out STD_LOGIC_VECTOR (3 downto 0));
end OR_2_Vectors_4_Bits;

architecture Behavioral of OR_2_Vectors_4_Bits is
   begin
        C <= A or B;
end Behavioral;</pre>
```

2.5. NOR

Esse módulo realiza a operação NOR bit-a-bit entre os dois vetores de entrada.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity OR_2_Vectors_4_Bits is
```

```
Port ( A : in STD_LOGIC_VECTOR (3 downto 0);
        B : in STD_LOGIC_VECTOR (3 downto 0);
        C : out STD_LOGIC_VECTOR (3 downto 0));
end OR_2_Vectors_4_Bits;

architecture Behavioral of OR_2_Vectors_4_Bits is

begin
        C <= NOT (A or B);
end Behavioral;</pre>
```

2.6. NAND

Esse módulo realiza a operação NAND bit-a-bit entre os dois vetores de entrada.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity AND_2_Vectors_4_Bits is
   Port ( A : in STD_LOGIC_VECTOR (3 downto 0);
        B : in STD_LOGIC_VECTOR (3 downto 0);
        C : out STD_LOGIC_VECTOR (3 downto 0));
end AND_2_Vectors_4_Bits;

architecture Behavioral of AND_2_Vectors_4_Bits is

begin
   C <= NOT (A and B);
end Behavioral;</pre>
```

2.7. XOR

Nesse módulo, fazemos a operação XOR, bit-a-bit, entre os dois vetores.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity XOR_2_Vectors_4_Bits is
   Port ( A : in STD_LOGIC_VECTOR (3 downto 0);
        B : in STD_LOGIC_VECTOR (3 downto 0);
        C : out STD_LOGIC_VECTOR (3 downto 0));
end XOR_2_Vectors_4_Bits;

architecture Behavioral of XOR_2_Vectors_4_Bits is

begin
C <= a xor b;</pre>
```

```
end Behavioral;
```

2.8. NOT

Nesse módulo, fazemos a inversão do valor do vetor, usando a função NOT.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity NOT_Vector_A is
   Port ( A : in STD_LOGIC_VECTOR (3 downto 0);
        B : out STD_LOGIC_VECTOR (3 downto 0));
end NOT_Vector_A;
architecture Behavioral of NOT_Vector_A is
begin
b<= not A;
end Behavioral;</pre>
```

2.9. Mapeamento da placa (pinagem) e funcionamento

Para que possamos fazer a ULA funcionar, necessitamos especificar os locais na placa que realizarão certas funções. Nessa secção, iremos listar quais locais usamos e para que.

- 1. *LEDs*: usamos as LEDs para indicar o resultado da operação que a ULA realiza e as flags que ela registra. Seguindo as especificações do trabalho, as LEDs 7, 6, 5 e 4 (W21, Y22, V20, V19) registram as flags da operação, enquanto as LEDs 3, 2, 1 e 0 (U19, U20, T19, R20) registram a saída da operação.
- 2. *Switches*: a placa conta com 4 switches lógicos (T9, U8, U10, V8), que usamos para registrar as entradas A e B, além da operação a ser realizada.
- 3. *Buttons*: utilizamos 4 botões para a montagem dessa unidade, que foram os botões cardeais (NORTH/T14, EAST/T16, SOUTH/T15, WEST/U15). Esses botões registram a transição dos estados na máquina de estados que gerencia o recebimento dos inputs para esta ULA. O botão NORTH registra a entrada A, o botão EAST, a entrada B, o botão SOUTH, o código correspondente à operação inicial a ser realizada, e o botão WEST funciona como um reset assíncrono.

Para o funcionamento da ULA, criamos uma máquina de estados. Inicialmente, há uma variável, "verifica", que inicia em 0 e define o estado dessa máquina. Ao selecionarmos o input A usando os switches e apertamos o botão North (ButtonN), a máquina armazena o valor de A e "verifica" passa a valer 1. No estado 1, a máquina aguarda o recebimento do input B, e, ao selecionarmos seu valor nos switches e apertarmos o botão correspondente (ButtonE), o valor de B é armazenado e a máquina transita para o estado 2, onde serão selecionadas as operações. O valor a ser inserido nessa etapa corresponde ao valor estipulado para a primeira operação a ser realizada pela ULA, antes dessa ciclar pelas demais. Por exemplo, deseja-se efetuar uma adição, cujo código é 0000. Logo, coloca-se 0000

como o valor de entrada nesse estado. Cada uma dessas operações tem sua própria máquina de estados interna, que controla o funcionamento do display sequencialmente. Nesse momento, o clock do sistema começa a funcionar - ele é interno a essas máquinas de estados, e conta de, aproximadamente, 2 em 2 segundos. Essa máquina de estado interna mostra, no display, os códigos referentes aos estados dela e seu valor correspondente na 'máquina de estados principal'. Além disso, exclusivamente quando a operação for de soma ou subtração, há um estado que mostra as flags dessa operação (Carry/Borrow, Oveflow, Negativo, Zero).

2.10. ULA

Nesse módulo, juntamos todos os componentes que mostramo a cima num só módulo/código, montando a ULA.

```
Port (VECTOR_A, VECTOR_B: in std_logic_vector(3 downto 0);
         Cin : in std_logic;
         SUM_RESULT: out std_logic_vector (3 downto 0);
         Cout, V: out std_logic);
    end component;
    component DIFF_2_Vectors_4_Bits
      Port (VECTOR_A, VECTOR_B: in std_logic_vector(3 downto 0);
         Cin_2 : in std_logic;
         DIFF_RESULT: out std_logic_vector (3 downto 0);
         Borrow, V: out std_logic);
    end component;
    --> Componentes da mquina de estados
    signal verifica: integer range 0 to 5 := 0;
    signal Selecionador_Fases : integer range 0 to 3 := 0;----
    signal Contador: integer range 0 to 100000000 :=0; -----
       contar 2 segundos
    -- signal continuar : integer range 0 to 9 := 9;
    signal A : std_logic_vector (3 downto 0); ---- valor do
       primeiro numero
    slibrary IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity maquinaDeEstados is
  Port ( input_vector : in STD_LOGIC_VECTOR (3 downto 0);
    CLK : in STD_LOGIC;
    ButtonN : in STD_LOGIC; -- Armazena o A
    ButtonE : in STD_LOGIC; -- Armazena o B
    ButtonS : in STD_LOGIC; -- Armazena a primeira operacao
    rst : in STD_LOGIC;
    Outesquerda : out STD_LOGIC_VECTOR (3 downto 0);
    OutDireita : out STD_LOGIC_VECTOR (3 downto 0));
end maquinaDeEstados;
```

```
architecture Behavioral of maquinaDeEstados is
    component AND_2_Vectors_4_Bits
      Port ( A : in STD_LOGIC_VECTOR (3 downto 0);
         B : in STD_LOGIC_VECTOR (3 downto 0);
         C : out STD_LOGIC_VECTOR (3 downto 0));
    end component;
    component SUM_2_Vectors_4_Bits
    ignal B : std_logic_vector (3 downto 0); ---- valor do
       segundo numero
    signal ULA_Op_Code : std_logic_vector (3 downto 0); -----
       valor correspondente ao cdigo da operao inicial da ULA
    -- Somador
    signal SOMA : std_logic_vector (3 downto 0); ------
       resultado da soma
    signal cout_Soma : std_logic;
    signal overflow_soma : std_logic;
    -- Subtrator
    signal DIF : std_logic_vector (3 downto 0); ------
       resultado da soma
    signal borrow_diff : std_logic;
    signal overflow_diff : std_logic;
    -- AND dos 2 vetores
    signal ANDE : std_logic_vector (3 downto 0);----resultado
       and de A e B
    begin
    AND_2 : AND_2_Vectors_4_Bits port map(A,B,ANDE);
    SUM: SUM_2_Vectors_4_Bits port map(A, B,'0',SOMA,
       cout_Soma, overflow_soma);
    DIFF : DIFF_2_Vectors_4_Bits port map(A, B, '1', DIF,
       borrow_diff, overflow_diff);
    process(Clk, rst)
    begin
         if (rst = '1') then
             -- Resetar todos os sinais
             Selecionador_Fases <= 0;</pre>
             OutEsquerda<="0000";
             OutDireita<="0000";
             -- continuar <= 0;</pre>
             Contador <= 0;
             verifica <= 0;</pre>
         elsif rising_edge(CLK) then
```

```
-- Lidar com o recebimento dos inputs
if (buttonN = '1' and Selecionador_Fases = 0) then
    A <= input_vector;
    OutEsquerda<=input_vector;
    Selecionador_Fases <= 1;</pre>
elsif (buttonE = '1' and Selecionador_Fases = 1)
   then
    B <= input_vector;</pre>
    OutDireita <= input_vector;
    Selecionador_Fases <= 2;</pre>
elsif (buttonS = '1' and Selecionador_Fases = 2)
   then
    ULA_Op_Code<= input_vector;</pre>
    OutEsquerda<= "0000";
    OutDireita <= input_vector;
    Selecionador_Fases <= 3;</pre>
end if;
if Selecionador_Fases = 3 then
    case ULA_Op_Code is
         when "0000" => -- ULA realiza operao de
             soma
              if (verifica = 0) then -- Mquina de
                 estados da operao de soma no
                 estado 0
                   -- Mostrar cdigo da operao da ULA
                   if Contador < 100000000 then
                        Contador <= Contador + 1;</pre>
                        OutEsquerda <= "0000";
                        OutDireita <= ULA_Op_Code;
                   else
                        -- Ajustar pra transitar a
                           mquina de estados da
                           operao
                        verifica <= 1;</pre>
                        Contador <= 0;</pre>
                   end if;
              elsif (verifica = 1) then -- Mquina
                  de estados da operao de soma no
                  estado 1
                   -- Mostrar input A
                   if Contador < 100000000 then
                        Contador <= Contador + 1;</pre>
                        OutEsquerda <= "0001";
                        OutDireita <= A;
                   else
                        -- Ajustar pra transitar a
                           mquina de estados da
                           operao
```

```
verifica <= 2;</pre>
         Contador <= 0;</pre>
    end if;
elsif (verifica = 2) then -- Mquina
   de estados da operao de soma no
   estado 2
    -- Mostrar input B
    if Contador < 100000000 then</pre>
         Contador <= Contador + 1;</pre>
         OutEsquerda <= "0010";
         OutDireita <= B;
    else
         -- Ajustar pra transitar a
            mquina de estados da
            operao
         verifica <= 3;</pre>
         Contador <= 0;</pre>
    end if;
elsif (verifica = 3) then -- Mquina
   de estados da operao de soma no
   estado 3
    -- Mostrar resultado da operao
    if Contador < 100000000 then
         Contador <= Contador + 1;</pre>
         OutEsquerda <= "0011";
         OutDireita <= SOMA;
    else
         -- Ajustar pra transitar a
            mquina de estados da
            operao
         verifica <= 4;</pre>
         Contador <= 0;</pre>
    end if;
elsif (verifica = 4) then -- Mquina
   de estados da operao de soma no
   estado 4
    -- Mostrar flags
    if Contador < 100000000 then
         Contador <= Contador + 1;</pre>
         OutEsquerda <= "0100";
         OutDireita(3) <= not
             (overflow_soma or
             SOMA(3) or SOMA(2) or
             SOMA(1) or SOMA(0)); --
             flag zero
         OutDireita(2) <= (SOMA(3)
            and (not overflow_soma))
            or ((not SOMA(3)) and
             cout_Soma and
```

```
overflow_soma); -- flag
                 negativo
              OutDireita(1) <=
                 overflow_soma; -- flag
                 overflow
              OutDireita(0) <= cout_Soma;
                  -- flag carry
         else
              -- Ajustar pra transitar a
                 mquina de estados da ULA
              verifica <= 0;</pre>
              ULA_Op_Code <= "0001";
              Contador <= 0;</pre>
         end if;
    else
         verifica <= 0; -- Default case
             para prevenir estados
            indefinidos
    end if;
when "0001" => -- ULA realiza operao de
    if (verifica = 0) then -- Mquina de
        estados da operao de subtrao no
        estado 0
         -- Mostrar cdigo da operao da ULA
         if Contador < 100000000 then</pre>
              Contador <= Contador + 1;</pre>
              OutEsquerda <= "0000";
              OutDireita <= ULA_Op_Code;
         else
              -- Ajustar pra transitar a
                 mquina de estados da
                 operao
              verifica <= 1;</pre>
              Contador <= 0;</pre>
         end if;
    elsif (verifica = 1) then -- Mquina
        de estados da operao de subtrao
        no estado 1
         -- Mostrar input A
         if Contador < 100000000 then</pre>
              Contador <= Contador + 1;</pre>
              OutEsquerda <= "0001";
              OutDireita <= A;
         else
              -- Ajustar pra transitar a
                 mquina de estados da
                 operao
              verifica <= 2;</pre>
```

```
Contador <= 0;</pre>
    end if;
elsif (verifica = 2) then -- Mquina
   de estados da operao de subtrao
   no estado 2
    -- Mostrar input B
    if Contador < 100000000 then</pre>
         Contador <= Contador + 1;</pre>
         OutEsquerda <= "0010";
         OutDireita <= B;
    else
         -- Ajustar pra transitar a
            mquina de estados da
            operao
         verifica <= 3;</pre>
         Contador <= 0;</pre>
    end if;
elsif (verifica = 3) then -- Mquina
   de estados da operao de subtrao
   no estado 3
    -- Mostrar resultado da operao
    if Contador < 100000000 then</pre>
         Contador <= Contador + 1;</pre>
         OutEsquerda <= "0011";
         OutDireita <= DIF;
    else
         -- Ajustar pra transitar a
            mquina de estados da
            operao
         verifica <= 4;</pre>
         Contador <= 0;</pre>
    end if;
elsif (verifica = 4) then -- Mquina
   de estados da operao de subtrao
   no estado 4
    -- Mostrar flags
    if Contador < 100000000 then</pre>
         Contador <= Contador + 1;</pre>
         OutEsquerda <= "0100";
         OutDireita(3) <= not
             (overflow_diff or DIF(3)
             or DIF(2) or DIF(1) or
             DIF(0)); -- flag zero
         OutDireita(2) <= (DIF(3) and
             (not overflow_diff)) or
             ((not DIF(3)) and
            borrow_diff and
            overflow_diff); -- flag
             negativo
```

```
OutDireita(1) <=
                 overflow_diff; -- flag
                  overflow
              OutDireita(0) <=
                 borrow_diff; -- flag
                 carry
         else
              -- Ajustar pra transitar a
                 mquina de estados da ULA
              verifica <= 0;</pre>
              ULA_Op_Code <= "0010";
              Contador <= 0;</pre>
         end if;
     else
         verifica <= 0; -- Default case</pre>
             para prevenir estados
             indefinidos
    end if;
when "0010" => -- ULA realiza operao de
   AND dos 2 vetores
     if (verifica = 0) then -- Mquina de
        estados da operao de soma no
        estado 0
         -- Mostrar cdigo da operao da ULA
         if Contador < 100000000 then
              Contador <= Contador + 1;</pre>
              OutEsquerda <= "0000";
              OutDireita <= ULA_Op_Code;
         else
              -- Ajustar pra transitar a
                 mquina de estados da
                 operao
              verifica <= 1;</pre>
              Contador <= 0;</pre>
         end if;
     elsif (verifica = 1) then -- Mquina
        de estados da operao de soma no
        estado 1
         -- Mostrar input A
         if Contador < 100000000 then
              Contador <= Contador + 1;</pre>
              OutEsquerda <= "0001";
              OutDireita <= A;
         else
              -- Ajustar pra transitar a
                 mquina de estados da
                 operao
              verifica <= 2;</pre>
              Contador <= 0;</pre>
```

```
elsif (verifica = 2) then -- Mquina
                                 de estados da operao de soma no
                                 estado 2
                                  -- Mostrar input B
                                  if Contador < 100000000 then</pre>
                                       Contador <= Contador + 1;</pre>
                                       OutEsquerda <= "0010";
                                       OutDireita <= B;
                                  else
                                       -- Ajustar pra transitar a
                                          mquina de estados da
                                           operao
                                       verifica <= 3;</pre>
                                       Contador <= 0;</pre>
                             elsif (verifica = 3) then-- Mquina
                                 de estados da operao de soma no
                                 estado 3
                                   -- Mostrar resultado da operao
                                  if Contador < 100000000 then
                                       Contador <= Contador + 1;</pre>
                                       OutEsquerda <= "0011";
                                       OutDireita <= ANDE;
                                  else
                                       -- Ajustar pra transitar a
                                           mquina de estados da ULA
                                       verifica <= 0;</pre>
                                       ULA_Op_Code <= "0000";
                                       Contador <= 0;</pre>
                                  end if;
                             else
                                  verifica <= 0; -- Default case</pre>
                                      para prevenir estados
                                      indefinidos
                             end if;
                        when others =>
                             verifica <= 0;</pre>
                             ULA_Op_Code <= "0000";
                             Contador <= 0;</pre>
                   end case;
              end if;
         end if;
    end process;
end Behavioral;
```

end if;

3. Conclusão

Em síntese, esse primeiro contato prático com a disciplina nos mostrou o quão complexo é o processo realizado pelo computador para entender comandos que são básicos para seres humanos, enquanto observamos a extensa quantidade de tópicos que Sistemas Digitais aborda em seus projetos. Aqui, cito as referências desse relatório: [Albertini 2024]; [GTA/UFRJ 2024]; [Fontes on-line diversas 2024].

Referências

Albertini, B. (2024). Tutorial de VHDL em Português.

Fontes on-line diversas (2024). Foruns on-line e sites acessados durante o desenvolvimento do projeto, i.e Stack Overflow, Wikipedia, entre outros.

GTA/UFRJ (2024). Site - Sistemas Digitais - GTA/UFRJ.