


07 | 手写CPU（二）：如何实现指令译码模块？

2022-08-10 LMOS 来自北京

天下无鱼
<https://shikey.com/>

《计算机基础实战课》

课程介绍 >



讲述：陈晨

时长 09:47 大小 8.96M




你好，我是 LMOS。

上节课，我们了解了什么是 CPU 的流水线，并决定采用经典的五级流水线来设计我们的 Mini_CPU，之后梳理了我们将要设计的 Mini_CPU 架构长什么样，最后完成了流水线的第一步——取指。

取指阶段把存储器里的指令读出以后，就会传递给后续的译码模块进行处理。那之后指令是如何译码的呢？这就要说到流水线的第二步——译码。

指令是如何翻译的？

🔗 第五节课我们已经讲过了 RISC-V 指令架构，明确了我们的 Mini_CPU 选用的是 RV32I 指令集。其中每条指令都是 32 位，且分为 6 种指令格式，不同格式的指令中包含了不一样的指令信息。



如上图所示的 6 种指令格式，其中 R 型指令包含了操作码 `opcode`、目标寄存器索引 `rd`、功能码 `funct3` 和 `funct7` 以及源寄存器索引 `rs1` 和 `rs2`。而 I 型指令则是包含操作码 `opcode`、目标寄存器索引 `rd`、功能码 `funct3`、源寄存器索引 `rs1` 以及立即数 `imm`。

与此类似，后面的 S 型指令、B 型指令、U 型指令和 J 型指令也有特定的操作码、功能码、源寄存器索引、目标寄存器索引和立即数。

不过指令格式不同，指令译码模块翻译指令的工作机制却是统一的。首先译码电路会翻译出指令中携带的寄存器索引、立即数大小等执行信息。接着，在解决数据可能存在的数据冒险（这个概念后面第九节课会讲）之后，由译码数据通路负责把译码后的指令信息，发送给对应的执行单元去执行。

译码模块的设计

通过上面的分析，你是否对译码模块的设计已经有了头绪？是的，译码模块就是拆解从取指模块传过来的每一条指令。译码时，需要识别出指令的操作码，并根据对应的指令格式提取出指令中包含的信息。

译码模块具体的 Verilog 设计代码如下：

```

2   input  [31:0] instr,          //指令源码
3
4   output [4:0] rs1_addr,        //源寄存器rs1索引
5   output [4:0] rs2_addr,        //源寄存器rs2索引
6   output [4:0] rd_addr,         //目标寄存器rd索引
7   output [2:0] funct3,          //功能码funct3
8   output [6:0] funct7,          //功能码funct7
9   output          branch,
10  output [1:0]   jump,
11  output          mem_read,
12  output          mem_write,
13  output          reg_write,
14  output          to_reg,
15  output [1:0]   result_sel,
16  output          alu_src,
17  output          pc_add,
18  output [6:0]   types,
19  output [1:0]   alu_ctrlop,
20  output          valid_inst,
21  output [31:0]  imm
22 );
23
24 localparam DEC_INVALID = 21'b0;
25
26 reg [20:0] dec_array;
27
28 //----- decode rs1、rs2 -----
29 assign rs1_addr = instr[19:15];
30 assign rs2_addr = instr[24:20];
31
32 //----- decode rd -----
33 assign rd_addr = instr[11:7];
34
35 //----- decode funct3、funct7 -----
36 assign funct7 = instr[31:25];
37 assign funct3 = instr[14:12];
38
39 // ----- decode opcode -----
40 //
41 //
42 //
43 //
44 //
45 //
46 //
47 //
48 //
49 //
50 //
51
52 assign {branch, jump, mem_read, mem_write, reg_write, to_reg, result_sel, alu_
53

```

	20	19-18	17	16	15	14	13-
	branch	jump	memRead	memWrite	regWrite	toReg	res
localparam DEC_LUI	= {1'b0, 2'b00, 1'b0,			1'b0,	1'b1,	1'b0,	2'b
localparam DEC_AUIPC	= {1'b0, 2'b00, 1'b0,			1'b0,	1'b1,	1'b0,	2'b
localparam DEC_JAL	= {1'b0, 2'b00, 1'b0,			1'b0,	1'b1,	1'b0,	2'b
localparam DEC_JALR	= {1'b0, 2'b11, 1'b0,			1'b0,	1'b1,	1'b0,	2'b
localparam DEC_BRANCH	= {1'b1, 2'b00, 1'b0,			1'b0,	1'b0,	1'b0,	2'b
localparam DEC_LOAD	= {1'b0, 2'b00, 1'b1,			1'b0,	1'b1,	1'b1,	2'b
localparam DEC_STORE	= {1'b0, 2'b00, 1'b0,			1'b1,	1'b0,	1'b0,	2'b
localparam DEC_ALUI	= {1'b0, 2'b00, 1'b0,			1'b0,	1'b1,	1'b0,	2'b
localparam DEC_ALUR	= {1'b0, 2'b00, 1'b0,			1'b0,	1'b1,	1'b0,	2'b

```


54 always @(*) begin
55     case(instr[6:0])
56         `OPCODE_LUI      :   dec_array <= DEC_LUI;
57         `OPCODE_AUIPC   :   dec_array <= DEC_AUIPC;
58         `OPCODE_JAL     :   dec_array <= DEC_JAL;
59         `OPCODE_JALR    :   dec_array <= DEC_JALR;
60         `OPCODE_BRANCH  :   dec_array <= DEC_BRANCH;
61         `OPCODE_LOAD    :   dec_array <= DEC_LOAD;
62         `OPCODE_STORE   :   dec_array <= DEC_STORE;
63         `OPCODE_ALUI    :   dec_array <= DEC_ALUI;
64         `OPCODE_ALUR    :   dec_array <= DEC_ALUR;
65         default         :   dec_array <= DEC_INVALID;
66     endcase
67 end
68
69 // ----- IMM -----
70 wire [31:0] Iimm = {{21{instr[31]}}}, instr[30:20]];
71 wire [31:0] Simm = {{21{instr[31]}}}, instr[30:25], instr[11:7]];
72 wire [31:0] Bimm = {{20{instr[31]}}}, instr[7], instr[30:25], instr[11:8], 1'b0];
73 wire [31:0] Uimm = {instr[31:12], 12'b0};
74 wire [31:0] Jimm = {{12{instr[31]}}}, instr[19:12], instr[20], instr[30:21], 1'b
75
76 assign imm = {32{types[5]}} & Iimm
77             | {32{types[4]}} & Simm
78             | {32{types[3]}} & Bimm
79             | {32{types[2]}} & Uimm
80             | {32{types[1]}} & Jimm;
81
82 endmodule

```

这段代码看起来很长，其实整个代码可以分为三个部分：第 28 行到 37 行负责完成指令的源寄存器、目标寄存器、3 位操作码和 7 位操作码的译码，第 40 行至 73 行负责完成指令格式类型的识别，第 75 行至 87 行负责完成立即数译码。

首先，我们来看指令中源寄存器、目标寄存器、3 位操作码和 7 位操作码的译码。仔细观察上面提到的 6 种指令格式，我们可以发现一定的规律：全部的目标寄存器索引 **rd** 都位于指令的第 7~11 位，源寄存器索引 **rs1** 位于指令的第 15~19 位，源寄存器索引 **rs2** 位于指令的第 20~24 位，三位的操作码 **funct3** 位于指令的第 12~14 位，七位的操作码 **funct7** 位于指令的第 25~31 位。

它们的位置分布如下图所示：



上述这些信号在不同指令格式中的位置比较固定。因此我们就可以根据这些位置特点，直接从指令中截取，从而得到它们相应的信息，具体实现的 Verilog 代码如下（对应整体代码的 27～37 行）：

复制代码

```

1 //----- decode rs1、rs2 -----
2 assign rs1_addr = instr[19:15];
3 assign rs2_addr = instr[24:20];
4
5 //----- decode rd -----
6 assign rd_addr = instr[11:7];
7
8 //----- decode funct3、funct7 -----
9 assign funct7 = instr[31:25];
10 assign funct3 = instr[14:12];


```

在所有的指令格式中，还有一段最为特殊的信息码。这段信息码是每条指令都有的，且位置和位宽保持不变。没错，它就是指令的操作码 **opcode**。

对照 RISC-V 的官方手册，我为你整理出了 RV32I 指令集的操作码对照表，如下所示：

操作码	指令类型	代码标识
0110111	U型指令	LUI
0010111	U型指令	AUIPC
1101111	J型指令	JAL
1100111	J型指令	JALR
1100011	B型指令	BRANCH
0000011	I型指令	LOAD
0100011	S型指令	STORE
0010011	I型指令	ALUI
0110011	R型指令	ALUR
0001111	I型指令	FENCE
1110011	I型指令	SYSTEM

我们再来回顾一下 RISC-V 的指令格式，这次我们重点观察指令操作码的位置。



不难发现，所有指令操作码都位于指令的第 0~6 位。根据这 7 位的操作码就可以判断出一条指令是什么类型，它对应的是什么指令格式。进而可以产生指令执行信号，为后续的指令执行

单元的操作提供依据。

以下就是指令操作码的译码和产生相关指令控制信号的 Verilog 代码（对应整体代码的 39~72 行）：

复制代码

```
1 // ----- decode opcode -----
2 //                20    19-18  17      16      15      14      13-
3 //                branch jump  memRead  memWrite  regWrite  toReg  res
4 localparam DEC_LUI      = {1'b0, 2'b00, 1'b0, 1'b0, 1'b1, 1'b0, 2'b
5 localparam DEC_AUIPC    = {1'b0, 2'b00, 1'b0, 1'b0, 1'b1, 1'b0, 2'b
6 localparam DEC_JAL      = {1'b0, 2'b00, 1'b0, 1'b0, 1'b1, 1'b0, 2'b
7 localparam DEC_JALR     = {1'b0, 2'b11, 1'b0, 1'b0, 1'b1, 1'b0, 2'b
8 localparam DEC_BRANCH   = {1'b1, 2'b00, 1'b0, 1'b0, 1'b0, 1'b0, 2'b
9 localparam DEC_LOAD     = {1'b0, 2'b00, 1'b1, 1'b0, 1'b1, 1'b1, 2'b
10 localparam DEC_STORE    = {1'b0, 2'b00, 1'b0, 1'b1, 1'b0, 1'b0, 2'b
11 localparam DEC_ALUI     = {1'b0, 2'b00, 1'b0, 1'b0, 1'b1, 1'b0, 2'b
12 localparam DEC_ALUR     = {1'b0, 2'b00, 1'b0, 1'b0, 1'b1, 1'b0, 2'b
13
14 assign {branch, jump, mem_read, mem_write, reg_write, to_reg, result_sel, alu_
15
16 always @(*) begin
17     case(instr[6:0])
18         `OPCODE_LUI      : dec_array <= DEC_LUI;
19         `OPCODE_AUIPC    : dec_array <= DEC_AUIPC;
20         `OPCODE_JAL      : dec_array <= DEC_JAL;
21         `OPCODE_JALR     : dec_array <= DEC_JALR;
22         `OPCODE_BRANCH   : dec_array <= DEC_BRANCH;
23         `OPCODE_LOAD     : dec_array <= DEC_LOAD;
24         `OPCODE_STORE    : dec_array <= DEC_STORE;
25         `OPCODE_ALUI     : dec_array <= DEC_ALUI;
26         `OPCODE_ALUR     : dec_array <= DEC_ALUR;
27         default          : dec_array <= DEC_INVALID;
28     endcase
29 end
```

从上面的代码我们可以看到，译码的过程就是先识别指令的低 7 位操作码 `instr[6:0]`，根据操作码对应的代码标识，产生分支信号 `branch`、跳转信号 `jump`、读存储器信号 `mem_read`..... 这些译码之后的指令控制信息。然后，把译码得到的信息交到 CPU 流水线的下一级去执行。

此外，还有指令中的立即数需要提取。观察上述的 6 种指令格式你会发现，除了 R 型指令不包含立即数，其他 5 种指令类型都包含了立即数。

前面我已经讲过了怎么去识别指令的类型。那指令里的立即数怎么提取呢？其实这跟提取指令的索引、功能码差不多。

我们根据不同指令类型中立即数的分布位置，就能直接提取指令的立即数。最后也是根据指令的类型选择性输出 I 型、S 型、B 型、U 型或者 J 型指令的立即数即可，具体的代码如下：

 复制代码

```
1 // ----- IMM -----
2
3 wire [31:0] Iimm = {{21{instr[31]}}, instr[30:20]};
4 wire [31:0] Simm = {{21{instr[31]}}, instr[30:25], instr[11:7]};
5 wire [31:0] Bimm = {{20{instr[31]}}, instr[7], instr[30:25], instr[11:8], 1'b0};
6 wire [31:0] Uimm = {instr[31:12], 12'b0};
7 wire [31:0] Jimm = {{12{instr[31]}}, instr[19:12], instr[20], instr[30:21], 1'b0};
8
9 assign imm = {32{types[5]}} & Iimm
10             | {32{types[4]}} & Simm
11             | {32{types[3]}} & Bimm
12             | {32{types[2]}} & Uimm
13             | {32{types[1]}} & Jimm;
```

译码控制模块设计

前面的译码模块得到的指令信号，可以分为两大类。一类是由指令的操作码经过译码后产生的**指令执行控制信号**，如跳转操作 jump 信号、存储器读取 mem_read 信号等；另一类是从指令源码中提取出来的**数据信息**，如立即数、寄存器索引、功能码等。

为了能对流水线更好地实施控制，这里我们需要把译码后的数据和控制信号分开处理。首先来看译码控制模块的实现：

 复制代码

```
1 module id_ex_ctrl(
2     input        clk,
3     input        reset,
4     input        in_ex_ctrl_itype,
5     input [1:0]  in_ex_ctrl_alu_ctrlop,
6     input [1:0]  in_ex_ctrl_result_sel,
7     input        in_ex_ctrl_alu_src,
8     input        in_ex_ctrl_pc_add,
9     input        in_ex_ctrl_branch,
10    input [1:0]  in_ex_ctrl_jump,
11    input        in_mem_ctrl_mem_read,
12    input        in_mem_ctrl_mem_write,
```



```

13     input          in_mem_ctrl_taken,
14     input  [1:0]  in_mem_ctrl_mask_mode,
15     input          in_mem_ctrl_sext,
16     input          in_wb_ctrl_to_reg,
17     input          in_wb_ctrl_reg_write,
18     input          in_noflush,
19     input          flush,
20     input          valid,
21     output         out_ex_ctrl_itype,
22     output  [1:0]  out_ex_ctrl_alu_ctrlop,
23     output  [1:0]  out_ex_ctrl_result_sel,
24     output         out_ex_ctrl_alu_src,
25     output         out_ex_ctrl_pc_add,
26     output         out_ex_ctrl_branch,
27     output  [1:0]  out_ex_ctrl_jump,
28     output         out_mem_ctrl_mem_read,
29     output         out_mem_ctrl_mem_write,
30     output         out_mem_ctrl_taken,
31     output  [1:0]  out_mem_ctrl_mask_mode,
32     output         out_mem_ctrl_sext,
33     output         out_wb_ctrl_to_reg,
34     output         out_wb_ctrl_reg_write,
35     output         out_noflush
36 );
37
38     reg  reg_ex_ctrl_itype;
39     reg  [1:0]  reg_ex_ctrl_alu_ctrlop;
40     reg  [1:0]  reg_ex_ctrl_result_sel;
41     reg  reg_ex_ctrl_alu_src;
42     reg  reg_ex_ctrl_pc_add;
43     reg  reg_ex_ctrl_branch;
44     reg  [1:0]  reg_ex_ctrl_jump;
45     reg  reg_mem_ctrl_mem_read;
46     reg  reg_mem_ctrl_mem_write;
47     reg  reg_mem_ctrl_taken;
48     reg  [1:0]  reg_mem_ctrl_mask_mode;
49     reg  reg_mem_ctrl_sext;
50     reg  reg_wb_ctrl_to_reg;
51     reg  reg_wb_ctrl_reg_write;
52     reg  reg_noflush;
53
54     ..... //由于这里的代码较长，结构相似，这里省略了一部分
55
56     always @(posedge clk or posedge reset) begin
57         if (reset) begin
58             reg_noflush <= 1'h0;
59         end else if (flush) begin
60             reg_noflush <= 1'h0;
61         end else if (valid) begin
62             reg_noflush <= in_noflush;
63         end
64     end

```

上面就是译码控制模块的 Verilog 设计代码。

上一节课学习取指模块的时候我们说过，并不是所有从存储器中读取出来的指令，都能够给到执行单元去执行的。比如，当指令发生冲突时，需要对流水线进行冲刷，这时就需要清除流水线中的指令。同样的，译码阶段的指令信号也需要清除。

译码控制模块就是为了实现这一功能，当指令清除信号 `flush` 有效时，把译码模块产生的 `jump`、`branch`、`mem_read`、`mem_write`、`reg_write`.....这些控制信号全部清“0”。否则，就把这些控制信号发送给流水线的下一级进行处理。

译码数据通路模块设计

和译码模块类似，译码数据通路模块会根据 CPU 相关控制模块产生的流水线冲刷控制信号，决定要不要把这些数据发送给后续模块。

其中，译码得到的数据信息包括立即数 `imm`、源寄存器索引 `rs1` 和 `rs2`、目标寄存器索引 `rd` 以及功能码 `funct3` 和 `funct7`。具体的设计代码如下所示：

 复制代码

```

1 module id_ex(
2     input        clk,
3     input        reset,
4     input  [4:0]  in_rd_addr,
5     input  [6:0]  in_funct7,
6     input  [2:0]  in_funct3,
7     input  [31:0] in_imm,
8     input  [31:0] in_rs2_data,
9     input  [31:0] in_rs1_data,
10    input  [31:0] in_pc,
11    input  [31:0] in_pc_next,
12    input  [4:0]  in_rs1_addr,
13    input  [4:0]  in_rs2_addr,
14    input        flush,
15    input        valid,
16    output [4:0]  out_rd_addr,
17    output [6:0]  out_funct7,
18    output [2:0]  out_funct3,
19    output [31:0] out_imm,
20    output [31:0] out_rs2_data,
21    output [31:0] out_rs1_data,

```

```

22     output [31:0] out_pc,
23     output [31:0] out_pc_next,
24     output [4:0]  out_rs1_addr,
25     output [4:0]  out_rs2_addr
26 );
27     reg [4:0] reg_rd_addr;
28     reg [6:0] reg_funct7;
29     reg [2:0] reg_funct3;
30     reg [31:0] reg_imm;
31     reg [31:0] reg_rs2_data;
32     reg [31:0] reg_rs1_data;
33     reg [31:0] reg_pc;
34     reg [31:0] reg_pc_next;
35     reg [4:0] reg_rs1_addr;
36     reg [4:0] reg_rs2_addr;
37
38     ..... //由于代码较长，结构相似，这里省略了一部分，完整代码你可以从Gitee上获取
39
40     always @(posedge clk or posedge reset) begin
41         if (reset) begin
42             reg_rs2_addr <= 5'h0;
43         end else if (flush) begin
44             reg_rs2_addr <= 5'h0;
45         end else if (valid) begin
46             reg_rs2_addr <= in_rs2_addr;
47         end
48     end
49
50 endmodule

```

我们以目标寄存器的索引地址 `reg_rd_addr` 信号为例（对应数据通路模块代码的 49~57 行），分析一下它是怎么流通的。当流水线冲刷信号 `flush` 有效时，目标寄存器的索引地址 `reg_rd_addr` 直接清“0”，否则当信号有效标志 `valid` 为“1”时，把目标寄存器的索引地址传递给流水线的下一级。

 复制代码

```

1     always @(posedge clk or posedge reset) begin
2         if (reset) begin
3             reg_rd_addr <= 5'h0;
4         end else if (flush) begin
5             reg_rd_addr <= 5'h0;
6         end else if (valid) begin
7             reg_rd_addr <= in_rd_addr;
8         end
9     end

```

类似地，当流水线冲刷信号 flush 有效时，把译码模块得到的源操作数 1、源操作数 2、立即数、目标寄存器地址.....等等这些数据全部清“0”。否则，就把这些数据发送给流水线的下一级进行处理。

重点回顾


指令译码是 CPU 流水线中比较重要的一步，在译码阶段一定不能出错，否则流水线后续的执行就全都乱了。今天我们设计出了指令译码的相关模块，我带你回顾一下这节课的要点。

首先，我们针对 RV32I 指令集的 6 种指令格式，分析了它们各自包含了哪些指令信号。根据这些信息的位置不同，指令译码模块就可以从不同类型的指令格式中，把每条指令包含的信息提取出来。

之后，根据上面分析的译码思路，我们就可以设计译码模块了。经过观察，**我们发现指令中的操作码、目标寄存器索引、源寄存器索引和功能码，在不同指令格式中的位置比较固定，所以这些信息可以直接从指令中截取得到。**

由于指令的操作码有特殊的指令标识作用，我们可以根据操作码产生指令控制信息，给到 CPU 流水线的下一级去执行。此外，还可以根据不同指令类型中立即数的分布位置特点，通过截取得到指令的立即数。

译码得到的指令信号分为两大类：一类是由指令的操作码经过译码后产生的**指令执行控制信号**，另一类是从指令源码中提取出来的**数据信息**。为了让译码后的信息，能更好地分发给流水线后续模块去执行，这里我们把译码后的数据和控制信号分开处理，分别设计了数据通路模块和译码控制模块。



思考题

在 6 种指令格式中，S 型、J 型和 B 型指令里的立即数是不连续的，这是为什么？

欢迎你在留言区跟我交流互动，也推荐你把这节课分享给更多朋友，组团一起来跟我折腾 CPU!

分享给需要的人，Ta订阅超级会员，你最高得 50 元

Ta单独购买本课程，你将得 24 元

生成海报并分享

赞 2 提建议

© 版权归极客邦科技所有，未经许可不得传播售卖。页面已增加防盗追踪，如有侵权极客邦将依法追究其法律责任。

精选留言 (2)

写留言



=

2022-08-10 来自江苏

localparam DEC_JALR = {1'b0, 2'b11, 1'b0, 1'b0, 1'b1, 1'b0, 2'b10, 1'b1, 1'b0, 7'b0100000, 2'b00, 1'b1};

请问这里的7'b0100000不应该是7'b00000010吗



苏流郁宓

2022-08-10 来自江苏

B型是有条件跳转指令，J型是无条件跳转指令。俺的理解是既然是跳转指令，允许不连续的
S型是和内存交流，俺的理解是可以为指令，也可以部分为数据，没有严格的要求导致可以允许不连续的！

