


문제 1. 미사용 상태를 포함한 카운터 설계 (기존 6 번 문항 변형)

[설계 조건] JK 플립플롭 3 개를 사용하여 '0 1 2 3 4 0'의 순서로 반복되는 5진(Modulo-5) 카운터를 설계하고자 한다.

- a. 상태도 작성: 정상 동작 상태(0~4)뿐만 아니라, 사용되지 않는 상태(5, 6, 7)에서 클럭이 발생했을 때 상태 0으로 복귀하는 과정을 포함한 전체 상태도를 그리시오.

JK 플립플롭을 이용한 5진 카운터 상태도



- b. 입력식 유도: 미사용 상태를 무관 조건(Don't Care)으로 처리하지 않고 상태 0으로 복귀하도록 설계할 때, 각 JK 플립플롭의 입력() 식을 카르노 맵을 이용해 최적화하시오.

• $JA = QB * QC$

• $KA = 1$

- $B = QA' * QC$
- $KB = QA + QC$
- $JC = QA' * QB' \text{ (또는 } QA' * (QB+QC)')$
- $KC = 1$

문제 2. 입력 x에 따른 가변 시퀀스 카운터 설계 (기존 9번 문항 변형)

[설계 조건] 2개의 JK 플립플롭()과 1개의 입력()을 가진 카운터를 설계한다.

- a. 상태전이 설계: 일 때는 '0 1 3 0'의 순서로, 일 때는 '0 1 2 3 0'의 순서로 반복되도록 설계하시오.

입력 x의 값에 따라 카운팅 경로가 달라지는 가변 시퀀스를 구성합니다.

- $x = 0$: $0(00) \rightarrow 1(01) \rightarrow 3(11) \rightarrow 0(00)$
- $x = 1$: $0(00) \rightarrow 1(01) \rightarrow 2(10) \rightarrow 3(11) \rightarrow 0(00)$

카르노 맵을 통해 간소화한 최종 논리식은 다음과 같습니다.

- • $JA = B$
- • $KA = B$ (상태 10, $x=0$ 시 $KA=1$ 로 가정 시 간소화)
- • $JB = 1$ (상태 10, $x=0$ 시 $JB=1$ 로 가정 시 간소화)
- • $KB = A + x$
- b. 예외 상황 분석: 설계 시 상태 2에서 인 상황은 발생하지 않는다고 가정했다면, 실제 회로 동작 중 노이즈로 인해 이 상태에 진입했을 때 회로가 어떻게 반응할지 설계한 논리식을 바탕으로 분석하시오.

1. 논리식 대입 분석: 위에서 설계한 논리식에 현재 상태 $A=1, B=0, x=0$ 을 대입합니다.

- 플립플롭 A: $JA = B = 0, KA = B = 0 \rightarrow$ 현재 상태 $A=1$ 유지 (No Change)
- 플립플롭 B: $JB = 1, KB = A + x = 1 + 0 = 1 \rightarrow$ 현재 상태 $B=0$ 반전(Toggle)되어 1

2. 분석 결과: 상태 2(10)에서 $x=0$ 이 입력되면 다음 상태는 상태 3(11)이 됩니다. 설계 당시 발생하지 않을 것이라 가정했던(무관 조건) 상황이지만, 실제로는 상태 3으로 전이되어 다시 정상 시퀀스(3 $\rightarrow$ 0)로 복귀하게 됩니다. 따라서 이 회로는 예외 상황에서도 시스템이 멈추지 않는 자기 복구(Self-Correcting) 특성을 일부 가집니다.

- c. 입력 제한: 입력 x가 특정 상태에서만 변화해야 한다는 조건이 회로의 동기화(Synchronization)에 미치는 영향을 서술하시오.
- 1. 글리치(Glitch) 및 하저드(Hazard) 방지 입력 x가 플립플롭의 상태가 변하는 클럭 에지(Clock Edge) 부근에서 갑자기 변하면, 논리 게이트의 지연 시간 차이로 인해 찰나의 순간 동안 잘못된 값이 입력될 수 있습니다. 특정 상태(예: 1 또는 3)에서만 x가 변하도록 제한하면, 회로가 안정된 상태에 있을 때 입력을 처리하게 되어 원치 않는 상태 전이를 방지할 수 있습니다.

- 2. 시스템의 안정성(Stability) 확보 제한 조건은 입력 x 를 시스템 클럭과 동기화시키는 역할을 합니다. 만약 x 가 아무 때나 변한다면, 한 클럭 주기 내에서 다음 상태가 결정되지 못하고 불안정한 상태(Metastability)에 빠질 수 있습니다. 특정 시점에서만 입력 변화를 허용하는 것은 전체 시스템의 타이밍 마진을 확보하고 동기식 설계의 신뢰성을 높이는 핵심적인 요소입니다.

