

Implementacja perceptronu na FPGA

09.06.2026

Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie
AGH University of Krakow



Cel projektu

Projekt realizuje neuron – perceptron, uczący się działania 3-wejściowej bramki AND.

Układ został zaprojektowany w SystemVerilogu, sprawdzony testbenchem, zapakowany jako własne IP AXI4-Lite i zintegrowany z procesorem ZYNQ.

W Xilinx SDK został zaimplementowany model referencyjny perceptronu w języku C, z którym porównywane są wyniki modułu.

Działanie neuronu

Neuron oblicza sumę ważoną:

$$\text{sum} = \text{bias} + x_0 \cdot w_0 + x_1 \cdot w_1 + x_2 \cdot w_2$$

Następnie stosuje funkcję aktywacji:

result = 1, gdy $\text{sum} \geq 0$

result = 0, gdy $\text{sum} < 0$

Wagi są zapisane jako 20-bitowe liczby ze znakiem w formacie fixed-point.

Ponieważ wejścia są binarne, mnożenie $x_i \cdot w_i$ zastąpiono warunkowym dodawaniem wag.

Tryb uczenia

Aktualizacja wag w FPGA

W trybie treningu układ porównuje wynik neuronu z wartością oczekiwaną:

$$\text{error} = \text{expected_result} - \text{prediction}$$

Jeśli neuron da za mały wynik – wagi są zwiększane, a jeśli za mały – zmniejszane.

$$w_{\text{new}} = w_{\text{old}} + \text{learning_rate} * \text{error} * x$$

Obliczanie predykcji i nowych wag jest kombinacyjne, a zapis wag odbywa się równolegle na zboczu zegara.

Integracja z ZYNQ i SDK

Procesor ZYNQ zapisuje dane wejściowe, tryb pracy, wagi początkowe oraz sygnał startu do rejestrów IP przez interfejs AXI4-Lite.


W aplikacji SDK zaimplementowano model referencyjny perceptronu w języku C, który oblicza wynik dla tych samych wag i danych wejściowych co układ FPGA.

Wynik sprzętowego perceptronu jest porównywany z:

- wynikiem modelu referencyjnego w C,
- oczekiwanym wynikiem 3-wejściowej bramki AND.

Dzięki temu weryfikowana jest zarówno zgodność implementacji FPGA z równaniem perceptronu, jak i poprawność nauczania funkcji logicznej AND.

Block design



Działanie systemu

```
===== FPGA vs C REFERENCE MODEL TEST =====
Current FPGA weights, raw Q7.12:
w0=512 w1=512 w2=1024 bias=-1546

x      AND      c_sum  C_ref   FPGA  FPGA_vs_C  FPGA_vs_AND
-----
000    0        -1546    0       0 OK       OK
001    0        -1034    0       0 OK       OK
010    0        -1034    0       0 OK       OK
011    0         -522    0       0 OK       OK
100    0         -522    0       0 OK       OK
101    0          -10    0       0 OK       OK
110    0          -10    0       0 OK       OK
111    1          502    1       1 OK       OK
-----
Verification errors: 0/8
=====

===== FPGA PERCEPTRON MENU =====
1 - Show current weights
2 - Manually force initial weights
3 - Set number of training epochs, currently 300
4 - Train for the selected number of epochs
5 - Train until success, early stopping
6 - Test all 8 AND input vectors and compare with C reference model
7 - Check a single input vector
8 - Randomize initial weights
9 - Restore default weights 0,0,0,-10
h - Help: register map and weight format
Select option: █
```

Aplikacja umożliwia sterowanie perceptronem zaimplementowanym w FPGA przez interfejs AXI4-Lite.

- odczyt aktualnych wag neuronu,
- ręczne ustawianie wag początkowych,
- losowanie i przywracanie wag domyślnych,
- wybór liczby epok uczenia,
- trening przez zadaną liczbę epok lub z mechanizmem early stopping,
- test wszystkich 8 kombinacji wejściowych bramki AND,
- sprawdzanie pojedynczego wektora wejściowego,
- porównanie wyniku FPGA z modelem referencyjnym perceptronu napisanym w C,
- prezentacja wyników i błędów przez terminal UART.