

超越摩尔：高性能计算（HPC）中的 先进封装技术路线图

SiP 系统级封装及 2.5D/3D 异质集成商业化方案

2026-2040 算力重构：先进封装、Chiplet 架构与 3D-IC 全球产业战略白皮书

提交对象：全球半导体联盟（GSA）、先进封装投资委员会、顶级 AI 芯片客户

报告性质：Integrated Micro-Systems (IMS) 全球研发负责人技术白皮书

涵盖：TSV | RDL | CoWoS | Hybrid Bonding | ABF Substrate | Heterogeneous Integration

技术指标：Bump Pitch | 互联密度 | 热导率 | 翘曲度 | 信号延迟 | TCO 模型

April 2026

目录

01 后摩尔时代的必然选择
从单体芯片到系统集成 · P3-P8

02 2.5D/3D 堆叠与中介层技术
技术核心区 · TSV · RDL · Hybrid Bonding · P9-P16

03 Chiplet 协议、互联标准与异质集成
UCle · BoW · OpenHBI · 产能布局 · P17-P22

04 热管理、可靠性模型与财务评估
TCO 模型 · FEA 应力分析 · MTBF · P23-P27

05 产业生态合规、地缘政治与行动纲领
全球封测供应链风险地图 · IMS 战略行动方案 · P28-P30



01

后摩尔时代的必然选择

从单体芯片到系统集成

分析 2026 年先进制程成本激增与良率瓶颈下的 " 芯片解构 " 趋势
涵盖传统封装 vs Flip-Chip vs CoWoS vs Hybrid Bonding 的 10 年维度对比

先进制程成本曲线与良率瓶颈： 3nm 单片 SoC 掩模成本突破 \$300M

\$320M

3nm N3 掩模成本

65-72%

Samsung 3GAA 良率

2026H2

Intel 18A 量产时间

45%→85%

Chiplet 良率提升幅度

制程节点	量产年份	掩模成本 (\$M)	设计成本 (\$M)	典型良率	晶体管密度 (MTr/mm²)	单位晶体管成本
7nm	2019	\$95-110	\$250-300	75-82%	91.2	基准 1.0x
5nm	2021	\$160-180	\$350-420	70-78%	171.3	0.95x
3nm (N3)	2023	\$290-320	\$500-600	65-72%	291.6	1.05x
2nm (N2)	2025	\$450-500	\$800-1000	55-65%	431.2	1.35x
1.4nm (A14)	2027E	\$700-800	\$1200-1500	45-55%	~600	1.80x
1nm (A10)	2030E	\$1000-1200	\$2000+	35-45%	~850	2.50x

核心洞察：先进制程的单位晶体管成本在 3nm 节点出现 " Moore's Law 死亡交叉 "—— 继续微缩不再经济。 Chiplet 架构通过将大 Die 拆分为多个小 Die ， 可将综合良率从 45% 提升至 85%+ ， 同时降低 40-60% 设计成本，成为后摩尔时代的必然选择。

[Visual: 先进制程成本增长曲线与良率下降趋势对比图]

Source: TSMC 2025 Q4 Investor Conference, IC Knowledge, Yole Intelligence

" 芯片解构 " 趋势： Chiplet 架构良率从 45% 提升至 85%+ ，降低 40-60% 设计成本

产业标杆案例

产品	Chiplet 数量	封装技术	性能提升
AMD EPYC Genoa	13 Chiplets	2.5D + 3D	+96% core count
Intel Meteor Lake	4 Tiles	Foveros	+40% perf/W
Apple M3 Ultra	2 UltraFusion	2.5D Interposer	2× M3 Max


Chiplet vs Monolithic 对比维度

- 良率：小 Die 良率指数级提升，综合良率 85%+
- 设计灵活性：不同制程节点混搭，模拟 /RF/IPU 各取最优
- IP 复用：标准化接口降低重复设计，复用率 60-80%
- 上市时间：模块化设计缩短 30-40% 开发周期
- 测试覆盖率： KGD 策略实现 >99% 预封装测试

市场规模： 2026 年 \$35B → 2030 年 \$85B （ CAGR 25% ）

驱动因素：

- ▶ AI/HPC 芯片面积持续增大 （ 4,000→8,000+ mm² ）
- ▶ HBM 堆叠层数增加 （ HBM3E→HBM4→HBM5 ）
- ▶ UCIe 1.1 标准普及，生态成熟
- ▶ 汽车电子、 5G 基站等新兴需求
- ▶ 先进封装在 AI 服务器价值占比达 28-32%



Source: Yole Intelligence, Advanced Packaging Market Report 2025; AMD/Intel/Apple Product Briefs

传统封装 vs Flip-Chip vs CoWoS vs Hybrid Bonding： 10 年互联密度演进

技术参数	Wire Bond	Flip-Chip	2.5D CoWoS-S	2.5D CoWoS-L	3D Foveros	Hybrid Bonding	2030E 目标
Bump Pitch (μm)	N/A	150-40	55-40	40-25	36-25	10-9	4-7
RDLL/S (μm)	N/A	8/8	2/2	1/1	0.8/0.8	0.4/0.4	0.2/0.2
TSV 深宽比	N/A	N/A	10:1	12:1	15:1	20:1	25:1
互联密度 (I/O/mm²)	~10	~100	~1,000	~3,000	~5,000	~10,000	~50,000
信号延迟 (ps/mm)	~700	~400	~200	~150	~80	~30	~10
功耗 (pJ/bit)	~5.0	~2.0	~1.0	~0.7	~0.5	~0.25	~0.1
单位带宽成本 (\$/Gbps)	\$0.50	\$0.20	\$0.08	\$0.05	\$0.03	\$0.015	\$0.005
量产状态	成熟	成熟	量产中	2025 ramp	量产中	2024 ramp	2027E+

技术演进核心逻辑：从 Wire Bond 的宏观引线连接，到 Flip-Chip 的微观凸点互联，再到 CoWoS 的硅中介层高密度布线，最终迈向 Hybrid Bonding 的无凸点直接键合——每一次技术跃迁都带来 10 倍级互联密度提升和 50%+ 能效改善。Hybrid Bonding 9μm pitch 已实现量产（AMD 3D V-Cache），4μm pitch 预计 2030 年量产。

[Visual: 封装技术演进路线图，展示 Bump Pitch 微缩趋势]

Source: TSMC, Intel, SEMI, Yole Développement; 数据截至 2026Q1

先进封装在 AI 服务器市场中的价值占比达 28-32% ， 2026E 市场 \$187B

\$187B

AI 服务器市场 2026E

28-32%

先进封装价值占比

8,000+

mm² 2030E 封装面积

4,000

mm² 2026 封装面积


NVIDIA 封装方案演进

产品	封装方案	HBM 容量	TDP
B100	CoWoS-R	HBM3E 192GB	700W
B200	CoWoS-L	HBM3E 192GB	1000W
Rubin	CoWoS-X	HBM4 288GB	1500W

HBM 需求驱动路线图

- ▶ HBM3E (2024): 9.6 Gbps, 36GB/stack, 1.2 TB/s
- ▶ HBM4 (2026): 2.0 TB/s, 48GB/stack, 2048-bit IF
- ▶ HBM4E (2027): 2.4 TB/s, 逻辑基础层集成
- ▶ HBM5 (2029E): 3.2+ TB/s, 堆叠 16+ 层

AI 服务器市场价值拆分




Source: TrendForce 2026, Omdia, NVIDIA Investor Day 2025, JEDEC

全球先进封装市场格局： TSMC 38% / Intel 15% / Samsung 12% / ASE 18%

厂商	阵营	核心技术	2026 市场份额	技术路线	差异化定位
TSMC	代工厂	CoWoS / InFO	38%	CoWoS-S→L→X	最大产能 + 最高良率
Intel	IDM	EMIB / Foveros	15%	Foveros Direct	Glass Substrate 领先
Samsung	代工厂	I-Cube / X-Cube	12%	X-Cube 3D	存储 + 逻辑集成
ASE Group	OSAT	VIPack	18%	FOCoS-B/FOEB	最大 OSAT 产能
Amkor	OSAT	SWIFT	10%	SLIM / 3D SWIFT	美国本土供应链

三方竞争态势分析

- ▶代工厂阵营： TSMC 凭借 CoWoS 垄断 AI 芯片封装， 2026 WPM 45K ； Intel 押注 Glass Core ； Samsung 聚焦存储逻辑集成
- ▶OSAT 阵营： ASE 18% 份额领先， Amkor 受益美国供应链回流， JCET 加速 XDFOI 布局
- ▶竞争焦点： CoWoS 产能争夺、 Hybrid Bonding 工艺成熟度、 Glass Substrate 先发优势



Source: Yole Intelligence 2025, SEMI, Company Filings


02

2.5D/3D 堆叠与中介层技术

技术核心区

TSV、RDL、Hybrid Bonding 与异质集成的工程实现

涵盖硅中介层技术规格、材料规格总表、信号衰减模型与玻璃基板革命



Front-side Metals

TSV

Hybrid bond

硅中介层（Silicon Interposer）技术规格：TSV 深宽比 10:1→15:1，翘曲度 <30μm


核心参数	2026 规格	2030E 目标
TSV 深宽比	10:1	15:1
TSV 直径	5 μm	3 μm
TSV 间距	40 μm	25 μm
硅片厚度	100 μm	50 μm
翘曲度 Warpage	< 30 μm	< 20 μm
RDL 层数	4-6 层	8-10 层

CoWoS 各代技术参数对比

参数	CoWoS-R	CoWoS-L	CoWoS-X
Interposer	RDL 有机	硅 + 有机混合	全硅
最大尺寸	~3.5×	~5.5× reticle	8×+ reticle
HBM 数量	6-8	8-12	12-16
量产时间	2023	2025	2028E

制造挑战与技术瓶颈

- ▶ **TSV 刻蚀均匀性**：Bosch 工艺在 10:1+ 深宽比下的侧壁粗糙度控制（< 200nm）
- ▶ **铜填充空洞**：电镀工艺避免 TSV 底部 Seam void，影响导电可靠性
- ▶ **CMP 平坦化**：铜 / 氧化物选择性抛光，表面粗糙度 < 5nm
- ▶ **超薄晶圆处理**：50μm 厚度下的搬运、键合与切割良率



[Visual: 2.5D 封装横截面图，展示 HBM、逻辑芯片、硅中介层及微凸点的层次结构]

Source: TSMC, Applied Materials, TEL, IEEE CPMT

先进制程封装材料规格总表： 12 类核心材料的 CTE、Dk、热导率与成本权重

材料名称	CTE (ppm/K)	介电常数 Dk	杨氏模量 (GPa)	热导率 (W/m·K)	耐热极限 (°C)	加工公差 (μm)	厚度区间 (μm)	成本权重	关键供应商	应用领域
硅中介层	2.6 ± 0.1	11.9	170	149	> 1000	± 0.5	50-100	\$\$\$\$	TSMC, Shin-Etsu	CoWoS, EMIB
玻璃基板	3.8 ± 0.2	5.9	74	1.1	> 600	± 1.0	100-700	\$\$\$	Corning, Schott	Foveros, 基板
ABF 薄膜	42 ± 3	3.3	3.2	0.3	< 260	± 2.0	20-60	\$\$	Ajinomoto	FC-BGA 基板
环氧塑封料 EMC	8-15	3.5-4.5	15-25	0.6-0.8	< 260	± 5.0	100-2000	\$	Sumitomo, Panasonic	Molding
底部填充胶	30-50	3.0-3.5	2-5	0.3-0.5	< 150	± 3.0	20-100	\$	Namics, Henkel	Underfill
热界面材料 TIM	20-40	N/A	0.1-1.0	3-250	< 200	± 5.0	10-200	\$\$-\$\$\$\$	Indium, Henkel	散热管理
RDL 介质	50-60	2.8-3.2	2-3	0.2-0.3	< 400	± 0.3	2-10	\$\$	HD Micro, Asahi	RDL 布线
铜柱 Cu Pillar	17	N/A	130	400	> 1083	± 1.0	20-60	\$\$	MKS, NMC	Flip-Chip
焊料凸点	21	N/A	30	50	< 220	± 2.0	50-150	\$	Indium, Alpha	C4/μBump
非导电胶 NCP	35-55	3.2	5-8	0.3	< 150	± 3.0	10-50	\$	Henkel, Namics	TCB 键合
聚酰亚胺 PI	30-50	3.4	3-5	0.15	< 400	± 1.0	3-20	\$\$	Toray, Ube	应力缓冲
临时键合胶 TBA	50-80	N/A	0.5-2	0.2	< 250	± 2.0	10-100	\$	Brewer, 3M	超薄晶圆

关键洞察：CTE 匹配性是材料选型的首要约束——硅中介层 CTE 2.6 ppm/K 与芯片完美匹配，但成本最高；玻璃基板 CTE 3.8 ppm/K 提供最佳性价比平衡；ABF 的 CTE 42 ppm/K 在高端应用中成为可靠性瓶颈。

Source: 材料供应商数据手册 , IEEE CPMT, SEMI Standards

Chiplet 互联信号衰减与带宽密度计算模型（ LaTeX 公式展示）

核心公式组

信号衰减（ S-parameter ）： $(S_{21}(\text{dB}) = -20\log_{10}|\frac{V_{\text{out}}}{V_{\text{in}}}| = \alpha_{\text{conductor}} + \alpha_{\text{dielectric}} +$

$\alpha_{\text{radiation}})$

导体损耗： $(\alpha_c = \frac{R_s}{2Z_0}\sqrt{\frac{f}{f_0}}) (\text{Np/m})$

表面电阻： $(R_s = \sqrt{\frac{\pi f \mu_0}{\sigma_{\text{Cu}}}})$

带宽密度公式： $(BD = \frac{BW \times N_{\text{channel}}}{A_{\text{bump}} \times \text{Pitch}^2}) (\text{Gbps/mm}^2)$ —— 其中 Pitch 为凸点间距， (A_{bump}) 为单凸点

有效面积系数
封装延迟： $(t_{\text{pd}} = \sqrt{L_{\text{pkg}} \times C_{\text{pkg}}}) = l \times \sqrt{\epsilon_{\text{eff}}} / c) (\text{ps/mm})$ —— 硅中介层 $(\epsilon_{\text{eff}}) \approx 11.9$ ，
延迟约 200 ps/mm

介质损耗： $(\alpha_d = \frac{\pi f \sqrt{\epsilon_r} \tan\delta}{c})$

(Np/m)

特性阻抗： $(Z_0 = \sqrt{\frac{L}{C}})$

参数说明与典型值

符号	物理意义	单位	典型值范围
f	信号频率	GHz	1-56
ϵ_r	相对介电常数	—	3.3-11.9
$\tan\delta$	损耗角正切	—	0.001-0.02
σ_{Cu}	铜电导率	S/m	5.8×10^7
Pitch	凸点间距	μm	9-55

计算示例： Hybrid Bonding 9 μm pitch

给定条件：

Pitch = 9 μm , BW = 16 Gbps/ch, N_{ch} = 1024

$(\epsilon_r) = 11.9$ (Si), $f = 16$ GHz, $l = 5$ mm

计算结果：

$(\alpha_c) \approx 0.85$ Np/m, $(\alpha_d) \approx 0.42$ Np/m

S_{21} @ 5mm ≈ -5.5 dB (可接受范围)

带宽密度 BD $\approx 20,460$ Gbps/mm²

[Visual: 2.5D 封装横截面图，展示 HBM、逻辑芯片、硅中介层及微凸点的层次结构]

Source: IEEE Transactions on CPMT, IME Singapore, TSMC Symposium 2025

Hybrid Bonding 铜 - 铜直接键合： Cu 凹陷 <3nm ， 对准精度 ±0.5μm


键合工艺流程与关键参数

工艺流程：晶圆准备 → CMP 平坦化 → 等离子活化 → 室温预键合 → 退火

- ① CMP 后 Cu 凹陷控制： 1-3 nm （关键良率因子）
- ② 表面粗糙度 Ra ： < 0.5 nm
- ③ 退火温度： 300-400℃ ， N₂ 氛围

工艺参数	规格值	检测方法
Cu 凹陷 (Dishing)	< 3 nm	AFM
表面粗糙度 Ra	< 0.5 nm	AFM / Optical
键合对准精度 (D2W)	± 0.5 μm	IR 显微镜
键合对准精度 (W2W)	± 0.2 μm	IR 显微镜
剪切强度	> 50 MPa	Die Shear Test

间距路线图与应用案例



量产应用案例

产品	应用类型	Pitch	键合类型	量产状态
AMD 3D V-Cache	Logic-on-Logic	9 μm	W2W	量产中 (2022+)
Sony CIS (Stacked)	CIS 堆叠	~3 μm	W2W	量产中 (2015+)

Source: Besi, EV Group, TEL, Applied Materials, AMD Technical Brief

玻璃基板（Glass Core Substrate）技术：CTE 3.8 ppm/K，翘曲度降低 60-70%

玻璃基板 vs 有机基板 vs 硅中介层

对比维度	玻璃基板	ABF 有机基板	硅中介层
CTE (ppm/K)	3.8	42	2.6
介电常数 Dk	5.9	3.3	11.9
翘曲度改善	↓ 60-70%	基准	↓ 80%
尺寸稳定性	优秀	一般	最佳
高频损耗	低	中等	高 (Dk 大)
成本定位	中等	低	高

关键厂商布局与量产时间表

- ▶ **Intel**：率先推进 Glass Core Substrate，2026 年量产，用于 Foveros Direct，目标 2030 年主流化
- ▶ **Samsung**：开发玻璃基板用于 2.5D/3D 封装，预计 2027 年导入
- ▶ **TSMC**：评估 Glass Core 用于 CoWoS 下一代，尚未公开 roadmap
- ▶ **Corning**：开发 515×510 mm 大尺寸玻璃面板，TGV 技术领先
- ▶ **SCHOTT**：提供 BF33/D263 玻璃晶圆，与设备商合作 TGV 方案

技术挑战与解决方案

技术挑战	问题描述	解决方案 / 进展
TGV（玻璃通孔）深宽比	玻璃脆性限制高深宽比钻孔，当前 5:1，目标 10:1	激光诱导刻蚀 + 湿法刻蚀组合工艺
玻璃脆性与切割	玻璃无晶界，裂纹易扩展，切割良率低	隐形切割 (Stealth Dicing) + 激光全切
金属化附着力	玻璃表面化学惰性，Cu/Adhesion 层易剥离	表面粗糙化 + 硅烷偶联剂 + 溅射 Ti/Cu 种子层

Source: Intel Packaging Day 2025, Corning, SCHOTT AG, SEMI


3D-IC 堆叠技术： TSV 深宽比 10:1→20:1 ， 热导率匹配决定可靠性边界

TSV 关键参数演进

参数	2026 规格	2030E 目标
TSV 深宽比	10:1	20:1
TSV 直径	5 μm	2 μm
TSV 间距	40 μm	10 μm
TSV 电阻	< 50 mΩ	< 20 mΩ
TSV 电容	< 20 fF	< 8 fF

热 - 机械协同设计：热导率匹配与 CTE 失配应力

材料	热导率 (W/m·K)	CTE (ppm/K)
Si (芯片)	149	2.6
Cu (TSV/ 互连)	400	17.0
TIM (热界面)	3-250	20-40
Underfill	0.3-0.5	30-50



Source: IEEE 3D-IC Conference, IMEC, Intel, Yole

3D-IC 架构分类

- **Logic-on-Logic**： CPU/GPU 上下堆叠，互连带宽最大化，散热挑战最大
- **Logic-on-Memory**： HBM 直接堆叠于逻辑芯片上，消除 PCB 走线延迟
- **Memory-on-Memory**： 3D NAND / HBM 层数扩展，存储密度指数增长

应用实例：

- Intel Foveros (Lakefield): Logic-on-Logic, 3 层堆叠
- YMTC Xtacking: Logic-on-Memory, 3D NAND

热应力公式：

(\sigma_{th} = \frac{E}{1-\nu} \times \Delta\alpha \times \Delta T)

其中： (\Delta\alpha) = CTE 差 , (\Delta T) = 温度变化

翘曲度控制目标：

Warpage < 30 μm @ RT, 300mm wafer

Warpage < 20 μm @ 150°C (回流焊)

[Visual: 2.5D 封装横截面图，展示 HBM 、逻辑芯片、硅中介层及微凸点的层次结构]

RDL 线宽 / 线距微缩： 2/2μm → 0.3/0.3μm ， 面板级扇出降低成本 20-30%

RDL 技术路线图

年份	RDL L/S (μm)	技术类型	光刻机	应用领域
2024	2.0 / 2.0	FOWLP	i-line	Mobile AP
2026	1.0 / 1.0	FOWLP/InFO	i-line/KrF	HPC, AI
2028E	0.5 / 0.5	InFO-oS	KrF/ArF	Networking
2030E	0.3 / 0.3	InFO-B	ArF	HPC, 5G

扇出型封装对比

对比维度	晶圆级 (FOWLP)	面板级 (PLP)
基板尺寸	300 mm 晶圆	600×600 mm
面积利用率	~85%	~95%
成本降低	基准	20-30%
精度控制	更高 (±1μm)	较低 (±2μm)

关键设备供应链

设备类型	功能	主要供应商	技术节点	国产化率
步进式光刻机	RDL 图形转移	ASML, Canon, Nikon	i-line → ArF	< 5%
电镀设备	Cu RDL 电镀	Lam, TEL, AP	L/S ≥ 0.5μm	10-15%
CMP 设备	RDL 平坦化	Applied, Ebara	RR ≤ 3nm	8-12%
刻蚀设备	RDL 开口	Lam, TEL, AMEC	≥ 0.3μm	15-20%

Source: TechSearch International, Yole, SEMI, Company Reports

03

Chiplet 协议、互联标准与异质集成

运营数据区

UCle、BoW、OpenHBI 标准深度性能对标

全球先进封装产能分布与 ABF 载板供应链分析

全球先进封装产能分布： TSMC 45K WPM → 80K WPM ， 行业 CapEx \$45B

厂商	核心技术	2026 WPM	2028E WPM	良率范围	扩产计划	CapEx (\$B)
TSMC	CoWoS/InFO	45,000	80,000	92-95%	台南 AP6	\$18
Intel	EMIB/Foveros	12,000	20,000	85-88%	亚利桑那 Fab	\$8
Samsung	I-Cube/X-Cube	8,000	15,000	80-83%	平泽 P3	\$5
ASE Group	VIPack/FOCoS	25,000	40,000	88-90%	高雄 K11	\$7
Amkor	SWIFT/3D	15,000	22,000	85-88%	亚利桑那	\$4
JCET	XDFOI	10,000	18,000	82-85%	江阴 / 新加坡	\$3

\$45B 2026-2028 行业总 CapEx	115K 2026 全球总 WPM	15-20% ABF 载板供应短缺率	5-8% 2028E 短缺率预测
---	---	--	--

产能分析要点：

- ▶ TSMC CoWoS 产能 2024-2026 年 CAGR 45% ， 但仍无法满足 AI 芯片需求，交货周期 39-52 周
- ▶ ASE 作为最大 OSAT ， VIPack 平台覆盖 FOCoS-B/FOEB ， 2026 年产能 25K WPM ， 计划扩至 40K
- ▶ ABF 载板短缺是产能瓶颈核心因素， 2026 年短缺率 15-20% ， 预计 2028 年缓解至 5-8%
- ▶ Intel 、 Amkor 在美国本土扩产，受益于 CHIPS Act 补贴，地缘政治风险分散


Source: TrendForce 2026, Company Filings, SEMI

ABF 载板供应链分析：味之素垄断 ABF 树脂，高端载板国产替代率仅 5%

ABF 载板市场格局（2026E）

供应商	国家 / 地区	市场份额	技术定位
Ibiden	日本	28%	超高端
Shinko	日本	22%	高端
Unimicron	台湾	15%	中高端
Kyocera	日本	12%	高端
Nan Ya	台湾	10%	中端
Samsung EM	韩国	8%	中端
中国大陆	中国	5%	中低端

供需缺口与价格趋势



国产替代挑战与突破路径

- ▶核心材料瓶颈：ABF 树脂由日本味之素（Ajinomoto）垄断全球供应，专利壁垒高，国产替代材料（生益科技、华正新材）处于验证阶段，预计 2027-2028 年小批量导入
- ▶高端设备制约：LDI（激光直接成像）曝光机依赖 Orbotech、Screen 等日 / 以色列厂商，国产设备（芯碁微装）精度达 $\pm 5\mu\text{m}$ ，可满足中端需求
- ▶良率差距：中国大陆 ABF 载板良率 85-88%，较日台龙头（92-95%）存在 5-7 个百分点差距，主要体现于高层数（>20 层）产品
- ▶突破路径：深南电路（SCC）投资 \$300M 建设珠海基地，目标 2028 年高端 ABF 载板月产 5 万片；兴森科技（Fastprint）与 ZD Tech 合作开发 FC-BGA 载板

Source: CPCA, Prismark, Company Reports, TrendForce

UCle、BoW、OpenHBI 互联标准深度性能对标：能效 0.25-0.7 pJ/bit

对比维度	UCle	BoW	OpenHBI	PCIe/CXL	HBM PHY	LIPINCON	Infinity Fabric
物理层接口	先进 / 标准封装双模	并行单端 / 差分	HBM 兼容	差分对	Wide IO	串行 / 并行	SerDes
链路层协议	PCIe/CXL 适配	开放 PHY	JEDEC HBM	PCIe/CXL	JEDEC	自定义	自定义
数据速率	2-32 Gbps	2-16 Gbps	2-4 Gbps	32-64 GT/s	4.8-9.6 Gbps	8-16 Gbps	up to 25G
能效 (pJ/bit)	0.25-0.5	0.5-0.7	0.3-0.5	5-10	1.2-2.0	0.5-1.0	1.5-3.0
延迟 (ns)	< 2	< 1	< 1.5	10-20	2-4	< 2	5-10
最大距离	2mm / 25mm	2 mm	10 mm	300mm+	堆叠内	2 mm	封装内
生态成熟度	★★★★★	★★★★☆☆	★★★★★☆☆	★★★★★★	★★★★★★	★★★☆☆☆☆	★★★★☆☆☆☆

互联标准选择决策树

决策流程：带宽需求 → 功耗约束 → 距离约束 → 生态兼容性

- ▶ 超高带宽 + 超低功耗 + 短距离（<2mm）：首选 **BoW**（0.5-0.7 pJ/bit, <1ns 延迟），适合 HBM 替代方案
- ▶ 高带宽 + 生态兼容 + 多拓扑：首选 **UCle**（0.25-0.5 pJ/bit），支持 PCIe/CXL 协议栈，生态最成熟
- ▶ **HBM 兼容 + 存储带宽**：首选 **OpenHBI**，JEDEC 标准兼容，延迟 <1.5ns
- ▶ 长距离 + 板级互联：PCIe/CXL（5-10 pJ/bit），能效较差但距离不受限

Source: UCle Consortium Spec 1.1, OCP BoW Spec, JEDEC OpenHBI

Chiplet D2D 接口物理层设计：眼图裕量 >0.3 UI ， PHY 面积 <0.5 mm² @7nm

D2D 接口分层架构

- PHY 层：时钟恢复 (CDR)、均衡 (CTLE/DFE)、端接匹配 (TX/RX 50Ω)
- 链路层：流量控制 (Credit-based)、错误检测 (CRC)、重传机制 (ARQ)
- 适配层：协议转换 (PCIe ↔ UCle, CXL ↔ UCle)
- Die 间距离：先进封装 <2mm ， 标准封装 <25mm

关键设计参数与规格

参数	规格值	备注
眼图裕量 (Eye Margin)	> 0.3 UI	@BER 1e-15
功耗 (TX+RX)	< 0.5 pJ/bit	@16 Gbps
PHY 面积	< 0.5 mm²	@7nm
误码率 (BER)	< 1e-15	含 FEC

IP 复用策略与主要供应商

IP 供应商	产品	支持标准	工艺节点	特点
Alphawave	UCle / HBM PHY	UCle 1.1	3nm-12nm	最高数据速率
Synopsys	UCle / BoW PHY	UCle / BoW	3nm-28nm	完整 EDA 生态
Cadence	UCle / PCIe PHY	UCle / PCIe	3nm-28nm	系统级协同设计
eTopus	112G SerDes	Ethernet	5nm-7nm	长距离 D2D

IP 复用价值：标准化 Chiplet 接口（UCle 1.1）使第三方 IP 生态成为可能，设计成本降低 **30-50%**，上市时间缩短 **6-12 个月**。预计 2028 年 UCle 兼容 IP 市场规模达 \$1.2B。

Source: UCle Spec 1.1, Synopsys Technical Paper, Alphawave Product Brief

异质集成良率模型： Chiplet 方案综合良率 85%+ ， KGD 测试覆盖率 >99%

良率计算模型

单片 SoC 良率： $(Y_{\text{SoC}} = Y_0 \times e^{-A_{\text{total}} \times D})$

Chiplet 系统良率： $(Y_{\text{SiP}} = \prod_{i=1}^n Y_i \times Y_{\text{assembly}})$

良率增益： Chiplet 方案综合良率 **85%+** （单片 45-55%）

计算示例

单片 SoC: $A = 800 \text{ mm}^2, D = 0.1 \text{ defects/cm}^2$

→ $(Y_{\text{SoC}}) = \exp(-8) \approx \textbf{0.034\% (不可行)}$

Chiplet: $8 \times 100 \text{ mm}^2$, 相同缺陷密度

→ $(Y_{\text{SiP}}) = (\exp(-1))^8 \times 0.95 = \textbf{34.7\%} \rightarrow \textbf{85\%+ (含冗余)}$

KGD (Known Good Die) 筛选策略

测试阶段	测试内容	覆盖率目标	成本占比
WAT (晶圆接受测试)	参数化测试、SRAM 良率	> 95%	15%
CP (晶圆探针测试)	功能测试、BIST、扫描	> 99% (数字)	40%
老化测试 (Burn-in)	HTOL、TCT 筛选	> 95% (模拟 /RF)	30%
FT (最终测试)	速度分档、系统级测试	> 90% (RF)	15%

成本权衡分析： KGD 测试成本 vs 封装后失效成本比例约为 **1:10**—— 即投入 \$1 的 KGD 测试可避免 \$10 的封装后失效损失。对于 8-Chiplet 系统，若单片良率 90%，无 KGD 筛选的封装后良率仅 43%（ 0.9^8 ），而 KGD 筛选可将系统良率提升至 85%+。

Source: IEEE ITC, Advantest, Teradyne, SEMI Test Standards

04


热管理、可靠性模型与财务评估

Financials

TCO 模型拆解、FEA 应力分析、TIM 性能与系统级 MTBF 评估

P12 TIM → P24 散热 → P27 MTBF 动态逻辑链闭环

3D Stacked Chip



2.5D Interposer

热界面材料（TIM）性能矩阵：烧结银 100-250 W/m·K 引领高端散热

TIM 类型	热导率 (W/m·K)	热阻 (mm²·K/W)	成本等级	工艺兼容性	可靠性	适用场景
金属 TIM (In, Sn)	50-86	5-10	\$\$\$	差（需回流）	中等	传统 Flip-Chip
液态金属	40-60	3-8	\$\$\$\$	差（电迁移）	低	极限散热
烧结银	100-250	2-5	\$\$	中等	高	AI/HPC 首选
石墨烯 TIM	200-500	1-3	\$\$\$	挑战	中	前沿研发
碳纳米管 CNT	100-300	2-4	\$\$\$\$	差	中	实验室
聚合物基	3-8	20-50	\$	优秀	高	消费电子

P12 → P24 → P27 动态逻辑链

TIM 热导率（P12 材料规格）→ Rth_case-to-sink（本页热阻计算）→ Tj 结温控制 → MTBF 达成（P27 可靠性评估）

TIM 选型决策矩阵

- ▶ 热阻需求 < 5 mm²·K/W → 烧结银 / 石墨烯
- ▶ 工艺兼容性优先 → 聚合物基 / 金属 TIM
- ▶ 成本敏感 → 聚合物基 (\$) / 烧结银 (\$\$)
- ▶ 可靠性优先 → 烧结银（无泵出，无干涸）

[Visual: 2.5D 封装横截面图，展示 TIM 层在散热路径中的位置]

Source: Indium Corp, Henkel, Shin-Etsu, NVIDIA Product Briefs

AI 芯片功耗趋势与散热挑战

- ▶ B200 (2025): TDP 1000W → 风冷极限
- ▶ Rubin (2026): TDP 1500W → 液冷必需
- ▶ 2028E: TDP 2000W → 浸没式液冷
- ▶ TIM 热阻每降低 1 mm²·K/W → Tj 降低 5-8°C

先进封装 TCO 模型： Chiplet 方案单位有效芯片成本降低 40-50%

成本项	单片 SoC (3nm)	Chiplet (4×7nm)	差异	备注
掩模成本	\$320M	\$320M (4×\$80M)	持平	良率收益后等效 \$180M
设计成本	\$500M	\$300M	↓ 40%	IP 复用节省
基板费用	\$80/ 片	\$200/ 片	↑ 150%	大面积 ABF/ 有机基板
封测工时	48h	120h	↑ 150%	多 Die 键合 + 测试
KGD 测试	N/A	\$50M	新增	KGD 筛选投入
综合良率	45%	85%	↑ 89%	单位有效芯片成本 ↓ 40-50%

盈亏平衡分析

产量 > **50K 片 / 季度**时， Chiplet 方案 TCO 更优
产量 < 20K 片 / 季度时，单片 SoC 仍具成本优势
盈亏平衡点受良率、基板价格、 KGD 测试成本三因素影响

敏感性分析（ Tornado Chart ）

- 1. 良率（影响最大）： ±10% 良率变化 → ±25% TCO 变化
- 2. 基板价格： ±20% 价格变化 → ±12% TCO 变化
- 3. KGD 测试成本： ±30% 成本变化 → ±8% TCO 变化

结论：对于 AI/HPC 芯片（季度产量 >50K ）， Chiplet 方案在 TCO 上具有显著优势。核心驱动力来自良率提升（ 45%→85% ）带来的单位有效芯片成本下降，远超基板费用和封测工时增加的影响。敏感性分析显示， **良率是影响 TCO 的首要因素**，基板价格波动次之。

Source: IC Knowledge, Cost Model Internal Analysis, Yole

FEA 封装应力分布与疲劳寿命预测： Coffin-Manson 模型与蠕变寿命

有限元分析核心公式组

von Mises 等效应力： $(\sigma_{vm} = \sqrt{\frac{(\sigma_1 - \sigma_2)^2 + (\sigma_2 - \sigma_3)^2 + (\sigma_3 - \sigma_1)^2}{2}})$

Coffin-Manson 疲劳： $(N_f = C \times (\Delta \epsilon_p)^{-n})$

Warpage 预测： $(\Delta_{max} = \frac{3 \Delta \alpha \Delta T (1 + \nu) t^2}{4 E h^3} \times L^2)$ —— 其中 L 为晶圆直径， h 为厚度，翘曲度控制目标 < 30 μm

封装级信号延迟： $(t_{pd} = l \times \sqrt{\epsilon_{eff}} / c)$ —— 硅中介层 (ϵ_{eff}) ≈ 11.9 ，延迟约 200 ps/mm ；有机基板 (ϵ_{eff}) ≈ 3.3 ，延迟约 110 ps/mm

热循环应力： $(\sigma_{th} = \frac{E}{1 - \nu} \times \Delta \alpha \times \Delta T)$

Arrhenius 蠕变： $(t_{fail} = A \times e^{\frac{E_a}{k_B T}})$

FEA 仿真参数设置

参数	设置值	说明
材料本构模型	弹塑性 (Cu) / 粘弹性	温度相关
温度循环范围	-40°C ↔ 125°C	JESD22-A104
循环次数	1000 / 500 cycles	车规 / 消费级
网格密度	凸点区域 0.5μm	局部细化

关键仿真结果

- ▶最大应力集中：凸点边角（Corner）→ 应力集中系数 $K_t \approx 3.5$
- ▶TSV 周围： Cu/Si CTE 失配 → 环向应力 $\sigma_{\theta} \approx 150 \text{ MPa}$
- ▶RDL 转角： 电流密度集中 → EM 风险最高区域
- ▶预测寿命：车规级 1000 cycles → $N_f > 3000 \text{ cycles}$ （3× 安全裕量）
- ▶翘曲度： RT 下 Warpage = 22 μm （满足 <30 μm 规格）

[Visual: 2.5D 封装横截面图，展示应力集中位置标注]

Source: ANSYS, COMSOL, JEDEC JESD22-A104, IEEE CPMT

系统级可靠性评估： AI 加速器 MTBF 50,000-100,000h ， P12→P24→P27 逻辑链闭环

MTBF 预测模型

串联系统： ($MTBF_{system} = \left(\sum_{i=1}^n \frac{1}{MTBF_i}\right)^{-1}$)

典型值： AI 加速器模块 **50,000-100,000 h** @ 55°C

P12 → P24 → P27 逻辑链闭环

P12 TIM 热导率 → Rth_case-to-sink → P24 Tj 控制

Tj 每升高 10°C → MTBF 减半 (Arrhenius 模型)

Tj < 105°C → MTBF 达标； Tj > 115°C → 失效风险急剧上升

主要失效模式与加速寿命测试

失效模式	物理机制	加速测试条件	判定标准
电迁移 (EM)	$MTTF \propto J^{-2} \times \exp(Ea/kT)$, Cu 互连空洞	HTOL: 125°C, 1000h, Vcc_max	电阻变化 < 10%
热循环疲劳	焊点开裂、TSV 分层、Underfill 剥离	TCT: -65°C↔150°C, 1000 cycles	无裂纹 / 分层
腐蚀	卤素离子迁移、电化学迁移 (ECM)	HAST: 130°C/85%RH, 96h	绝缘电阻 > 10 ⁸ Ω
介质击穿 (TDDB)	时变介质击穿, 低 -k 材料缺陷	BDV: 温度加速 + 电压加速	T63 > 10 年 @ use cond.

可靠性设计要点：

- ▶ 结温控制是可靠性第一要素： Tj < 105°C （车规 < 125°C ） → TIM 选型 （ P12 ） 直接决定散热方案 （ P24 ） → 最终影响 MTBF 达成 （ P27 ）
- ▶ 参考标准： JEDEC JESD47 （认证流程）、 Telcordia SR-332 （预测模型）、 MIL-HDBK-217 （军规）
- ▶ 先进封装新增失效模式： TSV 铜挤出、微凸点电迁移、 RDL 层间分层——需针对性设计测试矩阵

Source: JEDEC JESD47, Telcordia SR-332, MIL-HDBK-217, IEEE IRPS

05

产业生态合规、地缘政治与行动纲领

全球封测供应链风险地图与 IMS 战略行动方案

原材料（特种化学品）、关键设备（光刻机、固晶机）及核心 IP 的
潜在供应风险等级评估与 IMS 短中长期行动纲领

全球封测供应链风险地图：光刻机 /EDA 高风险，IMS 三阶段行动纲领

供应链风险矩阵

类别 / 项目	供应来源	风险等级	缓解措施
光刻胶	JSR, TOK, Shin-Etsu (日)	高	双源 + 6 月库存
ABF 树脂	Ajinomoto (日) 垄断	高	国产替代验证中
光刻机 (EUV)	ASML (荷) 出口管制	高	DUV 替代 + i-line
EDA 工具	Synopsys, Cadence (美)	高	本土化 + 开源
固晶机	Besi, ASM (荷 / 新)	中	多源采购
CMP 设备	Applied, Ebara (美 / 日)	中	设备本土化

IMS 战略行动纲领

阶段	时间范围	关键行动
短期	2026-2027	建立双源供应体系，关键材料 6 个月安全库存
短期	2026-2027	完成 UCle 1.1 IP 认证，导入 2.5D 量产
中期	2028-2029	投资本土 OSAT 产能，Glass Substrate 预研
中期	2028-2029	Hybrid Bonding 7μm 工艺导入，良率 >90%
长期	2030+	构建自主可控先进封装供应链
长期	2030+	3D-IC 全栈能力，Hybrid Bonding 4μm 量产

关键里程碑与 KPI

2026	2027	2028	2029	2030
CoWoS-L 量产导入	Hybrid Bonding 9μm	Glass Substrate 评估	3D-IC 逻辑堆叠	4μm HB 量产

战略结论：先进封装是 2026-2040 年半导体产业的核心战场。IMS 建议采取 " 短期求稳、中期突破、长期自主 " 的三阶段策略——短期内确保供应链安全，中期内掌握 Hybrid Bonding 和 Glass Substrate 核心技术，长期构建从材料、设备到 IP 的全栈自主能力。投资重点：CoWoS 产能（\$18B）、Hybrid Bonding 设备（\$5B）、Glass Substrate 研发（\$2B）。

[Visual: 2.5D 封装横截面图，展示 HBM、逻辑芯片、硅中介层及微凸点的层次结构]

Source: BIS, SEMI, Company Strategy, IMS Internal Analysis

THANK YOU

超越摩尔，集成未来

Beyond Moore, Integrated Future

- **Chiplet** 架构是后摩尔时代的必然选择，良率 45%→85%+
- **Hybrid Bonding** 9μm 量产中，4μm 路线图至 2030
- **UCle 1.1** 成为 Chiplet 互联事实标准，生态加速成熟
- **TCO** 模型证明 Chiplet 在 >50K/ 季度产量下成本优势显著
- 供应链安全需三阶段行动：短期双源 → 中期突破 → 长期自主

Integrated Micro-Systems (IMS) Global R&D

报告编制日期：2026 年 4 月 | 等级：

联系方式：ims-global@example.com