
ĐỀ BÀI TẬP LỚN GIỮA KỲ

1. Nội dung
   - Thiết kế ở **Transistor Level: Cổng logic AND** và **Bộ cộng Half Adder**.
   - Sử dụng các công cụ: Cadence Virtuoso, LTSpice,… với PDK tự chọn.
   - Các bạn đọc trước các Lecture sau của khóa ECE4740 và các nguồn bên ngoài để tìm hiểu lý thuyết về mạch và các thông số đánh giá mạch.
2. Yêu cầu thiết kế
   - Khảo sát PDK, khảo sát VTC của Inverter tham chiếu.
   - Tối ưu phương trình Boolean: Tối ưu số transistor
   - Thiết kế Schematic: Tính toán kích thước transistor, thiết kế trên công cụ.
   - Thiết kế Layout cơ bản: Vẽ Euler path và sơ đồ Stick diagram.
   - Mô phỏng mạch và đánh giá: Thiết lập testbench đúng, chạy mô phỏng (Độ chính xác, delay, công suất,…).
   - Nhận xét và đánh giá: So sánh, nhận xét các điểm đạt/chưa đạt, kết luận,…
3. Yêu cầu trình bày
   - Làm slide trình bày.
   - Cite rõ vị trí trích dẫn lý thyết trong slide hoặc sách (tham khảo hình ví dụ)



Các tham số đánh giá hiệu năng (2/2)

Công suất động : (ECE4740 - Lecture 7 / page 8)
Công suất động sinh ra do quá trình nạp và xả các điện dung ký sinh C_L) tại các nút mạch khi tín hiệu chuyển đổi trạng thái logic (0→1→0).

$$P_{dynamic} = V_{DD}^2 \cdot f_{ck} \cdot \sum_{k}^{K} \frac{\alpha_k}{2} \cdot C_k$$

$$\approx \boldsymbol{\alpha \cdot C_L \cdot V_{DD}^2 \cdot f_{ck}}$$

Trong đó:
V_{DD}: Điện áp nguồn cung cấp.
f_{ck}: Tần số xung nhịp hoạt động.
α_k: Hệ số hoạt động (Switching activity) tại nút k, biểu thị số lần chuyển mạch trong một chu kỳ.
C_k: Điện dung tải tại nút k.

Công suất tĩnh chủ yếu sinh ra do dòng rò (Leakage current) từ các diode và transistor ngay cả khi mạch không chuyển trạng thái:

$$P_{static} = I_{leak} \cdot V_{DD}$$

Mặc dù trong các công nghệ cũ thành phần này nhỏ, nhưng với các công nghệ vi mạch thu nhỏ (như 130nm và nhỏ hơn), dòng rò đang trở thành một vấn đề đáng quan tâm, đặc biệt đối với các ứng dụng yêu cầu năng lượng cực thấp (ECE4740 - Lecture 8 / page 2)

ĐẠI HỌC BÁCH KHOA HÀ NỘI
HANOI UNIVERSITY OF SCIENCE AND TECHNOLOGY

16

   - Hình vẽ: Sử dụng công cụ vẽ Draw.io hoặc MS Visio, nếu lấy ảnh ở nguồn nào cần chú thích rõ.
4. Nộp bài và bảo vệ
   - Thời gian bảo vệ: Từ 11/11, cụ thể cho từng nhóm sẽ thông báo sau.
   - Các nhóm nộp lại slide trình bày hạn cuối ngày 10/11.