基于 FPGA 的 DDS 多波形信号源与传统、AI 双路 FSK 解调系统

摘要

本作品以 EGO1 的 Artix-7 FPGA 为核心，构建集多波形生成、可控干扰、模拟回环采样和双路解调于一体的实验系统。发送端采用 32 位相位累加与查表结构，在 100 kSPS 更新率下生成正弦波、方波、三角波和锯齿波，支持频率、幅度和直流偏置调节，并复用 DDS 通路实现 100 bit/s 的二进制 FSK。信号经 DAC0832 及模拟输出电路送入 AD7606，接收端以 50 kSPS 获取 16 位有符号数据，完成缓存、捕获、频偏估计、定时和帧校验。传统支路采用整窗双频正交相关判决；AI 支路利用四子窗及整窗组成的 10 维能量特征，以 10→16→8→2 定点网络在 FPGA 内推理，两路共用接收前端并独立统计。

在幅度码 32 的 FSK 信号上叠加 1050 Hz、幅度码 80 的帧体突发单音，100 帧最终记录显示两路均捕获 100 帧、丢帧为 0，传统载荷错误 4061/25600，AI 在 25600 bit 中未观察到误码。突发工况适配前后，整机增加 118 LUT、32 FF，DSP 及块 RAM 数量不变。系统通过上位机完成配置回读、实时对照和 CSV 导出。开发过程将大模型用于需求梳理、时序定位和板级诊断，并把有效方法提炼为原子化 Skill，形成可复用的开发与验证流程。

关键词：DDS；FSK；FPGA；分窗能量；定点神经网络；大模型辅助开发

第一部分　作品概述

1.1 功能与特性

作品具备正弦、方波、三角、锯齿四种波形输出，支持按键选择、旋钮调节频率、幅度与直流偏置，以及数码管显示。FSK 模式将比特映射为 1000/2000 Hz 载波，可分别加入高斯噪声、持续单音或帧体突发单音。接收端通过外接 AD7606 采回实际模拟信号，在相同采样与同步条件下并行评价传统相关判决和定点 AI 判决。上位机提供设备参数回读、双路误码与 CRC 显示、捕获/丢帧统计、诊断快照和 CSV 导出，构成从信号发生到接收评价的闭环。

1.2 应用领域

作品面向数字通信教学、FPGA 信号处理实践和轻量 AI 硬件部署。DDS 部分可用于低频波形演示、幅度与偏置调节实验；FSK 部分可用于组帧、同步、频偏补偿及非相干检测教学。可控干扰与双路统计便于比较同一信号上的判决差异，也适合研究短时带内干扰条件下的接收算法。小规模定点网络提供从离线训练到 RTL 部署的完整案例。

1.3 主要技术特点

系统采用单一 100 MHz 主时钟和采样使能组织数据通路，避免多处分频时钟带来的接口复杂性。DDS 参数在规定边界生效，幅度、偏置和干扰经扩位求和后统一饱和。接收端利用环形缓存回放历史窗口，完成共享同步与相关计算；两种判决分别执行 CRC 和载荷统计。AI 采用分窗能量而非原始长序列输入，以单 DSP 分时乘加控制开销。统计按配置与运行归组，区分当前设备状态、运行中报告和最终报告。

1.4 主要性能指标

表 1　主要指标

项目	参数与结果
FPGA / 主时钟	XC7A35T / 100 MHz
DDS	4 波形；100～2000 Hz；100 kSPS；8 位 DAC
FSK / ADC	100 bit/s；1000/2000 Hz；50 kSPS、16 位
AI 网络	10→16→8→2；330 个参数字；1 DSP 推理内核
突发实测	100 帧均捕获；传统 4061/25600，AI 0/25600
资源增量	118 LUT、32 FF；DSP 和块 RAM 不变

1.5 主要创新点

1. 建立同源采样、共享同步、独立判决的传统与 AI 实时对照链路。
2. 用四子窗与整窗的 10 维能量描述局部污染，部署小规模定点网络。
3. 将可控干扰、分组统计和 GUI 回读结合，形成可重复的实验过程。
4. 把大模型协作中的核查、诊断和验收方法提炼为原子化 Skill。

1.6 设计流程

设计按“数字波形—DAC 输出—FSK 组帧—ADC 采样—共享同步—双路判决—GUI 统计”逐层集成。每层先验证接口与边界，再进行模块和整机回归；模型离线训练并通过整数参考和 RTL 黄金向量校验后部署。大模型辅助分析与局部修改，人工根据仿真、实现报告和实测结果作出取舍。

第二部分　系统组成及功能说明

2.1 整体介绍

低频信号源和通信接收实验通常分散在不同仪器或软件环境中，调整信号后难以直接观察接收算法的变化。本作品把 DDS、FSK、可控干扰与模拟回环集成到同一平台，既展示信号发生器功能，也为传统和学习判决提供一致的输入条件。针对突发单音只污染部分符号采样的情况，设计重点是保留局部时间信息，以有限硬件开销改善载荷判决。

已有研究涉及 FSK 学习解调、非相干神经网络检测，以及衰落和干扰环境下的学习判决[1-4]。本作品采用“已知调制结构提取特征，再用小网络分类”的路线：同步、频偏估计与正交相关仍由确定性 RTL 完成，网络只承担帧体比特分类。这一划分使输入含义清楚，训练与定点误差容易定位，并能保留传统判决作为实时参照。




图 1　整机信号链及共享前端、双路判决关系

系统由信号产生、模拟接口、接收处理和交互评价四个部分组成。数字信号叠加干扰后经 DAC0832 和 LM324 输出，从 J2 接入 AD7606；ADC 的有效样本进入环形缓存，接收状态机根据采样内容完成捕获与同步。传统与 AI 使用相同的频偏、定时及增益，分别给出帧体判决、CRC 和误码结果。

表 2　软硬件职责及主要接口

单元	输入与输出	职责
FPGA 发送	参数、帧比特 →8 位 DAC 码	DDS、FSK、干扰与输出时序
模拟与 ADC	J2 信号 →16 位样本、有效标志	真实回环、转换和串行读取
FPGA 接收	采样流 → 双路判决与计数	缓存、同步、相关、推理和 CRC
上位机	UART 命令 / 快照 / CSV	配置、回读、呈现与实验归档
离线训练	随机信道样本 → 定点参数	训练、独立测试、导出与参考校验

串口只承担低速控制与结果回传，实时 AI 推理不经过 PC。系统没有采用 PS、HLS 或 PYNQ 处理链，核心信号处理由 Verilog/SystemVerilog 实现。板级器件、时钟与管脚约束统一由工程顶层和 XDC 管理。

2.2 硬件系统介绍

2.2.1 硬件整体介绍

核心平台为 EGO1，器件为 Artix-7 XC7A35T。板载 100 MHz 时钟提供统一时基，DAC0832 及 LM324 承担模拟输出，按键、旋钮、数码管和拨码开关完成本地交互；外接 AD7606 负责采样。主数据通路不另外产生低速逻辑时钟，而是以时钟使能控制 100 kSPS 发送和 50 kSPS 接收节拍。

选择板载 DAC 可以减少外接转换器及其接口复杂度，外接 16 位 ADC 则便于保留低幅度信号的数字动态范围。两者位数不同并不矛盾：DAC 最终只有 8 位幅度量化，ADC 的 16 位采样不会把发送波形变成 16 位精度。数字设置值与实际输出电压之间的关系由模拟电路、参考和负载共同决定，因此实验参数采用幅度码，并在实物测量中记录峰峰值。

控制输入先同步、消抖或滤波，再进入参数仲裁。串口请求值和已经生效的值分别保存，数码管与上位机回读显示生效状态。模拟回环必须共地，并按实际模块供电和 VIO 连接；J2 指物理模拟输出端口，不能与同名 FPGA 封装引脚混用。

2.2.3 电路各模块介绍

2.2.3.1 DDS 相位累加与频率控制

DDS 的基本思想是用等时间间隔推进数字相位，再将相位映射成幅度。本作品在每个 sample_ce 有效时更新 32 位相位寄存器，溢出自然完成模 2^{32}回卷。采样使能每 1000 个主时钟产生一次，因此相位更新率为 100000 次/s。输出频率取决于频率控制字和相位更新率，而不是直接把 100 MHz 代入相位公式。

$$\varphi[n+1] = (\varphi[n] + K) \bmod 2^{32}$$

$$K = \mathrm{round}(fout \times 2^{32} / Fs,DAC)，\ Fs,DAC = 100000\ \mathrm{Hz}$$

以 1000 Hz 为例，K 约为 42949673；2000 Hz 约为 85899346。32 位相位提供约 2.33×10^{-5} Hz 的数字频率网格，这是控制字量化步长，实际频率准确度还受板载时钟误差影响。工程将允许范围内的控制字预先存入查找表并寄存输出，使运行数据通路避免组合除法。旋钮频率调节以 10 Hz 为步长，GUI 提供 100～2000 Hz 设置。




图 2　DDS 的相位、幅度与输出处理通路

相位寄存器保留 32 位用于积累，ROM 只使用高 8 位地址。两种位宽解决不同问题：累加器位宽控制数字频率步长，地址位宽控制波形每周期的相位采样点数。提高相位位数不会自动提高 DAC 位数，也不会消除查表截位带来的谐波。100、1000、2000 Hz 输出分别对应每周期约 1000、100、50 个更新时间点，因而较高频率时阶梯效应更容易观察。




图 3　DDS 相位回卷、ROM 地址与有效采样的 RTL 波形

2.2.3.2 四种波形及幅度、偏置处理

波形库由四个 256 点、12 位同步 ROM 组成，分别存储正弦、方波、三角波和锯齿波。相位地址同时驱动四路 ROM，波形选择控制输出多路器。正弦表近似一个周期的正弦函数，方波按半周切换高低电平，三角波线性上升再下降，锯齿波线性上升后回到周期起点。统一相位接口使波形切换不需要更改频率产生机制。

内部 ROM 的 12 位数据取高 8 位后送入输出算术。若直接对无符号码乘幅度，直流中心也会跟着缩放；本设计先减 128，转换为以零为中心的有符号量，再进行缩放，最后加回中心与偏置。设 u 为 ROM 输出的 8 位无符号码，A 为幅度码，B 为有符号偏置：

$$c = u - 128；\ s = (c \times A) >>> 8（A < 255）$$

$$y = \mathrm{sat}[0,255](128 + B + s + n + j)$$

其中 n 和 j 分别为高斯噪声及单音项，>>>表示有符号算术右移。A=255 时使用全幅旁路，使完整码幅不因除 256 而缩小；A=0 时，波形交流分量为零，只保留中点与偏置。求和中间值扩展位宽，最后统一饱和到 0～255，发生越界时累加 DAC 削顶计数。

幅度与偏置共享有限的 8 位输出范围。合法化逻辑限制二者组合，使无干扰基波尽量不发生静态削顶；全幅输出时偏置只能为零。叠加干扰仍可能导致饱和，所以实验必须同时查看削顶计数。方波和锯齿包含较多高次谐波，模拟输出电路及采样更新会影响边沿形状，四波形的实测评价分别观察周期、峰峰值、均值和形状。




图 4　波形、幅度和偏置参数在采样边界改变的 RTL 片段

2.2.3.3 参数提交与流水线对齐

人机控制和串口指令可以在任意主时钟到达，而 ROM、乘法与饱和运算有确定的流水延迟。若一笔采样的波形选择、幅度和偏置分别来自更新前后两组参数，输出就可能出现非预期跳变。因此工程区分请求参数与生效参数，并在采样开始时锁存同一组配置。

普通 DDS 在采样边界提交新参数；FSK 在帧准备边界提交，保证同一帧的幅度、偏置与频偏一致。边界当拍才到达的新请求保留到下一次提交。ROM 查表、幅度缩放、扩位求和和饱和输出由有效标志流水对齐，DAC 只锁存 sample_valid 对应的数据。



图 5　参数边界提交与采样有效流水线

这种处理既保证正常配置过程可预测，也方便验证边界事件。它并不把任意波形或频率切换定义为相位连续无毛刺操作；输出行为由参数生效时刻和相位状态共同决定。FSK 比特切换的相位连续性则由下一小节的专门机制保证。

2.2.3.4 DAC0832 写入与模拟输出

DAC 驱动将采样数据锁存到输出寄存器，依次完成写前建立、一级写入、保持及传送控制。当前配置为写前 120 个时钟、写脉冲 100 个时钟、保持 10 个时钟、传送 100 个时钟，对应约 1.2、1.0、0.1、1.0 μs。包含少量状态切换后，一次事务约 3.3 μs，小于 10 μs 的采样间隔。

数据在事务期间保持稳定，驱动在 busy 期间不覆盖当前码。ILE、CS、WR1、WR2 和 XFER 由状态机统一控制；sample_valid 只触发一次完整事务，done 表示本次写入完成。验证重点是建立和保持时间、写脉冲宽度以及相邻采样之间无事务重叠，而不只是观察数据线上有跳变。




图 6　DAC 数据锁存、写入及传送控制的 RTL 波形

DAC 输出经板载 LM324 电路从 J2 引出。模拟测量在相同负载和探头设置下进行，示波器同时显示周期、峰峰值和直流均值。对异常波形，先用静态码、慢斜坡和中点附近码切换区分数字写入、模拟建立及输出级问题，再恢复四波形和交互操作，避免仅凭某一幅波形判断整机功能。

2.2.3.5 本地交互与显示

五个按键分别用于波形选择、频率模式、偏置模式、幅度模式和 FSK 模式切换；旋钮调整当前选中参数。旋钮由 XADC 采样，采用 16 点平均、50 Hz 更新和死区抑制，避免静止时码值抖动反复触发配置。数码管显示当前波形与频率，拨码开关给高斯噪声提供物理许可。

当 GUI 改变参数后，旋钮当前物理位置可能与设备值相距较远。工程采用软接管：只有旋钮接近当前目标或越过目标后才恢复调节，避免串口刚设置完成就被旧旋钮位置覆盖。参数管理器负责统一合法化与仲裁，显示和回读均以生效值为准。

2.2.3.6 FSK 组帧、连续相位与干扰注入

FSK 以 1000 Hz 表示比特 0、2000 Hz 表示比特 1，速率为 100 bit/s，每比特持续 10 ms，对应 1000 个 DAC 更新点。发送状态机组织前导、同步字、帧 ID、载荷及 CRC，最高位先发。FSK 复用 DDS 相位累加器，在比特边界切换控制字而不逐比特清零相位，减小不必要的相位突变；FSK 输出固定选用正弦表。

表 3　FSK 帧结构

字段	长度	功能
前导	64 bit	16 个 0、16 个 1 及 32 位交替序列
同步字	32 bit	0x1ACFFC1D，用于确认帧边界
帧 ID	16 bit	关联发送与接收帧
载荷	256 bit	PRBS15 数据，用于接收后误码评价
CRC	16 bit	校验 ID 和载荷；CRC-16/CCITT-FALSE

一帧共 384 bit，发送约 3.84 s，默认帧间隔 0.2 s。空闲期交流分量置零，保持偏置中点。高斯噪声由独立伪随机序列索引有符号查找表，使用 Q8.8 系数调节；它与载荷序列分离，防止随机源相关。单音由独立相位通路产生，可选择持续叠加或帧体突发。

突发模式保护前 64 位前导和 32 位同步字，在后续符号中以约 50%概率选择一个随机四分之一符号段加入单音，持续约 2.5 ms。这样可集中评价同步完成后的载荷可靠性。发端位计数只控制干扰门控，不作为接收端的定时输入。接收机仍必须从实际 ADC 采样中独立寻找帧边界。

单音幅度码与 FSK 幅度码的比值只表示数字注入设置，不能直接当作模拟电压倍数或信噪比。三类干扰均在 DAC 前求和，其强度受到数字饱和和模拟链路范围限制；实验统计因此同时保留 ADC/DAC 削顶及采样异常。

2.2.3.7 AD7606 采样与环形缓存

AD7606 按 50 kSPS 节拍转换。驱动在 CONVST 后等待 BUSY 先拉高再拉低，然后以 10 MHz SPI 读取 128 位八通道结果，提取 AIN1 的 16 位有符号样本。只有事务完整结束才输出 sample_valid；BUSY 缺失、持续为高或读事务超时进入错误计数和恢复状态。




图 7　ADC 转换、128 位串行读取及异常恢复的 RTL 波形

ADC 与解调的速度和处理粒度不同：采样必须持续进行，捕获算法却需要回看前导并反复评价候选窗口。65536×16 位环形缓存将两者解耦，写指针随有效样本前进，处理侧以绝对样本位置读取历史窗口。缓存容量为 128 KiB，可保存约 1.31 s 数据，覆盖同步所需回放范围，无需存储整个 3.84 s 帧。

$$T_{buffer} = 65536 / 50000 \approx 1.31\ s$$

处理窗口必须落在尚未被覆盖的数据范围内。等待新数据和历史失效采用不同分支处理，避免将尚未采到的样本当成零值，或把环绕地址误认为同一时间点。连续写入、受控回放和样本有效标志共同构成后端可靠运行的基础。

2.2.3.8 共享捕获、频偏与定时

搜索阶段以 500 点窗口、100 点步长探测前导，同时考察−100、−50、0、+50、+100 Hz 共同频偏候选。能量、频点占优及低频/高频稳定段共同形成候选，避免只因某个频点瞬间能量大就认定帧开始。随后回放两段 4096 点前导，以 10 Hz 间隔细搜 21 个频偏候选并估计直流。




图 8　从前导搜索到帧体判决的状态流程

定时搜索利用交替前导的已知模式，比较期望频点与非期望频点的能量差。先在候选边界附近±350 点内以 25 点步长粗搜，再围绕最佳位置±24 点逐点细搜。同步字允许不超过 2 位差错；校验失败则重新搜索。频偏、直流和移位增益在帧体阶段冻结，两个判决器共享同一组前端参数。

$$xg[n] = sat16((x[n] - DC) \times 2^{g})$$

每个接收符号包含 500 个有效样本。移位增益 g 使相关输入处于适合的定点范围，并避免额外通用乘法器。捕获失败和载荷判错属于不同层次：共享前端决定是否进入一帧，后续两种判决决定如何恢复帧体。AI 不直接参与前导捕获，也不会通过改变统计方式消除 lost。

2.2.3.9 传统 FSK 正交相关判决

传统支路对每个已对齐的符号分别计算两个频点的同相和正交相关。正弦与余弦本地参考包含共享前端估计的频偏；两个相关分量平方相加，降低未知初始相位对判决的影响。设 $k \in \{0,1\}$，$F_{s,ADC}=50000$ Hz，$N=500$：

$$I_k = \sum_{n=0}^{N-1} xg[n] \cos(2\pi f_k n / F_{s,ADC})$$

$$Q_k = \sum_{n=0}^{N-1} xg[n] \sin(2\pi f_k n / F_{s,ADC})$$

$P_k = I_k^2 + Q_k^2$；$\hat{b} = 1$（$P_1 > P_0$），否则为 0




图 9　整窗双频正交相关与能量比较

RTL 以 24 位 NCO 和正弦表生成参考，整数乘加后将相关结果右移 8 位，再平方得到 64 位相关功率。这里的 P 为数字相关指标，不能直接解释为瓦特。对与参考不相关的白噪声，跨 500 点积分有助于积累目标信号；对靠近错误频点的强单音，相关积分也可能积累干扰。

当单音只污染一个子窗时，整窗最终仍只输出 P0 和 P1，异常发生在何时的信息被压缩。局部强干扰可能抬高错误频点的整窗能量，使整窗比较判错。这是引入分窗特征的依据：继续利用传统相关结构，同时保留符号内部的能量分布。

2.2.3.10 AI 特征与定点网络

AI 输入由四个连续子窗和一个整窗构成。四个子窗各 125 点，每窗提取两个频点的 I/Q 相关功率，得到 8 维局部能量；整 500 点窗口另提供 2 维整体能量。整窗必须先对整段 I/Q 求和再平方，其结果包含跨子窗相位关系，不能以四个子窗功率相加代替。




图 10　10 维分窗与整窗能量特征

局部能量右移 14 位，整窗能量右移 18 位，均饱和至 0～32767。特征不包含发送标签、帧 ID 或 PRBS 真值。网络结构为 10→16→8→2，两层隐藏层采用 ReLU，最后比较两个输出，不计算 Softmax，避免在硬件中实现指数和除法。

$$h1 = \mathrm{sat16}(\mathrm{ReLU}((W1x + b1) >> 4))$$

$$h2 = \mathrm{sat16}(\mathrm{ReLU}((W2h1 + b2) >> 5))$$

$$z = W3h2 + b3；\hat{b}AI = \mathrm{argmax}(z0,z1)$$

权重限制在 int8 范围，输入与隐藏激活采用 int16，乘加累加为 32 位。参数总数为(10×16+16)+(16×8+8)+(8×2+2)=330，即 304 个权重和 26 个偏置，按 32 位参数字组织。固定移位和饱和使整数参考与 RTL 可以逐项对齐，也限定了训练时必须适配的数值范围。



图 11　参数读取、分时乘加及层间定点处理

每次推理复用一个 DSP，乘法和累加分阶段完成，通过输入、神经元与层计数控制顺序。内核约 636 个 100 MHz 时钟，即 6.4 μs，相比 10 ms 符号周期留有计算时间。这个时延仅指网络内核；缓存回放、特征提取和同步在各自状态机中调度。传统支路和 AI 支路复用相关器，图中的双路关系表示独立判决，并不意味着复制两套完整接收机。

2.2.3.11 帧校验与分组统计

同步通过后，两个支路分别判决 16 位 ID、256 位载荷和 16 位 CRC。CRC 采用 CRC-16/CCITT-FALSE，多项式 0x1021、初值 0xFFFF，无末尾异或，覆盖 ID 和载荷。CRC 负责检错，不执行纠错；PRBS 参考只在判决结束后评价载荷错误，不参与网络推理。

$$\mathrm{BERpayload} = \mathrm{Epayload} / \mathrm{Npayload}$$

表 4　接收与统计口径

指标	含义
Captured	完成帧体接收处理；不要求 CRC 通过
Lost	等待期内未完成接收的发送帧
Errors / bits	载荷错误与已完成接收的载荷位数；每帧 256 bit
CRC failures	校验失败的帧数，与错误比特数不同
ADC errors / clips	采样事务异常 / 近满量程采样
DAC clips / Dropped reports	数字求和饱和 / 历史报告缓存丢弃

CRC 失败的完整帧仍计入载荷 BER；未捕获帧不进入 BER 分母，因此必须同时报告捕获和丢帧。配置标签和运行标签用于区分不同实验，接收的迟到结果仍归入原分组。最终报告在接收排空后冻结，防止停止发射就过早结算。报告分页来自同一个冻结快照，历史结果不会被当前设备参数覆盖。

2.3 软件系统介绍

2.3.1 软件整体介绍

软件由上位机、离线训练与验证脚本、构建及复现脚本三部分组成。上位机使用 Python/Tkinter 构建，负责串口连接、参数配置、状态回读和实验记录；训练脚本在 PC 上生成样本、优化网络并导出整数参数；Vivado 脚本完成 RTL 仿真、综合、实现和报告生成。三者通过明确的数据文件和协议接口衔接，不把离线模型结果直接当成板端性能。




图 12　软件职责及模型部署流程

GUI 主线程仅处理界面事件和显示，串口工作线程处理命令队列、接收解析和超时，避免等待设备时阻塞界面。训练与构建过程不嵌入 GUI 实时循环，演示时只需运行上位机并连接已配置的 FPGA。模型参数通过 ROM 部署到硬件，推理不依赖网络服务。

2.3.2 软件各模块介绍

2.3.2.1 上位机配置、回读与数据展示

界面将 FSK、干扰/测试和 DDS 参数分区，保持常用操作集中。DDS 区设置波形、频率、幅度与偏置；FSK 区设置发送幅度、直流偏置和公共频偏；干扰区设置单音使能、频率、幅度、持续/突发模式及高斯强度；测试区设置目标帧数，并提供开始、停止与清零。

右侧上部显示当前设备生效状态，下部并列展示传统和 AI 的 BER、Errors/bits、CRC 失败、捕获与丢帧。报告注明运行中或最终状态，并显示所属配置、运行及健康计数。界面把当前设备处于 DDS 或未锁定与之前一轮 FSK 实验结果分开，避免把停止后的 RX lock=0 误解为历史报告失败。

参数应用分为草稿、命令确认和设备生效三个阶段。ACK 只代表设备接受请求，最终以回读参数为准。测试期间禁止热修改单音；串口线程发送前再次检查运行状态，防止连续点击产生排队请求。BUSY 以可读提示呈现并保留草稿，用户停止发射、退出 FSK 并等待空闲后再应用。

Diagnostics 按需打开只读快照，展示采样异常、削顶、同步和报告状态；常规测试不必同时展开全部底层字段。CSV 导出保留原始分母、计数、配置和运行标记，便于脱离 GUI 复核。实验备注记录接线、幅度和仪器条件，不用手工改写设备计数。

2.3.2.2 串口协议与一致性处理

串口采用 115200、8N1。报文由 55 AA 帧头、1 字节命令、1 字节长度、2 字节序号、最多 64 字节载荷和 2 字节 CRC 组成；多字节字段采用大端。接收解析器逐字节处理分片，对超时、长度非法和 CRC 错误重新同步。序号用于请求与响应配对，并支持设备对重复请求返回缓存响应，避免同一操作被重复执行。

一组完整快照由三页 59 字节数据组成。主机按命令、序号、快照和配置等字段匹配分页，只有属于同一组的数据才能合并。历史报告和当前状态采用不同更新路径，断线或缺页不会被拼接成一个看似完整的新结果。设备不支持的命令按协议错误呈现，主机不能以本地草稿假装配置成功。

2.3.2.3 样本构造、训练与定点导出

训练目标是识别符号局部受单音污染时的频率类别。样本随机化真实比特、初始相位、幅度、频偏、干扰频率、相对强度和污染子窗，覆盖目标频点附近的单音。训练工况包含 1000、1050、1950、2000 Hz 干扰，约一半符号在随机子窗受扰，使模型学习局部能量之间的关系，而不是依赖固定帧内容。

训练集用于更新权重，验证集用于选择候选，独立测试集在冻结参数后评价。完整帧测试使用随机帧体并重新计算 CRC，打破固定 PRBS 与标签之间的捷径；另以未参加训练的频率集合检查频率偏离时的行为。比特分类准确率、完整帧捕获和 CRC 分别记录，避免把已知边界的符号测试等同于完整接收。

表 5　模型数据与验证划分

对象	设置	作用
训练 / 验证	独立随机种子 71001 / 72001	参数拟合与选模分离
独立符号测试	73001 / 74001 / 75001	冻结模型后的重复评价
未训练频率	1020 / 1100 / 1850 / 1980 Hz	观察频率变化时的判决
随机完整帧	独立种子 76001、重算 CRC	检查接收链和标签独立性

训练使用量化感知计算适配整数权重、层间移位和饱和。导出时检查数值范围，将权重与偏置写入参数存储，同时生成黄金输入和整数输出。RTL 验证逐项覆盖符号扩展、乘积、累加、算术右移、ReLU、饱和和末层比较。这样，训练效果、整数误差和硬件实现错误可以分别定位。

特征和输出一致性检查包含 40 项特征，以及 64 组输入重复两轮的整数输出与判决。网络部署后参数固定，不在线学习。若改变特征缩放或层间移位，必须重新训练或验证，不能只替换权重文件就沿用原有结果。

2.3.2.4 大模型协作的任务组织

大模型参与需求拆解、接口梳理、错误解释和局部修改，开发者负责工程事实、硬件条件与验收判断。交互时先提供当前工程、观测现象、预期行为和允许修改范围，再要求模型给出可验证的假设和步骤。对采样异常先定位采集事务，对捕获异常检查前导与同步，对已捕获帧的错误才进入判决与模型分析。




图 13　自然语言需求、工程执行和人工复核的协作流程

执行流程采用小步闭环：读取相关源码和报告，提出修改与代价，局部实现，自检回归，再核对原始结果。模型回答中涉及已通过的结论要对应仿真日志、时序字段或实测计数。不同层次采用不同验收对象，避免一次构建成功被理解为所有功能同时完成。第三部分用实际交互展示这一流程中的纠偏和时序取舍。

2.3.2.5 原子化 Skill 的设计与开发

项目将重复出现的工程核查和诊断方法开发为原子化 Skill。设计出发点是：长对话中的有效约束容易被后续上下文冲淡，完整流水线又不适合所有任务。例如只读时序报告不应自动触发重新构建，定位 ADC 异常也不应直接改动解调网络。因此技能入口只负责识别目标并路由，具体职责分散到独立原子步骤。




图 14　入口、公共契约、原子职责及平台配置的关系

公共运行契约统一输入、状态、日志、失败分类和停止条件；原子步骤分别负责计划、局部改码、仿真、综合实现、报告读取、诊断、板端验收和经验归档等任务。板级配置单独保存器件、约束、模拟接口和工具要求，避免把 EGO1 假设写入通用步骤。使用者提供任务和验收范围，Agent 从入口按需读取原子文件并调用真实工具。

开发过程先从实际问题提取规则，再拆分职责和统一字段，最后检查交叉引用。例如误读相邻工程形成先核对顶层、器件与约束的规则；命令通路时序问题形成先读端点和路径、再局部加流水并回归的规则；ADC 无有效样本形成先验证转换和采集、再分析解调的规则。规则保存触发条件与适用边界，不保存未经证实的故障猜测。

完整 Skill 位于代码包 skill/目录。核心包含 21 个 Markdown 文件、14 个原子契约、3 个功能脚本及 3 个回归脚本，49 处本地相对链接均可解析。入口识别任务，公共契约约束输入与证据，平台配置保存 EGO1 条件；辅助脚本将文件核对和执行留证落实为可重复命令。

Skill 面向 Agent 编排工程工作。任务助手负责候选扫描、输入快照、版本日志解析和显式命令留证；收包助手检查目录或 ZIP 中的工程类别与复现入口；证据助手以 JSONL 逐条保存文件哈希，并比较同范围输入与归档成员。执行时按输入、环境、设计和作业状态区分结果，保留恢复条件。工程仿真、实现及实测仍由各自原始记录给出验收依据。

表 6　Skill 职责、输入与可核查输出

职责	**使用输入**	**核查输出**
入口与原子契约	目标、工程路径、停止边界	选择步骤、验收条件、执行范围
收包与任务助手	目录/ZIP、配置、显式命令	候选清单、输入快照、命令与日志
流式证据助手	文件范围、JSONL、归档	SHA-256、范围差异、成员核对
平台配置与诊断	器件、XDC、时钟、实测现象	有来源的配置、分层诊断顺序

经验提炼采用“观察—规则—检查—证据”的顺序。工程接收先区分真实源码和预检输出；工具横幅与返回码分别解释；仿真与实现使用同组输入；布局布线完成后的报告异常以检查点为依据受限续跑；大清单使用流式写入和完成标记。对于换板或换题，保留这些通用判断顺序，重新提供平台事实与验收标准。

2.3.2.6 从源码到实验的复现方法

复现环境为 Windows、Python 3.13（含 Tkinter）和 Vivado 2026.1。先将发布工程复制到新的英文路径，例如 F:/ego1_reproduce，在副本中运行命令，保留原始交付数据。器件、顶层和 XDC 使用代码包提供的对应文件；软件依赖由 requirements 文件安装。以下步骤均从工程根目录执行。

```
py -3.13 -m venv .venv
.\.venv\Scripts\python.exe -m pip install -r src/requirements-receiver.txt
$env:VIVADO_BIN = 'E:/AMDDesignTools/2026.1/Vivado/bin'
& "$env:VIVADO_BIN/vivado.bat" -version
```

推理复现直接使用随包冻结权重，先核对提交清单，再进行独立频率和完整帧测试、黄金向量与 RTL 回归。训练属于算法再设计路径，单独输出并重新完成导出及硬件检查。以下命令均在工程根目录执行。

```
.\.venv\Scripts\python.exe -B build/scripts/verify_submission.py --verify .
.\.venv\Scripts\python.exe build/scripts/burst_experiment.py --heldout
.\.venv\Scripts\python.exe build/scripts/burst_experiment.py --frames-only
.\.venv\Scripts\python.exe -B build/scripts/validate_skill.py --out build/skill_check
.\.venv\Scripts\python.exe build/scripts/export_ai_golden.py
.\.venv\Scripts\python.exe build/scripts/run_checks.py
.\.venv\Scripts\python.exe build/scripts/check_burst_host.py
.\.venv\Scripts\python.exe build/scripts/check_gui_busy.py
```

RTL 回归通过后，指定新构建目录执行脚本，避免覆盖随包提交的实现报告。Vivado 安装位置按本机设置，工具使用 2026.1。

```
$env:DDS_BUILD_DIR = Join-Path $PWD 'build/reproduce'
if (Test-Path $env:DDS_BUILD_DIR) { throw 'Choose a new build directory' }
New-Item -ItemType Directory $env:DDS_BUILD_DIR | Out-Null
$log = "$env:DDS_BUILD_DIR/build.log"
$journal = "$env:DDS_BUILD_DIR/build.jou"
& "$env:VIVADO_BIN/vivado.bat" -mode batch -log $log -journal $journal -source
build/scripts/build_burst.tcl
```

完成后检查时序、DRC、资源及参数一致性，并从本次构建目录选择 bitstream，在 Hardware Manager 连接实际目标下载。先验证 DAC 基本波形与 ADC 有效采样，再连接 GUI。接线依照代码包的板卡说明、ADC 集成说明和 XDC，确认 J2 到 AIN1、共地及 VIO 匹配。

```
.\.venv\Scripts\python.exe src/host/gui.py
```

实验先关闭单音，设置 FSK 幅度 32、偏置 0、频偏 0、高斯强度 0，回读一致后运行 100 帧基线并导出 CSV。随后停止、退出 FSK 并等待空闲，启用 1050 Hz、幅度码 80 的 Payload burst，再运行 100 帧。每帧连同默认间隔约 4.04 s，完成后等待最终报告排空，核对 Final、完整性、分母和异常计数。其他频率和干扰模式分别建组，重复测试不覆盖前一轮记录。

可选重训练采用 build/scripts/burst_experiment.py 的训练和--export 入口。训练种子 71001、验证种子 72001，独立测试种子 73001/74001/75001；保持训练、验证和测试用途分离。固定权重比较不依据测试结果继续选参。参数替换后重新生成黄金向量、完成 RTL 与实现核查，再评价模拟回环。

复现时按下表保存可交叉检查的输出。配置号与运行号用于区分实验组，记录起止状态后再比较错误率；板端运行与 PC 显示分开检查，可以区分采集、同步、判决和报告通路。

表 7　从交付文件到实验结果的复查顺序

步骤	**操作与条件**	**核查记录**
文件与环境	校验提交清单、器件与工具版本	文件哈希、top、part、版本横幅
数字回归	冻结参数、黄金向量、24 项 RTL	逐项 PASS、向量及统计分母
实现与配置	新目录构建，核对时序和 DRC	最终报告、DCP 及 bitstream 哈希
模拟链路	J2 到 AIN1、共地、采样有效	实物图、示波器读数、ADC 状态
实验分组	基线、1050 Hz 突发、持续单音	生效参数、配置号与运行号
结果归档	等待 Final，逐组导出 CSV	errors/bits、CRC、捕获/丢帧、异常

第三部分　完成情况及性能参数

3.1 整体介绍

作品形成“本地操作/GUI 配置—DDS 与 FSK 产生—模拟输出—外接 ADC 采样—双路判决—统计导出”的完整演示链。实物图展示 EGO1、外接 AD7606、模拟回环和 UART 连接；按键、旋钮、数码管与上位机共同构成本地及远程控制入口。




图 15　作品正面实物图




图 16　作品 45°实物图

3.2 工程成果

3.2.2 电路成果

电路成果包括四波形 DDS 与参数管理、FSK 与干扰通路、DAC 写入、ADC 读取、缓存与同步、共享相关器、定点网络、CRC 统计及串口控制。发送与接收在同一 100 MHz 时钟域内采用使能与握手调度，形成可检查的固定节拍数据流。




图 17　DAC 输出与 ADC 输入的实物连接

数字验证共 24 项 RTL 测试，既覆盖正常功能，也覆盖非法命令、重复请求、背压、低幅度与采样异常。代表性波形已在第二部分对应原理处展示，测试矩阵集中列于下表。

表 8　RTL 测试矩阵

类别	数量	重点覆盖
控制与请求	2	参数提交、命令缓存及冲突处理
通信与报告	4	串口 CRC、统计、遥测与历史冻结
测试生命周期	3	开始、停止、清零及帧边界
发送采样	7	组帧、DDS、DAC、算术、噪声及突发
ADC 接口	1	完整事务、有效样本与 BUSY 异常恢复
AI 数值	2	特征及定点推理黄金向量
接收链路	5	捕获、低幅度、干扰、直流及双路结果

同一源码和约束下完成实现，整机在 100 MHz 约束下得到 WNS=0.000 ns、TNS=0、WHS=+0.038 ns、THS=0，DRC 无错误和严重警告。WNS 处于约束边界，后续修改仍需重新检查实现[5-8]。

3.2.3 软件成果

上位机完成参数分区、回读、双路结果和 CSV 导出，诊断信息移入独立窗口。下图为界面功能示例，展示设置、当前状态、结果及导出的位置；性能结果使用下一节的上板记录。




图 18　GUI 功能分区节选（离线回放）

软件检查覆盖不同窗口尺寸、忙状态保护、连续点击、断线、协议解析和导出。串口回放检查处理 91 个报文、组装 25 个完整快照并导出 23 条记录，验证数据从协议到表格的通路。界面修正后，无法应用的设置保留草稿并说明状态，用户可以明确区分请求未生效与解调错误。

3.2.3.1 大模型交互案例：需求与工程纠偏

交互目标是把已有波形发生器扩展为模拟回环与双路解调。开发者首先提出“你先不需要为我生成代码”，随后描述旋钮调节、第五按键进入 FSK、外接 ADC 及两路误码比较等需求。模型的初步回答将系统分为信号源和 FSK 收发实验，并指出旋钮、DAC 驱动、ADC 及 AI 链路需要分别核对。




图 19　需求提示词与模型初步回答节选

关键人工判断是先确认已有工程，而不是直接接受所有扩展建议。后续交流中，模型承认此前查看的文件夹与重新确认的顶层不是同一工程，修正了对现有功能的判断。开发者再核对按键、旋钮与噪声开关分工，将需求落实为共享采样、共享同步、独立判决和独立统计。

该案例的价值在于把自我纠偏转化为工程约束：先确定输入工程，再讨论可复用模块；比较两种解调时固定前端，PRBS 只在判决后统计。最终系统框图、RTL 回归和双路实测共同对应这一选择。项目将确认顶层、器件、约束与当前文件的核查步骤写入 Skill 入口，减少后续跨工程误用。

3.2.3.2 大模型交互案例：时序定位与流水修复

原始提示词为：“该时序有问题，请你检查并且告诉我为什么时序有问题，问题出现在哪，然后你需要根据这个时序报告解决这个时序问题。”模型读取报告后，把关键路径定位到命令合法性检查、错误响应与命令缓存写入串联的控制通路，并指出宽比较和组合逻辑深度共同拉长延迟。



图 20　时序提问、关键路径分析与修复回答节选

模型提出把处理拆成执行和提交：先寄存响应及提交决定，下一周期写缓存。开发者接受增加一个 100 MHz 周期、即 10 ns 的低速控制延迟，以缩短组合路径；继续保持原时钟和约束，不通过降频回避问题。修复后重新实现，并核对建立、保持和失败端点。

表 9　命令控制通路时序修复对比

指标	优化前	优化后
WNS / ns	−0.103	+0.213
TNS / ns	−2.882	0
建立失败端点	88	0
WHS / ns	+0.051	+0.025

这一案例体现了大模型在解释报告与提出局部结构调整方面的作用。人工判断集中在新增延迟能否接受、功能是否保持和约束是否一致。该表评价当次控制通路修复；整机当前实现结果已在电路成果中单独列出。由此形成报告定位、局部流水、功能回归和重新实现的 Skill 组合。

3.2.3.3 采集与输出诊断：采纳实验方法，撤回门限猜测

AI 协助要点是把“收不到”和“解不对”拆开。早期接收不锁定时，模型一度建议降低搜索门限；后续 ADC 诊断暴露 BUSY/DOUT 连接异常，接线恢复后信号峰值明显回升。开发者据此撤回降门限方案，恢复对应基线，并保留 signal_peak 及采集状态字段。我们采纳的是增加观测量和分层诊断，没有继续把所有 lost 都归因于解调算法。

DAC 输出异常时，模型提出静态码、逐位权重码、慢斜坡、0x7F/0x80 附近切换和冻结样本等实验。开发者采纳“保持同一接线，每次只改一个条件”的方法，同时核对探头倍率和输出测点；对反复更换写入时序的建议，则要求先验证是否仍能响应按键、旋钮与上位机。波形变平稳而参数失效，不能作为可接受的修复。

人工复盘：先确认采集事务和测量尺度，再修改搜索或判决；一次实验应当能排除一类原因。对已被后续观测推翻的建议，及时撤回，并把原症状加入回归，避免调试只围绕最近一张截图。

3.2.3.4 旋钮控制纠错：测试预期不能照抄模型结论

交互触发点是旋钮无法控制频率、幅度和偏置。模型曾把 XADC 结果地址由 0x11 误改为 0x21，并在测试中加入同一错误地址的断言。开发者实板复测后反馈“旋钮 W1 依然无法控制信号的频率、幅值、偏置”，使排查重新回到通道、读地址和采样握手。



图 21　旋钮问题的用户反馈、重新核验与专项回归记录（本地对话摘录）

最终撤回错误地址修改，按 7 系列 XADC 原语定义恢复 VAUX1 结果地址，并补充对 DO[15:4]采样及 valid 脉冲的专项检查。这里采纳了重新核对器件定义和独立测试的做法，没有继续接受“代码与测试同时通过就说明结论正确”的判断。

人工复盘：模型可以同时写错实现和断言；两者一致只说明它们使用了相同假设。验收条件应来自器件定义、接口契约或独立参考，再由实板反馈检查整条控制通路。

3.2.3.5 解调优化选择：先补信息，再选择适合的任务

针对“AI 为什么没有明显优于传统”的追问，模型协助检查了两类原因：输入特征是否丢失整窗信息，以及定点缩放是否造成饱和。开发者采纳增加两项整窗功率、扫描缩放并同步 Python 与 RTL 的建议，使子窗信息与传统判决量共同进入 10 维输入；没有把反复增加训练轮数作为唯一解决办法。

模型还提出保留各子窗 I/Q 并扩大网络的结构性方案。开发者考虑到接口改动、定点验证和资源开销，选择先保持小网络，验证现有特征对局部污染的识别能力；因此暂缓更大输入和网络，也没有同时重做捕获前端。该选择使优化目标集中在已同步帧体的可靠性。

协作记录：从优势追问到实验目标

开发者 | 2026-10-31 22:37
那这样很难比较出ai的优势啊，有什么办法能凸显ai的优势吗

模型 | 2026-10-31 22:38
当前阶段先做软件可行性实验最划算：不急着改捕获链路、不扩大网络，先证明现有十维特征在突发干扰下确实能带来稳定收益。 如果这个实验也没有优势，就应重新选择 AI 的任务，而不是继续调参数寻找好看的结果。

开发者 | 2026-10-31 22:41
帮我做这个优化，以验证在指定突发干扰条件下，以小规模定点网络增加有限硬件开销，改善 FSK 载荷解调可靠性，并保留传统支路进行实时对照。

模型 | 2026-10-31 22:56
接收机原有回归已通过，覆盖频偏、AGC、时钟误差、同步字容错与拒绝、CRC 和丢帧统计；GUI 和协议的突发模式检查也通过了。独立测试频点上同样观察到相对全窗相关器的收益，但多数投票仍能达到相近效果，这个限制会写进交付说明。

本地对话摘录排版；各段保留原句，段落间内容省略。

图 22　AI 任务选择、开发者确认与传统补充基线的交互记录（本地对话摘录）

在突发工况上，采纳先软件、再 RTL、再模拟回环的路线，并保留传统支路实时对照。补充比较子窗多数投票和剔除最大能量窗后，对齐突发场景下这些方法与 AI 均能达到零错误；移位突发场景中 AI 错误数更低。我们据此将结论限定为特定突发位置的可靠性改善，并同时报告资源、延迟和 OOC 时序代价。实测及比较数值集中列于特性成果。

人工复盘：AI 优势首先取决于输入中是否存在可利用的信息，以及任务是否需要学习。理想白噪声下传统相关检测已是很强的基线；持续单音、频偏、有限窗及突发门控需分别分析。10 ms 整窗的 100 Hz 正交网格结论不能直接套到 2.5 ms 突发，因此不能把 1900 Hz 概括为“没有干扰作用”。

3.2.3.6 Skill 协作开发：把有效经验写成可调用步骤

Skill 开发从本项目的工程观察出发：对话中的任务边界、器件条件和验证层次需要持续保持，因此把入口、公共契约、原子职责和平台事实分开组织。人工保留自然语言入口和按需路由，采用文件快照与哈希绑定结果，并要求每项结论指向实际日志。工程目录与复现文档先完成收包核对，再进入工具阶段。



图 23　Skill 离线回归、结构检查与工程文件证据链

当前离线验证共 79 项行为测试，覆盖输入快照变化、目录成员变化、工具横幅、目录/ZIP 接收、显式命令留证、清单中断与篡改、范围策略和归档成员核对。收包入口兼容 AMD 推荐的根 README.md 及专用 reproduction.md。官方结构检查通过，核心 Markdown 与本地链接逐项检查；运行结果保存在 skill/validation/。

人工复盘：可复用的经验需要同时包含触发条件、判断步骤和可核查输出。时序问题先核对端点、路径与最终检查点，ADC 问题先检查转换事务；模型训练采用项目独立管线，通过整数参考与黄金向量核对部署一致性。Skill 将这些检查组织起来，执行范围由任务授权和实际输入共同确定。

表 10　Skill 验证项目、结果与证据

核查项	结果	证据文件（skill/validation/）
行为回归	79 项通过	checks/regression.log
官方结构与链接	结构通过；49 处有效链接	checks/official_structure.log、structure.json
当前工程收包	候选输入齐全，进入审阅	checks/received_project.log
所选文件及 ZIP	76 文件一致；CRC 通过	checks/selected_files.jsonl、verify_zip.log
执行与追溯	命令、返回码和日志哈希齐全	checks/results.json

项目文件核验覆盖源码、模型、XDC、Skill、bitstream 与布线检查点，共 76 个文件。两次相同选择策略的清单比较无差异；临时 ZIP 中所列成员逐项匹配，CRC 检查通过。该验证直接说明所选输入与归档字节的一致性。RTL 功能使用 24 项工程回归、实现使用整机报告、模拟链路使用仪器与双路统计，各证据层次共同构成作品的工程依据。

复用示例是把工程路径替换为另一份完整工程，先运行 receive_check.py 和 workflow.py inventory；Agent 再根据候选文件确定 top、part 及依赖，读取相关原子。对“只读时序报告”选择报告分析；对“生成配置文件，到此停止”选择输入核对、仿真与实现。前者减少无关工具调用，后者保持输入与结果绑定，停止边界清楚。

验证中最有价值的经验是主动检查“脚本声称的范围”与“实际覆盖的范围”是否相同。哈希一致描述文件字节，测试通过描述所测行为，最终检查点报告描述实现条件。把范围写在结论旁边，可避免将文件存在、工具返回成功或单张截图扩展解释为完整功能。

3.2.3.7 协作取舍与经验归纳

这些记录显示，采纳与否取决于建议能否形成可验证的改动。对能够减少组合深度的流水、能够定位故障的诊断字段和能够保留信号信息的特征扩展，采用局部修改并检查原功能；对已被实测推翻的门限和地址判断，撤回并修正测试；对扩大网络和重做同步等高投入方案，先用较小实验评估收益。

我们的协作方式由“让模型继续给一个方案”转向“要求模型说明依据、取舍和证伪方法”。每次交互保存现象、候选原因、最有区分度的实验和采纳决定，结果不符就回到假设；能稳定复用的部分再提炼进 Skill。开发者承担最终判断，模型用于加快阅读、计算和候选方案比较。

3.2.3.8 AMD ROSS 的使用过程、观察与建议

项目在 AMD ROSS 相关技能与 Vivado AI 扩展的环境中进行工程分析、时序处理和板级排查。使用时由开发者说明目标与现象，模型读取工程及报告，提出下一项操作，工具返回结果，再由人工决定是否修改或换观测点。自然语言和专业工具放在同一上下文中，便于追问某条路径、某个信号或某次失败的依据。

在 DAC 异常排查中，ROSS 提出逐位权重码、慢斜坡、0x7F/0x80 附近切换和暂停保持等实验。它们将波形异常拆成可区分的数字写入、转换和模拟输出问题。我们的体会是，下一项实验应能排除具体假设，而不只是再次采集类似截图；波形恢复后还应回归按键、旋钮及 GUI 参数控制。

ADC 调试曾出现全零、偶有非零和 BUSY 持续为高等不同现象。先检查转换启动、BUSY 过程和有效样本，再分析 FSK 与 CRC，有助于把诊断顺序放在正确层次。不同上电和下载状态需要随记录保存，单一观测点不能替代整个事务过程。这些经验促使我们把状态记录与分层诊断加入 Skill。

表 11　基于使用过程提出的 ROSS 建议

使用观察	改进建议
工程、接线和仪器状态分散	维护实验状态卡；配置变化后提示哪些旧观察需要重验
多轮排查易重复同一操作	列出假设、支持/反对证据及下一项鉴别实验
工具失败与设计失败混在一起	明确作业状态、原始错误、服务恢复和重试条件
局部修复可能遗漏完整功能	区分最小诊断设计与整机，修复后提示相关回归
有用经验难以跨对话保持	关联报告、触发条件和失效边界，再提炼可调用规则

ROSS 对初学者的帮助在于把陌生的日志和工具步骤转化成可讨论的工程问题，也让人工更容易表达为什么做这一步。需要继续改善的是长期实验状态维护与无效重复控制。我们更看重每轮增加了什么信息，而不是调用次数；后续可通过首次有效鉴别实验耗时、重复构建次数等指标评价改进效果。

3.3 特性成果

3.3.1 DDS 波形与交互特性

DDS 数字验证覆盖采样间隔、相位回卷、ROM 地址、波形选择、幅度/偏置生效、饱和与 DAC 事务。采样更新为 100 kSPS，DAC 完整事务短于 10 μs；参数在边界提交，数据与有效标志对齐。四波形共用相位通路，频率调节不依赖重新生成波形表。

表 12　DDS 功能及观察项目

功能	工程实现	测量关注
正弦波	同步 ROM、统一缩放	周期、峰峰值、直流中心、失真
方波	半周高低电平	占空比、边沿与平台
三角波 / 锯齿波	线性斜坡及回卷	斜率、端点、周期连续性
频率调节	100～2000 Hz；旋钮 10 Hz 步进	多点频率读数与周期
幅度 / 偏置	中心化缩放、合法化及饱和	峰峰值、均值与削顶
本地 / GUI 操作	仲裁、软接管、生效回读	按键模式与显示一致




图 24　四种 DDS 波形的示波器展示



图 25　DDS 频率、幅度和偏置调节对比和 FSK 信号波形

DDS 是 FSK 发送和受控干扰的共同基础。将相位、幅度与接口时序分开验证，使通信性能变化能够追溯到具体环节。频率网格和控制码在前文作为数字指标给出，模拟幅度、偏置和波形质量在同一测量条件下评价。

正弦、方波和三角波分别在 100、500、1000、2000 Hz 下测量，共 12 组。测量点为 J2 / DAC OUT，使用 RIGOL DHO814 示波器和 1 MΩ输入；记录如下。

表 13　DDS 三种波形的 12 组仪器测量记录

波形	设定/Hz	实测/Hz	频差/Hz	误差/%	Vpp/V	偏置/V
正弦	100	100.30	0.30	0.300	3.7917	1.8546
正弦	500	500	0	0	3.7616	1.8358
正弦	1000	1000	0	0	3.8016	1.8596
正弦	2000	1999.4000	-0.6000	-0.0300	3.7670	1.8644
方波	100	100	0	0	4.0200	1.8241
方波	500	500	0	0	4.0129	1.8273
方波	1000	1000	0	0	3.9954	1.8269
方波	2000	2000.5000	0.5000	0.02500	4.0178	1.8490
三角	100	100.02	0.02	0.0200	3.7696	1.8374
三角	500	500	0	0	3.7606	1.8173
三角	1000	1000.8000	0.8000	0.0800	3.7278	1.8406
三角	2000	2000	0	0	3.8108	1.8416

12 组记录的最大绝对频差为 0.80 Hz，最大相对误差为 0.300%；峰峰值为 3.7278～4.0200 V，直流偏置为 1.8173～1.8644 V。频率误差按实测值与设定值计算，幅度与偏置均为模拟输出读数。原始记录见代码包 data/hardware/dds_measurements.csv。

3.3.2 传统与 AI 同条件实测对照

主实验采用 FSK 幅度码 32、偏置 0、公共频偏 0、高斯强度 0，注入 1050 Hz、幅度码 80 的 Payload burst。该模式在前导与同步字后随机污染一个四分之一符号段。100 帧最终报告完整，两路均捕获 100 帧、丢帧为 0，ADC 异常、ADC/DAC 削顶和报告丢弃计数均为 0。

表 14　1050 Hz 突发单音的 100 帧最终结果

指标	传统	AI
载荷错误 / bit	4061 / 25600	0 / 25600
载荷 BER	15.8633%	本次样本未观察到误码
CRC 失败 / 接收帧	100 / 100	0 / 100
捕获 / 丢帧	100 / 0	100 / 0
报告状态	完整 Final	同一最终快照

两种判决针对同一次接收的样本，前端参数相同，25600=100×256。传统 CRC 全部失败仍属于完成接收的帧，因此计入捕获和载荷分母。AI 改善体现在帧体分类，而不是额外捕获了帧。零错误保留测试位数，不计算以零为分母的提升倍数。

(b) 1900 Hz / 幅度码80 / 突发模式

Config 4 | DDS | RX lock 0
Active amplitude 255 | bias 0 | 1000 Hz
Interference: ON / Payload burst, 1900 Hz, amplitude 80
Gaussian scale 0 | gate 1/1/0

Measurement	Traditional	AI
Payload BER	0.318164	0
Errors / bits	16290 / 51200	0 / 51200
CRC failures	200	0
Captured frames	200	200
Lost frames	0	0
Offset (Hz)	0	0
AGC exponent	1	1

图 26　1900 Hz 突发单音的双路上板结果（Live）

1900 Hz 突发实验采用相同 FSK 及干扰幅度码，运行中记录 200 帧，两路均捕获 200 帧、丢帧为 0。传统载荷错误 16290/51200，BER 为 31.8164%，CRC 失败 200 帧；AI 为 0/51200，CRC 失败 0。该记录为 Live 观察，与 1050 Hz 最终报告分别列出，不合并分母。

表 15　整机双路解调的同条件结果汇总

工况/状态	传统错误/bit	AI 错误/bit	捕获/丢帧
1050 Hz 突发，Final 100 帧	4061/25600	0/25600	100/0
1900 Hz 突发，Live 200 帧	16290/51200	0/51200	200/0
1020 Hz 持续，Final 100 帧	0/25600	4443/25600	100/0
1050 Hz 突发，Live 205 帧	8266/52480	0/52480	205/0

同一轮实验中，两路共用接收前端、采样和帧计数，独立执行判决与统计。205 帧 Live 记录中传统载荷错误为 8266/52480，AI 为 0/52480，两路均捕获 205 帧且丢帧为 0；ADC 异常、ADC/DAC 削顶和报告丢弃计数均为 0。该记录与 100 帧 Final 分别保留，不合并分母。




图 27　1050 Hz 突发单音 205 帧双路运行记录（Live）

突发场景中，AI 在上述有限测试位数内均未出现载荷错误；1020 Hz 持续单音下，传统支路为 0/25600 而 AI 为 4443/25600。由此可见，收益集中在局部突发污染，不能推广到全部干扰类型。原始图片和统计索引见代码包 data/hardware/ 及 data/hardware_results.json。

3.3.3 优化过程与阶段结果

优化前系统已经具备同规模分窗特征和网络。优化围绕突发工况训练、定点部署一致性、可控干扰和实验界面展开：模型加入局部污染样本并重训练，部署检查整数范围和黄金向量；发送端支持帧体突发及模式配置；GUI 集中展示回读与双路结果，并加入忙状态和连续点击保护。共享捕获与同步结构保持原设计。

表 16　优化前后的阶段实测观察

指标	优化前阶段	优化后突发实验
报告 / 发送帧	Live / 332	完整 Final / 100
两路捕获 / 已判丢帧	304 / 27	100 / 0
传统载荷错误 / bit	59 / 77824	4061 / 25600
AI 载荷错误 / bit	29 / 77824	0 / 25600
传统 / AI CRC 失败	2 / 2	100 / 0
ADC / DAC 削顶	13050 / 26167255	0 / 0

优化前阶段存在已判丢帧、残余误码和明显削顶，Live 时点另有 1 帧尚未结算；优化后指定突发实验完成 100 帧捕获，AI 载荷未观察到误码。两阶段工况不同，表格用于展示系统由早期运行到稳定实验的变化；载荷算法收益以同次双路实测为主要依据。

训练适配提升了对局部污染的识别，界面和统计调整则让实验条件、应用状态与结果更清楚。通过保留传统支路、原始分母及异常计数，优化结果可以直接核对，也便于发现某类信道上的退化。

3.3.4 硬件资源与处理时间

表 17　突发工况适配前后的整机资源

资源	优化前	优化后	增量
LUT	12827	12945	+118
FF	10715	10747	+32
DSP	21	21	0
RAMB36	35	35	0
RAMB18	9	9	0

LUT 增幅约 0.92%，DSP 和块 RAM 不增加。该表比较两套都已包含 AI 的系统，增量包括突发控制、配置处理和实现差异。AI 推理内核本身使用 406 LUT、276 FF 和 1 DSP，无块 RAM；共享相关器使用 684 LUT、589 FF、16 DSP 和 2 个 RAMB18，缓存和同步也为两路共用。

网络通过单 DSP 分时计算将额外乘法资源控制在较小范围，约 6.4 μs 内核时延满足 10 ms 符号节拍。整机资源成本不能由这个 1 DSP 代替，实际部署同时依赖共享特征提取和存储。资源表、层级统计与 100 MHz 实现时序共同说明本方案的实现可行性。

为比较判决方法的实现成本，在相同器件、100 MHz 约束和 Vivado 2026.1 流程下，对整窗相关、子窗多数投票、剔除最大能量窗和固定参数 AI 检测器分别进行 OOC 布局布线。各检测器均包括对应的特征计算与判决逻辑，结果与前述整机资源分开列出。

表 18　四种检测器的 OOC 资源与处理时间

方法	LUT	FF	DSP	周期	延迟/μs
整窗相关	488	402	12	3504	35.04
多数投票	742	526	16	3512	35.12
剔除最大能量窗	839	519	16	3517	35.17
固定参数 AI	1038	731	17	4147	41.47

表 19　四种检测器在 100 MHz 约束下的 OOC 建立时序

方法	WNS/ns	TNS/ns	建立时序
整窗相关	3.105	0.0	满足
多数投票	2.797	0.0	满足
剔除最大能量窗	1.621	0.0	满足
固定参数 AI	-0.529	-9.479	负裕量

相较整窗相关，AI 检测器增加 550 LUT、329 FF 和 5 DSP，延迟增加 643 周期，即 6.43 μs。41.47 μs 的模块处理时间小于 10 ms 符号周期，但 AI 检测器的 OOC 建立时序 WNS 为-0.529 ns、TNS 为-9.479 ns，反映出该独立实现的 100 MHz 时序余量不足。处理吞吐预算与建立时序是两个不同指标。

整机实现包含 ADC 采集、历史存储、UART 及板级 I/O，前述整机报告给出 100 MHz 下 WNS=0.000 ns、TNS=0；OOC 仅评价检测器，且其记录不定义输入输出延迟。两种实现范围与约束边界不同，OOC 负裕量不能直接替代整机时序结论。资源与处理时间对比说明，当前 AI 方案以额外硬件和处理延迟换取指定突发场景的可靠性收益。原始数据见 data/detector_comparison/resource_results.csv 及 resource_receipt.json。

以整窗检测器为参照，AI 独立检测器的 LUT 增加约 112.7%，FF 增加 81.8%，DSP 增加 41.7%，处理时间增加 18.35%；这些比例对应包含特征计算的 OOC 范围。41.47 μs 约占 10 ms 符号周期的 0.415%。因此选择 AI 的理由是特定污染模式下的判决收益，成本评价同时考虑共享资源、处理节拍和实现裕量。

3.3.5 分层验证与适用范围

表 20　软件及 RTL 数字验证结果

测试层次	传统错误 / bit	AI 错误 / bit
独立符号测试①	3075 / 38400	0 / 38400
独立符号测试②	3384 / 38400	0 / 38400
独立符号测试③	3353 / 38400	0 / 38400
未训练频率集合	2439 / 38400	0 / 38400
软件完整帧：96/96 捕获	2173 / 24576	0 / 24576
RTL 发送→理想 ADC→接收	30 / 256	0 / 256

软件符号测试首先检查分类能力，完整帧测试加入搜索和同步，RTL 回放使用真实发送码的理想线性 ADC 映射，最终上板记录包含实际模拟链路。不同层次分别回答算法、数值、时序和物理运行问题，不把数字回放与上板样本相加。

模型对持续单音存在退化：1020 Hz 持续干扰、FSK 幅度码 64、干扰幅度码 32 的 100 帧最终报告中，两路均捕获 100 帧，传统 0/25600 错误，AI 为 4443/25600、CRC 失败 100 帧。系统支持持续单音、突发单音和高斯噪声，当前网络重点适配局部突发；传统支路保留了在其他工况下的参照价值。

突发实验保护前导与同步字，结论聚焦已同步帧体。有限样本中零错误不代表真实 BER 为零；捕获能力与帧体分类性能分别评价。下面进一步比较传统稳健判决与 AI，分析突发位置变化时的收益和适用边界。

同条件数字回放采用相同的定点特征和输入序列，共 303 个测试单元、77568 bit。比较方法为整窗相关、四子窗多数投票、剔除最大能量窗和固定参数 AI。各组错误数如下，数字结果与模拟链路整机统计分别保留。

表 21　相同输入下四种判决方法的数字回放错误数

场景	比特数	整窗	投票	剔除	AI
对齐四分之一突发	18432	1855	0	0	0
移位四分之一突发	18432	1856	1040	706	436
移位半符号突发	18432	3704	4060	4406	3033
持续单音	18432	5775	9207	9207	9207
无干扰/白噪声	3840	0	0	0	0

对齐四分之一突发时，多数投票、剔除最大能量窗和 AI 均为 0/18432，说明简单稳健策略也能处理此类对齐污染。突发窗口移位后，AI 错误数为 436，低于整窗 1856、多数投票 1040 和剔除最大能量窗 706；半符号突发时，AI 为 3033，同样低于三种对照方法的 3704、4060 和 4406。持续单音下整窗相关错误更少，保留了传统方法的优势。256 bit 理想 ADC 回放中，整窗 30 错，其他三法 0 错，用于核对 RTL 判决一致性。

移位四分之一突发的 18432 bit 中，AI 相对整窗、投票与剔除法分别减少 76.5%、58.1%和 38.2%的错误；移位半符号突发中分别减少 18.1%、25.3%和 31.2%。这些比例按同组错误计数计算，体现位置变化下的分类收益。各方法使用同批输入、相同测试种子和冻结参数，完整逐单元结果保留于 symbol_results.csv。




图 28　突发场景判决可靠性与 OOC 资源成本对照

第四部分　总结

4.1 可扩展之处

扩展方向包括干扰频率、强度、占空比及前导受扰比例的系统扫描，按独立运行保存完整 Final；结合整窗、投票、异常窗剔除与 AI 开展特征消融、混合信道训练和判决选择。实现上继续扩大时序裕量，模拟链路完善幅度与频率标定。Skill 可用相同的输入、日志和归档规范推广到其他 RTL 任务；ROSS 协作可通过首次有效鉴别实验耗时和重复构建次数评价效率。

4.2 心得体会

本项目让我们认识到，FPGA 系统的难点在数字时序、模拟接口与统计口径能否衔接。从相位累加到 J2，再到 ADC 样本与帧结果，每层都要有明确检查点。先建立最小链路，再逐层集成，比一次修改多个模块更容易定位问题。

DDS 设计使我们分清了数字分辨率与实际性能。32 位相位、12 位 ROM 和 8 位 DAC 各有作用；控制字正确之外，还要检查 ROM 延迟、幅度中心与写入时序。稳定的信号源是通信实验可信的基础。

解调比较改变了我们对 AI 的期待。网络需要有用的输入，也需要合适的任务。分窗信息有利于识别局部污染，却不意味着所有信道都优于传统。保留传统支路、记录完整分母与异常计数，使成功和退化都能被看见。

与大模型协作最有价值的习惯，是在采纳前追问“凭什么、怎么验证、失败后怎么区分原因”。门限猜测被接线观测推翻，地址误修又暴露了实现与测试可能共享错误假设。我们因此更重视器件定义、独立参考和人工复测，不再把回答的确定语气当作依据。

暂缓方案也是设计决定。我们先补齐特征和定点一致性，再评价扩大网络；先检查采集事务，再讨论同步与纠错。每轮修改都要回归按键、旋钮、GUI 与统计，不能只修好最近的症状。

ROSS 和相关工具缩短了阅读日志、理解路径与组织实验的时间，真正推进项目的仍是有区分度的实验。我们把有效的判断顺序、输入与停止条件写入原子化 Skill，使一次调试经验能够转化为下一次任务的方法。

第五部分　参考文献

[1] Gorday P, Erdöl N, Zhuang H. Flexible FSK Learning Demodulator[C]//2018 9th IEEE Annual Ubiquitous Computing, Electronics & Mobile Communication Conference (UEMCON). 2018: 633-639. DOI: 10.1109/UEMCON.2018.8796649.

[2] Gorday P E, Erdöl N, Zhuang H. Complex-Valued Neural Networks for Noncoherent Demodulation[J]. IEEE Open Journal of the Communications Society, 2020, 1: 217-225. DOI: 10.1109/OJCOMS.2020.2970688.

[3] Mohammad A S, Reddy N, James F, et al. Demodulation of faded wireless signals using deep convolutional neural networks[C]//2018 IEEE 8th Annual Computing and Communication Workshop and Conference (CCWC). 2018: 969-975. DOI: 10.1109/CCWC.2018.8301731.

[4] Liu S, Yang S, Liu C, et al. Research on Anti-interference Algorithm for Cab Signal Demodulation Based on Deep Learning[C]//2020 16th International Conference on Control, Automation, Robotics and Vision (ICARCV). 2020: 248-254. DOI: 10.1109/ICARCV50220.2020.9305349.

[5] AMD. Vivado Design Suite User Guide: Logic Simulation (UG900)[EB/OL]. https://docs.amd.com/r/en-US/ug900-vivado-logic-simulation.

[6] AMD. Vivado Design Suite User Guide: Using Constraints (UG903)[EB/OL]. https://docs.amd.com/r/en-US/ug903-vivado-using-constraints.

[7] AMD. Vivado Design Suite User Guide: Design Analysis and Closure Techniques (UG906)[EB/OL]. https://docs.amd.com/r/en-US/ug906-vivado-design-analysis.

[8] AMD. UltraFast Design Methodology Guide for FPGAs and SoCs (UG949)[EB/OL]. https://docs.amd.com/r/en-US/ug949-vivado-design-methodology.