Lab1

吴非 519021910924 贾鑫鹏 5190121911317

A1 架构:

Matlab 实现:




图 1 零极点分布图

滤波器算法: 定点	V	
系数 字长:	16 最佳精度小数长度	
● 分子 小数长度:	8 ● 定标值 小数长度:	11
○ 分子 范围 (+/-):	16 定标值 范围 (+/-):	16
● 分母 小数长度:	8	
○ 分母 范围 (+/-):	16	
	应用	

图 2 抽头系数



图 3 部分参数

响应类型		_频率设定	_幅值设定
○ 低通 ~	○ 指定阶: 10	单位: MHz V	单位: dB ~
○ 高通 ∨	● 最小阶	Fs: 10	
● 带通	@ ax-1-19/1		Astop1: 60
○帯阻	_选项	Fstop1: 0.5	Apass: 1
○ 微分器 ~	完全匹配: 阻带 🗸	Fpass1: 1.5	
_设计方法			Astop2: 60
● IIR Butterworth ∨		Fpass2: 3.2	
○ FIR 等波纹 ∨		Fstop2: 4	

图 4 滤波器设置




图 5 matlab 仿真结果(滤波前)





图 6 matlab 仿真(滤波后)

优化前的 IIR 滤波器电路图 A1: (直接 II 型,八节二阶节)




20

(需要注意的是, 为了满足 60Mhz 的频率要求, 在第四和第五节之间插入寄存器 (流水线):

```
pe pe1(.in(ppl_1),.a1(a1_0),.a2(a1_1),.b1(b1_1),.b2(b1_2),.out(out_1),.clk(clk),.rst(rst));
pe pe2(.in(out_1),.a1(a2_0),.a2(a2_1),.b1(b2_1),.b2(b2_2),.out(out_2),.clk(clk),.rst(rst));
pe pe3(.in(out_2),.a1(a3_0),.a2(a3_1),.b1(b3_1),.b2(b3_2),.out(out_3),.clk(clk),.rst(rst));
pe pe4(.in(out_3),.a1(a4_0),.a2(a4_1),.b1(b4_1),.b2(b4_2),.out(out_4),.clk(clk),.rst(rst));
pe pe5(.in(ppl_4),.a1(a5_0),.a2(a5_1),.b1(b5_1),.b2(b5_2),.out(out_5),.clk(clk),.rst(rst));
pe pe6(.in(out_5),.a1(a6_0),.a2(a6_1),.b1(b6_1),.b2(b5_2),.out(out_6),.clk(clk),.rst(rst));
pe pe7(.in(out_6),.a1(a7_0),.a2(a7_1),.b1(b7_1),.b2(b7_2),.out(out_7),.clk(clk),.rst(rst));
pe pe8(.in(out_7),.a1(a8_0),.a2(a8_1),.b1(b8_1),.b2(b8_2),.out(out),.clk(clk),.rst(rst));
fixpmul fixpmul_10(.a(ppl_0),.b(gm),.o(out_0));
always@foosedge_clk_or_negedge_rst)
```

如图所示 ppl_4 为寄存器类型,其他的 out_*为 wire 类型,直接组合逻辑连接。 Verilog 验证结果:

将结果作为输入,用 matlab 显示波形, 结果为:




可以看到和初始用 matlab 模拟的结果一致, 因此 verilog 仿真正确 (之后的仿真结果

只需要和这个 result.txt 对比,如果一致那么也一样可以说明仿真成功,并不需要单独写 testbench)


Vivado 结果:

Synthesize:

频率: 最低要求为 60Mhz, 周期为 16.67ns, 可见 16ns 满足要求。




资源情况:




Implemente:

频率:




资源:



A2 架构:

优化后的 (频率为 1/2)

在8个处理单元间插入 reg, 并在每个 pe 中设置一级流水线 (A2 架构) (也即插入流水线来减小关键路径, 提高频率)



对应代码中的 buffer0,buffer1,buffer2:

```
always@(posedge clk or negedge rst)

if(!rst)

begin reg1<=0;reg2<-0; buffer0<=0;buffer1<-0;buffer2<-0;result<-0;

else

buffer0<=in-in_1;

buffer1<=reg1;

buffer2<-reg2;

reg1<-in-in_1;

reg2<-reg1;


result<=out;
```

Vivado 结果:


Synthesize:

频率:

可见频率为 7.5ns,符合小于一半的要求。




资源:




Implemente:


频率: 可见其频率略比 Synthesize 的高, 猜测可能是物理实现比 Synthesize 多考虑了一些细节,比如连线的长度影响延迟。



A3 架构:




A3_pe:



A3_pe 是对 A1_pe 进行折叠后得到的结果, 在相邻 pe 之间存在寄存器, 来优化时钟周期, 同时使结构满足时序。

将 Rtl 代码得到的结果作为输入,用 matlab 显示波形,结果为:




可以看到和初始用 matlab 模拟的结果一致,因此 verilog 仿真正确

Vivado 结果:


Synthesize:

频率:

可见其甚至比提高频率的 A2 架构更快。




资源: 可以看到其 DSPs 一栏 pe 从原始架构中的 16 减小到了 4,这正好验证了使用折叠架构从 4 个加法器和四个乘法器减小到分别各一个,变为 1/4,满足要求。




Implemente:

频率:



资源:



分工:

Matlab 的验证和分析:

贾鑫鹏

数据预处理: 吴非

主要为输入数据和输出数据在十进制,二进制,十六进制之间的转换(python)

A1 架构的实现:

贾鑫鹏实现了主体计算逻辑,吴非进行了其中不可综合部分和使能信号控制等小细节的 修改。

A2: 吴非 A3: 贾鑫鹏

Vivado 的验证: 吴非

实验报告的 Matlab 和 A3 部分由贾鑫鹏完成,吴非负责剩余部分的撰写。

总结:

本实验通过对 IIR 架构的 matlab 和 verilog 的探索实现,对 IIR 有了更深刻的了解,并对 VLSI 的并行,折叠,流水线等常用的手段进行了实践,验证了理论知识,加深了印象,同时也熟悉了 matlab 和 vivado 等常用软件的操作。

(实验过程中的小结论: Input 是 reg 还是 wire 类型不影响 vivado 时序报告结果。)