# 面向大规模 MIMO 检测的矩阵乘法设计

组长 吴非 519021910924 组员 贾鑫鹏 5190121911317

一、软件 Gram 矩阵乘法设计

## 1. 代码

这部分代码由实验指导中给出是浮点型的 Gram 矩阵算法,并且列出了误差的计算。

该部分是对计算需要的值进行定义和提取这是定点化后的代码。

矩阵的计算过程,在硬件结构中我们采用的是(a+bi)\*(c+di)=(ac+bd)-(ad+bc)i 的计算公式,所以在计算过程中产生的中间变量不多,分别列出并提取,用工具箱对其进行量化,主要以 fi 函数对数据进行量化,例 fi (x,1,16,8),即对 x 变量进行定点量化,有符号数,16 位字长,8 位是小数。量化后分别得到了 G1,H1,在做差值,得到顶点量化后的误差 X1,通过多次的运行得到结果.


X1 0.0117 0.0010006 0.0084 0.0079 0.0595 0.0073 可以看出误差基本稳定在 6%以下符合要求。

在将需要的 H1 矩阵的虚步实部输出作为硬件的输入,Gout 作为相应参考的结果数据。 2.定点量化的考虑

对于输出矩阵 G 而言,在定点量化的过程中,首先在浮点型运行了几次代码,得到 G 矩阵,其中的结果不会超过 200,而将整数位设置为 8 位完全满足了整数部分的需求,而小数部分 8 位的精度也使得误差不会超过 6%,并且整数小数各 8 位的模式也方便了硬件部分的输入输出及结果整理。

对于输入数据 H 的量化,也采用各自 8 位的方式,整数部分会超出预期的性能,但是在硬件中会方便实现,并在且在后续的调试过程中更容易发现问题。

软件的计算过程为了保证精度均采用了 13 位小数的方式,但后面为了验证与硬件电路的适配性而改为了 8 位。



	G X G1 X err X									
	8x8 complex double									
	1	2	3	4	5	6	7	8		
1	0.1029 +	0.1663 +	0.1382 +	0.1478 +	0.1425 +	0.1267 +	0.1329 +	0.1458 +		
2	0.1234 +	0.1731 +	0.1078 +	0.1446 +	0.1725 +	0.1493 +	0.1670 +	0.1527 +		
3	0.0835 +	0.0726 +	0.0730 +	0.1018 +	0.1155 +	0.1142 +	0.1024 +	0.0933 +		
4	0.1048 +	0.1251 +	0.1135 +	0.1167 +	0.1342 +	0.0979 +	0.1569 +	0.1135 +		
5	0.0956 +	0.1295 +	0.1233 +	0.1030 +	0.1401 +	0.1183 +	0.1342 +	0.1468 +		
6	0.0955 +	0.1180 +	0.1142 +	0.1057 +	0.1143 +	0.0843 +	0.1129 +	0.1390 +		
7	0.0821 +	0.1319 +	0.0985 +	0.1412 +	0.1420 +	0.1090 +	0.1277 +	0.1702 +		
8	0.1029 +	0.1449 +	0.1011 +	0.1369 +	0.1781 +	0.1468 +	0.1897 +	0.0860 +		
9										

单次软件运行结果及误差截图,实部虚部是随机生成具,数值上平等,通过对实部的观察可以看出,软件的仿真符合逻辑且运行正确。

# 二、硬件 Gram 矩阵乘法设计

## 1. 基本架构设计及数据的流动





图 1 pe\_array 基本结构 整体图:

图 2 PE 单元结构

图 3 PE 中乘法器结构



31:16bits: 实部 15: 0 虚部

以(3,3)\*(3,3)的矩阵计算为例,相应的基本计算结构如上图,右侧为左图中对应的 PE 单元的具体架构设计,以 PE11 为例,前矩阵的第一行与后矩阵中的第一列依次流入并相乘,在通过其中的寄存器进行累加,则的到的结果为 PE11=a11\*b11+a12\*b21+a13\*b31,此时 PE11 的结果为最终结果 G11 的值,对应的本次实验的矩阵算法为(8\*64)\*(64\*8)的矩阵乘法,则需要 8\*8 的 PE 基本单元,每个 PE 需要流入 64\*2 个基本数据。

在 PE 的乘法器部分,是一个单独的 32 位的乘法计算器,将输入的 32bit 的 a,b 两个数据分为 16bit 的 4 部分,由公式(a+b\*i)\*(c+d\*i)=ac-bd+(ad+bc)i 得到最终计算结果,再通过公式 ac-bd=a(c-d)+d(a-b)与 ad+bc=b(c+d)+d(a-b)优化得到对应得硬件结果。

最终 64 个 PE 单元的输出是最终的结果。

# 2. 模块接口和功能的主要描述

对于 PE 部分,输入的数据为每个周期进入的两个 32bit 数据,输出由三部分组成,两个个是对当前输入数据进行一个时钟的延迟后传递给后面的 PE,另一个输出是在达到某一周期后所得到的最终结果。

对于 pe\_array,输入数据为按照顺序输入的 H 矩阵中的元素,同时拥有 16 个输入端口,在输出方面,共有 64 个输出端口,即 PE 单元的数量。


delay 文件用来产生部分使能信号,来负责控制电路需要的时序。

而 testbench 文件中,将已有的输入数据读取到 memory 中,同时产生地址(地址的产生较为简单,所以在其内部生成),输出相应的数据输入进模块内。

乘法器部分由 4 个基本的乘法器组成,如上图所示,以两个矩阵中的两个元素为输入,将其分实部,虚部共 4 个部分,其中高 16 位是实部,低十六位是虚部,在经过四个乘法器与两个加法器的计算得到两者之积。

#### 3. 关键路径

在此次的架构中主要的关键路径来自于乘法器部分,即单个的 PE 单元中,在 PE 之间都存在寄存器相互连接,所以只能在其内部,我们的算法中在乘法器部分会存在这四个乘法器并行,两个加法器并行,从而产生了一个加法器一个乘法器的路径,而在乘法器外部,数据仍要与上一个周期的数据进行累加操作,所以外部存在一个加法器,所以关键路径为两个加法器与




一个乘法器。

# 4. 结果与时序图

	Waves								
Time	0 10 n	20 ns			30 ns		40 ns		50 ns
clk=0									
rst=1									
out_c[31:0] =017F0000	304 000000000	00800000	01400000	017F0000	01E40000	01F60000	02500000	04720000	04BD0000
out_c[31:0] =011400B9	9 201 000000000		0034FFDE	011400B9	016300C1	01640073	01570067	01700102	OOECFFEF
out_c[31:0] =FF93FFE2	2 201 000000000			FF93FFE2	FEECFF44	FEC7FEE5	FE63FE72	FE8FFEC2	FEB7FE4F
out_c[31:0] =00000000	x+ 00000000				FF0CFFE3	FF4D005F	FEAD004D	FEE7002C	FEE70044
out_c[31:0] =00000000	x+ 00000000					FFFSFFE8	FFEB003E	FF89000A	FFSFFF79
out_c[31:0] =00000000	x+ 00000000						00CA0059	008B005E	00CT00€3
out_c[31:0] =00000000	x+ 00000000							FFE60027	0006FEFE
out_c[31:0] =00000000	x+ 00000000								FFC400A9
out_c[31:0] =0114FF47	7 x+ 00000000		00340022	0114FF47	0163FF3F	0164FF8D	0157FF99	017CFEFE	00EC9011
out_c[31:0] =001D0000	x+ 00000000			001D0000	01FB0000	02760000	02B10000	02C10000	03B70000
out_c[31:0] =00000000	x+ 00000000				FFDBFFD6	FE7BFFD9	FE33FF4E	FEGGFEFF	FE34FEEA
out_c[31:0] =00000000	21 21 00000000					FFD0FFD6	001900A1	FF22009F	FF3D00CC
out_c[31:0] =00000000	201 000000000						0001FFF4	001F008F	FFCA0047
out_c[31:0] =00000000	201 00000000							003A005A	FFFB00A2
out_c[31:0] =00000000	x+ 00000000								FFEA0009
out_c[31:0] =00000000	200000000								
out_c[31:0] =FF93001E	£ ** 000000000			FF93001E	FEECUOEC	FEC7011B	FE63018E	FE8F013E	FEB701B1
out_c[31:0] =00000000	*+ 00000000				FFDB002A	FE7B0027	FE3300B2	FE880101	FE340116
out_c[31:0] =00000000	x+ 00000000					00€10000	01610000	02250000	03070000
	x+ 00000000						0067FFFD	0037FF68	00CSFESS

输出的开始截图满足架构的时序。




```
226 + ffd6 i 0416 + fe33 i fa24 + f931 i 07ed + f576 i 019d + faf4 i f92f + f758 i 040c + ff3c i 00dd + 05b1 i 041b + 0184 i 3c12 + ffe6 i fb37 + 06bb i 0207 + 07b1 i fe94 + 06f0 i 0b12 + f9a9 i fc0f + 0cd4 i fc46 + f925 i fa20 + 0683 i fb2f + f906 i 3dab + ffe0 i 074c + 006d i 0252 + f9d4 i f9f2 + 011b i 0868 + ff58 i f401 + 01d8 i 07e6 + 0a42 i 0201 + f806 i 0752 + ff47 i 3882 + ffdf i 024d + f63c i fc33 + fa05 i 0404 + fc2c i fee3 + fa7b i 0190 + 04c9 i fe8d + f8d6 i 024e + 05ef i 0240 + 0986 i 390a + ffe7 i fbf0 + fa20 i 0f70 + 05bf i fcf0 + 05e1 i f939 + 085e i 0b19 + 0614 i fa06 + fea4 i fc44 + 05b1 i fc05 + 05a3 i 40a9 + ffdd i f5ce + 05fa i f646 + 022c i 03f4 + 0084 i fc00 + f2f1 i 085d + 006b i 03f5 + 038f i 0f6f + fa09 i f5b6 + f9c9 i 3d46 + ffe7 i f909 + 05c4 i 00d7 + fa11 i fc37 + 06a0 i f3fb + fdeb i fede + 054c i fcf4 + f9ed i f637 + fd96 i f916 + fa08 i 4088 + ffe5 i
```

输出的波形以及部分最终得到的数值,按顺序与软件所得的数据进行对比,结果存在差距,这在后面的部分会进行说明,整体的数值与理论结果相近,可以说明架构的正确性,通过观察与数据的追踪来看,两者的误差存在于实部或虚部的低五位里面,即误差范围在 0.125 以内。

#### 三、综合结果

波形:




## Synthesis:

资源:




时序:



## Implement:

# 资源:



# 1. 对截图中得到的数据进行提取得到表格

#### 面积 1:

name	Slice LUTs(4332 00)	Slice Registers (86 6400)	Slice(10 300)	8		s as ic(433 )	Bond 10B ( 0)	85 B	UFGCTRL ( 2)	
pe_arr	8	24		6		8	3	4	1	
ay delay	2	15		5		6	)	0	0	
•									U	
pe_77	6	8		3		6	3	0	0	
时钟频率:										
Position	Clockname	e Period(ns)	RiseAt(n	$_{\mathrm{S}})$	Fa1	lAt(ns)				
1	c1k	1.5		0		0.75	5			
吞吐率:										
Name	Contraints	s status	LU T	FI	Ī	URAM	BRAM	DSP	Elapsed	
Synth_1	Contrs_1	synth_design Complete	8		24	0	0	0	0:01:06	

2. 性能的计算

计数单位的计数周期为 71(64+7), 即需要 71 个时钟周期来计算一个 Gram 矩阵, 而从综合结果来看,结构可以满足 clk=1.5ns,则 fc=660MHz 所以计算得吞吐率为

## Throughput=(1/71)\*fclk=9.3e+6

进一步可以得到硬件效率

Hardware Efficiency=Throughput/(LUTs+FFs+DSP\*280)=2.9e+5

四、遇到的问题

- 1. 在一开始的运行中,最终结果与实际得到的 Gram 矩阵始终存在着巨大差异,在经过排查后发现,复数矩阵的转置与常规矩阵的转置并不相同,在经过修改后得到了和实际矩阵结果接近的正确结果。
- 2. 在实际的运行过程中,硬件结果与软件结果始终无法完全匹配,在小数部分会存在低六位 bit 存在误差,通过逐步对比与分析,得出结论在 matlab 中的计算存在一定问题。在经过了大量的运行和多种修改后仍未得到想要结果,下面是在软硬件相匹配的过程中进行的尝试。

在最开始的软件尝试中,我们采用了 quantizer 与 quantize 的组合来进行进一步的量化,但没有得到想要的结果,之后又尝试了 quantizenumeric 函数,但得到的结果与 fi 函数所给出的结果并无太大差距。

第二次我们尝试令过程更加细化,将每一步的计算都采用定点的形式,将数据产生多份,在一定程度上增加了接近率,但没有得到想要的结果。

第三次尝试改变精度,首先在软件上通过对精度的改变来获得不同组的数据,

```
Hi1=fi(imag(H2), 1, 16, 8, fm);
Hr1=fi(real(H2), 1, 16, 8, fm);
Hi2=fi(imag(H1), 1, 16, 8, fm);
Hr2=fi(real(H1), 1, 16, 8, fm);
即改变了图中"8"的大小。
```

但当数据的小数位大于 11 或者小于 6 时都会产生数据的溢出,所以该方法并不可通。 在 verilog 中,我们尝试将硬件中间过程的算法从原来的 32 位扩展到 64 位,来观察最终与 软件的差异,最终结果虽然有所接近但是仍存在误差,

在最后我们通过追踪过程中的值进行逐步对比校验以及人工计算,发现了产生误差的部分,但是却没有办法去更改这一状况,在排查中发现

```
t5=fi(t1-t2,1,16,8,fm);
t6=fi(t3+t4,1,16,8,fm);
```

这两部中的结果与硬件中的结果存在一定差异,在计算过程中,每次的结果与硬件相比都会在最低位的部分相差 1,-1 或者相同,但在 64 次的累加后可能会在低 6 位的部分产生误差。

五、分工

吴非:

架构的设计和架构图的绘制 verilog 硬件部分代码的编写 和贾同学讨论(debug)并修改代码。 用 python 生成了测试输入向量(1, 1+i等)。 vivado 的综合

贾鑫鹏:

软件代码的编写与修改 参与 Verilog 的调试 编写实验报告。