# VIVADO仿真

此教程将仿真一个GPR (通用寄存器组) 作为仿真教程。


### 在Vivado中共有五种仿真类型:


- 1. run behavioral simulation 行为级仿真,也是通常说的功能仿真
- 2. post-synthesis function simulation综合后的功能仿真
- 3. post-synthesis timing simulation综合后带时序信息的仿真,和真实运行的时序就相差不远了
- 4. post-implementation function simulation布线后的功能仿真
- 5. post-implementation timing simulation(布局布线后的仿真) 执行后的时序仿真 最接近真实的时序波形

本教程主要介绍最基础和常用的行为级功能仿真。


# 导入源文件

1.创建工程文件,对于已有工程文件可跳过导入源文件过程。







3.点击Next ,出现选择工程类型的界面, 选择RTL Project, 并且选择 Do not specify sources at this time。




4.选择硬件平台,选择xc7a35tcpg236-1。



5.点击next, 出现Summary 窗口, 点击Finish, 工程就建立完成了。




6.代码的导入或新建,本例子有2个源文件: 待测试的Verilog 文件, testbench测试文件。 右键点击Design Source , 选择Add Source。







# 7.选择是添加还是新建,这里添加已写好的文件。



以下两个勾选框,第一个用于自动搜索并添加文件的关联引用,第二个是否从源文件地址拷贝文件还是直接引用源文件。可以根据自己需求选择。完成后finish。



#### 8.文件被添加到工程中。




### 其code如下:

```
assign O_busA = register[I_RA];
assign O_busB = register[I_RB];

always @ ( posedge I_clk or posedge I_reset)
  if( I_reset )
    for( i = 0; i < 32; i = i + 1 )
        register[i] <= 32'b0;
  else
    if( I_RegWrite && I_RW != 0 )
        register[I_RW] <= I_busW;


endmodule</pre>
```

9.添加testbench文件。基本同样的操作,在simulate source 这里添加测试文件testbench.v 文件,以下不再重复图示了。




# 其code如下:

编写好testbench后的正确结构如下:




# 仿真

1.仿真设置:点击主菜单 Flow->Simulation Settings或者界面左边Project Manager 下的Simulation Settings出现如下设置界面。




该界面可以配置仿真的相关信息,如:运行时时间,也可以在Target simulator中选择使用Modelsim等其他软件仿真。本文依旧使用默认配置仿真。

2.设置好之后, Flow->Run Simulation 或者左边直接点击,选择 Run Behavioral Simulation, 就是最上的那个选择。




完成后, 其界面如下:




其中Scopes窗口对应于源文件选择,Object为选中源文件中module的reg、wire、变量和常量的选择,Untitled 1 为仿真波形窗口。可以将Object中要检测的对象拖入到波形窗口中进行仿真监测。

右键相应的对象可以改变它 (二、十、十六) 进制的显示方式:



上方的工具栏可以选择Restart重置、Run All (运行到finish或stop) 和间隔执行:



也可以在源文件设置打断点:

```
□ & ×
 @ GPR. v X № testbench. v X 🖾 Untitled 1* X
I:/VivadoWorkspace/Sim/Sim/Sim.srcs/sources_1/imports/datapath/GPR.v
          module GPR(I_clk, I_reset, I_RegWrite, I_RW, I_RA, I_RB, I_busW, O_busA, O_busB);
LO
            input
                           I_clk, I_reset, I_RegWrite;
3
            input [4:0] I_RW, I_RA, I_RB;
40
                   [31:0] I_busW;
            input
output [31:0] O_busA, O_busB;
   5
6
                    [31:0] register [31:0];
   7
            reg
×
    8
            integer
//
10 O
            assign 0_busA = register[I_RA];
            assign O_busB = register[I_RB];
4 11 ○
   12
   13 O
            always @ ( posedge I_clk or posedge I_reset)
   14 O
             if( I_reset )
   15 O
                 for( i = 0; i < 32; i = i + 1 )
                   register[i] <= 32'b0;
   16 🔎
              else
   18 0
               if( I_RegWrite && I_RW != 0 )
   19 O
                 register[I_RW] <= I_busW;
   20 ..
```