

ModelSim 仿真

下面以寄存器组为例,简单地介绍 ModelSim 创建工程与仿真的流程。

在菜单栏中选择 File > New > Project 创建一个新项目。




点击 OK 之后,会出现"Add items to the Project"对话框,这时可以点击"Create New File"创建一个新文件。




我们将文件命名为 regfile, 文件类型选择 Verilog, 点击 OK。




双击文件列表项打开编辑栏,将程序 regfile.v 拷贝进编辑框。




在文件列表项上单击右键,选择 Compile > Compile Selected,可以编译指定的文件,也可以选择 Compile All 编译整个工程。



在项目栏中单击右键,选择 Add to Project > New File, 添加 verilog 文件 test_regfile.v, 用于测试刚刚编写的寄存器组 regfile。正确编译所有文件后,点击 Library 选项 ,测试模块 test regfile 上单击右键,点击 simulate。



测试界面如下所示。如果没有出现如下窗口,可在菜单栏中点击 View>Wave 手动添加。将需要显示的信号从 Object 窗口拖入 Wave 窗口中(tips:shift+鼠标左键可以批量选择)。



菜单栏中点击 Simulate>Run>Run All,可以运行测试文件。

附录:

Regfile.v

test_regfile.v

```
`timescale 1ns/1ns
module test_regfile;
    reg clk=0,we=0;
    reg[4:0]ra1,ra2,wa;
    reg[31:0]wd;
    wire[31:0]rd1,rd2;
    reg[31:0]i;
    regfile _regfile(clk,we,ra1,ra2,wa,wd,rd1,rd2);
    initial
    begin
        #1 we=1;
        for(i=0;i<32;i=i+1)
        begin
             wa=i;
             wd=i;
             # 1 clk=1;
             # 1 clk=0;
        end
```

```
#1 we=0; #1

for(i=0;i<16;i=i+1)

begin

ra1=2*i;

ra2=2*i+1;

# 1 clk=1;

# 1 clk=0;


end

$stop;

end

endmodule
```

怎样更改显示的数据格式?



怎样快速的查看寄存器数组?

