



Lab2 实验报告

一、译码器实验：

1、原理图与电路图：




2、真值表：

G1	G2A_L	G2B_L	C	B	A	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7
0	x	x	x	x	x	1	1	1	1	1	1	1	1
x	1	x	x	x	x	1	1	1	1	1	1	1	1

G1	G2A_L	G2B_L	C	B	A	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7
x	x	1	x	x	x	1	1	1	1	1	1	1	1
1	0	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	0	1	1	1	1	1	0	1	1	1	1
1	0	0	1	0	0	1	1	1	1	0	1	1	1
1	0	0	1	0	1	1	1	1	1	1	0	1	1
1	0	0	1	1	0	1	1	1	1	1	1	0	1
1	0	0	1	1	1	1	1	1	1	1	1	1	0

3、仿真模拟：



提示：使用独立逻辑门实现3-8译码器，禁止直接使用译码器组件。




图 1 展示了该电路的输入、输出和内部连接。左侧部分显示了输入信号（G1, G2A.L, G2B.L, G2C.L）通过逻辑门（AND, OR, NOT）连接到内部节点（A, B, C）。右侧部分显示了输出信号（Y0.L, Y1.L, Y2.L, Y3.L, Y4.L, Y5.L, Y6.L, Y7.L）通过逻辑门（AND, OR, NOT）连接到内部节点（D, E, F, G, H, I, J, K, L, M, N, O, P, Q, R, S, T, U, V, W, X, Y, Z）。图中还标注了“输入引脚”和“输出引脚”。



提示：使用独立逻辑门实现非译码器，禁止直接使用译码器组件。

4、错误现象及分析：

在完成实验的过程中，没有遇到任何错误。

二、编码器实验：



1、原理图与电路图：





2、真值表：

I_0	I_1	I_2	I_3	I_4	I_5	I_6	I_7	O_0	O_1	O_2	Hex 显示
1	X	X	X	X	X	X	X	0	0	0	0
0	1	X	X	X	X	X	X	0	0	1	1
0	0	1	X	X	X	X	X	0	1	0	2
0	0	0	1	X	X	X	X	0	1	1	3
0	0	0	0	1	X	X	X	1	0	0	4
0	0	0	0	0	1	X	X	1	0	1	5
0	0	0	0	0	0	1	X	1	1	0	6
0	0	0	0	0	0	0	1	1	1	1	7

3、仿真模拟：






4、错误现象及分析：

在完成实验的过程中，没有遇到任何错误。


三、加法器实验：

1、电路图：

全加器电路图：



4 位加法器电路图：



2、真值表：

4 位加法器：

Cnt	X	Y	Cin	Sum	Cout
000	0	0	0	0	0
001	1	0	0	1	0
002	2	0	0	2	0
003	3	0	0	3	0


004	4	0	0	4	0
005	5	0	0	5	0
006	6	0	0	6	0
007	7	0	0	7	0
008	8	0	0	8	0
009	9	0	0	9	0
00a	a	0	0	a	0
00b	b	0	0	b	0
00c	c	0	0	c	0
00d	d	0	0	d	0
00e	e	0	0	e	0
00f	f	0	0	f	0


(全部数据太为庞大，仅列举部分)

全加器：

A	B	Cin	F	Cout
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

3、仿真测试：






4、错误现象及分析：


在完成实验的过程中，没有遇到任何错误。

四、汉明码纠错实验：


1、原理图：




电路图：




4 位奇偶校验器：



3-8 译码器：



主电路：



2、真值表：

奇偶校验器：

D3	D2	D1	D0	ODD	EVEN
0	0	0	0	1	0
0	0	0	1	0	1
0	0	1	0	0	1
0	0	1	1	1	0
0	1	0	0	0	1
0	1	0	1	1	0
0	1	1	0	1	0
0	1	1	1	0	1
1	0	0	0	0	1
1	0	0	1	1	0
1	0	1	0	1	0
1	0	1	1	0	1
1	1	0	0	1	0
1	1	0	1	0	1
1	1	1	0	0	1

D3	D2	D1	D0	ODD	EVEN
1	1	1	1	1	0

3-8 译码器：

A	B	C	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7
0	0	0	0	1	1	1	1	1	1	1
0	0	1	1	0	1	1	1	1	1	1
0	1	0	1	1	0	1	1	1	1	1
0	1	1	1	1	1	0	1	1	1	1
1	0	0	1	1	1	1	0	1	1	1
1	0	1	1	1	1	1	1	0	1	1
1	1	0	1	1	1	1	1	1	0	1
1	1	1	1	1	1	1	1	1	1	0

汉明码纠错器（部分真值表）

Input NoError Output

00 1 00

01 0 00

02 0 00

03 0 07


04 0 00

05 0 07

06 0 07

07	1	07
08	0	00
09	0	19
0a	0	2a
0b	0	4b
0c	0	4c
0d	0	2d
0e	0	1e
0f	0	07
10	0	00
11	0	19

3、仿真模拟：







图 2-13 8 位桶形移位器原理图




2、真值表（情况太多仅列出部分）：



Din	shamt	LR	AL	Dout
b7	0	0	0	b7
b7	1	0	0	5b
b7	2	0	0	2d
b7	3	0	0	16
b7	4	0	0	0b
b7	5	0	0	05

b7	6	0	0	02
b7	7	0	0	01
b7	0	1	0	b7
b7	1	1	0	6e
b7	2	1	0	dc
b7	3	1	0	b8
b7	4	1	0	70
b7	5	1	0	e0
b7	6	1	0	c0
b7	7	1	0	80
b7	0	0	1	b7
b7	1	0	1	db
b7	2	0	1	ed
b7	3	0	1	f6
b7	4	0	1	fb
b7	5	0	1	fd
b7	6	0	1	fe
b7	7	0	1	ff
b7	0	1	1	b7
b7	1	1	1	6f
b7	2	1	1	de
b7	3	1	1	bd
b7	4	1	1	7b
b7	5	1	1	f6
b7	6	1	1	ed
b7	7	1	1	db



3、仿真模拟：




提示：使用多路选择器级联实现8位桶形移位器；禁止直接使用移位器组件。



提示：使用多路选择器级联实现8位桶形移位器；禁止直接使用移位器组件。



提示：使用多路选择器级联实现8位桶形移位器；禁止直接使用移位器组件。




4、错误现象及分析：

在完成实验的过程中，没有遇到任何错误。

六、思考题：

1、为加法器添加进位标志 CF，溢出标志 OF，符号标志 SF 和零标志位 ZF：




2、通过带标志位加法器输出 $(X>Y)$ 等于和 $(X<Y)$ 小于的信号：

在运算 $X-Y$ 的前提下，可以用 $SF \oplus OF$ 信号判断 X 与 Y 的大小关系。

如果该信号为 0，则说明 SF 与 OF 同号（OF 为 0 表示无溢出，SF 也为 0 表示结果非负，则 $X \geq Y$ ，OF 与 SF 同为 1，则说明有溢出，实际结果为非负（溢出变号），表示 $X \geq Y$ ）。

如果信号为 1，则说明 SF 与 OF 异号， $X < Y$ 。

3、不使用加法器直接使用逻辑门电路实现 4 位无符号二进制数比较器，输出大于和小于二个结果：



说明：将 X 与 Y 的每一位与非得到 EQ_i ，将所有 EQ_i 全部与操作得到相等标志 EQ。

将 X 的每一位与取反后的 Y 的每一位与，得到 GT_i ， $GT = gt_3 + eq_3 \cdot gt_2 + eq_3 \cdot eq_2 \cdot gt_1 + eq_3 \cdot eq_2 \cdot eq_1 \cdot gt_0$ 得到大于标志。

最后将 EQ 与 GT 或非得到小于标志 LT。

4、如何使用 8 位桶形移位器扩展到 32 位桶形移位器：

类比 8 位的设计，采用 5 个多路选择器进行处理（线性组合出 0-31 位所有移位情况）

