

2026年春季学期哈尔滨工业大学(威海)期末考试题

计算机组成原理(A)

【声明】


1. 本项目为公益项目, 旨在帮助学弟学妹期末备考、或同级学生补考复习使用, 请勿拿去售卖。
2. 本试卷为回忆版, 不存在窃题漏题等作弊嫌疑. 部分数据被遗忘, 用编造的数据替代. 如认为该题目不应当流出, 可以联系「wwwanweihua@gmail.com」, 我会及时删除。

一、填空题(每题1分, 共18分)

1. 下列编码属于纠错码的是 ____ 和 ____。(汉明码、BCD码、CRC码)
2. 下列部件中, 没有总线控制权的是 ____ 和 ____。(CPU、主存、I/O设备、DMA接口)
3. DMA方式有三个阶段, 由硬件控制的阶段是 ____。
4. 反码 101000010 右移一位的结果是 ____。
5. 中断屏蔽技术中, I/O中断是 ____。(可屏蔽中断/不可屏蔽中断)
6. 总线通信中, 依靠统一时标控制的通信方式是 ____。
7. 异步串行通信每秒传输 150 个数据帧, 1 个数据帧包含 1 个起始位, 9 个数据位, 1 个校验位, 1 个终止位, 则波特率为 ____, 比特率为 ____。
8. 中断屏蔽技术中, ____ (响应优先级/处理优先级) 不可被修改。中断屏蔽字为 $M_3M_2M_1M_0$, 其中 $M_i(0 \leq i \leq 3)$ 为 1 表示第 i 个中断源被屏蔽。优先级为 $L_0 > L_1 > L_2 > L_3$, 则在 L_2 的程序下, 屏蔽字为 ____。
9. 控制单元的设计中, 利用存储逻辑的设计方法是 ____ 设计。
10. 按序流动的流水线上, 只可能发生 ____ 的数据相关。(读后写、写后读、写后写)
11. 80x86 系列机中, I/O 设备有专门寻址指令, 则 I/O 设备的编址方式是 ____, 这种方式 ____ 占据主存地址空间(需要/不需要)。
12. 一条指令有 2 个操作数, 1 个地址码, 1 个操作数的地址码在指令中给出, 则另一个操作数的寻址方式是 ____ 寻址。
13. CPU写cache时, 采用的方法是直写法和 ____。

二、简答题(共34分)

1. 总线仲裁中, 列举 3 种常见的集中式总线仲裁方式。并挑选其中一种, 分析其执行原理和特点。(6分)
2. 比较 SRAM 和 DRAM 的区别。从硬件原理(基本单元电路)、功耗、速度 3 个方面比较。并指出哪个需要刷新及刷新原因。(6分)
3. 浮点数的溢出有上溢和下溢两种, 哪种溢出会被当做机器零处理? 哪种溢出需要做溢出处理? 进行浮点数的加减法运算时, 除了溢出判断, 还需要哪些步骤?(6分)
4. 列举主存与 cache 映像的三种方式, 并写出其优缺点。(6分)
5. 下面是程序中断方式的接口电路。哪些设备属于程序查询方式的接口电路? 结合下图, 以输入设备为例, 分析中断请求、中断判优、中断响应、中断服务等阶段的执行过程。(10分)




三、计算设计题（每题6分，共18分）

1. $x = -\frac{9}{16}$, $y = -\frac{5}{8}$, 利用补码求 $x + y$, 并指出是否溢出。
2. 给出机器数 -1011.011 , 将其化为规格化数。要求阶码 5 位（含 1 位阶符），尾数 9 位（含 1 位数符）。阶码用移码编码，尾数用补码编码。
3. 信息 $M(x) = 1010$, 生成多项式 $G(x) = 1011$, 求其循环冗余校验码。

四、设计题（共30分）

1. 利用组合逻辑设计 CU, 不考虑 CPU 的内部结构。CPU 内有寄存器 MAR、MDR、IR、PC, 有标志触发器 FN、ID、EX、INT 分别标识取指周期、间址周期、执行周期、中断周期, 全部触发器都是 1 有效, 0 无效。指令 **ADD ACC @ X** (@ 是间接寻址的寻址特征位), 表示把累加器 ACC 的数和主存单元 X 中的数相加, 并存入 ACC。请给出这条指令取指周期、执行周期的全部微操作及其拍安排。(10分)
2. 某计算机的机器字长、存储字长、指令字长都是 16 位。要编写 88 条指令, 包括立即、间接、相对、变址等 4 种寻址方式, 有 16 个通用寄存器可供变址寻址使用。要设计该计算机的指令系统, 问:
 - (1) 设计立即寻址的指令格式;
 - (2) 设计变址寻址的指令格式;
 - (3) 写出相对寻址中偏移量的范围（十进制数）;
 - (4) 写出一次间接寻址的寻址范围。(8分)
3. 某计算机 CPU 有 16 根地址线 ($A_0, \dots, A_{15}$), 8 根数据线 ($D_0, \dots, D_7$), 其中存储器的控制总线为 MEMR (读控)、MEMW (写控)。提供芯片: ROM (4K×4 位、1K×4 位、2K×8 位), RAM (2K×4 位、4K×8 位、1K×8 位), 74LS138 译码器 (其他门电路自选)。若要设计一个存储器, 其最低 4K 为系统程序区, 接下来 2K 为用户程序区。
 - (1) 写出系统程序区和用户程序区的地址范围（二进制）;
 - (2) 指出你所用的存储芯片及数量;
 - (3) 详细画出你所设计的 CPU 与存储器的连接原理图。(12分)



图：存储芯片及 74LS138 译码器电路