

2025年春季学期哈尔滨工业大学（威海）期末考试题

计算机组成原理(A)

【声明】

1. 本项目为公益项目，旨在帮助学弟学妹期末备考、或同级学生补考复习使用，请勿拿去售卖。
2. 本试卷为回忆版，不存在窃题漏题等作弊嫌疑. 部分数据被遗忘，用编造的数据替代. 如认为该题目不应当流出，可以联系「[wwwanweihua@gmail.com](mailto:wwwanweihua@gmail.com)」，我会及时删除。

一、填空题

1. 在定点数和浮点数中，\_\_\_\_ 表示范围更大，\_\_\_\_ 运算速度更快。
2. 将 100100 右移 1 位，结果是 \_\_\_\_\_。
3. 常见的集中式总线控制方法中，\_\_\_\_ 对电路故障最敏感，\_\_\_\_ 所需连线最多。
4. 在寻址方式中，形式地址 A 就是操作数本身的方式是 \_\_\_\_\_，这种方式 \_\_\_\_\_ 访存。（填需要/不需要）
5. I/O 编址方式中，\_\_\_\_ 编址需要占用主存地址空间，\_\_\_\_ 编址需要专门的指令访问。
6. 将一条机器指令编成一个微程序，存入到 \_\_\_\_\_，叫做 \_\_\_\_\_ 设计。
7. DMA 方式的数据传送由 \_\_\_\_\_ 完成。（硬件/软件）
8. 中断屏蔽字可以改变 \_\_\_\_\_ 优先级（响应/处理）。下表中，响应优先级为 \_\_\_\_\_，处理优先级为 \_\_\_\_\_。

| 中断源 | 原屏蔽字    | 新屏蔽字    |
|-----|---------|---------|
| A   | 0 0 0 1 | 1 1 1 1 |
| B   | 0 0 1 1 | 0 1 0 0 |
| C   | 0 1 1 1 | 0 1 1 0 |
| D   | 1 1 1 1 | 0 1 1 1 |

二、名词解释

1. I/O 端口
2. 存储周期
3. 波特率
4. 同步通信
5. 基址寻址

三、问答题


1. 简述动态 RAM 和静态 RAM 的存储原理，二者谁更适合在主存中使用？从集成度、速度、刷新三个方面进行比较。
2. 精简指令系统的英文缩写是什么？简述其特点（5条即可）。
3. 在浮点数计算中，除了溢出判断外，还有什么主要操作？什么时候进行右规？简述判断是否溢出的方法。
4. 计算机在中断问题上，有哪些硬件设置？
5. 影响流水线性能的因素有哪些？并简述其原因。

四、计算题

1.  $A = -0.1010$ ,  $B = 0.0110$ , 用补码的方式计算  $A - B$ , 并指出结果的真值。
2. 写出奇配置的汉明码。
3. 用浮点数表示  $+12.375$ , 阶码 5 位 (含 1 位阶符), 尾数 7 位 (含 1 位数符), 要求阶码部分是移码, 尾数部分是补码。

## 五、设计题

1. 分析指令  $\text{JMP } @A$ , 写出取指周期和间址周期的全部微操作及节拍安排。
2. 某机器字长为 16 位, 直接寻址范围是 64, 变址寻址时的位移量是  $-128 \sim 127$ , 32 个通用寄存器可作为变址寄存器。设置一套指令系统, 可以满足直接寻址和变址寻址。要求给出:
  - (1) 变址寻址的一地址格式;
  - (2) 直接寻址的一地址格式。
3. 设主存容量为 256K, Cache 容量为 2K 字, 块长为 8, 按字寻址。若采用二路组相联方式, 请给出主存地址格式。
4. 设 CPU 有 16 根地址线, 8 根数据线。现有这些芯片: ROM ( $2K \times 4$  位,  $1K \times 4$  位,  $1K \times 8$  位), RAM ( $2K \times 8$  位,  $2K \times 4$  位)。选用 74LS138 译码器, 门电路自定。其中 0000H-07FFH 为系统程序区, 0800H-0FFFH 为用户程序区, 请画出详细的片选逻辑图。



图：存储芯片及 74LS138 译码器电路