面向平面工件的可信成像质检系统

摘要

针对小批量 PCB 外观筛查中工件位姿变化、光照波动及成像质量不稳定对参考比对的干扰，设计并实现面向平面工件的可信成像质检系统。系统以 ALINX AX7020 开发平台上的 **XC7Z020** 为核心，接入双路 OV5640 相机和 800×480 显示面板，采用**可编程逻辑（PL）与处理系统（PS）分工**的实现方式。PL 完成双路图像采集、帧传输及显示时序，PS 读取已完成帧，执行图像配准、亮度补偿和缺陷判决；PC 读取板端状态与新判决，经 STM32 控制输送带，构成图像检测与输送控制联动的原型工位。

检测以同一固件会话内采集的良品图像作为参考，将 1280×720 图像按 8×8 像素划分为 160×90 网格。相机 0 采用 8 帧平均，相机 1 采用单帧处理，分别维护参考与实时图像状态。经**位姿配准及亮度增益、偏置补偿**后，将参考掩膜映射到实时图像，在工件区域内计算**网格残差**，并结合逐格容差生成异常掩膜。通过**八邻域连通域分析**提取**最大异常区域面积**，作为缺陷判据。判决前检查工件静止状态、参考质量及配准有效性，输出 OK、NG 或无法判定，并保留残差、掩膜与拒判原因供复核。输送控制**仅接受停带后产生的新判决**，OK 时继续输送，NG、拒判或通信超时均保持停机，以避免旧结果误触发放行。CNN 仅用于硬件自检，四角覆盖由宿主离线复算。

验证分别采用实验室受控离线复算、现场样本测试和接口自检。**受控离线复算在面积阈值为 6 格时**，污染样本检出 **19/21，即 90.5%**，良品误报 0/39；**现场 16 件细划痕均未检出**，说明现有网格方法仍需改善对细小缺陷的响应。静止良品场景的归档日志包含 **12,626 条采样记录**，其中 OK 为 12,594 条、**拒判 32 条、NG 为 0 条**；因时间轴存在回跳，**连续运行时长尚待核实**。系统实现了板端判决与输送控制联动，并将接口校验及故障诊断经验整理为可复用技能包，供后续算法改进和工位复验使用。

关键词：AX7020；PCB 表面缺陷检测；图像配准；网格残差；连通域分析

第一部分作品概述

1.1 功能与特性

工位对进入视野的 PCB 停带取像，以同一固件会话内采集的良品参考进行比较。双 OV5640 图像进入 PL，经 VDMA 写入 DDR；PS 对相机 0 作 N=8 多帧平均，相机 1 采用单帧路径，再进行配准和 160×90 网格统计，输出缺陷判定与可复核的残差。有效比较输出 0（OK）或 1（NG）；图像、亮度或配准条件不足时输出 2（无法判定）。触摸屏显示现场图像和状态，**PC 读取邮箱、留存证据，并经串口桥接 STM32 完成输送控制**。图像判决在板端完成，整机输送调度与部分验证工具仍依赖 PC。四角覆盖在宿主侧复算；CNN 为独立自检通道。系统筛查范围限于已定义的缺陷类别；OK 表示本判据未触发，不代表所有外观项目均合格。



图 1 方案总览示意

1.2 应用领域

适用于小批量 PCB 来料筛查、教学实验及可追溯视觉检测验证。参考比对方法减少了对大规模训练数据的依赖，但要求工件类别、成像条件及参考采集过程受控。当前对污染、变形等已开展测试，细划痕需人工复检；用于标签、钣金或其他工件时，须重新标定、选择判据并验证，本报告的检出率不直接适用。

1.3 主要技术特点

PL 维持采集与显示通路，PS 完成网格统计和判决，JTAG 用于读取状态与导出证据。三值输出区分缺陷触发与成像条件不足，拒判时保留原因。每次比较可读取残差、容差、掩膜及校验信息，供宿主复算。参考图像按固件会话管理，**重载固件、重新初始化相机或断电后需重采背景与参考**。四角覆盖率在参考坐标中的固定窗口计算，用于宿主侧几何缺料验证，与板端网格检测分别评价。研发过程中记录失败实验，通过同板重复测量、已知答案及前后对照检验结论，并将可复用检查整理为技能包。

1.4 主要性能指标

表 1 为历史测试与当前实现摘要，详细条件和证据限制见第三部分。采集帧率不等同于检测吞吐率。

表 1 主要性能指标

项目	指标
采集 / 显示	双路 1280×720；8.7–10.3 帧/秒 / 800×480
网格 / 节拍	160×90；30–40 秒/件（工程估算）
污染 / 良品误报	19/21 / 0/39（实验室离线，限值 6）
现场划痕检出	0/16（记录汇总）
CNN 自检	8/8；29–31 ms/次，不参与判决

1.5 主要创新点

(1) 将成像有效性检查与缺陷判决结合，输出带原因的三值结果。(2) 通过邮箱与网格快照保留判定依据，使现场读数可与离线算法对账。(3) 以参考坐标下的四角覆盖率补充几何缺料验证，明确其宿主侧运行边界。(4) 把“先测零样本、再测缺陷”“先验证读数工具”等研发经验转为可迁移的检查脚本与工作流。

1.6 设计流程

从工件与缺陷类别定义出发，完成相机、显示和输送链路，再实现参考比对及拒判逻辑。验证顺序为接口自检、同板重复测量、已知答案测试、样本对照和整机联调。方案未获测量支持时，撤回或转为诊断通道，并保留验证结论、失败条件和复现材料。



图 2 设计流程框架

第二部分系统组成及功能说明

2.1 系统整体架构

小批量 PCB 来料筛查既需要发现外观异常，也需要留下复核依据。已有参考图像差分方法依赖配准与阈值；Tang 等提出以无缺陷模板和待测图像为成对输入的深度检测方法，并建立 DeepPCB 标注数据集 [1]。本项目的独立缺陷标注有限，故选择同会话良品参考与可解释网格判据，把学习式推理保留为诊断。停带用于降低运动影响，三值输出用于区分成像失败与缺陷触发。运行时仍需控制光照、摆位和参考质量。本项目与 DeepPCB 的缺陷类别、数据集及硬件条件不同，性能数据不具备直接比较条件。

近年来，PCB 视觉检测研究围绕小缺陷的特征保留和复杂背景干扰展开。任金霞等在 YOLOv5s 中引入 ECA 注意力与双向特征金字塔 [2]；张旭等将稀疏注意力、内容感知上采样及回归损失改进用于 PCB 检测 [3]。复杂背景下的电路板焊接缺陷也已成为专门研究对象 [4]。这些研究所用的缺陷类别、采集条件和学习模型与本项目不同，论文结果不能直接作为本工位的性能依据。

Fung 等通过选择性特征注意力和像素重排金字塔加强微小缺陷信息的表达 [5]。Lv 等发布了包含实际制造缺陷的 DsPCBSD+ 数据集，并讨论了缺陷分类、重复样本筛除和数据划分问题 [6]。本项目分别展示标准件、污染件与划痕件的外观，样本照片与逐件判决记录分开管理。复核时须核对样本身份和测试条件，不能仅凭外观相似认定二者一致。

在缺陷标注不足的情况下，Roth 等提出的 PatchCore 利用正常样本的局部特征记忆库进行工业异常检测 [7]，提供了另一类正常样本建模思路。本项目目前采用同会话参考图像、逐格容差和连通域规则，便于核查判定依据；尚未部署上述学习式检测模型，CNN 仍仅保留已知答案自检通道。

系统由图像采集与板端处理、PC 调度与证据管理、STM32 输送控制三部分组成。Zynq-7000 将 ARM 处理器系统（PS）与可编程逻辑（PL）集成于同一器件，可经 AXI 互连访问外部 DDR[8]。本项目由 **PL 承接实时视频，PS 在板端读取 DDR 图像并运行参考比对**。图 3 给出总体架构，图 6 展开图像处理与输送闭环：显示和主机留证并行，PC 只采用停车后产生的新有效判决。



图 3 系统总体架构

图中 PL 采集经 AXI4-Stream 和 VDMA 将帧写入 DDR，PS 读取图像、参考和状态。显示由 PS 更新显示内容，再由视频读取与时序通路送屏；AXI VDMA 的 S2MM、MM2S 分别承担流到存储器、存储器到流的数据搬运 [9]。PC 经调试链读取邮箱并运行调度工具，USB 串口连接 STM32。四角几何分析和批量复算在 PC 运行，尚未部署到 PS。

PC 在工件到位后发出 STOP，并记录停车时的比较序号。随后**只有新的比较通过静止状态、有效性和均值设置检查，才参与本周期决策**。合格时继续输送；**缺陷、无法判定或等待超时时保持停机**，并保存原因与周期日志。

2.2 硬件系统介绍

2.2.1 硬件组成与供电边界

主平台为 ALINX AX7020，器件为 XC7Z020；厂商教程所述板型使用 XC7Z020-2CLG400I。PL 提供 53,200 个 LUT、106,400 个触发器、220 个 DSP 及约 4.9 Mb Block RAM[10]。这些是器件资源上限，不等同于本工程实现占用。相机采用 AN5642 双 OV5640 模块；显示采用 AN970 7 英寸 800×480 面板；输送端由 STM32F103C6、驱动模块和直流减速电机构成。

供电必须按实物板卡版本核对。所附 AX7020 教程第 29–30 页规定开发板输入为 DC 5 V，板载电源生成 3.3、1.5、1.8、1.0 V 等电压；工程包的硬件说明却写 12 V，二者不一致。实物供电方案尚未核实，12 V 不能作为已确认的 AX7020 输入参数。电机电源额定值、驱动型号、屏幕供电及接口均待核实，核对依据为实物铭牌及模块接线。

2.2.2 机械结构

现有实物由自制斜面支架承载屏幕、开发板和双目模块，传送带位于镜头前方，用于把 PCB 送入观测区域。支架及遮挡材料为原型装配，非自研机加工外壳。实拍记录了固定方式及相对位置；效果示意中的外壳、夹具或限位机构尚无对应装配记录。



图 4 机械布局示意

机械重复性直接影响配准与残差。历史记录中，1 秒输送位移存在明显波动；因此节拍由进料、停带、稳定等待、有效比较和输出组成。相机基线、镜头朝向、带面高度及板件停位一旦改变，应重新采背景与参考并做同板重复测试。机械尺寸、公差及定位精度尚缺测量资料，现有照片仅记录原型装配状态。

当前采用人工放板，皮带承担传送，停位重复性尚不足以作为定位机构。同一 1 秒命令的历史位移为 5、14、18.5、32.5 格；最新记录中同一良品不同落点的 darea 为 0、118、11。工件进入配准搜索范围仍可能产生较大残差，需分别验证停位与判决重复性。

2.2.3 电路与关键输入输出



图 5(a) 硬件连接总览



图 5(b) 硬件接口与核实边界



图 5(c) 相机接口局部放大



图 5(d) 显示接口局部放大

表 2 主要硬件接口

接口	输入 / 输出	核对依据与边界
摄像头 → PL	cmos_d[9:0]、PCLK、HREF、VSYNC 输入	two_fft.xdc 双路顶层端口；有效像素位映射尚缺采集 RTL 核验
PL ↔ 摄像头	SCCB 时钟、双向数据；复位输出	cam_i2c.c 与 XDC；配置失败需显式上报
PC ↔ STM32	115200 bit/s，8N1；PA9 TX、PA10 RX	stm32_link.py 与 STM32 USART1 初始化
STM32 → 驱动	PA6 / PA7；PWM / 方向控制	代码定义 L9110S；不能据此确认照片中的模块
PC ↔ Zynq	JTAG 调试、邮箱读取与证据导出	主机工具链；不把该通道吞吐写成视频采集帧率

J10、J11 是扩展连接器。厂商教程中 J10 跨 BANK34 和 BANK35，并非全部引脚均属 BANK35。接口核对依据本板厂商教程及工程约束。开发板电源与摄像头 IP 来自厂商，本项目完成模块集成及软件配置。

2.3 软件系统与检测原理

2.3.1 软件分层

PS 裸机软件承担图像平均、网格统计、配准、容差计算、三值判定、邮箱发布和显示内容更新。主机工具分为现场读取、输送调度、证据导出、看板及离线复算。STM32 固件负责串口命令解析、PWM 输出和失联保护。器件具有双核 Cortex-A9；现有实现记录尚未确认全部算法的双核并行及其加速效果。



图 6(a) 系统功能流程

2.3.2 板端网格判决

采集输入为 1280×720 图像，划分为 160×90 个 8×8 像素网格。当前格统计采用格内四个 3×3 采样盒，共 36/64 像素；整格 64/64 统计量仅用于诊断，交付判据仍采用 36/64 像素采样。**相机 0 采用 N=8 平均以抑制时间噪声，相机 1 采用单帧**。时间平均不能消除工件身份差异或几何错位产生的静态残差。

图 6(b) 采集流程局部放大



图 6(c) 判决流程局部放大

在参考与当前图像配准并进行增益、偏置对齐后，定义第 i 格残差 $d_i = g_i - r_i$，其中 g_i、r_i 为对齐后的当前格值与参考格值。有效比较中，以 $|d_i| > \tau_i$ **标记异常格**，再计算异常掩膜的**最大八连通域面积** $A_{\max}$；$A_{\max} \geq$**L 时输出 NG，否则输出 OK**。L 为 MB_DIFF_LIM 配置限值，单位为格，默认 8；配置为 0 或大于 1000 时回退至 8。τ_i 是逐格容差，最低为 30 灰度级；容差图关闭或未就绪时回退至该下限。“差值超过 30”对应固定下限模式，其余运行状态须结合逐格容差解释。

有效性检查与缺陷检查分开：**图像不可信、亮度差超界、配准失败或工件不完整时，判决输出 2**。邮箱 MB_DIFF_OK 表示比较有效性，最终 OK 判定由 MB_DIFF_VERDICT 发布，二者含义不同。工作树新增试验状态与交付固件的状态定义按各自版本解释。同板噪声地板门由主机检查，应与固件拒判逻辑分开核对。

表 3 关键模块的输入与输出

模块	输入	输出 / 验证点
平均与网格统计	当前帧、N=8、网格定义	格均值与诊断量；核对实际累计帧数
配准与亮度对齐	当前图、参考图、有效掩膜	配准状态、变换参数、残差场
容差与连通域	残差、逐格容差、工件掩膜	最大连通域面积；与导出网格复算对账
有效性门与判决	图像 / 亮度 / 配准 / 完整性	0 OK、1 NG、2 无法判定
主机调度	有效读数、板件序号、链路状态	STOP/RUN/心跳；记录状态与异常
四角离线分析	参考帧、测试帧、轮廓掩膜	四角覆盖率变化；不写入板端判决能力

2.3.3 四角覆盖与融合分析

四角算法使用 G−max(R,B)>5 的绿色分割、形态学处理和最大连通域获得板体掩膜。在各边中部取边界点作鲁棒直线拟合，四线求交后以单应变换映射到参考板坐标。**窗口固定在参考四角，避免窗口随测试图缺口移动**。每个角的覆盖率为窗口内板像素所占比例，$\Delta_k = C_{\text{live},k} - C_{\text{ref},k}$，以百分点表示。基本四角算法在最小 $\Delta_k \leq -10$ 时判为角缺失。



图 7 网格残差与四角覆盖原理

独立四角脚本与融合脚本采用不同规则。融合实现对缺角还要求恰好一个角下降至少 10 个百分点、其余三个角的变化绝对值小于 6；未触发缺角时，满足以下任一条件判变形：同时存在 $\Delta>6$ 与 $\Delta<-6$；$|\Sigma\Delta|>12$；$\max\Delta-\min\Delta>12$，单位均为百分点（qc_fused_20261101.py）。归档独立算法的 7/7 结果仅对应其自身规则，融合规则仍需独立验收。四角窗口未覆盖直边中段或孔洞，验证范围限于角部缺料。

2.3.4 CNN 与诊断通路

HLS CNN 经 AXI-Lite 接受控制，通过独立 DDR 缓冲读取输入、权重并输出结果。历史已知答案测试为 8/8 逐位一致，单条 64×64 输入约 29–31 ms；该测试验证所测推理链路与参考实现的一致性，未验证真实缺陷的检测准确率。若以规则超阈格作为训练标签，模型会继承规则盲区；现有独立标注样本也不足。**main.c 的最终判决路径未读 CNN 输出**，工程记录 PL_CONTRIBUTION_20261101.md 亦将其列为旁路。

工程中还保留采样 RAM、SPI 激励源、显示前端及统计核等诊断设计记录。这些设计用于构造已知信号、冻结采样缓冲和检验读数链路。现有 RTL 与专用仿真平台资料尚不完整，本次未重新综合或上板验证。功能说明以已有源码和设计记录为依据。

2.3.5 PC 端检测工作台与数据接口

PC 端由网页界面和主机工具组成。网页使用 React、TypeScript 与 Vite，Node.js 服务提供本地静态资源及只读接口；原有主机工具负责邮箱读取、证据导出和输送调度。**网页展示与输送控制分别运行**，网页服务没有写寄存器或控制电机的接口。用户可在历史归档与设备状态两种模式间切换，查看现场汇总、原始记录和技术资料。

设备页每 2 秒读取一次状态文件，检查数据格式、板端邮箱身份、读取结果及生成时间，再显示三值判决、面积限值与质量字段。过期、未来时间异常或身份校验失败时，页面撤销有效连接状态；缺失值和 0xffffffff 显示为未知，真实零值保留为 0。**网页刷新间隔不作为相机采集帧率或检测耗时**。

图像接口读取 PNG 或 JPEG 及配套元数据，以采集时间、序列和 SHA-256 核对快照；前端下载、摘要校验和解码完成后才显示图像，超过 10 秒判为过期。服务端保留最近 4 个不可变快照。**图像与元数据已建立内容绑定，图像与板端判决尚未建立同帧对应关系**。状态读取与相机故障分别显示，便于判断缺失的是判决还是图像。

历史页载入 159 条跨时段日志，以原始行号和记录标识区分条目，支持按样本、类别、日期和判决筛选，查看详情并导出 JSON。记录中的参考版本、单次耗时和关联图片缺失时保持空值。该日志集与 111 件作业单汇总分别展示；同名样本、多次复测及宿主角通道仍按第三部分的统计条件解释。

2.4 软硬件划分与接口设计

划分依据是数据量、实时通路与迭代成本。单帧 1280×720×3 为 2,764,800 B；单张 int16 残差网格为 160×90×2 = 28,800 B，相比原帧约缩小 96 倍。此比例仅比较单张残差网格，不代表残差、容差、掩膜等全套证据传输的总压缩比。PL 保持采集和显示搬运，PS 负责已降维的判决，主机承担调度、归档和离线探索。

PS 与 PL 共享 DDR 时需要考虑缓存维护、缓冲所有权及帧完成状态 [8,9]。记录中的图像显示与算法读取通过帧缓冲及握手同步；程序读取地址后，仍须确认对应帧已更新。将更多统计核迁入 PL 时，需重新评估 ILA、存储与算力资源，并通过布局布线验证可实现性；HLS 估算不能代替实现结果 [11,12]。

表 4 主要软件接口

接口	约定	用途
邮箱地址	0x10F00000 + 4n	n 为字索引，避免字节偏移混用
判决字	222：0 / 1 / 2	OK / NG / 无法判定
有效性与版本	180：diff_ok；634：build_id	区分有效比较与最终判决；记录运行版本
STM32 请求帧	A5 | CMD | SEQ | D0 | D1 | XOR	校验覆盖 CMD 至 D1，不含 A5
命令 / 应答	01 STOP、02 RUN、03 心跳、04 状态；应答 CMD|80	请求与应答序号一致；05 读诊断字、06 设诊断参数
心跳 / 故障	主机间隔 200 ms；固件超时 500 ms	故障粘滞；显式 STOP 清除，FAULT 中 RUN 被拒绝

输送控制由 PC 的 qc_conveyor 与串口工具桥接实现。包内 verdict.c 未被主循环调用，其目标 GPIO 接入内部调试块，尚未形成 Zynq 直接驱动电机的运行通路。

2.5 大模型协作与技能提炼

2.5.1 协作记录及工作流

协作从现场事实出发，每次聚焦一个问题，预先确定验收和停止条件，再实施并复核。任务书记录证据、任务、验收判据、停止判据、预算和操作纪律。硬件操作由操作者确认，离线分析可独立进行；模型结论只有经源码、已知答案或测量支持后才进入报告。

现有记录保留三段任务书引文及六类纠错案例。表 5 中的模型主张据工程文档摘要整理，完整的提示词、回答及纠错历史会话尚未保存。

现存摘录一:“阶段 0 的门:对账不到 95%,不许进入阶段 1。”原任务书 PROMPT_PERF_PUSH.md，2026-09-25，记录提交 c55e2f7。该约束要求先建立读数与参考结果的一致性，再进入性能改动。

现存摘录二：“The hypothesis dies if any of these is measured: D1 …D4”；“implementation, only if all four pass”。原协议 XCHECK_20261026_protocol.md，2026-10-26，记录提交 e3ec73e。两段均据本包 04_llm/llm_collaboration.md §1 所存摘录转引，完整原始会话尚缺。

表 5 可核对的协作纠错案例

问题与原主张	复核证据	修正与沉淀
整幅匹配得出双目基线不足	背景含多个深度；改用板体 ROI 后几何关系改变	限定 ROI 并做独立映射交叉检查
改变平均帧数未见收益	所测空间残差受姿态与参考错位支配	结论限定到所测量；保留 N=8 并另测时间噪声
参考质量门总是拒判	refq_state 未进入读取集合，None 被当质量失败	修读集；增加字段读取一致性检查
多参考库应提高检测能力	逐格取最小残差等价于全参考共同超阈条件	区分特异性和灵敏性，撤回普遍增益主张
CNN 跑通即能改善检测	留一验证结果低于规则；标签继承盲区	保持 CNN 诊断旁路，不宣传 AI 缺陷检测
失联停机显示 STOPPED 即非故障	心跳处理曾把 FAULT 清掉	故障粘滞，仅显式 STOP 清除

2.5.2 从失败到可复用技能

技能包针对字段漏读、地址冲突及零样本检查等问题，给出适用条件、检查步骤和失效边界。已有目录包含案例清单、提示词、模板、校验脚本与提交前检查；README 给出适用场景、使用方式、已验证效果及失败来源。

表 6 技能提炼过程

原始失败	可复用产物	验证与适用边界
读取字段未纳入读集	readset_lint.py	缺字段反例应失败；动态拼接字段仍可能漏检
良品零样本残差高于缺陷	null_floor.py ＋先测零提示词	用已知坏样例验证；不能代替设计正确性证明
邮箱字段覆盖或单位混淆	wordmap_check.py	检查命名空间内地址冲突；不解释运行期语义
案例索引不完整或失效	casebook_index.py	列出未覆盖与幽灵条目；覆盖率不等于案例质量
编码差异导致匿名扫描漏查	leak_scan.py	多编码种植对照；未知身份词仍需人工检查
Tcl 括号及引用错误	tcl_lint.py	只作静态机械检查；不证明 Vivado 设计可实现

本次文档核验未连接硬件，现有技能检查器自测 6/6 通过，串口主机协议模拟自测 17/17 通过，日志独立保存。测试覆盖给定离线用例；原型板卡运行、算法检出率及综合时序仍需在对应环境验证。技能效果主要在本项目环境中得到验证；换用器件或工具版本时，应先运行自测并复核假设。

2.6 复现步骤与交付边界

表 7 功能实现与验证证据对应

功能	现有证据	可确认的范围
采集与显示	图 11 面板及图 12 设备页	已提供图像与 NG 界面；同帧判决关联尚缺
缺陷判决	表 10 记录汇总、源码及新增 CSV	部分原始记录可核；复测归因及手工角通道未全自动闭合
输送控制	PC 桥接源码、历史失联记录	PC 经 STM32 调度；本次仅离线模拟
PC 界面	图 12、图 13 及 7 项离线测试	只读状态与归档功能已核对；未作硬件联调
CNN 推理	历史已知答案自检	验证给定输入推理一致性；不参与缺陷判决
技能检查	本次检查器与协议自测日志	验证检查器及协议用例；不代表整机复验

复现分离线工具验证、历史数据复算、完整构建和板上运行四层。交接工程包包含 PS / STM32 关键源码、主机工具与技能文件，但缺少完整 PL / HLS 工程、部分依赖与原始报告、比特流及 ELF 镜像。因此下述步骤明确哪些可直接执行，哪些需补齐材料后才能完成；现包尚不能支持陌生环境从零完整重建。

评审副本的 05_scripts 提供 audit_field.py、audit_threshold.py 和 audit_soak.py，只读 02_data 中的 CSV；原三个文件名保留为离线兼容入口。检查发现身份归因或时间连续性尚待核对时返回 2（REVIEW），不将其报告为验证通过。原工程脚本按原字节存入单独过程档案，并记录哈希；本次仅适配离线审计入口，没有修改板端固件。

PC 网页可用随包 dist 目录独立启动：在网站目录执行 `node server.mjs`，浏览本地历史资料。设备模式需已有监控进程发布状态 JSON，并配置状态文件路径；相机图像还需对应快照及元数据文件。接口自测使用临时文件，运行命令为 `node --test tests/data.test.mjs tests/frame.test.mjs tests/data-port.test.mjs`。启动网页服务本身不生成有效板端数据。

表 8 分层复现操作

阶段	操作与输入	通过条件 / 当前状态
离线自测	06_skill/skill/scripts/run_selftests.py；05_scripts/stm32_link.py –selftest	既有检查器 6/6 及协议 17/17 通过；不连接串口
结果复算	05_scripts/audit_field.py、audit_threshold.py、audit_soak.py	读取 02_data；当前均 REVIEW，详见数据说明；不涉及硬件
构建环境	恢复对应 Vivado/Vitis 2023.1 工程、IP、约束、BSP 及链接配置	工具版本、源码和产物哈希一致；当前构建链不全
综合与实现	运行仿真、自检、综合及布局布线，导出资源和时序报告	核对约束覆盖及 WNS/TNS；本次未执行
上板准备	核铭牌与接线，确认正确镜像，初始化 PS 及两路相机	须由硬件操作者执行；不得照抄冲突供电说明
背景与参考	清空视野采背景；放良品取参考；核配准和有效性状态	每次重载或重新初始化后重采
样本与留证	固定版本、参考和阈值，逐件记录标签、判决、拒判、时间及证据	记录闭合并核对分母；不得跨会话直接合并
整机回归	测失联停机、故障清除、停位重复性及长时状态	已有长时 CSV；连续性、计数回退与恢复过程仍需核查

当前评审副本保留 01_report、02_data、04_src、05_scripts、06_skill 英文分类，03_docs 过程档案单独提供。指南推荐的 src、sim、build、board、data、skill 结构应在最终提交时结合完整构建材料整理，并同步更新路径；当前分类不代表完整工程已经补齐。README.md 及 SKILL.md 等固定入口保持可用。

第三部分完成情况及性能参数

3.1 整机实物与完成状态

现有照片记录了屏幕、开发板、双目相机与输送带的装配情况，屏幕已显示采集图像。以下图像均来自实际原型和采集画面，仅作方向校正、裁切与排版。检测性能、输送控制和离线分析的验证结果见后文。



图 8 整机俯视与斜视

3.2 工程成果

3.2.1 机械装配

(a) 原型斜面支架



(b) 输送带及减速电机

图 9 支架与输送组件

3.2.2 电路装配



图 10 电路与控制模块实拍

硬件成果包括现成模块集成、接口约束、板端软件配置和输送链路调试。支架为自制原型，开发板与相机为厂商模块；尚无自研 PCB 或精密机加工的设计及加工记录。仍需补充 J10 关键连接及供电铭牌近照，核对图纸与实物。照片中的旋钮驱动模块尚不能确认与代码中的 L9110S 一致；张紧力与定位公差也缺少测量记录。

3.2.3 软件界面与采集成果

(a) 屏幕实拍局部　　(b) 原始界面图

图 11 面板实拍与原始界面图

图 11 展示面板实拍与原始界面，右侧界面拍摄时显示“检测未上板”，记录的是采集显示状态。PC 网页的设备状态和历史记录另见图 12、图 13。

3.2.4 PC 端界面与验证

PC 检测工作台在同一页面显示采集图像与判决状态。图 12 所示设备页显示 NG 及 8 格面积限值，最大连通域面积和检测耗时均为未知，判决依据尚不完整；快照也尚未与该次 NG 建立同帧对应关系。

图 13 展示历史记录的筛选与追溯方式。每行保留时间、样本编号、原始行号、判决及原字段值，支持详情查看和筛选导出。页面中的原始 limit 表示轮廓阈值，面积限值来自另一字段，界面与数据解释均将二者区分。汇总图的可判子集和拒判数量尚待核对，逐类结果采用表 10 所列来源。

在未连接板卡的环境中执行归档与接口自测，**7 项全部通过**。归档测试核对随包 159 条记录的身份、缺失值及导入文件摘要；设备接口测试使用临时状态和图像，覆盖无效设备状态、真实零值、图像摘要及只读接口等规则，未进行硬件联调。



图 12 PC 端设备状态与采集快照



图 13 PC 端历史记录与筛选导出

3.2.5 样本外观对照

表 9 列出参考、污染、细划痕及角部缺失的归档图像，便于观察外观差异。图像仅作样本展示；样本编号与现场作业单尚未逐一对应，检出率按后文测试记录另行统计。

表 9 样本类别与归档图像对照

样本类别	观察说明	归档图像
标准参考件	参考良品归档图，展示板件轮廓、焊盘与线路外观，作为缺陷样本的视觉对照。	
污染件	板面可见多处黑色标记及覆盖区域，用于展示污染类样本外观。	

续表 9 样本类别与归档图像对照

样本类别	观察说明	归档图像
细划痕件	左为归档划痕窗口，右为参考窗口。局部可见细长浅色痕迹；现场该类 16 件均未检出。	(a) 归档划痕窗口  (b) 参考窗口
缺角件	图像左下方板边存在局部材料缺失。缺角的四角覆盖复算在宿主侧完成。	

3.3 测试条件与量化结果

3.3.1 统计口径

报告区分现场记录汇总、实验室归档离线复算、接口与工具自检。各比例分别说明分子、分母及复测规则；**全作业单分母、可判子集分母和实验室样本分母不互换**。样本来自同一原型工位，结果不能直接外推到其他 PCB、光源或批次。采集帧率、PS 发布频率、算法耗时与整件节拍分别计量。

最新交接以 works_report_20261103d 为版本依据。两张作业单共 111 件：B001–B100 为 100 件，C101–C111 为 11 件；类别为良品 40、污染 25、变形 15、划痕 16、缺角 15。主运行 21:02–21:38、追加首测 21:41–21:45 与复测 22:02–22:12 分别留存，早期试跑不并入。qc_all 存在跨时段追加及 14/15 列混排；本次按行宽核对时间字段，新增 feedA、feedB 不计入缺陷统计。

3.3.2 现场记录与复测归因汇总

表 10 沿用最新包 02_data/FIELD_RESULTS_20261101.md 及 d 版的记录汇总。作业单类别分母已核；判 NG 数还含文档复测归因及手工角通道，尚不能全部由所附原始行自动重建。面积工作限值为 8，宿主缺角阈值为 10 个百分点。表中不以总数减 NG 补造 OK 或拒判数量。

表 10 现场记录与复测归因汇总

类别	分母	记录判 NG	比例	依据与边界
污染	25	18	72.0%（18/25）	记录汇总，含复测归因
变形	15	10	66.7%（10/15）	记录汇总，含复测归因
缺角（宿主）	15	12	80.0%（12/15）	手工角通道汇总；未进固件
三类合计	55	40	**72.7%（40/55）**	**混合通道记录汇总**
良品首次	40	6	15.0%（6/40）误报	主运行首次记录
良品复测可判	34	3	**8.8%（3/34）误报**	**文档复测裁定子集**
良品复测全体	40	3	7.5%（3/40）误报	同 40 件良品，不重复计数
细划痕	16	0	**0%（0/16）检出**	**记录中 16 件均 OK**
含划痕全部缺陷	71	40	56.3%（40/71）	仅为记录汇总，不称自动重算

55 件为污染、变形、缺角合计；加入 16 件划痕为 71 件缺陷，另有 40 件良品，共 111 件。**三类 40/55（即 72.7%）与全缺陷 40/71 均为记录加复测归因汇总，混有宿主角通道，不能视作板端自动判决准确率**。良品首次与复测分别列示；3/34（即 8.8%）的子集排除规则仍需与逐件记录闭合。拒判统计、主批锚点及跨批角通道合计尚缺完整对应证据，本稿不据其给出自动复算结论。

16 件细划痕均输出 OK，检出数为 0。若细划痕属于验收缺陷，这组 OK 须转人工或其他工位复检，不能用于合格放行。良品有 3 件稳定误报，历史复测中 b027、b031、b033 仍触发。

良品首次的 6/40 有主运行原始记录支持，另有 4/40 拒判或不稳，不能将这 4 件记为 OK。复测 3/34（即 8.8%）及 3/40 依赖重新编号记录与原板的人工映射；污染归因还使用文档中的 B073、C101 身份说明，缺角 12/15 使用手工汇总常量。当前复算程序实现了这些裁定规则，但程序正常退出并不等于原始证据已逐件闭合。

主运行的格通道原始记录为 89 条，不含缺角：良品 40、污染 22、变形 11、划痕 16，其中拒判或不稳 6 条。追加首测另 7 条，含污染 3 条、变形 4 条及 1 条不稳。两段若合计，拒判或不稳为 7/96；这是首次格通道记录的范围，不是 111 件全作业单的整体拒判率。

3.3.3 历史离线结果与方法边界

表 11 的四角结果据 CORNER_COVERAGE_20261101.md；网格与账本对照据 FIVETUPLE_AUDIT_20261101.md，污染限值扫描另见 K_SWEEP_20261101.md。大块缺失及划痕据 REPORT_BODY_DRAFT_20261101.md §3.3.1–3.3.2。均为历史实验室离线记录，按原批次和阈值分别列示；本包未附全部归档格点，本次未重新复算这些检出率。

表 11 历史归档验证，不与表 10 合并

验证项目	结果	限定条件
污染账本 / 网格复算	**18/21 / 19/21**	**实验室离线，10-29、限值 6；净数差 1，三行翻转**
良品误报	**0/39（网格复算）**	实验室离线、限值 6；不替代现场首次及复测
独立四角算法	7/7 缺角，非缺角 0/58	实验室离线，10-27/29/31；负向下降阈值
四角已知答案	参考对自身 Δ=0；抹角 BR −16.70 百分点	人工构造 2506 板像素缺失；仅检验给定算法链
大块缺失记录	16/26；良品 0/41 误报	实验室离线、限值 6；后续回归差异未查清
细划痕	限值 8 账本 0/12	实验室离线；限值 6 为 1/12 账本、2/12 复算

四角归档样本的最弱缺角负向下降为 10.38 个百分点，**弯板曾达到 −9.71，距 −10 阈值仅 0.29 个百分点**。判断负向阈值的分离情况需要比较负向下降，非缺角的最大正偏不能替代该比较。四角窗尚未验证边中缺口、孔洞及整板等比例缩小。正向变化用于描述形变，与负向缺料阈值分别解释。

表 12 未检出原因的验证与结论范围

方向	已有观察	能支持的结论
统计量	格内极差使良品 33/39 误报；AUC 记录 0.301	所测替代量未改善该批区分，非所有方法均不可能
多参考	逐格取最小相当于与条件；检出未获稳定增益	库扩张更容易抑制响应，收益取决于参考选择与目标
采样密度	36/64 改 64/64 使相位响应更稳定，但仍低于幅值门限	减少相位差不保证跨越判据；64/64 尚未投票
配准与时间	同板 0.37px 位移对应 14.74 灰残差；8 帧平均抑制时间噪声	静态错位残差仍需处理，不能由平均帧数直接解决
学习	记录中留一 CNN3/19 检出、4/21 误报，规则 16/19、0/21	给定标注与验证规模下未优于规则，不推断模型普遍无效

3.3.4 优化前后对比

表 13 管线修复前后记录

改动	修前	修后与限制
相机掩膜地板	常数 400；d23 diff_ok=5、fvalid=0	按参考范围限制后 diff_ok=1、fvalid=350；限定当次台架
逐路掩膜地板	and_ok=0、and_why=4	and_ok=1、and_why=0；and_cells 仍为 0，非双目能力全部通过
背景无效化	重采前保留上次 bg_cells	未完成时置 0xFFFFFFFF，防止旧数冒充新测量
字段地址搬迁	418–427 与行数据块重叠	迁至 640–649 并增加序号，减少读数错配
故障状态保持	心跳曾将 FAULT 改为 STOPPED	故障粘滞，显式 STOP 清除；RUN 在故障态被拒绝

表 13 前四项据 REPORT_BODY_DRAFT_20261101.md §3.3.5，故障保持据该文件 §4.2.3，均为历史修复记录。这些记录验证了所列问题已解除，其余功能与性能仍需按各自测试结果评价。NCC 计时拆分、VTS 调整等读数对应特定镜像与台架，不能与现场类别结果合并。

3.3.5 资源与时序

表 14 两次构建的资源与时序记录

指标	较早构建记录	10-24 交付构建记录
LUT	32,815 / 53,200	36,513 / 53,200（68.63%）
FF	当前对比资料未列	58,900 / 106,400（55.36%）
BRAM（36 kb tile）	109.5 / 140（78.21%）	**138.5 / 140（98.93%）**
DSP	219 / 220	**219 / 220（99.55%）**
WNS	+1.147 ns	**+0.908 ns**
TNS / WHS	未列 / 未列	0 / +0.037 ns
约束时钟	按对应记录解释	FCLK_CLK0 ＝ 50 MHz

表 14 引自 PL_CONTRIBUTION_20261101.md 与 RESOURCES_AND_LATENCY_20261027.md，两列来自不同构建，缺少原始实现报告供本次独立复核。历史记录显示该配置资源紧张，指定约束下有正时序裕量；两列不能作为同配置的控制变量对照，尚无模块级实现报告支持资源增量归因。CNN 的 PS 软件耗时基线与提高时钟频率后的实测均未完成，因此 PL/PS 加速比和实测最高频率尚无结果 [12]。

HLS 资源报告中的 BRAM18 与实现报告中的 36 kb tile 不是相同计数单位。155 个 BRAM18 等容量约为 77.5 个 36 kb tile；但等容量换算仍不能替代模块级实现归因。现有资源计数不足以判断 CNN 是否为裁剪变体。细划痕未检出的原因应由成像与判据实验分析；CNN 旁路及调试逻辑的资源取舍需另行评估。

3.3.6 吞吐、重复性与可靠性

表 15 的历史采集帧率据 RESOURCES_AND_LATENCY_20261027.md；JTAG 导出、同板重放、拒判触发与失联保护据 REPORT_BODY_DRAFT_20261101.md。当前循环估计依据新增 soak_20261101.csv 的前 12600 条单调片段：计数差 59200、时间跨度 36739.275 秒，约 1.61 循环/秒、621 毫秒/循环。该片段估计不能证明整份日志连续。

表 15 性能记录、估算与验证边界

项目	记录结果	解释与局限
历史视频采集	8.7–10.3 帧/秒	单帧 2,764,800B；不同于当前 PS 发布
当前 PS 发布	**约 1.6Hz，621 毫秒/循环**	**日志单调片段计数估计；变慢原因未定位**
JTAG 整幅导出	540–630KB/s；4.2–5.1 秒/帧	与实时采集通路不同；不用于证明整幅主机实时处理
停带节拍	**30–40 秒/件（工程估算）**	16 循环一次比较，约 3 次比较加传送；未逐件计时
同板重放	darea 为 1、0、4、3、2	主机规则 2× 地板 ≥ 限值则拒绝投票；非固件零误报证明
亮度 / 曝光拒判	历史两组触发各 4/4 输出 2	单板特定曝光条件；不代替覆盖全部异常的测试
失联保护	记录 501ms，两次；PC 括号 493–506ms	历史设备结果；本次仅验证离线协议模拟
长时归档	**12,626 条；OK12,594 / 拒判 32 / NG0**	**首尾时间差 10.20h；存在时间回跳与区间重叠，连续时长待核**

该次日志共有 12,626 条采样记录，其中 OK 为 12,594 条、拒判为 32 条、NG 为 0 条；首尾记录时间差约 10.20h。时间轴存在回跳与区间重叠：物理行 12601 的 t_ms 为 36739275、frames 为 61408，下一行分别回到 460 和 60223，再下一行 t_ms 又回到 36656969。连续运行时长、是否发生重启及参考恢复过程仍待核实。采样记录不代表独立工件；文件也没有逐次比较序号，不能视为 12,626 次独立判决。有效 darea 为 0–3。0 条 NG 仅描述该静止良品场景的采样标签，不能据此推断缺陷检出率或连续无故障运行。

按约 621 毫秒/循环、每 16 循环一次真实比较、等待约 3 次比较计算，再加约 1 秒传送，**节拍约 30–40 秒/件。该值为工程估算**，尚缺进料、停带、判定、放行的逐件起止时间。当前 PS 发布变慢、停位散布和配准对摆位敏感仍限制整机节拍；历史采集帧率无法反映这些等待时间。

3.4 未验证项目与材料限制

新增材料已提供 111 件作业单及现场、长时 CSV，并有复算入口。仍需完成：现场复测身份与角通道逐件闭合；长时日志拼接、计数回退及恢复过程核查；当前 PS 约 1.6Hz 的变慢原因定位；逐件节拍计时；停位与配准重复性验证。跨批角通道合计及主运行锚点尚缺完整原始支持，暂不作为性能结论。

其余待验证项目包括缺角跨批次与重复摆位、人工种植缺角及边中缺口对照、大缺失类回归原因、四角算法板端实现、CNN 的 PS 软件耗时基线、完整构建与模块资源报告、10 月 29 日批次固件版本。现用电源及驱动接线仍与资料冲突；图像与判决的逐帧对应、参考版本及单次耗时仍不完整，原始模型完整对话和从零构建文件也待补齐。

第四部分总结

4.1 可扩展之处

优先核查长时日志连续性、现场复测身份和实物接线，定位 PS 发布变慢及停位散布，再独立计量完整节拍。细划痕方向可比较掠射照明、放大倍率和局部配准，先做良品零样本与缺陷对照。四角迁入 PS 前须增加可靠的板体轮廓及固定窗口，并验证弯板、边中缺口混淆。PL 扩展需评估资源置换及实现时序。CNN 若进入判决，须有独立标注、按板件划分训练测试集及规则基线；推理自检不足以支持上线。

4.2 心得体会

调试过程中，现场读数是否对应正确的对象、版本和时刻，需要先核实。参考质量门曾因读取集合漏掉字段而始终拒判，看起来像图像质量问题，实际原因是工具没有读到判定所需的量。修复后，读取一致性检查被纳入自测，以便在批量采集前发现这类问题。

算法对照时，原本希望多参考库能同时降低误报并增加检出，但逐格取最小残差要求每个参考都超阈，才能保留响应。连通域实现和支撑区域不一致，也会改变比较口径。因此，比较方案前需先与固件导出网格逐项核对，确认口径一致后再评价收益，不能仅凭结果数字选择方法。

计算链是否正确、能否检出真实缺陷，需要分别验证。CNN 已知答案一致并不保证检测有效；标签来自原规则时，还可能复制规则的盲区。项目保留了 CNN 自检成果，检测路径仍采用规则判据。细划痕全部未检出的结果必须如实报告，也不能以能力边界为由把 OK 作为合格证明。

输送故障的排查需要结合源码和测量，核对各状态的含义。心跳曾清除 FAULT，导致日志看起来像普通停机；**改为故障粘滞后，显式 STOP 才能清除**。验证保护逻辑时，应检查相应状态转移；仅观察到一次电机转动，还不足以确认保护功能。

大模型用于提出实现方案和诊断假设，物理操作由工程人员确认，证据和结论也由工程人员筛选、复核。此次保留的脚本、提示词和检查清单覆盖了部分重复问题；技能自测、工程摘要与完整复现仍需分别验证。后续采集应同步保存版本、参考、标签和原始日志。

第五部分参考文献

[1] TANG S, HE F, HUANG X, et al. Online PCB Defect Detector On A New PCB Defect Dataset[EB/OL]. arXiv:1902.06197, 2019-02-17[2026-11-02]. https://arxiv.org/abs/1902.06197.

[2] 任金霞, 吴吉林, 王金荣. 基于 ECA 和 BiFPN 改进 YOLOv5s 的 PCB 缺陷检测 [J]. 制造技术与机床, 2024(8): 78-83. DOI: 10.19287/j.mtmt.1005-2402.2024.08.011.

[3] 张旭, 陈慈发, 董方敏. 基于改进 YOLOv7 的 PCB 缺陷检测算法 [J]. 计算机工程, 2024, 50(12): 318-328. DOI: 10.19678/j.issn.1000-3428.0068588.

[4] 朱黎颖, 王森, 沈爱萍, 等. 复杂背景下的电路板表面焊接缺陷视觉检测 [J]. 光学精密工程, 2024, 32(14): 2256-2271. DOI: 10.37188/OPE.20243214.2256.

[5] FUNG K C, XUE K W, LAI C M, et al. Improving PCB defect detection using selective feature attention and pixel shuffle pyramid[J]. Results in Engineering, 2024, 21: 101992. DOI: 10.1016/j.rineng.2024.101992.

[6] LV S, OUYANG B, DENG Z, et al. A dataset for deep learning based detection of printed circuit board surface defect[J]. Scientific Data, 2024, 11: 811. DOI: 10.1038/s41597-024-03656-8.

[7] ROTH K, PEMULA L, ZEPEDA J, et al. Towards Total Recall in Industrial Anomaly Detection[C]//Proceedings of the IEEE/CVF Conference on Computer Vision and Pattern Recognition. 2022: 14318-14328.

[8] AMD. Zynq 7000 SoC Technical Reference Manual: UG585, v1.15[EB/OL]. 2026-02-06[2026-11-02]. https://docs.amd.com/r/en-US/ug585-zynq-7000-SoC-TRM/Documentation.

[9] AMD. AXI Video Direct Memory Access v6.3: PG020[EB/OL]. 2022-06-08[2026-11-02]. https://docs.amd.com/r/en-US/pg020_axi_vdma.

[10] 芯驿电子科技. AX7020 ZYNQ 开发平台 FPGA 教程: V1.01[Z]. 2024-01-12 修订. 用户提供版本，供电与接口见第 27–39、54–57 页.

[11] AMD. Vitis High-Level Synthesis User Guide: UG1399, 2023.1[EB/OL]. 2023-07-17[2026-11-02]. https://docs.amd.com/r/2023.1-English/ug1399-vitis-hls.

[12] AMD. Vivado Design Suite User Guide: Implementation: UG904, 2023.1[EB/OL]. 2023-05-16[2026-11-02]. https://docs.amd.com/r/2023.1-English/ug904-vivado-implementation.