

武汉理工大学期末考试试卷

2021-2022 学年 2 学期 数字电子技术基础课程

时间 120 分钟 48 学时, 3 学分, 总分 100 分, 占总评成绩 70 %

题号	一	二	三	四	五	六	七	八	九	十	总分
题分	15	24	12	30	16						100

备注: 学生不得在试题纸上答题(含填空题、选择题等客观题)

一、(10 分)填空题(每空 1 分)

(1)数制转换(202.8125)₁₀=_____2=_____16

(2)图 1 所示逻辑电路_____产生竞争冒险。(有可能, 不会)




图1




图2

(3)八选一数据选择器 74LS151 电路如图 2, 端口 $\bar{E}$ 称为_____, 输出最小项表达式 $F(A, B, C)$ _____


(4)RAM 存储器的容量为 $512K \times 8$ 位, 则地址代码应取_____位, 它是时序逻辑电路, 掉电数据_____丢失。(请选择: 会, 不会)

$$F_{A>B} = \overline{AB}$$

(5)已知逻辑电路的输出逻辑表达式是: $F_{A<B} = \overline{AB}$, 该电路是_____

$$F_{A=B} = \overline{AB} + AB$$

(6)倒 T 形电阻分 DAC(型号 AD7520)如图 3 所示, 给定 $V_{REF}=5V$, 试计算输入最高位为 1, 其余位数为 0 的输出电压值 v_o = _____. 该 DA 转换器的分辨率_____。



二、(10 分)逻辑函数的化简(各 5 分)

(1)代数化简法,用反演规则求出函数 Y 的反函数 $\bar{Y}$, 再用代数法将 $\bar{Y}$ 化简为最简的与或表达式。 $Y = (A + \bar{B})(\overline{C + D})$


(2)卡诺图化简法,卡诺图法将逻辑函数化简为最简的与或表达式。

$$Y(A, B, C, D) = \sum m(0, 1, 4, 5, 8, 9) + \sum d(10, 11, 12, 13, 14, 15)$$


三、(10 分)逻辑门电路功能分析

(1)(5 分)TTL 电路分析及其波形图如图 4 所示,

- 1)写出 $E=0$, $Y1$ 和 $Y2$ 逻辑表达式;与出 $E=1$, $Y1$ 和 $Y2$ 逻辑表达式;
- 2)试画出输出 $Y1$ 和 $Y2$ 的波形图。(提示:TTL 门电路输入端悬空为“1”)




(2)(5 分)CMOS 电路如图 5 所示,写出 L 的逻辑表达式



四、(10 分)组合逻辑电路设计


设全加器两个加数为 A_i 、 B_i 、低位来的进位为 C_{i-1} ，和为 S_i ，向高位的进位为 C_i 。试用图 6 的八选一数据选择器 74HC151 设计实现一位全加器电路。

- (1)列出全加器的真值表;(2 分)
- (2)写出全加器逻辑表达式;(2 分)
- (3)利用图 6 的数据选择器画出全加器的全加和电路。(6 分)



五、(10 分)触发器电路如图 7 所示，设触发器初始状态为 0

- (1)分别写出两个触发器的特性方程和状态方程;(4 分)
- (2)在时钟脉冲的作用下,画出 Q_1 、 Q_2 的波形。(6 分)



六、(10 分)时序逻辑电路设计

74LVC161 集成计数器的功能见表 1，引脚图见图 8，利用反馈置数法设递增至 1000 的计数器。

- (1)根据功能表说明 74LVC161 清零信号和预置数信号的特点;(2 分)
- (2)画出计数器状态图;(2 分)
- (3)添加合适的逻辑门画出满足要求的设计电路图。(6 分)




图8



武理资源共享平台
无偿分享

七、(20 分)综合分析题

如图 9 所示逻辑电路，电路由 JK 触发器和 74LS138 三八译码器组成。设 JK 触发器的初始状态为零。

(1)(2 分)分析三个 JK 触发器组成的时序电路的特点

(2)(2 分)写出时序电路的激励方程

(3)(2 分)写出 JK 触发器的特性方程和时序电路的状态方程

(4)(2 分)画出状态转换图



(5)(2 分)分析时序电路的功能

(6)(2 分)写出 74LS138 及与非门构成的组合电路 $\overline{E_1} = 1$ 输出 L 的逻辑表达式；

(7)(2 分)写出 74LS138 及与非门构成的组合电路 $\overline{E_1} = 0$ 输出 L 的逻辑表达式；

(8)(3 分)列出 $\overline{E_1} = 0$ 组合电路输入 Q₂、Q₁、Q₀ 与输出 L 的真值表；

(9)(3 分)画出在 8 个 CP 脉冲 Q₀、Q₁、Q₂、L 端波形。



八、(10 分)555 定时电路设计

试用 555 定时器构成一个施密特触发器，以实现如图 10(a)所示的鉴幅功能。图中 v_i 、 v_o 分别表示电路的输入和输出电压。

- (1)画出逻辑图,
- (2)写出正向阈值和负向阈值的数值,以及回差电压参数。555 逻辑符号如图 6(b)。




图10 (a)

图10 (b)

武理资源共享平台
无偿分享

九、(10 分)Verilog HDL 程序设计及课程思政

(1)(3 分)找出下列 Verilog HDL 程序中的三处错误,在答题纸上填写出错的行号,并在填写的行号后面填写正确的结果。

//一个计数器

```
1 module counterwyy(  
2 input clk, clr;  
3 output reg count[3:0]);  
4 always @ (posedge clk or posedge clr);  
5 begin  
6 if(clr==1)  
7 count <=0;  
8 else  
9 count = <count+1;  
10 end  
11 endmodule
```



武理资源共享平台
无偿分享

(2)(7 分)基尔比获得了 2000 年度的诺贝尔物理学奖,是因为什么?2001 年 5 月 31 日到上海,基尔比对中国大学生说:“期待被超越”。送给中国大学生他人生的“三个最”是什么?为了用自己的知识报效祖国,我们应该向基尔比学习什么?

表 1 74161 集成计数器的逻辑功能表

清零	预置	使能		时钟	预置数据输入				数据输入			
$\overline{CR}$	$\overline{PE}$	CEP	CET	CP	D_3	D_2	D_1	D_0	Q_3	Q_2	Q_1	Q_0
L	X	X	X	X	X	X	X	X	L	L	L	L
H	L	X	X	↑	D	C	B	A	D	C	B	A
H	H	L	X	X	X	X	X	X	保			持
H	H	X	L	X	X	X	X	X	保			持
H	H	H	H	↑	X	X	X	X	计			数

74138 功能表

输入						输出							
E_3	$\overline{E2}$	$\overline{E1}$	A_2	A_1	A_0	$\overline{Y0}$	$\overline{Y1}$	$\overline{Y2}$	$\overline{Y3}$	$\overline{Y4}$	$\overline{Y5}$	$\overline{Y6}$	$\overline{Y7}$
X	H	X	X	X	X	H	H	H	H	H	H	H	H
X	X	H	X	X	X	H	H	H	H	H	H	H	H
L	X	X	X	X	X	H	H	H	H	H	H	H	H
H	L	L	L	L	L	L	H	H	H	H	H	H	H
H	L	L	L	L	H	H	L	H	H	H	H	H	H
H	L	L	L	H	L	H	H	L	H	H	H	H	H
H	L	L	L	H	H	H	H	H	L	H	H	H	H
H	L	L	H	L	L	H	H	H	H	L	H	H	H
H	L	L	H	L	H	H	H	H	H	H	L	H	H
H	L	L	H	H	L	H	H	H	H	H	H	L	H
H	L	L	H	H	H	H	H	H	H	H	H	H	L

*H-高电平 L-低电平 X-任意电平