Neverilog 模擬結果

```
2. nthucad.cs.nthu.edu.tw
         Design hierarchy summary
                                                  Unique
8
                                      Instances
                  Modules:
                  Primitives:
                                              21
12
74
68
1
2
                  Primitives:
Registers:
Scalar wires:
Expanded wires:
Vectored wires:
Always blocks:
Initial blocks:
                                                       12
                                                        3
NCSim> run
A = 000100010001000100010011001111, B = 000001000100010010000111111, Cin = 1, sel = 0110, Y = 00010
10101010101011001011100001110, Cout = 0, Negative = 0, Zero = 0, Overflow = 0
Wrong Answer Q_Q
No Bonus point 1/2
No Bonus points 2/2
                  36 / 37 ps.without bonus points.
```

問題討論

- AdderSubtractor 無法傳回 overflow 的值,於是我在 AdderSubtractor 再加一個 OV 的 output 當作 overflow 的 flag。
- 0110 要 cin 但 0111 和 1000 的 cin 一定是(mode=1), 所以 AdderSubtractor 的 Cin=mode | Cin。AdderSubtractor 不知道怎麼考慮 delay, 以致於 0110 的 Cin 沒有作用,所以測資不會過。