

单周期 cpu 设计文档

王郁含 16182672

目录

- 一、 设计与测试说明
- 二、 CPU 设计文档
 - 1) 模块规格设计
 - 2) 数据通路设计
 - 3) 控制器设计
 - 4) 测试程序
- 三、 思考题

无需专门设置。




图 2 读寄存器设计




图 3 写入寄存器片选信号设计




图 4 写入寄存器设计（时序逻辑电路）

3. ALU（算术逻辑单元）

- 提供 32 位加、减、或运算及大小比较功能。
- 可以不支持溢出（不检测溢出）。




图 5 ALU 单元设计

4. DM（数据存储器）

- 使用 RAM 实现，容量为 32bit * 32。
- 起始地址：0x00000000。
- RAM 应使用双端口模式，即设置 RAM 的 Data Interface 属性为 Separate load and store ports。




图 6 DM 设计

5. EXT

- 可以使用 logisim 内置的 Bit Extender。




图 7 EXT 部件设计

2) 数据通路设计

表 1 数据通路设计

指令	Adder		PC	IM. A		GRF				ALU		DM		EXT		Nadd	
	A	B			RA1	RA2	WA	WD	A	B	Add.	Wdata		A	B		
R 类型	PC	4	Adder	PC	Rs	Rt	Rd	ALU	RF. RD1	RF. RD2							
ORI	PC	4	Adder	PC	Rs		Rt	ALU	RF. RD1	EXT				Imm16			
LW	PC	4	Adder	PC	Rs		Rt	DM. RD	RF. RD1	EXT	ALU			Imm16			
SW	PC	4	Adder	PC	Rs	Rt			RF. RD1	EXT	ALU	RF. RD2		Imm16			
BEQ	PC	4	Adder Nadd	PC	Rs	Rt			RF. RD1	RF. RD2				Imm16	Adder	EXT	
LUI	PC	4	Adder	PC	Rs		Rt	ALU	RF. RD1	EXT				Imm16			

注: Rs:IM. A[25:21]

Rt:IM. A[20:16]

Rd:IM. A[15:11]

3) 控制器设计

表 2 控制信号选择

func	100001	100011	n/a				
op	000000	000000	001101	100011	101011	000100	001111
指令	addu	subu	ori	lw	sw	beq	lui
WA0p	1	1	0	0	x	x	0
WD0p	0	0	0	1	x	x	0
BEQ0p	0	0	0	0	0	1	0
ALUB0p	1	1	0	0	0	1	0
EXT0p	x	x	00	01	01	10	11
RWE	1	1	1	1	0	0	1
DWE	0	0	0	0	1	0	0
RE	0	0	0	1	0	0	0
ALUOP	Add00	Subtract01	Or10	Add00	Add00	Cmp11	Add00




图 8 与逻辑设计控制信号




图 9 或逻辑设计控制信号

4) 测试程序设计

1. Addu 指令

表 3 addu 指令测试

指令	16 进制代码	预期输出	说明
addu \$1, \$2, \$3	00430281	$\$1 \leq \$2 + \$3$	正常情况 1: 无溢出
addu \$4, \$5, \$6	00a60021	$\$4 \leq \$5 + \$6$	正常情况 2: 有溢出
addu \$0, \$4, \$5	00850021	$\$0 \leq 0$	特殊情况 1: 存入 0 号寄存器
addu \$6, \$0, \$7	00073021	$\$6 \leq \7	特殊情况 2: 0 号寄存器为第一个操作数
addu \$8, \$9, \$0	01204021	$\$8 \leq \9	特殊情况 3: 0 号寄存器为第二个操作数

2. Subu 指令

表 4 subu 指令测试

指令	16 进制代码	预期输出	说明
subu \$1, \$2, \$3	00430823	$\$1 \leq \$2 - \$3$	正常情况 1: 无溢出
subu \$4, \$5, \$6	00a62023	$\$4 \leq \$5 - \$6 + 0x100000000$	正常情况 2: 有溢出
subu \$0, \$4, \$5	00850023	$\$0 \leq 0$	特殊情况 1: 存入 0 号寄存器
subu \$6, \$0, \$7	00073023	$\$6 \leq 0x100000000 - \7	特殊情况 2: 0 号寄存器为被减数
subu \$8, \$9, \$0	01204023	$\$8 \leq \9	特殊情况 3: 0 号寄存器为减数

3. Ori 指令

表 5 ori 指令测试

指令	16 进制代码	预期输出	说明
ori \$1, \$2, 100	34410064	\$1 <= \$2 0x00000064	正常情况
ori \$0, \$3, 200	346000c8	\$0 <= 0	特殊情况 1: 存入 0 号寄存器
ori \$4, \$0, 300	3404012c	\$4 <= 0x0000012c	特殊情况 2: 0 号寄存器为操作数
ori \$5, \$6, 0	34c50000	\$5 <= \$6	特殊情况 2: 立即数为 0
ori \$7, \$0, 0	34070000	\$7 <= 0	特殊情况 3: 操作数为 0 和 0 号寄存器

4. Lw 指令

表 6 lw 指令测试

指令	16 进制代码	预期输出	说明
lw \$1, 4(\$2)	8c410004	将 DM 从 4 开始向后数\$2 个数据的数放入到\$1 中	正常情况
lw \$0, 6(\$3)	8c600006	\$0 <= 0	特殊情况: 写入 0 号寄存器

5. Sw 指令

表 7 sw 指令测试

指令	16 进制代码	预期输出	说明
sw \$1, 4(\$2)	ac410004	将\$1 中的数放入到 DM 从 4 开始向后数\$2 个中	正常情况

6. Beq 指令

表 8 beq 指令测试

指令	16 进制代码	预期输出	说明
beq \$0, \$0, 1	10000001	跳转至下下条指令	正常情况 1: 相等时正跳转
addi \$1, \$0, 1 beq \$1, \$0, 4	20210001 1020ffffe	不跳转, 继续执行下一条指令	正常情况 2: 不相等
beq \$0, \$0, -2	1000ffffd	跳转至上上条指令	正常情况 3: 相等时负跳转

7. Lui 指令

表 9 lui 指令测试

指令	16 进制代码	预期输出	说明
lui \$1, 100	3c010064	\$1 <= 0x00640000	正常情况
lui \$0, 200	3c0000c8	\$0 <= 0	特殊情况 1: 存入 0 号寄存器
lui \$2, 0	3c020000	\$2 <= 0	特殊情况 2: 将 0 加载至高位

8. Nop 指令

表 10 nop 指令测试

指令	16 进制代码	预期输出	说明
nop	0x00000000	无	空指令

三、 思考题

1) 模块规格设计

1. 若 PC (程序计数器) 位数为 30 位, 试分析其与 32 位 PC 的优劣。

答: 如果 30 位 pc, 同样按字节计算的话, 就会使得跳转指令的跳转范围缩小 4 倍。如果按字计算的话, 有可能在出现错误时无法识别, 直接执行错误指令。

2. 现在我们的模块中 IM 使用 ROM, DM 使用 RAM, GRF 使用寄存器, 这种做法合理吗? 请给出分析, 若有改进意见也请一并给出。

答: 合理。IM 为一开始设定好的指令, 不会被更改, 为了防止误操作被更改, 采用 ROM。DM 即需要被读取也需要被改写, 并且数据量较大, 所以需要使用 RAM。GRF 容量较小, 需要不断被改写, 且寄存器运行速度较快, 所以用寄存器。

2) 控制器设计

1. 结合上文给出的样例真值表, 给出 RegDst, ALUSrc, MemtoReg, RegWrite, nPC_Sel, ExtOp 与 op 和 func 有关的布尔表达式 (表达式中只能使用 “与、或、非” 3 种基本逻辑运算。)

答:

控制信号	逻辑表达式	布尔表达式
RegDst	addu subu	$\overline{op_0} \wedge \overline{op_1} \wedge \overline{op_2} \wedge \overline{op_3} \wedge \overline{op_4} \wedge \overline{op_5}$
ALUSrc	ori lw sw	$(op_0 \wedge op_1 \wedge \overline{op_2} \wedge \overline{op_4} \wedge \overline{op_5}) \vee (op_0 \wedge \overline{op_1} \wedge op_2 \wedge op_3 \wedge \overline{op_4} \wedge \overline{op_5})$
MemtoReg	lw	$(op_0 \wedge op_1 \wedge \overline{op_2} \wedge \overline{op_3} \wedge \overline{op_4} \wedge op_5)$
RegWrite	addu subu ori lw	$(\overline{op_0} \wedge \overline{op_1} \wedge \overline{op_2} \wedge \overline{op_3} \wedge \overline{op_4} \wedge \overline{op_5}) \vee (op_0 \wedge \overline{op_1} \wedge op_2 \wedge op_3 \wedge \overline{op_4} \wedge \overline{op_5}) \vee (op_0 \wedge op_1 \wedge \overline{op_2} \wedge \overline{op_3} \wedge \overline{op_4} \wedge \overline{op_5})$
nPC_Sel	beq	$\overline{op_0} \wedge \overline{op_1} \wedge op_2 \wedge \overline{op_3} \wedge \overline{op_4} \wedge \overline{op_5}$
ExtOp	lw sw	$(op_0 \wedge op_1 \wedge \overline{op_2} \wedge \overline{op_4} \wedge \overline{op_5})$

2. 充分利用真值表中的 X 可以将以上控制信号化简为最简单的表达式，请给出化简后的形式。

答：

控制信号	逻辑表达式	布尔表达式
RegDst	addu subu beq	$\overline{op_0} \cap \overline{op_1} \cap \overline{op_3} \cap \overline{op_4} \cap \overline{op_5}$
ALUSrc	ori lw sw	$(op_0 \cap op_1 \cap \overline{op_2} \cap \overline{op_4} \cap \overline{op_5})$ $\cup (op_0 \cap \overline{op_1} \cap op_2 \cap op_3 \cap \overline{op_4} \cap \overline{op_5})$
MemtoReg	lw sw	$(op_0 \cap op_1 \cap \overline{op_2} \cap \overline{op_4} \cap op_5)$
RegWrite	addu subu ori lw	$(\overline{op_0} \cap \overline{op_1} \cap \overline{op_2} \cap \overline{op_3} \cap \overline{op_4} \cap \overline{op_5})$ $\cup (op_0 \cap \overline{op_1} \cap op_2 \cap op_3 \cap \overline{op_4} \cap \overline{op_5})$ $\cup (op_0 \cap op_1 \cap \overline{op_2} \cap \overline{op_3} \cap \overline{op_4} \cap \overline{op_5})$
nPC_Sel	beq	$\overline{op_0} \cap \overline{op_1} \cap op_2 \cap \overline{op_3} \cap \overline{op_4} \cap \overline{op_5}$
ExtOp	lw sw addu subu	$(\overline{op_2} \cap \overline{op_4})$

3. 事实上，实现 nop 空指令，我们并不需要将它加入控制信号真值表，为什么？请给出你的理由。

答：任意一条指令的控制信号均不可能全是 0，而 nop 指令的控制信号不管是与阵还是列阵都是全部是 0。即 nop 不会对应任意一条指令。而当控制信号均为 0 时的操作为将 0 写入 \$0 号寄存器，相当于没有操作。

3) 测试程序

1. 前文提到，“可能需要手工修改指令码中的数据偏移”，但实际上只需再增加一个 DM 片选信号，就可以解决这个问题。请阅读相关资料并设计一个 DM 改造方案使得无需手工修改数据偏移。

答：当 text 地址从 0 开始时，data 地址从 0x00002000 开始，此时需要加一个片选信号将地址与 0x2000 比较，大于的时候就存入 DM，存入地址是原地址-0x2000

2. 除了编写程序进行测试外，还有一种验证 CPU 设计正确性的办法——形式验证。形式验证的含义是根据某个或某些形式规范或属性，使用数学的方法证明其正确性或非正确性。请搜索“形式验证 (Formal Verification)”了解相关内容后，简要阐述相比与测试，形式验证的优劣。

答：优点：验证者无需考虑如何获得验证的条件；形式验证可以对所有情况进行验证；形式验证有利于尽早发现错误；无需长年累月的经验辅助。

缺点：需要设计者考虑设计步骤，精密计算正确的输入激励步骤；不能完整测试电路的耗能，延时等。