

Verilog 第 5 次实验报告

学生姓名	王一诺	学号	2312331	指导老师	董前琨老师
------	-----	----	---------	------	-------

一、实验内容及步骤

请使用 Verilog 编写模块，在龙芯实验箱或口袋实验板上完成数码管的数字显示，要求如下：

- 1、数码管至少要显示两位不同的数，建议（2-4 位）
- 2、数码管初始显示 0，然后拨一个拨码开关（或按一个按键）数码管显示+1 计数。
- 3、按 reset 按键数码管显示数字归零。
- 4、其他功能同学们可以自行添加。（比如设置最大计数为 60，数到 59 之后归零，然后用一个 led 灯表示溢出）

模块设计：

约束文件：

```

22 module seven_seg_counter(
23     input clk,           // 系统时钟输入
24     input reset,        // 复位按键
25     input inc,          // 增加计数按键
26     output reg [6:0] seg1, // 数码管第一位（个位）显示
27     output reg [6:0] seg2, // 数码管第二位（十位）显示
28     output reg overflow // 溢出指示灯
29 );
30
31 reg [5:0] count = 0; // 6 位计数器（最大值 59）
32
33 // 数码管编码：7 段显示
34 function [6:0] seg_decoder;
35     input [3:0] digit;
36     case (digit)
37         4'd0: seg_decoder = 7'b1000000;
38         4'd1: seg_decoder = 7'b1111001;
39         4'd2: seg_decoder = 7'b0100100;
40         4'd3: seg_decoder = 7'b0110000;
41         4'd4: seg_decoder = 7'b0011001;
42         4'd5: seg_decoder = 7'b0010010;
43         4'd6: seg_decoder = 7'b0000010;
44         4'd7: seg_decoder = 7'b1111000;
45         4'd8: seg_decoder = 7'b0000000;
46         4'd9: seg_decoder = 7'b0010000;
47         default: seg_decoder = 7'b1111111; // 默认熄灭
48     endcase
49 endfunction
50
51 // 主逻辑
52 always @(posedge clk or posedge reset) begin
53     if (reset) begin
54         count <= 0; // 复位计数器
55         overflow <= 0; // 复位溢出标志
56     end else if (inc) begin
57         if (count == 59) begin
58             count <= 0; // 计数到 59 后归零
59             overflow <= 1; // 设置溢出标志
60         end else begin
61             count <= count + 1; // 计数器增加
62             overflow <= 0; // 清除溢出标志
63         end
64     end
65 end
66
67 // 显示控制
68 always @(*) begin
69     seg1 = seg_decoder(count % 10); // 个位数
70     seg2 = seg_decoder(count / 10); // 十位数
71 end
72
73 endmodule

```

```

1 # 时钟输入
2 set_property PACKAGE_PIN P17 [get_ports clk]
3 set_property IOSTANDARD LVCMOS33 [get_ports clk]
4 # 按键约束
5 set_property PACKAGE_PIN F6 [get_ports reset]
6 set_property IOSTANDARD LVCMOS33 [get_ports reset]
7
8 set_property PACKAGE_PIN R11 [get_ports inc]
9 set_property IOSTANDARD LVCMOS33 [get_ports inc]
10
11 # 定义数码管段选信号4
12 set_property PACKAGE_PIN D2 [get_ports {seg1[6]}]
13 set_property PACKAGE_PIN E2 [get_ports {seg1[5]}]
14 set_property PACKAGE_PIN F3 [get_ports {seg1[4]}]
15 set_property PACKAGE_PIN F4 [get_ports {seg1[3]}]
16 set_property PACKAGE_PIN D3 [get_ports {seg1[2]}]
17 set_property PACKAGE_PIN E3 [get_ports {seg1[1]}]
18 set_property PACKAGE_PIN D4 [get_ports {seg1[0]}]
19
20 set_property PACKAGE_PIN B2 [get_ports {seg2[6]}]
21 set_property PACKAGE_PIN B3 [get_ports {seg2[5]}]
22 set_property PACKAGE_PIN A1 [get_ports {seg2[4]}]
23 set_property PACKAGE_PIN B1 [get_ports {seg2[3]}]
24 set_property PACKAGE_PIN A3 [get_ports {seg2[2]}]
25 set_property PACKAGE_PIN A4 [get_ports {seg2[1]}]
26 set_property PACKAGE_PIN B4 [get_ports {seg2[0]}]
27
28 # 定义溢出指示灯
29 set_property PACKAGE_PIN K3 [get_ports overflow]
30 set_property IOSTANDARD LVCMOS33 [get_ports overflow]
31
32 # 设置所有端口的 I/O 标准为 LVCMOS33
33 set_property IOSTANDARD LVCMOS33 [get_ports {seg1[6]}]
34 set_property IOSTANDARD LVCMOS33 [get_ports {seg1[5]}]
35 set_property IOSTANDARD LVCMOS33 [get_ports {seg1[4]}]
36 set_property IOSTANDARD LVCMOS33 [get_ports {seg1[3]}]
37 set_property IOSTANDARD LVCMOS33 [get_ports {seg1[2]}]
38 set_property IOSTANDARD LVCMOS33 [get_ports {seg1[1]}]
39 set_property IOSTANDARD LVCMOS33 [get_ports {seg1[0]}]
40 set_property IOSTANDARD LVCMOS33 [get_ports {seg2[6]}]
41 set_property IOSTANDARD LVCMOS33 [get_ports {seg2[5]}]
42 set_property IOSTANDARD LVCMOS33 [get_ports {seg2[4]}]
43 set_property IOSTANDARD LVCMOS33 [get_ports {seg2[3]}]
44 set_property IOSTANDARD LVCMOS33 [get_ports {seg2[2]}]
45 set_property IOSTANDARD LVCMOS33 [get_ports {seg2[1]}]
46 set_property IOSTANDARD LVCMOS33 [get_ports {seg2[0]}]

```

二、总结

尝试把程序烧到实验板上，尝试了很久没有成功。running synthesis 没有问题，implementation 也正常布线，位流文件也正常生成，在板子上烧制程序也没有报错，但是完成后的板子就是没有任何功能。