

000011	target
6	26

$GPR[31] \leftarrow B_PC + 4, PC \leftarrow \{B_PC[31:28], target \ll 2\}$

B_PC: 分支跳转参与运算的 PC, 在不考虑延迟槽时为分支跳转指令的 PC, 考虑延迟槽时为延迟槽指令的 PC, 即分支跳转指令的 PC+4。

附 A3 静态 5 级流水 CPU 新增实现指令

(37) 有符号字乘法

MULT rs, rt R 型

31	26	25	21	20	16	15	6	5	0
000000	rs	rt	00	0000	0000	0000	011000		
6	5	5	10				6		

$(HI, LO) \leftarrow \text{sign}(GPR[rs]) * \text{sign}(GPR[rt])$

(38) 从 LO 寄存器取值

MFLO rd R 型

31	26	25	21	20	16	15	11	10	6	5	0
000000	00	0000	0000	rd	00000		010010				
6	10		5		5		6				

$GPR[rd] \leftarrow [LO]$

(39) 从 HI 寄存器取值

MFHI rd R 型

31	26	25	21	20	16	15	11	10	6	5	0
000000	00	0000	0000	rd	00000		010000				
6	10		5		5		6				

$GPR[rd] \leftarrow [HI]$

(40) 向 LO 寄存器存值

MTLO rs R 型

31	26	25	21	20	16	15	6	5	0
000000	rs	000	0000	0000	0000	0000	010011		
6	5	15					6		

$[LO] \leftarrow GPR[rs]$

(41) 向 HI 寄存器存值

MTHI rs R 型

31	26	25	21	20	16	15	6	5	0
000000	rs	000	0000	0000	0000	0000	010001		
6	5	15					6		

$[HI] \leftarrow GPR[rs]$

(42) 从协处理器 0 寄存器取值

MFC0 rt, cs.sel R 型

31	26	25	21	20	16	15	11	10	3	2	0
----	----	----	----	----	----	----	----	----	---	---	---

010000	00000	rt	cs	00000000	sel
6	5	5	5	8	3

$GPR[rt] \leftarrow CPR[cs.sel]$

(43) 向协处理器 0 寄存器存值

MTC0 rt, cd.sel

R 型

31	26	25	21	20	16	15	11	10	3	2	0
010000	00100	rt	cd	00000000	sel						
6	5	5	5	8	3						

$CPR[cd.sel] \leftarrow GPR[rt]$

(44) 系统调用

SYSCALL

31	26	25	6	5	0
000000	code	001100			
6	20	6			

$CPR[14.0] \leftarrow PC$, $CPR[13.0][6:2] \leftarrow 01000$, $CPR[12.0][1] \leftarrow 1$, $PC \leftarrow EXC_ENTER_ADDR$

EXC_ENTER_ADDR 为例外入口地址，原本应为 $CPR[15.1] + 0x180$ ，但在课程设计中为方便编写测试程序，将 EXC_ENTER_ADDR 设置为 0。

(45) 异常返回

ERET

31	26	25	21	20	16	15	11	10	6	5	0
010000	1	000 0000 0000 0000 0000	011000								
6	1	19	6								

$CPR[12.0][1] \leftarrow 0$, $PC \leftarrow CPR[14.0]$