

计数器的设计

计 93 王哲凡 2019011200

一、实验目的

1. 掌握时序逻辑电路的基本分析和设计方法。
2. 理解同步时序电路和异步时序电路的区别。
3. 掌握计数器电路设计原理，用硬件描述语言实现指定功能的计数器设计。
4. 学会利用软件仿真实现对数字电路的逻辑功能进行验证和分析。

二、实验呢绒

1. 使用实验平台上两个数码管显示计数，手动单次时钟进行计数，时钟上升沿计数一次，当计数到 59 时，要求两个数码管都复位到 00 的状态，重新计数。
2. 实验还要求设置一个复位按键，可以随时重新恢复到 00 的状态继续计数。
3. 使用实验平台上的 1MHz 时钟，将计数器改成秒表。
4. 在秒表中使用开关控制秒表启动、暂停。

三、实验代码及简要原理分析

1. D 触发器

```
1 module DTrigger(  
2     input wire D,  
3     input wire clk,  
4     input wire rst,  
5     output reg Q,  
6     output reg nQ  
7 );  
8  
9 always @(posedge clk or posedge rst) begin  
10     if (rst) begin  
11         Q <= 1'b0;  
12         nQ <= 1'b1;
```

```

13     end
14     else begin
15         Q <= D;
16         nQ <= !D;
17     end
18 end
19
20 endmodule
21

```

其中 D, Q, nQ 含义即对应一般的 D 触发器, clk 代表时钟信号, 单次上升沿进行一次修改, rst = 1 代表异步清零。

2.10 进制计数器

```

1  module Count10(
2      input wire clk,
3      input wire rst,
4      output wire [3:0] data
5  );
6
7  wire [3:0] Q;
8  wire [3:0] nQ;
9  wire [3:0] D;
10
11  genvar i;
12
13  generate
14      for (i = 0; i < 4; i = i + 1) begin: dt
15          DTrigger di(.D(D[i]), .clk(clk), .rst(rst), .Q(Q[i]), .nQ(nQ[i]));
16      end
17  endgenerate
18
19  assign D[0] = nQ[0];
20  assign D[1] = (nQ[0] ^ nQ[1]) & !(Q[0] & Q[3]);
21  assign D[2] = !((nQ[0] | nQ[1]) ^ Q[2]);
22  assign D[3] = !(Q[0] & Q[3]) & !(nQ[3] ^ (!(nQ[0] | nQ[1] | nQ[2])));
23  assign data = Q;
24
25  endmodule
26

```

通过实例化 4 个 D 触发器进行计数表示。

3.6/3 进制计数器

```
1  module Count6(  
2      input wire clk,  
3      input wire rst,  
4      input wire v,  
5      output wire [2:0] data  
6  );  
7  
8  wire [2:0] Q;  
9  wire [2:0] nQ;  
10 wire [2:0] D;  
11  
12 genvar i;  
13  
14 generate  
15     for (i = 0; i < 3; i = i + 1) begin: dt  
16         DTrigger di(.D(D[i]), .clk(clk), .rst(rst), .Q(Q[i]), .nQ(nQ[i]));  
17     end  
18 endgenerate  
19  
20 //assign D[0] = v ^ Q[0];  
21 assign D[0] = (!v & Q[0]) | (v & nQ[1] & nQ[0]);  
22 //assign D[1] = (!v & Q[1]) | (v & (nQ[2] & (Q[1] ^ Q[0])));  
23 assign D[1] = (!v & Q[1]) | (v & nQ[1] & Q[0]);  
24 //assign D[2] = (!v & Q[2]) | (v & ((Q[2] & nQ[0]) | (Q[1] & Q[0])));  
25 assign D[2] = 0;  
26 assign data = Q;  
27  
28 endmodule  
29
```

类比 10 进制计数器，只须修改从现态到次态的转移方程。

其中未注释版本为 3 进制计数器（当场临时要求），注释版本为 6 进制计数器。

为了后面与数码管信号相连，依然采用 4 个 *D* 触发器。

考虑到，当且仅当 10 进制计数器在 9 变化到 0 时才对 6/3 进制计数器产生贡献，因此特别增加 *v* 信号表示是否当前是否进行计数。

表达式的计算中只须分为 $v = 0$ 和 $v = 1$ 两类相或即可。

4. 60/30 进制计数器

```
1  `include "Dtrigger.v"
2  module Count60(
3      input wire clk,
4      input wire rst,
5      output wire [3:0] DigitLow,
6      output wire [3:0] DigitHigh
7  );
8
9  wire v;
10 wire D;
11
12 Count10 cnt10(.clk(clk), .rst(rst), .data(DigitLow));
13 Count6 cnt6(.clk(clk), .rst(rst), .v(v), .data(DigitHigh));
14 DTrigger d(.D(D), .clk(clk), .rst(rst), .Q(v));
15
16 assign D = DigitLow[3] & !DigitLow[2] & !DigitLow[1] & !DigitLow[0];
17
18 endmodule
19
```

主要即为对上述两个计数器信号的绑定，特别是需要将 6/3 进制计数器的 v 信号绑定上 10 进制计数器是否为 9。

而如果直接将此信号绑定在 v 上，可能会导致负载问题，于是增加了一个 D 触发器来获取信号传递给 v 以缓冲。

5. 总体计数器

```
1  module Counter(
2      input wire clk,
3      input wire rst,
4      output wire [3:0] low,
5      output wire [3:0] high
6  );
7
8  Count60 cnt(.clk(clk), .rst(rst), .DigitLow(low), .DigitHigh(high));
9
10 endmodule
11
```

即为对 60/30 进制计数器再进行包装（实际可直接利用 60/30 进制计数器）。

6. 秒表

```
1 module Stopwatch(  
2     input wire sys_clk,  
3     input wire rst,  
4     input wire pause,  
5     output wire [3:0] low,  
6     output wire [3:0] high  
7 );  
8  
9 reg clk;  
10 reg [31:0] cnt;  
11 wire lessHalf;  
12 wire lessFull;  
13  
14 initial begin  
15     clk = 0;  
16     cnt = 0;  
17 end  
18  
19 Counter counter(.clk(clk), .rst(rst), .low(low), .high(high));  
20  
21 always @(posedge sys_clk or posedge rst) begin  
22     if (rst) begin  
23         cnt <= 32'd0;  
24         clk <= 1'b0;  
25     end  
26     else if (sys_clk) begin  
27         if (!pause) begin  
28             if (lessFull) begin  
29                 cnt <= cnt + 1'b1;  
30                 if (lessHalf) begin  
31                     clk <= 1'b0;  
32                 end  
33                 else begin  
34                     clk <= 1'b1;  
35                 end  
36             end  
37             else begin  
38                 cnt <= 0;  
39                 clk <= 1'b0;  
40             end  
41         end  
42     end  
43 end  
44  
45 assign lessHalf = cnt < 32'd500000;  
46 assign lessFull = cnt < 32'd1000000;
```

```
47  
48 endmodule  
49
```

由于板上时钟为 $1MHz$ ，因此若需要 $1Hz$ 的时钟，则须进行分频操作。

通过 cnt 记录当前 $1MHz$ 时钟次数，当 $cnt < 32'd500000$ 时，时钟处于低电平，反之处于高电平，当 cnt 达到 1000000 时，将其清零即为完成一个周期。

pause 用于实现暂停功能，即当 pause 处于高电平时，不进行 cnt 的计数操作。

最终将 cnt 分频得到的新时钟 clk 传入 Counter 即可实现秒表。

7. 整合双功能（手动/自动）计数器


```
1 module Count(  
2     input wire sys_clk,  
3     input wire clk,  
4     input wire rst,  
5     input wire pause,  
6     input wire choose,  
7     output wire [3:0] low,  
8     output wire [3:0] high  
9 );  
10  
11 wire [3:0] low1;  
12 wire [3:0] low2;  
13 wire [3:0] high1;  
14 wire [3:0] high2;  
15  
16 Counter counter(.clk(clk), .rst(rst), .low(low1), .high(high1));  
17 Stopwatch watch(.sys_clk(sys_clk), .rst(rst), .pause(pause), .low(low2),  
18     .high(high2));  
19 assign low = choose ? low2 : low1;  
20 assign high = choose ? high2 : high1;  
21  
22 endmodule  
23
```

为了方便检查，将自动计数（秒表）与手动计数合并到一个电路上，通过 choose 表示选择手动还是自动。

其中 sys_clk 为 $1MHz$ 时钟，clk 为手动单次时钟。


四、仿真分析

1. 计数器仿真



2. 秒表仿真

为方便分析，将分频器改为了 2 分频。



五、实验收获

通过实验，我了解到了结构化的设计方法，对于时序逻辑电路的设计有了更深的理解，对于触发器的原理和设计也有了更好的解释。

此外，我也体验到了一些电路设计中的竞争与冒险问题，对于设计上要做出的取舍有了一定实际体验。