简单组合逻辑电路的设计

计 93 王哲凡 2019011200

一、实验目的


- 1. 理解用小规模数字集成电路组合逻辑电路的分析方法与设计方法。
- 2. 通过全加器电路与减法运算电路的设计,熟悉"补码"概念,用"补码"实现减法运算。


二、实验要求

- 1. 设计并安装两位加法运算电路,用数码管显示加数、被加数、和;
- 2. 设计并安装两位减法运算电路,用数码管显示减数、被减数, $A \geq B$ 时,用数码管显示差值,A < B 时,用发光二极管显示借位信息,以及用补码表示的差值。
- 3. 设计并安装两位减法运算电路,用数码管显示减数、被减数, $A \geq B$ 时,用数码管显示差值,A < B 时,用数码管显示负号,以及用原码表示的差值。

三、实验原理及电路图

具体原理与电路图见下:






将低位全加器的一个异或门与与非门修改为非门后,最终共使用了 4 个异或门,8 个与非门以及 5 个非门,总计需要 1 个 74LS86 芯片,2 个 74LS00 芯片和一个 74LS04 芯片。

四、思考题

设计一个 4 位二进制除法运算电路。 A 为被除数, B 为除数, C 为商数, D 为余数。要求画出具体逻辑图或框图,并描述其工作原理。

使用时序电路来设计,框图如下图:



工作原理如下:

- 1. 首先进行初始化,包括赋值 A, B,和将 C, D, E 置零。
- 2. E 表示是否发生除零错误(1 表示出错),判断首先在初始化后进行,如果 B=0,直接置 E=1 并且结束。
- 3. 否则,将 D 赋值为 A(初始被减数),不断让 D 减去 B 直到 D < B(无法再减),在减法的过程中,每次 D 减法,均让 C 增加 1,用以记录减法次数(即商数)。
- 4. 当 D < B 停止时,D 即为余数,C (减法次数) 即为商数。

五、实验收获

- 1. 通过这次实验,我对于组合逻辑设计有了更加深入的认识,特别是在芯片资源限定、实验板限定的情况下,我发现设计本身会有诸多限制,这也是设计本身应该完成的。
- 2. 对于补码与减法(负数)的关系有了更深的理解。
- 3. 对于一些功能电路进行合并的尝试,也对于其之间的关系,特别是全加器的意义有了更深的感受。