|  |
| --- |
| 7、下列有关RAM和ROM的叙述中，正确的是（）。  （1）RAM是易失性存储器，ROM是非易失性存储器  （2）RAM和ROM都是采用随机存取的方式进行信息访问  （3）RAM和ROM都可用做Cache  （4）RAM和ROM都需要进行刷新 |
| |  |  | | --- | --- | | 所选答案： | IMG_256B.  1、2 | | 答案： | A.  2、3 | |  | IMG_257B.  1、2 | |  | C.  2、3、4 | |  | D.  1、2、3 |  |  |  | | --- | --- | | 回答反馈: | 一般Cache采用高速的SRAM制作，比ROM速度快很多，因此3是错误的。动态RAM需要刷新，而ROM不需要刷新，故4错误。 | |

4、下列各类存储器中，不采用随机存取方式的是（）。

|  |  |
| --- | --- |
| 所选答案： | IMG_256D.  CD-ROM |
| 答案： | A.  SRAM |
|  | B.  EPROM |
|  | C.  DRAM |
|  | IMG_257D.  CD-ROM |

|  |  |
| --- | --- |
| 回答反馈: | 随机存取方式是指CPU可以对存储器的任一存储单元中的内容随机存取，而且存取时间与存储单元的物理位置无关。EPROM、DRAM、SRAM均采用随机存取方式，CDROM即光盘，采用串行存取方式。注意，CD-ROM是只读型光盘存储器，其访问方式是顺序访问，不属于只读存储器（ROM）。 |

6、某容量为256MB的存储器由若干4M\*8位的DRAM芯片构成，该DRAM芯片的地址引脚和数据引脚总数是（）。

|  |  |
| --- | --- |
| 所选答案： | IMG_256C.  19 |
| 答案： | A.  30 |
|  | B.  36 |
|  | IMG_257C.  19 |
|  | D.  22 |

|  |  |
| --- | --- |
| 回答反馈: | 4M\*8位的芯片数据线应为8根，地址线应为log2（4M）= 22根，而DRAM采用地址复用技术，地址线是原来的1/2，且地址信号分行、列两次传送。地址线数为22/2=11根，所以地址引脚与数据引脚的总数为11+8=19根。此题需要注意的是DRAM是采用传两次地址的策略，所以地址线为正常的一半。 |

5、某一DRAM芯片，采用地址复用技术，其容量为1024\*8位，除电源和接地端外，该芯片的引脚数最少是（）（读写控制线为两根）。

|  |  |
| --- | --- |
| 所选答案： | IMG_256D.  17 |
| 答案： | A.  16 |
|  | B.  19 |
|  | C.  21 |
|  | IMG_257D.  17 |

|  |  |
| --- | --- |
| 回答反馈: | 1024\*8位，故可寻址范围是1024=2^10B，按字节寻址。而采用地址复用j技术，通过行通选和列通选分行列两次传送地址信号，故而地址线减半为5根，数据线仍为8根；加上行通选和列通选以及读/写控制线（片选线用行通选代替）4根，总共是17根。注意SRAM和DRAM的区别，DRAM是采用地址复用技术的，而SRAM不是。 |

|  |
| --- |
| 、下列关于指令流水线数据通路的叙述中，错误的是（）。 |
| |  |  | | --- | --- | | 所选答案： | IMG_256A.  包含生成控制信号的控制部件 | | 答案： | IMG_257A.  包含生成控制信号的控制部件 | |  | B.  由组合逻辑电路和时序逻辑电路组合而成 | |  | C.  包含算数逻辑运算部件（ALU） | |  | D.  包含通用寄存器组和取指部件。 |  |  |  | | --- | --- | | 回答反馈: | 五阶段流水线可分为取指IF、译码/取数ID、执行EX、存储器读MEM、写回Write Back。数字系统中，各个子系统通过数据总线连接形成的数据传送路径称为数据通路，包括程序计数器、算术逻辑运算部件、通用寄存器组、取指部件等等，不包括控制部件。 | |