
图 2-3　FPGA 硬件逻辑与 PC 监控上位机软件协同架构图


协议接入、双源告警、事件回传与人工接收确认 | UART 115200 bit/s，8N1



ACKED 仍属告警有效期间，只有全部有效来源解除才恢复

PC 不参与 FPGA 像素渲染；SIM / 历史回放与真实串口证据区分

典型人工确认顺序（解除条件独立于是否收到 ACK）



未确认：每次发送后约等 1 秒，首次后最多重发 2 次 → TIMEOUT；有效事件的匹配迟到 ACK 仍可接受

楼层为演示输入；ACK 仅表示接收确认，不表示故障解除或救援到场。