

2022-2023学年第一学期数字电子技术课程期末试卷（B卷）本试卷共3页；考试时间120分钟；出卷时间2022年12月

题目	一	二	三	总分	核分人	复查人
得分						

题目部分，(卷面共有24题，100分，各大题标有题量和总分)

评卷人	得分

一、不定项选择题(10小题，共20分)

1. 与十六进制数(5E.C)₁₆等值的数为()。
 A. (1011110.11)₂ B. (136.6)₈ C. (94.75)₁₀ D. (1011110.11)_{8421BCD}
2. CMOS数字集成电路与TTL数字集成电路相比突出的优点是()。
 A. 微功耗 B. 高速度 C. 高抗干扰能力 D. 电源范围宽
3. D触发器构成的电路如图1所示，请判断该电路能实现何种触发器的功能()。




图1

- A. T触发器 B. T'触发器 C. JK触发器 D. RS触发器

4. 如图2所示电路，()哪个发光二极管亮？




图2

- A. LED₁ B. LED₂ C. LED₃ D. 都亮
 5. N个触发器可以构成能寄存()位二进制数码的寄存器。
 A. N-1 B. N C. N+1 D. 2N
6. 组合逻辑电路输出与输入的关系可用()描述。
 A. 真值表 B. 状态表 C. 状态图 D. 逻辑表达式
7. 某移位寄存器的时钟脉冲频率为100 kHz，欲将存放在该寄存器中的数左移10位，完成该操作需要()时间。
 A. 10 μs B. 80 μs C. 100 μs D. 800 ms
8. 10位逐次逼近型A/D转换器，如所加时钟频率为200 kHz，则完成1次转换需要的时间是()。
 A. 80 μs B. 60 μs C. 50 μs D. 70 μs
9. 当用专用输出结构的PAL设计时序逻辑电路时，必须还要具备有()。
 A. MOS管 B. 晶体管 C. 电容 D. 触发器
10. 五个D触发器构成环形计数器，其计数长度为()。
 A. 5 B. 10 C. 25 D. 32

评卷人	得分

二、填空题(10空，共10分)

1. 逻辑函数 $F = \overline{ACD} + \overline{AD} + \overline{BC}$ ，则其反函数 $\overline{F} =$ _____。已知函数的对偶式为 $\overline{AB} + \overline{CD} + \overline{BC}$ ，则它的原函数为_____。

2. 图3所示为CMOS结构时的输出 $Y =$ _____。




图3

3. 优先编码器74LS148中，输入端 $\bar{I}_7 \sim \bar{I}_0$ 中，优先级最高的是 \bar{I}_7 ，若 $\bar{I}_7 \sim \bar{I}_0$ 输入为11101010，则输出 $\bar{Y}_2 \bar{Y}_1 \bar{Y}_0$ 为_____。对于共阳接法的发光二极管数码显示器，应采用_____电平驱动的七段显示译码器。

4. 用 555 定时器组成的电路如图 4 所示, 为_____ (脉冲整形电路), 其中 $V_{CC}=5V$, $U_S=4V$, 回差电压为_____。




图 4

5. 寻址容量为 $16K \times 8$ 的 RAM 需要_____ 根地址线。

6. 一个五位的二进制加法计数器, 由 00000 状态开始, 问经过 169 个输入脉冲后, 此计数器的状态为_____。

7. 某ADC有8路模拟信号输入, 若8路正弦输入信号的频率分别为1KHz, 2kHz, ……, 8kHz, 则该ADC的采样频率 f_s 的取值满足的条件是_____。

评卷人	得分

三、综合题 (7 小题, 共 70 分)

1. 将下列逻辑函数化简为最简与或式。 (共 8 分)

(1) 利用公式法化简 (4 分)

$$F = \overline{ACD} + BC + \overline{BD} + A\overline{B} + \overline{AC} + \overline{BC}$$

(2) 利用卡诺图化简 (4 分)

$$F(A, B, C, D) = \sum_m(0, 1, 2, 8, 9) + \sum_d(10, 11, 12, 13, 14, 15)$$

2. 某一组合逻辑电路如图 5 所示, 其中 8421 编码器 D 是高位, 试写出输出端 F 的表达式, 并分析其逻辑功能。 (共 10 分)




图 5

3. 某电子柜有电子锁 A (主锁)、B (副锁)、C (副锁), 要求: 主锁被打开后, 才允许打开副锁, 至少打开副锁 1 把, 电子柜才会被打开, 否则电子柜不能被打开。 (共 10 分)

- (1) 说明输入、输出逻辑变量的定义; (2 分)
 (2) 列出真值表; (2 分)
 (3) 写出与非-与非式逻辑表达式; (3 分)
 (4) 用 74LS138 译码器实现这一逻辑功能。 (3 分)




图 6

4. 电路如下图 7(a)所示 (共 12 分)

(1)写出驱动方程、状态方程和输出方程;

(2)设 Q1 和 Q2 的初始状态均为 0, 根据已知波形在图 7(b)中画出电路的输出波形。




图 7 (a)




图 7 (b)

(2 分)

④图中 74LS162 要实现 6 进制加法计数, D3D2D1D0 应如何置数? 画出此时的 Q3Q2Q1Q0 的状态转换图; (3 分)

⑤在满足③和④条件时, 图中 74LS162 要想 1 分钟内完成至少 10 轮循环计数, 电容 C1 应如何设计? 假设电阻 R1=50 kΩ, R2=25 kΩ。 (2 分)




图 9

7. 设计汽车蜂鸣器报警电路, 报警规则: 当车窗 W 和车门 D 都打开, 或者车钥匙 K 处于点火位置且车门 D 打开时, 汽车蜂鸣器 F 发出报警信号。写出详细的解题步骤, 要求用 ROM 设计实现该逻辑电路, 完成对 ROM 逻辑阵列图的编程。 (共 10 分)

(1) 进行以下逻辑赋值: 车窗 W 和车门 D 打开为“1”, 关闭为“0”, 车钥匙 K 处于点火位置时 K=1, 蜂鸣器 F 发出报警信号时 F=1 表示。列出真值表, 写出函数的标准与或式。(5 分)

(2) 完善补充完成下面的阵列图, 对 ROM 进行编程实现该逻辑电路。(5 分)




图 8


6. 下图 9 所示电路中, 555 芯片和 74LS162 计数器芯片之间有一个未知门电路, 该电路是某个驱动芯片中使用的电路, 采用 CMOS 工艺加工。该未知门电路的内部原理图如图中虚线框所示, 包含两个反相器、四个 PMOS 管、四个 NMOS 管; 所有的 PMOS 管和 NMOS 管的衬底分别接 Vcc 和 GND。求解以下问题: (共 12 分)

①图中 555 芯片构成多谐振荡器, 写出输出信号 uo 的频率公式; 图中结构 uo 信号的占空比跟 50% 的大小关系如何? (3 分)

②列出虚线框中电路的真值表, 分析该门电路的功能; (2 分)

③当未知门电路的 A 输入端接 Vcc 时, 74LS162 的时钟信号 CP 跟 555 的输出 uo 是什么关系?

与门阵列(地址译码器)



或门阵列(存储矩阵)