


riscv_cpu 資料通路全圖 — 圖 1：五級管線


依 rtl/cpu.sv (3389 行，2026-08-19) 逐行繪製・n=疑點標註 (見第 3 頁)・M18/M19/M20 收於記憶體方塊內

主資料路 (64b) 前饋／寫回迴路 branch/trap 重導 CSR 資料 控制訊號 ●=接點・交叉無點=不相連 n=疑點標註 (見下)



riscv_cpu 資料通路全圖 — 圖 2：CSR file 與 trap／mret

CSR 讀於 ID（M24）• 寫於 WB（M25，×12 同構+trap/mret override）• 0x73 全序列化保證一致性



疑點標註與多工器總表

- 1

priv_mode 走「當前值」而非管線快照

branch unit 的 ex_priv_mode 埠實接 csr_file 的即時 priv_mode（L2620／L3047），不是隨指令流水的 EX 級副本。ecall 的 cause 選擇（L1906-10）因此讀到「現在」的特權級；靠 0x73 指令完全序列化才不會出錯。
- 2

所有 AMO 編碼都執行成 amoadd

decode 只看 opcode 0101111、不檢查 funct5/funct7（L1011-25）；記憶體端 AMO_RMW 對 funct3≠010 一律走 64-bit 加法 RMW（L354-61）。amoswap／amoor...等編碼會被靜默當成 amoadd 執行。
- 3

jalr 靜默對齊、無 misaligned-fetch trap

jalr 目標只清 bit0（L1901），PC 暫存器再強制 [1:0]=00（L1251）。跳到 2 mod 4 位址會被靜默對齊到 4 的倍數，不產生 instruction-address-misaligned 例外。
- 4

mstatus 的 csrrs/csrrc 繞過 legalize

mstatus_legalize（L712-27）與 MSTATUS_WRITE_MASK（L710）只套在 csrrw 臂（L786）；csrrs/csrrc 臂直接 |=／&=~（L802/818，行內 FIXME）。

- 5

medeleg/satp/stvec：讀 illegal、寫入臂成為死碼

三者的讀取 case 被註解掉（L743/746/747）→ 任何存取（funct3≠0）都走 default 觸發 is_illegal_csr（L750-51），經 OR 合併（L2773）在 EX 引發 trap；precise-exception kill 閘同拍把該指令的 CsrWrite 清 0（L2817-24），因此寫入臂（L787/790/791 等）雖存在但不可達——寫不進去。配合 spike --priv=m 的暫時狀態。
- 6

MPP WARL 硬綁 M

mstatus_legalize 把 MPP 硬設 2'b11（L723，FIXME）；mret 後 MPP 也設回 M 而非 spec 要求的 U（L850，FIXME）。同樣是為對齊 spike --priv=m。
- 7

CSR 寫入資料取自 MemtoReg mux 之後

csr_write_data 接 wb_reg_write_data（L3037），即 M22（MemtoReg）輸出。CSR 指令不會 load，故實際上恆等於 wb_alu_out（= EX 算出的 rs1+0 或 zimm+0）。
- 8

interrupt 完全未接線

沒有 mip／mtime／CLINT、沒有任何中斷輸入腳；mie 與 mstatus.MIE 只是可寫的儲存位元，不 gate 任何邏輯；mcause bit63 永不設置。refactor 文件將 CLINT 列為後續工作。

多工器總表與控制選擇

多工器總表（M1–M25）

編號	輸出	輸入	選擇訊號	行號	呈現
M1	pc_next	pc_current+4 ／ pc_branch_target	pc_branch_sel	L2636-41	圖 1
M2	pc_branch_target	pc+B-imm ／ pc+J-imm ／ rs1'+I-imm&~1 ／ mtvec ／ mepc（八路優先權）	trap/jump 種類優先權鏈	L1896-1960	圖 1（branch unit 內）
M3	ex_trap_cause ／ ex_trap_tval	8/9/11 2 4 6 ／ 0 ex_alu_out	trap 種類（ecall 依 priv）	L1906-57	圖 2
M4	imem_read_data（if_inst）	douta[63:32] ／ douta[31:0]	imem_address[2]	L183	圖 1（imem 方塊內註記）
M5	id_imm32	I／S／B／U 型・jal/jalr→4・csr/amo→0	opcode（imm32_gen）	L1201-31	圖 1
M6/M7	read_data1/2	write-through（wb 寫入值）／ 0（x0）／ 暫存器陣列	位址比較＋RegWrite	L569-80	圖 1（Registers 內註記）
M8	mem_mux_write_data	mem_alu_out ／ mem_csr_read_data	mem_CsrtoReg	L2954-55	圖 1
M9	ALU-A 前饋	ex_read_data1 ／ wb_mux_write_data ／ mem_mux_write_data	ForwardA（MEM 優先）	L2957-63	圖 1
M10	ALU-B 前饋（兼 store data）	ex_read_data2 ／ wb_mux_write_data ／ mem_mux_write_data	ForwardB	L2965-71	圖 1
M11	rs1'（兼 jalr 基底/比較器）	前饋後 rs1 ／ {59'b0, ex_decoded_rs1}（zimm）	ex_csr_src_is_zimm	L2973-78	圖 1
M12	ALU 運算元 A	rs1' ／ ex_pc ／ 64'h0	ex_ALUSrcA_sel（00/01/10）	L2980-86	圖 1
M13	ALU 運算元 B	前饋後 rs2 ／ ex_imm32	ex_ALUSrc	L2988-93	圖 1
M14	ALU 內部運算選擇	32-bit ／ 64-bit case 樹	isWordOp＋alu_ctrl	L55-80	圖 1（ALU 方塊）
M15	ex_alu_out	raw ／ sext32(raw[31:0])	ex_isWordOp	L3004-09	圖 1
M16	mem_mux_read_data	RAM ／ UART ／ LEDs 讀取值	address_sel	L3145-51	圖 1
M17	mem_final_read_data	mem_read_data_latched ／ 即時讀取值	mem_op_done	L2285	圖 1（lsu 內）
M18	dmem_read_data（load 對齊）	byte 8→1・half 4→1・word 2→1・8 路尺寸/符號	addr[2:0]＋funct3	L308-35	記憶體方塊內（未展開）
M19	dmem_dinb/web（store lane）	sb 8 路・sh 4 路・sw 2 路・sd 直通	funct3＋addr[2:0]	L226-91	記憶體方塊內（未展開）
M20	AMO RMW 讀/寫回	amoadd.w（funct3=010）／ 其餘全部走 .d 路徑	funct3・addr[2]	L342-61	記憶體方塊內（未展開） [△] ^②
M21	mem_leds_read_data	{56'b0, leds_reg} ／ 0	MemRead	L2219-26	圖 1（leds_ctrl 註記）
M22	wb_reg_write_data	wb_alu_out ／ wb_memory_read_data	wb_MemtoReg	L3051-56	圖 1 [△] ^⑦
M23	wb_mux_write_data	wb_reg_write_data ／ wb_csr_read_data	wb_CsrtoReg	L3011-16	圖 1
M24	csr_read_data	10 組 CSR（unique case；default→illegal；medeleg/satp/stvec 讀取已註解）	id_inst[31:20]	L732-56	圖 2
M25	各 CSR *_n（×12；mhartid 唯讀）	hold ／ =wd ／ =wd ／ &=~wd → trap/mret override（mtvec/mepc/stvec 含對齊遮罩）	CsrWrite＋funct3；fire 脈衝	L763-852	圖 2

控制選擇

編號	內容	行號
C1	PCWrite_final = pc_branch_sel ? 1 : PCWrite（branch/trap 蓋過 stall）	L2561
C2	id_Flush_final = (id_Flush ∧ id_ex_Write) ∨ id_ex_bubble	L2564-70
C3	hazard_mux_control：bubble 時清 6 個控制位	L1718-52
C4	stall_unit 優先權：mem_stall>if_stall>0x73 序列化>load-use	L2103-76
C5	forwarding_unit：MEM(10) 優先 WB(01)、x0 排除	L1674-1705
—	trap kill 閘（AND，非 mux）：*_eff = 訊號 ∧ ¬ex_trap_take	L2817-24
—	trap 副作用脈衝化：*_fire = ∧ ex_mem_Write	L2633-34
—	is_illegal_csr 雙來源 OR 合併（位址解碼∨編碼檢查）	L2773