

Универзитет у Београду — Електротехнички факултет

Криптографски акцелератор на FPGA платформи заснован на ECDH, SHA-3 и AES-GCM алгоритмима

МАСТЕР РАД — ЈАВНА ОДБРАНА

КАНДИДАТ: МАРКО ГАВРИЛОВИЋ, 2024/3101

МЕНТОР: ДР ВЛАДИМИР ПЕТРОВИЋ, ДОЦЕНТ
БЕОГРАД, 2026.



Мотивација и циљ

Цео хибридни криптографски ток на једном чипу.

ЗАШТО ХАРДВЕР

Заштићена комуникација тражи три ствари: размену кључа, извођење кључева и заштиту саобраћаја. Софтвер на уграђеним платформама не стиже гигабитске брзине.


ЦИЉ РАДА

Три хардверска акцелератора на једној FPGA платформи, систем у целини на сигурносном нивоу од 256 битова. Циљна платформа: Xilinx Kria KR260 (чип XCK26).

Хибридни криптосистем

ТРИ АЛГОРИТМА, ЈЕДАН ТОК.


- ECDH (крива B-571) → заједничка тајна две стране
- KMAC (SHA-3) → извођење кључева из тајне
- AES-GCM → поверљивост и интегритет сваког пакета



Систем: три IP језгра

ЗАЈЕДНИЧКИ AXI4-STREAM УГОВОР — ЈЕЗГРА СЕ СЛАЖУ У ЛАНАЦ.


- Три параметризована IP језгра у VHDL-у
- Исти интерфејс: AXI4-Stream, пакети са TLAST
- Запакована у IP каталог (Vivado 2025.1)
- Повезују се непосредно у ланац хибридног протокола



ECDH језгро

СКАЛАРНО МНОЖЕЊЕ НАД B-571, ШИРИНА ОБРАДЕ ПО ИЗБОРУ.


- Montgomery-еве мердевине само по x координати
- Digit-serial множач у пољу $GF(2^{571})$, ширина дигита D је генерик
- Два приступа: основно језгро (један множач) и паралелно (три множача у итерацији)
- Инверзија (Itoh–Tsuji) само једном, на самом крају



ECDH — основно и паралелно језгро

ИСТА ИТЕРАЦИЈА МЕРДЕВИНА ПОД ДВА РАСПОРЕДА РЕСУРСА.


- Основно језгро: један множач у пољу, множења у низу
- Паралелно језгро: три множача у итерацији — шест множења стаје у време два
- Итерација приближно три пута краћа



ESCDH — резултати

ЛИНЕАРНА ЦЕНА У D, СКАЛАБИЛАН ИЗБОР ТАЧКЕ ДИЗАЈНА.


- Заузеће строго линеарно у ширини дигита D
- Најбржа конфигурација: ~3875 размена кључа у секунди
- Pareto избор: од најмање површине до најниже латенције



ECDH — површина и учестаност по ширини дигита D

ПУН D-СВИП: ОСНОВНО И ПАРАЛЕЛНО ЈЕЗГРО


- F_{max} опада са ~ 320 MHz ($D=1$) на ~ 139 MHz (основно, $D=128$) односно ~ 126 MHz (паралелно, $D=64$)
- Заузеће од $\sim 17k$ до $\sim 93k$ LUT; крајеви кривих: основно $D=128 \approx 54k$ (46 % чипа), паралелно $D=64 \approx 93k$ (79 %)



SHA-3 језгро

ЈЕДАН RTL ЗА ЦЕО СТАНДАРД.


- Све SHA-3/SHAKE варијанте + cSHAKE/KMAC из истог кода (генерици)
- Једна или две Кессак рунде по такту (избор при синтези)
- Пуњење, пермутација и истискивање се преклапају — цена по блоку је максимум корака, а не збир



SHA-3 — преклапање степена

СТЕПЕНИ СЕ ПРЕКЛАПАЈУ — ЦЕНА ПО БЛОКУ ЈЕ МАКСИМУМ ПУЊЕЊА И ПЕРМУТАЦИЈЕ.


- Улазни бафер прима следећи блок док sponge ради пермутацију
- Sponge чека улаз само када бафер није спреман
- Сажетак излази одмах после последње пермутације




SHA-3 — две реализације рунде

ИСТИ RTL, ГЕНЕРИК БИРА САДРЖАЈ РУНДЕ.

- Архитектура I: једна Кессак рунда по такту, виша учестаност
- Архитектура II: две рунде по такту — упола мање тактова по блоку, дужа критична путања
- Одмеравање препуштено мерењу



(a) **Arhitektura I:** $RPC = 1$
jedna runda po taktu, 24 takta




(b) **Arhitektura II:** $RPC = 2$
dve runde po taktu, 12 taktova

SHA-3 — резултати

ПРЕКО 400 MHz НА ЧИПУ, ПОТВРЂЕНО И НА ПЛОЧИ.


- Архитектура I затвара преко 400 MHz у свих седам варијанти
- До 18,49 Gb/s пропусности језгра
- KR260 под PetaLinux-ом: 8,62 Gb/s кроз DMA пут, 9,74× брже од OpenSSL-а



SHA-3 — све конфигурације (заузеће и учестаност)

СВИХ 14 КОНФИГУРАЦИЈА НА ЈЕДНОМ ДИЈАГРАМУ


- Архитектура I: 4,5–5,6k LUT, 412–442 MHz
- Архитектура II: 9,2–10,6k LUT, 229–253 MHz



AES-GCM језгро

БЛОК ПО ТАКТУ — ГИГАБИТСКА ЗАШТИТА САОБРАЋАЈА.


- AES-256 у бројачком режиму + GHASH са Карацубиним множачем
- Две архитектуре: проточна и вишејезгарна (15 језгара за блок по такту)
- J_0 из 96-битног попсе-а рачуна се у хардверу; IPsec ESP омотач



AES-GCM — вишејезгарна архитектура

ПРОПУСНОСТ СЕ БИРА БРОЈЕМ ЈЕЗГАРА.


- Round-robin расподела блокова на N језгара
- Језгро држи блок $N_r + 1$ тактова, па блок по такту тражи 15 језгара
- Број језгара је генерик: пропусност се бира при синтези



GCM слој око језгра

СЛОЈ НЕ ЗНА ШИФРУ, ЈЕЗГРО НЕ ЗНА СМЕР.


- Слој води GCM режим: GHASH, блок са дужинама, ознака, сегменти
- Језгро само шифрује — иста инстанца на оба смера
- Граница је фиксна листа портова без AES-специфичних сигнала



GCM слој — пут дешифровања

AAD // CT // ICV SE РАЗДВАЈА НА УЛАЗУ


- AES-CTR језгро враћа PT, GHASH рачуна Y над AAD и CT
- Tag_Verifier пореди $Y \oplus E_K(J_0)$ са ICV — пресуда уз tlast



AES-GCM у IPsec режиму

УМЕТНУТА ЗАШТИТА ПАКЕТА У САМОМ МРЕЖНОМ ПУТУ.

- Раздвајање (SPLIT): непромењени сегмент заобилази, AAD и садржај иду кроз GCM
- Састављање (MERGE): AAD // CT // ICV назад у пакет
- Заглавља нижих слојева пролазе нетакнута — заштита тачно на делу пакета који јој припада



Погодност за динамичку реконфигурацију


КРИПТОГРАФСКА ГРАНИЦА ДЕЛИ СТАТИЧКО ОД ДИНАМИЧКОГ.

- Акцелератор природно подељен: статички део (GCM слој) и динамички део (само језгро шифре)
- Управо подела коју тражи DFX (енгл. Dynamic Function eXchange)
- Замена алгоритма у раду, или архитектуре истог језгра (вишејезгарна ↔ проточна), без измене остатка система
- Ограничења само у листи портова: конструкција бројачког блока и ширина кључа од 256 битова

AES-GCM — результати

ДО ~51 GB/S НА НИВОУ ЈЕЗГРА, ~30 GB/S КРОЗ ЦЕО ПУТ.


- Блок по такту потврђен такт-тачном симулацијом
- Пропусност расте линеарно са бројем језгара до плафона
- ~51 Gb/s на нивоу језгра, око 30 Gb/s кроз цео пут података



AES-GCM — заузеће и пропусност свих конфигурација

BRAM И LUT ВАРИЈАНТЕ ОБЕ АРХИТЕКТУРЕ

- Вишејезгарна: линеарно од 2k LUT (1 језгро) до 17k LUT (15 језгара)
- Проточна: ~3,5k LUT (BRAM) или ~10,5k LUT (LUT варијанта) при ~38–51 Gb/s




Цео ланац у симулацији

СВЕ ЗАЈЕДНО РАДИ — ДВЕ СТРАНЕ, ОД РАЗМЕНЕ ДО ПАКЕТА.

- ECDH размена → KMAC извођење → AES-GCM заштићени пакети
- Над запакованим IP језгрима из каталога
- Провера према независним референтним моделима и векторима из стандарда

verifikaciono okruženje



Методологија и верификација

БРОЈКЕ СЕ МЕРЕ, НЕ ПРОЦЕЊУЈУ.

- Мерења пост-имплементационо (после рутирања), out-of-context
- Fmax стезањем периоде, не испуњавањем задатог циља
- Верификација по нивоима: операције у пољу → модули → језгро → цео систем
- КАТ вектори из стандарда + независни софтверски модели

Систем стаје на чип

СВА ТРИ ЈЕЗГРА ЗАЈЕДНО $\approx 84\%$ ЧИПА УЗ НИВО ОД 256 БИТОВА.

Језгро	Радна тачка	LUT	FF
ECDH	паралелно језгро, $D = 32$	58 112	25 511
SHA-3	арх. I, SHA3-512, магистрала 64 b	4 803	2 882
AES-GCM	дуплекс пар + омотач, проточна LUT	35 494	15 984
Збир	$\approx 84\%$ чипа XCK26 (процена, ООС)	98 409	44 377

FF испод петине расположивих; BRAM варијанта AES-а спушта збир на $\approx 72\%$ чипа.

Доприноси

ШТА ЈЕ УРАЂЕНО И ИЗМЕРЕНО.

- Три параметризована IP језгра са заједничким AXI4-Stream интерфејсом (ECDH B-571, SHA-3 са cSHAKE/KMAC, AES-GCM)
- Цео хибридни ланац проверен симулацијом између две стране
- Исцрпна мерења: 3875 размена/s • >400 MHz и 18,49 Gb/s • ~51 Gb/s језгро / ~30 Gb/s цео пут
- Верификација по нивоима + потврда на плочи (9,74x према OpenSSL-y)
- Сва три језгра на ≈ 84 % чипа уз сигурносни ниво од 256 битова

Будући рад

ГДЕ ДАЉЕ?

- ECDSA потпис — аутентичност учесника размене
- Наменска управљачка логика оквира (framer IP)
- Виша пропусност пута података, снажнија платформа
- Постквантна замена размене кључа

Хвала на пажњи

Питања?

ИЗВОРНИ КОД И РАД

github.com/xPooke/fpga-crypto-accelerator-master-thesis

КАНДИДАТ

Марко Гавриловић, 2024/3101

Ментор: др Владимир Петровић, доцент