
Sesión 3: LFSR

Mario Arias Espinosa Jorge Rodríguez Fraile


Pregunta 1:

El cronograma obtenido al simular el circuito es el siguiente:



Pregunta 2:

La simulación del LFSR con la carga del valor 8:



BCD(1000)=LSB DNI

Pregunta 3:

El periodo de nuestro reloj son 2ms, por lo que la frecuencia al ser la inversa de este, sería 0,5kHz=500Hz.

Pregunta 4:

ENABLE Pin 16 LOAD Pin 41 **RST** Pin 1 Claves k4 Pin 37 k3 Pin 17 k2 Pin 40 k1 Pin 18 CLK Pin 43

Todos los pines.

Pin Name/Usage	: Location	n : Dir.	: I/O Standard	: Voltage	: I/O Bank	: User Assignment
RST	: 1	: input	 : TTL	:	:	: N
GND+	: 2		:			
VCC	: 3	: power :	:			
RESERVED	: 4		:			
RESERVED	: 5		:			
RESERVED	: 6	: :	:	:	:	:
TDI	: 7	: input	: TTL	:	:	: N
q1	: 8	: output				: N
q4	: 9	: output				: N
GND	: 10	: gnd				:
q3	: 11	: output			:	: N
q2	: 12	: output				: N
TMS	: 13	: input				: N
RESERVED	: 14	: Input				: N
VCC	: 14					
		: power		:		:
ENABLE	: 16	: input		:		: N
k3	: 17	: input		:		: N
k1	: 18	: input				: N
RESERVED	: 19					
RESERVED	: 20		:			
RESERVED	: 21		:			
GND	: 22	: gnd :	:			
VCC	: 23	: power				
RESERVED	: 24		:			
RESERVED	: 25		:			
RESERVED	: 26	: :	:	:	:	:
RESERVED	: 27	: :	:	:	:	:
RESERVED	: 28					
RESERVED	: 29					
GND	: 30	: gnd				
RESERVED	: 31	:				
TCK	: 32	: input				: N
RESERVED	: 33	: Input				: "
RESERVED	: 34					
VCC	: 35	: power				
RESERVED	: 36	: power				
k4	: 37	: input	; . TT!			: N
						: N
TDO	: 38	: output				: N
RESERVED	: 39					:
k2	: 40	: input				: N
LOAD	: 41	: input :				: N
GND	: 42	: gnd :				
CLK	: 43	: input				: N
GND+	: 44		:			

Esquemático del circuito

