
Sesión 3: LFSR

Mario Arias Espinosa Jorge Rodríguez Fraile


Pregunta 1:

El cronograma obtenido al simular el circuito es el siguiente:



Pregunta 2:

La simulación del LFSR con la carga del valor 8:



BCD(1000)=LSB DNI

Pregunta 3:

El periodo de nuestro reloj son 2ms, por lo que la frecuencia al ser la inversa de este, sería 0,5kHz=500Hz.

Pregunta 4:

ENA	BLE	Pin 16			
LOA	D	Pin 41			
RST		Pin 1			
Claves					
	k4	Pin 37			
	k3	Pin 17			
	k2	Pin 40			
	k1	Pin 18			
CLK		Pin 43			

Todos los pines.

Pin Name/Usage	Location	1 55r+	I/O Standard	Voltage I/O Ban	i i User Assignment
RST	11.3	r input	t TIL	1 1	11 N
GID+	14.3			# #	
VCC	1.3	I power			
RESERVED	4.1				
RESERVED	5				
RESERVED	1.6		\$ 1000		
TOT	+3	t loput	11 TIL		注册:
91	100	r output	1771.		3 N
104	12.6	: output			1.0
0ND	1.30	t one			
93	: 11	: putput	2 TTL	12 12	1 W
42	1 12	1 output			998
施	1 10	t-Input	i iii.		3 1
RESUMPED	1 14	SHAM		海 臣	
VCC	1 35	r power			
EVABLE	1 12	: Impot	6 TH.		宝宝
k3	177	: input	Em.		i w
福	10	: input	irin.	12	1 W
RESERVED	19	- marie		窓 垣	100
RESEINED	38	(24)		10	
RESERVED	1 51				
DAD	1 25	: prd			2
VEC	22	1 Diver			
RESERVED	28	r power			
RESERVED	25	100			3.
RESERVED		(数) ()		(語 表)	康
	1 30		(B)		
RESERVED	+ 22	(B) (計 計	
RESERVED	1.28	表 .	E1		
RESERVED	1 79			1.5	(王)
000	138	1 grid			3
RESUIVED	131	E-project	3 Lo		(Fam.
TCK	主教	1 Input	i: TIL		11 M
RESERVED	1.30				
RESERVED	1.34	E			
VCC	1235	E power			
RESERVED	1 10			注	
84	1.37	r-toput	C-TIL	11 11	1.00
100	11.16	p-putput	± 30%	# #	主題
RESERVED	1:39				
KZ	1.40	t imput	E TTL	11 11	± N
1.040	1.41	: input	1. TTL		30W
GND .	1.42	t ond	# ES		
CLK	1.49	1 Anpurt	i m.		注款:
DiD-	1.44				

Esquemático del circuito

