Grupo ARCOS

uc3m Universidad Carlos III de Madrid

Tema 4 (II) El procesador


Estructura de Computadores Grado en Ingeniería Informática




Contenidos


- 1. Elementos de un computador
- 2. Organización del procesador
- La unidad de control
- 4. Ejecución de instrucciones
- 5. Modos de ejecución
- 6. Interrupciones
- 7. Diseño de la unidad de control
- 8. Arranque de un computador
- 9. Prestaciones y paralelismo

Unidad de control



Unidad de control





- ► Cada una de las señales de control es función del valor de:
 - El contenido del RI
 - El contenido de RE
 - El momento del tiempo

- Para cada instrucción máquina:
 - Definir el comportamiento en lenguaje de transferencia de registro (RT) en cada ciclo de reloj
 - 2. Traducir el comportamiento a valores de cada señal de control en cada ciclo de reloj
 - Diseñar un circuito que genere el valor de cada señal de control en cada ciclo de reloj

Para cada instrucción máquina:


- Definir el comportamiento en lenguaje de transferencia de registro (RT) en cada ciclo de reloj
- 2. Traducir el comportamiento a valores de cada señal de control en cada ciclo de reloj
- 3. Diseñar un circuito que genere el valor de cada señal de control en cada ciclo de reloj







Secuencia de operaciones elementales






decodificación

$$R0 < -R1$$



Secuencia de **señales de control** por cada operación elemental



- Para cada instrucción máquina:
 - Definir el comportamiento en lenguaje de transferencia de registro (RT) en cada ciclo de reloj
 - 2. Traducir el comportamiento a valores de cada señal de control en cada ciclo de reloj
 - 3. Diseñar un circuito que genere el valor de cada señal de control en cada ciclo de reloj

Técnicas de control

Unidad de control cableada

Unidad de control microprogramada


Ejemplo

Diseño de una unidad de control para un juego de 4 instrucciones máquina:

Instrucciones a considerar:


```
add Rd, Rf: Rd <- Rd + Rf
lw Rd, dir: Rd <- MP[dir]
sw Rf, dir: MP[dir] <- Rf
bz R, dir: if (R==0) PC<- dir</pre>
```

Máquina de estados para el ejemplo




Técnicas de control

- **Dos técnicas** de diseñar y construir una unidad de control:
 - a) Lógica cableada
 - b) Lógica almacenada (microprogramación)



Unidad de control cableada

- Construcción mediante puertas lógicas, siguiendo los métodos de diseño lógico.
- Características:
 - Laborioso y costoso el diseño y puesta a punto del circuito
 - Difícil de modificar:
 - rediseño completo.
 - Muy rápida (usado en computadores RISC)




Unidad de control almacenada. Microprogramación


Idea básica:

Emplear una memoria (memoria de control) donde almacenar las señales de cada ciclo de cada instrucción.


- Características:
 - Fácil modificación
 - Actualización, ampliación, etc..
 - Ej.: Ciertas consolas, routers, etc.
 - Fácil tener instrucciones complejas
 - EJ.: Rutinas de diagnóstico, etc.
 - Fácil tener varios juegos de instrucciones
 - ▶ Se pueden emular otros computadores.
 - ► HW simple ⇒ difícil microcódigo



Estructura general de una unidad de control microprogramada




Unidad de control almacenada. Microinstrucciones



- Microinstrucción: A cada palabra que define el valor de cada señal de control en un ciclo de una instrucción/fetch/CRI
- Las microinstrucciones
 - tienen un bit por cada señal de control.
 - cadena de l's y 0's que representa el estado de cada señal de control durante un período de una instrucción.

Unidad de control almacenada. Microprograma



- Microprograma: conjunto ordenado de microinstrucciones, que representan el cronograma de una instrucción máquina.
- Microcódigo: conjunto de los microprogramas de una máquina.

Contenido de la memoria de control



- FETCH: traer sig. Instrucción
 - Ciclo Reconocimiento Int.
 - ▶ IR<- Mem[PC], PC++, salto-a-C.O.
- Microprograma:
 uno por instrucción de ensamblador
 - Traer resto de operandos (si hay)
 - Actualizar PC en caso de más operandos
 - Realizar la instrucción
 - Salto a FETCH

Estructura de la unidad de control microprogramada


Tres condiciones básicas:

- I. Memoria de control suficiente para almacenar todos los microprogramas correspondientes a todas las instrucciones.
- 2. Procedimiento para asociar a cada instrucción su microprograma
 - Procedimiento que convierta el código de operación de la instrucción en la dirección de la memoria de control donde empieza su microprograma.
- 3. Mecanismo de secuenciación para ir leyendo las sucesivas microinstrucciones, y para bifurcar a otro microprograma cuando termina el que se está ejecutando.

Dos alternativas:


- 1. Secuenciamiento explícito.
- 2. Secuenciamiento implícito.

Estructura de UC microprogramada con secuenciamiento explícito




- Memoria de control guarda todos los μprogramas, donde cada μinstrucción proporciona la μdirección de la μinstrucción siguiente
- El CO representa la μDirección de la primera μinstrucción asociado a la instrucción máquina

Estructura de UC microprogramada con secuenciamiento explícito




- Memoria de control guarda todos los μprogramas, donde cada μinstrucción proporciona la μdirección de la μinstrucción siguiente
- Problema: gran cantidad de memoria de control para el secuenciamiento de instrucciones, necesario almacena la µdirección siguiente

Estructura de U.C. microprogramada con secuenciamiento implícito





- Memoria de control guarda todos los microprogramas de forma consecutiva en la memoria de control
- La ROM/PLA asocia a cada instrucción su microprograma (primera µdirección
- Siguiente μinstrucción (+ I), μbifurcaciones condicionales ο μbucles

Control Memory





Control Memory







Control Memory










En el Registro de Instrucción el CO










Formato de las microinstrucciones

Formato de la microinstrucción: especifica el n° de bits y el significado de cada uno de ellos.




- Las señales se agrupan por campos:
 - Señales triestado de acceso a bus
 - Señales de gobierno de la ALU
 - Señales de gobierno del banco de registros
 - Señales de gobierno de la memoria
 - Señales de control de los multiplexores

Máquina de estados del ejemplo




Microinstrucciones para el ejemplo




Microdódigo para el ejemplo


add r1, r2 lw r1, dir bz dir sw r1





Ejemplo de unidad de control microprogramada para el ejemplo





Unidad de control de WepSIM











A0	В	C3	C2	СІ	C0	Acción
0	0	0	0	0	0	Siguiente µDirección
0	I	0	0	0	0	Salto incondicional a MADDR
0	0	0	0	0	1	Salto condicional a MADDR si INT = I (*)
0	I	0	0	I	0	Salto condicional a MADDR si IORdy = 0 (*)
0	I	0	0	I	I	Salto condicional a MADDR si MRdy = 0 (*)
0	0	0	I	0	0	Salto condicional a MADDR si U = I (*)
0	0	0	I	0	I	Salto condicional a MADDR si I = I (*)
0	0	0	I	I	0	Salto condicional a MADDR si Z = I (*)
0	0	0	I	I	I	Salto condicional a MADDR si N = I (*)
0	0	I	0	0	0	Salto condicional a MADDR si O = I (*)
I	0	0	0	0	0	Salto a μProg. (ROM c02μaddr)
I	I	0	0	0	0	Salto a fetch (µDir = 0)


- ▶ (*) Si no se cumple la condición \rightarrow Siguiente µDirección
- ▶ Resto de entradas → funcionamiento indefinido

Ejemplo

Salto a la μDirección 000100011100 (12 bits) si Z = 1.

En caso contrario se salta a la siguiente:

- A0 = 0
- ▶ B= 0
- C = 0110
- μ Addr = 000100011100




- Salto incondicional a la μDirección 000100011111
 - A0 = 0
 - ▶ B= I
 - C = 0000
 - μAddr = 000100011111

µDirección codificada en los bits 72-61 de la µInstrucción


Ejemplo

 En la última μInstrucción del fetch saltar a la primera μDirección del μPrograma asociado al código de operación leído de memoria

- A0 = I
- ▶ B= 0
- C = 0000



Formato de la microinstrucción



C0 C7	Carga en registros
Ta, T d	Triestados a buses
TITIO	Puertas triestado
M1,M2, M7, MA, MB	Multiplexores
SelP	Selector Registro estado
LE	Carga en Register File
SE	Extensión de signo
Size, Offset	Selector del registro IR
BW	Tamaño de operación en memoria
R,W	Operación de memoria
IOR, IOW	Operación de E/S
INTA	Reconocimiento INT
I	Habilitar interrupciones
U	Usuario/núcleo

Ejemplo

operaciones elementales con la UC

Salto a la dirección 000100011100 (12 bits) si Z = 1.
En caso contrario se salta a la siguiente.

O. Elemental	Señales
Si (Z) μPC=000100011100	A0=0, B=0, C=0110 ₂ , mADDR=000100011100 ₂


▶ Salto incondicional a la dirección 000100011111

O. Elemental	Señales
μPC=000100011111	A0=0, B=1, C=0000 ₂ , mADDR=000100011111 ₂


Salto a la primera μdirección del μprograma asociado al CO


O. Elemental	Señales
Salto a CO	A0=1, B=0, C=0000 ₂

Selector de registros



Selector de registros Ejemplo






RI:
$$D_{31}D_{30}D_{29}D_{28}D_{27}D_{26}D_{25}.....D_{4}D_{3}D_{2}D_{1}D_{0}$$


Si Displ = 11011 \rightarrow Output = $D_{31}D_{30}D_{29}D_{28}D_{27}$
Si Displ = 00000 \rightarrow Output = $D_{4}D_{3}D_{2}D_{1}D_{0}$
Si Displ = 10011 \rightarrow Output = $D_{23}D_{22}D_{21}D_{20}D_{19}$
Si Displ = 01011 \rightarrow Output = $D_{15}D_{14}D_{13}D_{12}D_{11}$

Selector de registros




Selector de registros

Si el formato de una instrucción almacenada en IR es:




- Si se quiere seleccionar el campo con el Reg 2 en la puerta B del banco de registros → SelB = 10000 (RB se obtiene de los bits 20...16 del IR)
- Si se quiere seleccionar el campo con el Reg 3 en la puerta A del banco de registros → SelA = 01011 (RA se obtiene de los bits 15...11 del 1R)
- Si se quiere seleccionar el campo con el Reg I en la puerta C del banco de registros → SelC = 10101 (RC se obtiene de los bits 25...21 del IR)

Selección del código de operación de la ALU



- Si MC = I, el código de operación de la ALU se obtiene directamente de la microinstrucción (SelCop)
- Si MC = 0, el código de operación de la ALU se obtiene de los cuatro últimos bits almacenados en el registro de instrucción

Código de excepción



 ExCode: vector de interrupción a utilizar cuando se produce una excepción en la ejecución de la instrucción.

Ejemplo

▶ Instrucciones a microprogramar con WepSIM*:

Instrucción	Cód. Oper.	Significado
ADD Rd, RfI, Rf2	000000	Rd ← RfI+ Rf2
LI R, valor	000001	R ← valor
LW R, dir	000010	$R \leftarrow MP[dir]$
SW R, dir	000011	$MP[dir] \leftarrow R$
BEQ Rf1, Rf2, despl	000100	if (RfI == Rf2) PC ← PC +desp
J dir	000101	PC ← dir
HALT	000110	Parada, bucle infinito

^{*} Memoria de un ciclo

▶ FETCH

Ciclo	Op. Elemental	Señales activadas (resto a 0)	С	В А0
0	MAR ← PC	T2, C0	0000	0 0
I	MBR ← MP	Ta, R, BW = II, CI, MI	0000	0 0
	PC ← PC + 4	M2, C2	0000	0 0
2	IR ← MBR	TI, C3	0000	0 0
3	Decodificación		0000	0 I

▶ ADD Rd, RfI, Rf2

Ciclo	Op. Elemental	Señales activadas (resto a 0)	U	В	A0
0	Rd ← RfI + Rf2	Cop = 1010 SelP=11, C7, M7 T6, LC SelA = 10000 (16) SelB = 01011 (11) SelC = 10101 (21)	0000	I	I

6 bits	5 bits	5 bits	5 bits	11 bits	
СО	Rd	Rf	Rf2	sin us	ar
31	26 25	21 20	16 15	11 10	0

▶ ADD Rd, RfI, Rf2

Ciclo	Op. Elemental	Señales activadas (resto a 0)	С	B A0
0	Rd ← RfI + Rf2	SelCop = 1010, MC SelP=11, C7, M7 T6, LC SelA = 10000 (16) SelB = 01011 (11) SelC = 10101 (21)	0000	I I

	6 bits	5 bits	5 bits	5 bits 7 bi	ts 4 bits	
	000000	Rd	Rf1	Rf2	sin usar	1001
31	26 2	25 2:	1 20 16	15 11	10	13 0

▶ LI R, valor

Ciclo	Op. Elemental	Señales activadas (resto a 0)	С	В	A0
0	R ← IR (valor)	LC SelC = 10101 (21) T3, Size = 10000 Offset= 00000 SE=1	0000	I	_

6 bits		5 bits		5 bits		16 bits	
СО		R		sin usar		número de 16 bits	
31	26 25		21	20	16 15		0

LW R dir, con memoria síncrona de un ciclo

Ciclo	Op. Elemental	Señales activadas (resto a 0)	C	В	40
0	MAR ← IR (dir)	T3, C0 Size = 10000, Offset= 00000	0000	0	0
I	$MBR \leftarrow MP[MAR]$	$T_a, R, BW = II, CI, MI$	0000	0	0
2	R ← MBR	TI, LC, SelC = 10101	0000	I	I

6 bits	5 bits	5 bits	16 bi	ts
СО	R	sin usa	ar di	rección de 16 bits
31	26 25	21 20	16 15	0

LW R dir, con memoria asíncrona (MRdy=1 indica el fin)

Ciclo	Op. Elemental	Señales activadas (resto a 0)	С	В АО
0	MAR ← IR (dir)	T3, C0 Size = 10000, Offset= 00000	0000	0 0
1	while (!MRdy) MBR ← MP[MAR]	Ta, R, BW = 11, C1, M1, MADDR=µAdd de esta µinstrucción	0011	I 0
2	R ← MBR	TI, LC, SelC = 10101	0000	I I

Se ejecuta esta microinstrucción mientras MRdy==0

> SW R dir, con memoria síncrona de un ciclo

Ciclo	Op. Elemental	Señales activadas (resto a 0)	С	В	A0
0	$MBR \leftarrow R$	T9, C1, SelA=10101	0000	0	0
I	MAR ← IR(dir)	T3, C0, Size = 10000, offset= 00000	0000	0	0
2	$MP[dir] \leftarrow MBR$	Td,Ta, BW = 11,W	0000		ı

6 bits	5 bits	5 bits		16 bits	
СО	R	sin usaı	•	dirección de 16 bits	
31	26 25	21 20	16 15		0


▶ BEQ RfI, Rf2, desp

Ciclo	Op. Elemental	Señales activadas (resto a 0)	С	В	A0
0	RfI- Rf2	SelCop = 1011, MC, C7, M7 SelP = 11, SelA = 10101 SelB = 10000	0000	0	0
П	If (Z == 0) goto fetch else next	MADDR = 0	0110	I	0
2	RTI ←PC	T2, C4	0000	0	0
3	RT2 ← IR (dir)	Size = 10000 Offset = 00000, T3,C5	0000	0	0
4	PC ← RTI +RT2	SelCop = 1010, MC, MA, MB=01, T6,C2,	0000	I	I

6 bits	5 bits	5 bits	S	16 bits
СО	Rf	1	Rf2	desplazamiento
31	26 25	21 20	16	15

J dir

Ciclo	Op. Elemental	Señales activadas (resto a 0)	C B A0
0	PC ← IR (dir)	C2,T3, size = 10000, offset= 00000	0000 I I



Lista de microcódigos especificación de registros pseudoinstruciones

```
begin
{
    fetch: (T2, C0=1),
        (Ta, R, BW=11, C1, M1),
        (M2, C2, T1, C3),
        (A0, B=0, C=0)
}
```

```
ADD R1,R2, R3{
        co = 000000,
        nwords=1,
        RI = reg(25,21),
        R2 = reg(20, 16),
        R3 = reg(15, 11),
             (SelCop=1010, MC, SelP=11, M7, C7, T6, LC,
              SelA=01011, SelB=10000, SelC=10101,
              A0=1, B=1, C=0)
```

```
BEQ RI, R2, desp{
                                                 etiqueta, representa
        co = 000100,
                                                 udirección de salto
        nwords=1,
        RI = reg(25,21),
        R2 = reg(20, 16),
        desp=address(15,0)rel,
           (T8, C5),
           (SELA=10101, SELB=10000, MC=1, SELCOP=1011, SELP=11, M7, C7),
           (A0=0, B=I, C=II0, MADDR=bck2ftch),
           (T5, M7 = 0, C7),
           (T2, C4),
           (SE=1, OFFSET=0, SIZE=10000, T3, C5),
           (MA=1, MB=1, MC=1, SELCOP=1010, T6, C2, A0=1, B=1, C=0),
 bck2ftch: (T5, M7=0, C7),
           (A0=I, B=I, C=0)
```

Especificación de registros

```
registers{
         0=$zero.
                                                       15=$t7,
                                                       16 = $s0,
          I = at,
                                                       17 = \$s1
         2=$v0,
                                                       18=$s2,
         3 = vI
                                                       19 = \$s3,
         4=$a0,
                                                       20 = \$s4
         5 = aI
                                                       21 = \$s5,
         6=$a2,
                                                       22=$s6,
         7 = a3,
                                                       23 = \$s7
         8=$t0,
                                                       24=$t8,
         9=$t1,
                                                       25=$t9,
          10 = $t2
                                                       26=$k0,
          11=$t3,
                                                       27 = \$kI
                                                       28=$gp,
          12=$t4,
                                                       29=$sp (stack_pointer),
          13=$t5,
                                                       30=$fp,
          14=$t6
                                                       31=$ra
```

- ▶ El Reset carga en los registros sus valores predefinidos
 - PC ← dirección de arranque del programa iniciador (en memoria ROM)




- ▶ El Reset carga en los registros sus valores predefinidos
 - PC ← dirección de arranque del programa iniciador (en memoria ROM)
- Se ejecuta el programa iniciador
 - Test del sistema (POST)




```
Award Modular BIOS v6.002G. An Energy Star Ally
  Copyright (C) 1984-2007, Award Software, Inc.
with 1 X381 B105 For X383-006 F4
Mein Processor : Intel(N) Core(TM)2 Extreme CPU X9650 P 4.00GHz(333x12
(CPUID:0676 Patch IB:0000)
lenory Testing : 20960648 BE
Memory Buns at Dual Channel Interleased
DE Charmel O Slave ; MDC ND32008AJS-00FY80 12.01801
DE Channel 1 Slave : NDC ND32000ALS-00FY86 12.01801
Detecting IDE drives ....
IDE Chawnel 4 Master : Mone
IDE Channel 4 Slave 1 Mones
IDE Channel 5 Master : Mone
IDE Channel 5 Slave : Mone
(DEL):BIGS Setup (F9):XpressRecovery2 (F12):Boot Menu (End):Qflash
9/19/2007-X38-TCH9-6A790G0QC-00
```

- ▶ El Reset carga en los registros sus valores predefinidos
 - PC ← dirección de arranque del programa iniciador (en memoria ROM)
- Se ejecuta el programa iniciador
 - Test del sistema (POST)
 - Carga en memoria el cargador del sistema operativo (MBR)




- ▶ El Reset carga en los registros sus valores predefinidos
 - PC ← dirección de arranque del programa iniciador (en memoria ROM)
- Se ejecuta el programa iniciador
 - Test del sistema (POST)
 - Carga en memoria el cargador del sistema operativo (MBR)




- ▶ El Reset carga en los registros sus valores predefinidos
 - PC ← dirección de arranque del programa iniciador (en memoria ROM)
- Se ejecuta el programa iniciador
 - Test del sistema (POST)
 - Carga en memoria el cargador del sistema operativo (MBR)
- Se ejecuta el cargador del sistema operativo
 - Establece opciones de arranque








- ▶ El Reset carga en los registros sus valores predefinidos
 - PC ← dirección de arranque del programa iniciador (en memoria ROM)
- Se ejecuta el programa iniciador
 - Test del sistema (POST)
 - Carga en memoria el cargador del sistema operativo (MBR)
- Se ejecuta el cargador del sistema operativo
 - Establece opciones de arranque
 - Carga el programa de carga



Arranque del computador

- El Reset carga en los registros sus valores predefinidos
 - PC ← dirección de arranque del programa iniciador (en memoria ROM)
- Se ejecuta el programa iniciador
 - Test del sistema (POST)
 - Carga en memoria el cargador del sistema ope
- Se ejecuta el cargador del s
 - Establece opciones de ai
 - Carga el programa de ca
- Se ejecuta el programa de carga
 - Establece estado inicial para el S.O.
 - Carga el sistema operativo y lo ejecuta




```
Configuring Date Diff
Setting against time from the intrinsive clock (incolline)
Setting against time from the intrinsive clock (incolline)
Setting against time from the intrinsive
Enthiliting before against enthings
Enthiliting before compacts, we do not
Britic Entering reminist; 4

O.R. 30 Soing millioner
Setting against larger
Continuing commond burdens
Setting against larger
Setting
```

Arranque del computador

resumen

- ▶ El Reset carga en los registros sus valores predefinidos
 - PC ← dirección de arranque del programa iniciador (en memoria ROM)
- Se ejecuta el programa iniciador
 - Test del sistema (POST)
 - Carga en memoria el cargador del sistema operativo (MBR)
- Se ejecuta el cargador del sistema operativo
 - Establece opciones de arranque
 - ▶ Carga el programa de carga
- Se ejecuta el programa de carga
 - Establece estado inicial para el S.O.
 - Carga el sistema operativo y lo ejecuta



Tiempo de ejecución de un programa


$$Tiempo_{ejecuci\'on} = NI \times CPI \times t_{ciclo_CPU} + NI \times AMI \times t_{ciclo_mem}$$

- NI es el número de instrucciones máquina del programa
- es el número medio de ciclos de reloj necesario para ejecutar una instrucción
- t_{ciclo CPI} es el tiempo que dura el ciclo de reloj del procesador
- ▶ AMI es el número medio de accesos a memoria por instrucción
- t_{ciclo mem} es el tiempo de un acceso a memoria

Factores que afecta al tiempo de ejecución

	NI	СРІ	t _{ciclo_CPI}	AMI	t _{ciclo_mem}
Programa	√			✓	
Compilador	√	✓		√	
Juego de instrucciones (ISA)	√	√	✓	\	
Organización		✓	✓		✓
Tecnología			✓		✓

Modelo de procesador basado en camino de datos (sin bus interno)



Paralelismo a nivel de instrucción


- Procesamiento concurrente de varias instrucciones
- Combinación de elementos que trabajan en paralelo:
 - Procesadores segmentados: utilizan técnicas de pipeline para procesar varias instrucciones simultáneamente
 - Procesadores superescalares: procesador segmentado que puede ejecutar varias instrucciones en paralelo cada una de ellas en una unidad segmentada diferente
 - Procesadores multicore: procesador que combina dos o más procesadores independientes en un solo empaquetado

Segmentación de instrucciones



- Etapas de ejecución de una instrucción:
 - LI: Lectura de la instrucción e incremento del PC
 - D: Decodificación
 - LO: Lectura de Operandos
 - EJ: EJecución de la instrucción
 - **EO**: Escritura de Operandos


Segmentación de instrucciones sin pipeline



Etapas de ejecución de una instrucción:


- LI: Lectura de la instrucción e incremento del PC
- D: Decodificación
- ▶ LO: Lectura de Operandos
- El: Elecución de la instrucción
- **EO**: Escritura de Operandos

Segmentación de instrucciones sin pipeline




- Si cada fase dura N ciclos de reloj, entonces
 - ▶ Una instrucción se ejecuta en 5*N ciclos de reloj
 - ▶ Cada N ciclos de reloj se ejecuta 1/5 de instrucción

Segmentación de instrucciones con pipeline



- Si cada fase dura N ciclos de reloj, entonces
 - ▶ Una instrucción se ejecuta en 5*N ciclos de reloj
 - Cada N ciclos de reloj se ejecuta I de instrucción


Superescalar



▶ Pipeline con varias unidades funcionales en paralelo

Multicore

Múltiples procesadores en el mismo encapsulado





Multicore

Múltiples procesadores en el mismo encapsulado



http://wccftech.com/intel-knights-landing-detailed-16-gb-highbandwidth-ondie-memory-384-gb-ddr4-system-memory-support-8-billion-transistors/