

Completa el cronograma que se adjunta, a partir del circuito de la figura 1.





Considere el circuito de la **Figura 2.1** donde Clear y A son las señales de entrada y S es la señal de salida. B, Q_0 y Q_1 son las señales en los puntos que se indican.




Figura 2.1

Complete el cronograma de la **Figura 2.2**, sabiendo que el estado inicial de los biestables es 0.





Figura 2.2







Figura 3

Teniendo el circuito de la figura 3:

Se pide:

- a) Obtenga la función S(S2, S1, S0) simplificada.
- b) Obtenga la función C(S2, S1, S0) simplificada en forma de suma de productos.
- c) Complete el siguiente cronograma. Use las líneas adicionales necesarias.




a)

$$8 = \overline{52} \ \overline{51} \ 50 + \overline{52} \ 51 \ \overline{50} + 52 \ \overline{51} \ \overline{50} + 52 \ 51 \ 50 = (\overline{52} \ \overline{51} + 32 \ 31) \ 50 + (\overline{32} \ 31 + 32 \ \overline{31}) \ \overline{50} = (\overline{32} \ \overline{\oplus} 31) \ 50 + (\overline{32} \ \overline{\oplus} 31) \ \overline{50} = (\overline{32} \ \overline{\oplus} 31) \ \overline{\oplus} 50 = \overline{52} \ \overline{\oplus} 51 \ \overline{\oplus} \ 50$$


b)

$$C = \overline{S2} S1 S0 + S2 \overline{S1} S0 + S2 S1 \overline{S0} + S2 S1 S0 =$$
 $(\overline{S2} + S2) S1 S0 + S2 (\overline{S1} + S1) S0 + S2 S1 (\overline{S0} + S0) =$
 $S1 S0 + S2 S0 + S2 S1$


c)




Dado el siguiente circuito:



Complete el cronograma siguiente:



SOLUCIÓN



En el circuito de la figura 5 se muestra un sistema secuencial basado en biestables y puertas lógicas.




Figura 5

Se pide:

- a) Describa la tabla de verdad para los biestables D del circuito de la **Figura 5.1**. Utilice como señales de entrada: CLRN, CLK y D, y como salidas Q_{t+1} y \overline{Q}_{t+1} .
- b) Complete el cronograma adjunto correspondiente al circuito de la Figura
 5.2 e indique qué operación está realizando el mismo. Suponga que el estado inicial es Q = 0.





Figura 5.1

Cronograma para el circuito de la Figura 5.2

c) A partir de los resultados de los apartados anteriores, complete el cronograma adjunto correspondiente al funcionamiento del circuito de la **Figura 5.**



Se pide:

a) Describa la tabla de verdad para los biestables D del circuito de la **Figura** 5. Utilice como señales de entrada: CLRN, CLK y D, y como salidas Q_{t+1} y \overline{Q}_{t+1} .

Entradas			Salidas	
CLRN	CLK	D	Q_{t+1}	$/Q_{t+1}$
0	X	X	0	1
1		0	0	1
1		1	1	0
1	1	X	Qt	/Q _t
1	0	X	Qt	/Q _t

b) Complete el cronograma adjunto correspondiente al circuito de la Figura 5.1 e indique qué operación está realizando el mismo. Suponga que el estado inicial es Q = 0.




Figura 5.1

Cronograma para el circuito de la Figura 5.2

El circuito mutiplica el periodo de la señal de reloj por 2 o, equivalentemente, divide la frecuencia del reloj a la mitad.

 c) A partir de los resultados de los apartados anteriores, complete el cronograma adjunto correspondiente al funcionamiento del circuito de la Figura 5.

