(1)

Grado en Ingeniería Informática Tecnología de Computadores. Examen Final Extraordinario. Junio de 2016

- Debe situar encima de la mesa durante todo el examen un DOCUMENTO OFICIAL que permita su identificación
- LA DURACIÓN TOTAL DEL EXAMEN ES DE 3 HORAS
- DEBE ENTREGAR CADA EJERCICIO EN HOJAS SEPARADAS, Y AL MENOS UNA HOJA POR EJERCICIO CON SU NOMBRE Y APELLIDOS.
- Ponga el NOMBRE Y APELLIDOS EN TODAS LAS HOJAS
- NO se tendrán en cuenta las respuestas escritas a LÁPIZ
- NO SE PERMITE EL USO DE CALCULADORA

EJERCICIO 1 (3,5 de 10 puntos)

Parte 1:

Se dispone de un circuito con cuatro bits de entrada de datos (A,B,C,D) y cuatro bits de salida (H,I,J,K). El funcionamiento del circuito es como sigue:

En las salidas se obtendrá la operación booleana correspondiente a la operación *X-OR a nivel de bits*, de los datos de entrada con el número 5 en binario.

Se pide lo siguiente:

(Nota: Exprese todas las funciones con la siguiente ordenación de variables: A,B,C,D, siendo D=LSB, para las salidas ordénense como H,I,J,K)


- a) La tabla de la verdad de las variables de salida H,I,J,K, en función de las entradas (A,B,C,D).
- b) Escriba las expresiones canónicas (mintérminos y maxtérminos) de la variable de salida I.

Parte 2:

Dada la siguiente función lógica:

$$Z(A,B,C,D) = \sum_{4} (1,5,6,7,9,11,13,15)$$
, siendo D=LSB.

- c) Construya la función Z, simplificada por Karnaugh con puertas NAND.
- d) Construya la función Z, con un multiplexor de 8 a 1 y lógica adicional.
- e) Construya la función Z con un decodificador y una única puerta lógica adicional.






Apellidos, Nombre: ______ Grupo: _____

EJERCICIO 2 (3,5 de 10 puntos)

Parte 1:


Diseñe el circuito secuencial correspondiente al diagrama de estados de la figura, utilizando puertas lógicas y biestables T.



- a) Indique razonadamente el número de biestables necesarios.
- b) Obtenga la tabla de transiciones. Use la codificación {E0, E1, E2, E3} = {00, 01, 10, 11}
- c) Obtenga las ecuaciones de estado y de salida simplificadas.
- d) Explique de forma razonada si este circuito se puede representar mediante un diagrama de estados de Moore.

Parte 2:

e) Obtenga la tabla de transiciones de un nuevo tipo de biestable, denominado biestable XY, del que se conocen su símbolo y su tabla de funcionamiento.




f) Diseñe un circuito utilizando biestables de tipo T y lógica combinacional que implemente este biestable XY.

1

Tecnología de Computadores. Examen Final Extraordinario. Junio de 2016

EJERCICIO 3 (3 de 10 puntos)

Se dispone de una tarjeta de memoria con una arquitectura como la indicada en la figura, donde B1, B2 y B3 son bancos de memoria, formados por distintos circuitos integrados:



Se pide:

- 1. Indicar el número de líneas de datos, líneas de dirección y tamaño de cada uno de los bancos de memoria B1, B2 y B3 de la figura. Justificar la respuesta
- 2. ¿Cuantas líneas de datos y direcciones tiene que tener, al menos, un microprocesador para poder manejar completamente la tarjeta de memoria?
- 3. Calcular el tamaño de memoria instalada en la tarjeta y el tamaño máximo de una futura ampliación.
- 4. Para la realización los bancos de memoria B1, B2 y B3 se han utilizado los siguientes módulos de memoria:
 - 4 chips de SRAM de 32K x 4 bits
 - 1 chip de EEPROM de 8K x 16 bits
 - 2 chips de ROM de 16K x 8 bits

Basándose en estos módulos de memoria y en las señales conectadas a los bancos, indicar el tipo de memoria de cada banco y dibujar el mapa de memoria, indicando en hexadecimal las direcciones de comienzo y fin de cada uno de los módulos de memoria

5. Dibujar el esquema de cada uno de los bancos de memoria, utilizando los módulos de memoria indicados y conectando los buses de datos, direcciones y señales de control donde corresponda. Todas las memorias tienen las señales de control (CS (chip select), OE (Output Enable) y WR (Write)) activas a nivel bajo.

(Es **obligatorio** responder TODOS los apartados en la hoja adjunta)



Apo	ellidos	, Nombre:	Grupo:	
1.				
		Direcciones	Datos	Tamaño (num.palabras x tam. Palabra)
	B1			
	B2			
	В3			
	Justif	<u>icación</u>		
2.				
	Líneas	s de datos del μP:		
	Líneas	de direcciones d	el μP:	
3.				
٠.	Memo	ria instalada:		
			-andián.	
	1 ama	ño máximo de exj	pansion:	
4.				

Banco	Mapa de memoria	Direcciones (hex)
		Inicio: 0x0000
В1		
		Fin:
		Inicio:
B2		
		Fin:
		Inicio:
В3		
		Fin:
		Inicio:
Exp		
		Fin:



Apellidos, Nombre:	Grupo:
5.	
Esquema banco 1	
Esquema banco 2	
Esquema banco 3	



- The student must have on the desk an OFFICIAL IDENTIFICATION DOCUMENT
- THE TOTAL DURATION OF THE EXAM IS 3 HOURS
- The student must hand out each exercise in a different piece of paper. All the sheets mush contain the NAME AND SURNAME of the student.
- Write your exam with a pen; PENCILS are not allowed.
- CALCULATORS ARE NOT ALLOWED

EXERCISE 1 (3,5 out of 10 points)

Part 1:

We want to design a circuit with 4 input bits (A,B,C,D) and 4 output bits (H,I,J,K). The circuit works as follows:

The outputs are the *X-OR bit to bit*, of the inputs with the binary number 5.

Answer the following questions:

(Note: Express all the functions with the variable order: A,B,C,D, where D=LSB, and for the outputs: H,I,J,K)

- a) Get the truth table of the circuit, with the 4 outputs H,I,J,K (as functions of the inputs (A,B,C,D).
- b) Write the canonical expressions (minterms and maxterms) of the output function I.

Part 2:

Given the following boolean function:

$$Z(A,B,C,D) = \sum_{4} (1,5,6,7,9,11,13,15)$$
, where D=LSB.

- c) Implement the function Z, simplified using Karnaugh, with only NAND gates.
- d) Implement the function Z, with a 8:1 multiplexer and additional logic.
- e) Implement the function Z with a decoder and a logic gate.




Surname, Name:	Group:
Jui Haille, Naille.	Gi Oup.

EXERCISE 2 (3,5 out of 10 points)

Part 1:


Design the sequential circuit that corresponds to the state transition graph shown in the figure, using logic gates and D flip flops.



- a) Justify the number of flip flops needed to implement the circuit.
- b) Obtain the transitions table. Use the following encoding $\{E0, E1, E2, E3\} = \{00, 01, 10, 11\}.$
- c) Get the simplified state and output logic functions.
- d) Explain whether this circuit could be represented using a Moore state transition graph.

Part 2:

e) Obtain the transition table of a new flip-flop type called XY flip flop. The working table and symbol of this flip flop are shown in the figure.




f) Design a circuit that implements the XY flip flop using T flip flops and logic gates.



EXERCISE 3 (3 out of 10 points)

The following figure depicts an architecture of a memory board, in which B1, B2 y B3 are memory banks built with different memory chips:



Answer the following:

- 1. Determine the number of address and data lines, as well as the size of each memory bank, B1, B2 and B3. Justify the answer
- 2. Determine the minimum number of address and data lines that a microprocessor must have to provide full access to this memory board.
- 3. Calculate the size of the installed memory in the board, as well as the maximum space available for the expansion.
- 4. Memory banks B1, B2 y B3 have been built using the following memory modules:
 - 4 chips of 32K x 4 bits SRAM
 - 1 chip of 8K x 16 bits EEPROM
 - 2 chips of 16K x 8 bits ROM

Considering these memory chips and the interconnections of the banks, according the figure above, indicate the type of memory of each bank and draw the memory map, stating the start and end address of each memory module, in hexadecimal.

5. Draw the schematics for the three memory banks, using the appropriate memory modules provided above, including the connections of the address and data buses and control lines. Consider that control signals of memory chips, CS (chip select), OE (Output Enable) and WR (Write), are all active-low.

(All questions **must** be answered in the attached answer sheet)



Surname, Name:				Group:	
1.					
		Address	Data	Size (num. words x size word)	
	B1				
	B2				
	В3				
	Justific	cation_			
2.					
	Number	r of data lines of	the uP•		
		r of address line			
	Nullibe	of address fine	s of the µ1.		
3.					
	Installe	d memory:			
	Maxim	um expansion siz	ze:		
4.					

Bank	Memory map	Address (hex)
		Start: 0x0000
B1		
		End:
		Start:
B2		
		End:
		Start:
В3		
		End:
		Start:
Exp		
		End:



Bank 3 Schematics

Degree in Informatics Engineering Computers Technology. Final extraordinary exam. June 2016

Surname, Name:	Group:
5.	
Bank 1 Schematics	
Bank 2 Schematics	




Figure 1 2	Politécnica	Superior
escheig	Fornea	Superior

Asignatura	JERCICIO 1 -	SOLUCION		
Nombre y Apellidos	EXERCISE 1 -	SOLUTION		
Fecha	Curso		Gromo	

a)	ABCD	HIJK	5,0 = 0101z
2 pts	0000	0101	
	0010	8118	
	0100	0001	
ш	0110	0000	
	0111	0010	
	1000	1101	
	1001	4 1 1 1	
	1011	1110	
	1100	1001	
	1101	1011	
	1115	1010	
-			
b)	I= 2 (0)	4, 2, 3, 8, 9, 10, 11) =	
2pts			STA + ARCD+ABCD+ABCD
	= ABCD+	1 2 3	BED + ABED + ABED + ABE D
	T= 17(4 9	6 2 12 13 14 15)=	
		6, 6, 3, 13, 13, 14, 15)=	g 7
	= (A+ B+	(+B) (A+B+C+B) (A	+ 8 + 2 + 0) (+ + 8 + 2 + 0) +
			A+B+C+D)(A+B+C+D)
	-(A+B	+C+0)(A+B+C+0)(ATPTETU) (ATOTETU)







2= 20 + AD + ABC = 28 A O A G =

Otra opción: Another possibility:

= (C+D)(A+D)(A+B+E) = = 20 AB ABC







Fecha

Escuela	Po	litécn	ica	Sm	nerior
LOUGHL	3 7 7		1,5 11		וזמושיין

Asignaura	•			 	 _ ·······
Nombre del Alumno		j			

Cuso

Gropin

a) 4 states 2 NEFF = NEFFF = 2 Flip Flops

b)	C1 00	N E	0100	1 ta To	1291
Eø	0 0	001	00	00	1 4 4
	00	1 1	6 1 4 0	0 1	11
±.	0 1	0 0	0 1	00	10
F!	0 1	1 0	11	01	10
	10	0.0	10	0 0	c 1
F _Z	1 0	1 0	1 0 c 0	10	01
	1 1	1 1	0 1	0.0	01
- 11 ±	1 1	0 1	11	00	00.
. <u>F</u> 3	1 1	1 0	0 1	10	00
:	::::	 	··		

o) (14)	 A B	 3			
@100)	00	01	111	10	ļ
00	. 0	c	Ð	·ō	ſ
. 01 .	·0 ·	. 0 .	. 0 .	0	_
· · · <u>{</u> { · · ·	0	0		0	
· · <u>40</u> ·	0	0		7)	
	• •		דייו		

	1 103	Q1Qc A +
		Ot AB +
		- 1
		Oc AB+
٠		
		0100 AB

, A	٠,				
@100	AB	101	1.1.1	110	1
oc'	6	0	10	0	Ť
01	0	0	70	0	1
11	0	0	ō	(1)	Ι.
10	٥	0	0	0	L-
to	= .0	100	AB	E.	•
	$\overline{\Lambda}$	م الله م	AB.	}	

0100 AB+



Escuela Politécnica Superior

Asignanica		

Norphre siel Alumno _________

0, Q	AB	101	111	110	,			
00		1	4	.1	ţ			
01		4	4	1				
ત્રવ∷	0	Ø.	ā	0	_			
10		_ 0 1	0	0	_			
$\chi = \overline{\delta}_{\bullet}$								


(Ý.	AB				
avas	<u>100</u>	1.01_	11	10	[]
00	14_	1	1	1	V
01	0	0	0	0 "	
14.	5	0	0	0	
40	1	1	1		_
 !	₹ = 0	$arprojec_c$	'	1	ļ

d) Este curivité se pirde réprésentar nudionte un diagrama de estados de Moore, ya que el volor que toman las salidas deparde unicarmente del estado.

Portez

-	 :			
e)	[Շե	xy	(tra	
	0	00	0	
	0	01	0	
	िल	1 0	1	
	<u>.</u>	11	1	
	1.1	00	1	
	1	0 7	<u> </u>	
	1	4 9	4 .	
•	1.1.	7 7 1		

£)	<u>ja j</u> .	177.	Ott1	[7]
٧.	٥	00	0	0
		0.1	.	0
	0	n 0	1, 1	1
	<u>, o</u>	$\frac{1}{1}$	<u> </u>	<u> </u>
		0 0	1 1	4
	<u>-1</u>	C 1		<u> </u>
	7	1 1	1	7 (
. !		<u> </u>	<u>└</u> ~—₽ ⁴	





Esquela Pohtécnica Superior

Asig	nal	:־ינו												_																									
Non	abre	g ala	4 -	Vlu	upr	K)_																																	
Feat	IJ.		_			. <u>.</u> .				_				_			Cu	ll Si				•			•		<u> </u>		(in	ıpı,	_								
	X.		Į.	d	ě	D,	Z																																
٠	į		ľ	۲.	į	Ŀ	- -																																
	ŀ		ł		1		Ź																																
			ŀ	•			1		•	•	r	·			~							Γ	. –	-		_	†			•									
: :	۲		ţ		1	. (Ļ		- - -	_	Į,) <u>-</u>	·		<u> </u>	•	\supset	×	:	:	:	7			Ø	À,	H	· -	-						•				
	ł	. ,	L		₫.	_	Ļ		_		†>	ν.	.;		1	سب										C													
	ŀ		Ī.		b		ļ.	_	_	٠.	ļ.	ŗ	•																										
	1	1	[ſ	1	P																	
٠.		.1		•		•			•	•	•					Ċί	,te	۲٠		-1	•			9	,		-		•	•						•		:	
٠.							:		:				:				:	:					_:	<u>.4</u>															
																							r	86	æ.	!-													
		•				:	•	•				•	•			•	,	•								•				•	•								
																																				•	•		
																													•										
r.																																							
	•	•		•	•	•		•		•	•		•	•	•	•	•			•	•	•	•	•								•	•						
	•				•		•		•	•		•			•	•		•					:																
																							4;																
									•																													•	
			•		•				•																										:			:	
:								:			:																٠,٠												
:		:	:		:			:	:			:																											
• :																													•										
:																															:	:		:					
																					_																		
			•		•	:			•			•		•	•		•	•		•	•		•																



Escuela Politécnica Superior

	Asignatura
:	Nonibee del Alumno
ı	hecha _ , Cruso Стиро
ь)	Criterio Corrección Cost puntos Si no hay rostanamiento Comitos Tabla de transiciones 2,5 puntos
c)	Mapas Ty, To, X, y 3 puntos Ty 1 punto To 1 punto X, y 1 punto. (Sc puede obtener directorisaile de la fable sin hacer inopa)
d]	:4 pento
e	1 pento
\$)	2 pentos: 1 pento Tabla de Transiciones c, 5 pentos simplificación o, 5 pentos esquena del circuto



Grado en Ingeniería Informática Tecnología de Computadores. Examen Final Extraordinario. Junio de 2016

Apellidos, Nombre: ______ Grupo: _____

1.

	Direcciones	Datos	Tamaño (num.palabras x tam. Palabra)
B1	14 bits	16 bits	16k x 16 bits
B2	13 bits	16 bits	8k x 16 bits
В3	15 bits	16 bits	32k x 16 bits

Justificación

$$Tam.\,bloque = \frac{2^{(\max lineas bus \,dir.)}}{num.salidas \,dec.} = \frac{2^{16}}{8} = \frac{64 \,k}{8} = 8k \, \left(\begin{array}{c} Tama\~no \,memoria \\ direccionable \,con \,cada \\ salida \,del \,decodificador \end{array} \right)$$

$$CS0 = S0 + S1 \rightarrow B1 = 2 \times 8k = 16k = 2^{14}$$

$$CS1 = S2 \rightarrow B2 = 1 \times 8k = 8k = 2^{13}$$

$$CS2 = S3 + S4 + S5 + S6 \rightarrow B3 = 4 \times 8k = 32k = 2^{15}$$

Considerando los chips del apartado 4, la anchura máxima del bus de datos será la que fijen los chips con más bits de datos (E2PROM: 16 bits de datos)

2.

Líneas de datos del µP: 16 bits

Líneas de direcciones del µP: 16 bits

3.

Memoria instalada: 56k x 16 bits

Tamaño máximo de expansión: 8k x 16bits

4.

Banco	Mapa de memoria	Direcciones (hex)
B1	ROM (1) ROM (2)	Inicio: 0x0000
		Fin: 0x3FFF
B2	E2PROM	Inicio: 0x4000
		Fin: 0x5FFF
В3	SRAM (1) SRAM (2) SRAM (3) SRAM (4)	Inicio: 0x6000
		Fin: 0xDFFF
Exp	EXPANSION	Inicio: 0xE000
•		Fin: 0xFFFF




Grado en Ingeniería Informática Tecnología de Computadores. Examen Final Extraordinario. Junio de 2016


Apellidos, Nombre: ______ Grupo: _____

5.


Esquema banco 1



Esquema banco 2



Esquema banco 3





Grado en Ingeniería Informática

CRITERIOS DE CORRECCION (Sobre 10 puntos)

Apartado	Puntuacion Total	Puntuación detallada
1	3	- Tabla: 1,5p. $(0,5p \text{ cada banco} \rightarrow 0,2-0,2-0,1)$
		- Justificación: 1,5p
2	0,5	- Líneas datos: 0,25p
		- Líneas direcciones: 0,25p
3	0,5	- Memoria instalada: 0,25p
		- Expansión: 0,25p
4	3	- Mapa: 1p (0,25p cada bloque. Cuatro bloques)
		- Direcciones: 2p (0,25p cada dirección. Ocho direcciones)
5	3	- Esquema Banco 1: 1p
		- Esquema Banco 2: 0,5p
		- Esquema Banco 3: 1.5n



Group: _____ Surname, Name: _

1.

	Address	Data	Size (num. words x size word)
B1	14 bits	16 bits	16k x 16 bits
B2	13 bits	16 bits	8k x 16 bits
В3	15 bits	16 bits	32k x 16 bits

Justification

Block Size =
$$\frac{2^{(\max addr.bus \, lines)}}{dec.outputs \, number} = \frac{2^{16}}{8} = \frac{64 \, k}{8} = 8k \, \begin{pmatrix} addressable \, memory \, size \\ per \, decoder \, output \end{pmatrix}$$

$$CS0 = S0 + S1 \rightarrow \mathbf{B1} = 2 \times 8k = \mathbf{16k} = 2^{\mathbf{14}}$$

$$CS0 = S0 + S1 \rightarrow B1 = 2 \times 8k = 16k = 2^{14}$$

$$CS1 = S2 \rightarrow B2 = 1 \times 8k = 8k = 2^{13}$$

$$CS2 = S3 + S4 + S5 + S6 \rightarrow B3 = 4 \times 8k = 32k = 2^{15}$$

Considering the memory chips provided in paragraph 4, maximum data bus width shall be fixed by those chips with more data bits (E2PROM: 16 data bits)

2.

Number of data lines of the µP: 16 bits Number of address lines of the µP: 16 bits

3.

Installed memory: 56k x 16 bits

Maximum expansion size: 8k x 16bits


4.

Bank	Memory map	Address (hex)
B1	ROM (1) ROM (2)	Start: 0x0000
		End: 0x3FFF
		Start: 0x4000
B2	E2PROM	
		End: 0x5FFF
В3	SRAM (1) SRAM (2) SRAM (3) SRAM (4)	Start: 0x6000
		End: 0xDFFF
		Start: 0xE000
Exp	EXPANSION	
		End: 0xFFFF


Surname, Name: _____ Group: _____

5.


Bank 1 Schematics



Bank 2 Schematics



Bank 3 Schematics





EVALUATION CRITERIA (over 10 Points)

Paragraph	Total Mark	Detailed Mark
1	3	- Table: 1,5p. $(0,5p \text{ each bank } -> 0,2-0,2-0,1)$
		- Justification: 1,5p
2.	0,5	- Data lines: 0,25p
2		- Address lines: 0,25p
3	0,5	- Installed memory: 0,25p
		- Expansion: 0,25p
4	3	- Map: 1p (0,25p each block. Four blocks)
4		- Addresses: 2p (0,25p each address. Eight addresses)
5	3	- Bank 1 schematic: 1p
		- Bank 2 schematic: 0,5p
		- Bank 3 schematic: 1.5n