



EJERCICIO 1 (1,5 PT)

- Convertir $(14,513)_{10}$ al número octal equivalente. La parte decimal debe representarse con 5 dígitos.
- Realice las siguientes operaciones aritméticas usando representaciones binarias de 8 bits, y explique el resultado:
 - $(-6+13)_{10}$
 - $(-6-13)_{10}$

- Rellene los espacios vacíos

$(010111)_2$	$(\quad)_{16}$
$(110111)_2$	$(\quad)_{10}$
$(110111)_{Ca2}$	$(\quad)_{10}$
$(1011)_{GRAY}$	$(\quad)_{10}$
$(10010101)_{BCD}$	$(\quad)_{Exceso-3}$


- Si $(245)_{13}=(N)_8$, hallar N.

EJERCICIO 2 (2 PT)

Se descubre que un circuito de tres entradas, cuyas tabla de verdad se muestra en la tabla 1, se quema con las combinaciones de entradas $ABC=101$ y 010 . La solución más barata es añadir un nuevo circuito, de forma que cuando aparezcan las combinaciones de entradas que producen fallo, se transformen en otras combinaciones que tengan el mismo resultado en la tabla de verdad, pero que no quemen en circuito, para que el comportamiento conjunto sea el de la tabla 1.

A/BC	00	01	11	10
0	1	1	0	1
1	0	1	0	0

Tabla 1



- Obtenga la tabla de verdad del comportamiento del circuito, expresando las funciones A, B y C en función de las entradas X, Y y Z.
- Simplifique las funciones usando el método de diagramas de Karnaugh.
- Implemente las funciones obtenidas en el apartado b) usando sólo puertas NAND.
- Implemente las funciones con multiplexores 8:1 e inversores.

EJERCICIO 3 (2,5 PTO)

Se desea diseñar un autómata de Mealy con biestables 'T' con dos entradas (X_1, X_2) y una salida 'Z', que obedezca al siguiente comportamiento:

- En ningún caso ambas entradas pueden estar a '1' simultáneamente.
- La salida 'Z' alcanzará el valor 1 si y sólo si aparecen dos unos consecutivos en la misma línea de entrada, pasando a dicho valor cuando se detecte el segundo 1.

Se pide:

- Asignación de estados. Justifique el número de biestables necesario.
- Tabla de transiciones.
- Funciones de estado y de salida simplificadas.
- Esquema del diseño con puertas y biestables. No olvide incluir las conexiones de reloj y reset.



EJERCICIO 4 (2 PT)

Una empresa de ingeniería quiere distribuir la memoria RAM de un ordenador personal con un módulo DIMM de 128Mb x 32 bits. Para ello decide utilizar chips de bajo coste, excedentes de repuestos de memorias de equipos inferiores que son compatibles.

De este modo dispone de lo siguiente:

- 2 chips de 32M x 32 bits IC1, IC2
- 2 chips de 32M x 16 bits IC3, IC4
- 4 chips de 32M x 8 bits IC5, IC6, IC7, IC8

- 1) Construya el mapa de memoria resultante del diseño, lo más detallado posible.
- 2) Diseñe el circuito de la memoria completa sobre el esquema de la figura. Etiquetar todas las conexiones de los buses a los chips, indicando la primera y última línea que interviene. Indicar, de la misma forma, el nombre de las señales dentro de cada chip.
- 3) Dibujar y conectar un decodificador 2:4 con salidas activas por nivel bajo para realizar la decodificación de direcciones.

EJERCICIO 5 (2 PT)

Utilizando la PAL de la figura, diseñe un contador ascendente de 2 bits con las siguientes entradas y salidas:

- Entradas: Clk (reloj), En (habilitación de cuenta), OE (habilitación triestado de las salidas)
- Salidas: Q_1 - Q_0 (valor de cuenta), OV (Indica que el contador se va a desbordar)

En la PAL, se deben determinar los siguientes elementos:

- Entradas
- Salidas
- Conexiones internas a programar
- Valor de configuración de cada multiplexor (recuadros sombreados)


No se considerará válido el dibujo de la PAL si no va acompañado de una explicación del proceso de diseño.




Nombre: _____ Grupo: _____

Apellidos: _____

EJERCICIO 4







EXERCISE 1 (1,5 PT)

- 1) Convert $(14.513)_{10}$ into equivalent octal number. The decimal part should be represented by 5-significant digits.
- 2) Perform the following arithmetic operations using 8-bits binary representation and explain the result:

(a) $(-6+13)_{10}$

(b) $(-6-13)_{10}$

- 3) Fill the empty spaces in the following:

$(010111)_2$	$(\quad)_{16}$
$(110111)_2$	$(\quad)_{10}$
$(110111)_{2C}$	$(\quad)_{10}$
$(1011)_{GRAY}$	$(\quad)_{10}$
$(10010101)_{BCD}$	$(\quad)_{Excess-3}$


- 4) If $(245)_{13}=(N)_8$, find the value of number N.

EXERCISE 2 (2 PT)

A three input circuit, with the truth table of the figure, has been discovered to burn with the input combinations $ABC=101$ and 010 . The cheapest solution is to add another circuit so that when the faulty combinations appear at the inputs, the new circuit replace the combination by a safe one that produces the same result in the truth table, but preventing the circuit from burning. This way, the behavior of the two combined circuits is the one represented in figure 1.

A/BC	00	01	11	10
0	1	1	0	1
1	0	1	0	0

Table 1



- a) Obtain the truth table representing the circuit behavior, expressing functions A, B and C in terms of inputs X, Y and Z
- b) Simplify the functions using the Karnaugh maps method
- c) Implement the obtained functions using only AND gates
- d) Implement the obtained functions using 8:1 multiplexers and inverters.

EXERCISE 3 (2,5 PT)

We want to design a Mealy state machine circuit using T flip-flops, with two inputs (X_1, X_2) and one output Z, with the following behavior:

1. Both inputs cannot be '1' at the same time.
2. Z output is '1' if two consecutive ones appear at the same input, taking this value when the second '1' is detected.

We ask:

- a) State assignment. Justify the required flip-flop number
- b) Transitions table
- c) Simplified state and output functions
- d) Circuit schematic, with flip-flops and gates. Do not forget to include reset and clock connections.



EXERCISE 4 (2 PT)

An engineering enterprise wants to distribute RAM memories for a personal computer with a 128Mb x 32bits DIMM module. They decide to use low cost chips, coming from outdated replacements of low end equipment.

This way, the following chips are available:

- 2 chips of 32M x 32 bits IC1, IC2
- 2 chips of 32M x 16 bits IC3, IC4
- 4 chips of 32M x 8 bits IC5, IC6, IC7, IC8

- 1) Build the memory map, with the highest possible detail
- 2) Design the whole memory circuit using the schematic in the figure. Label every bus connection, indicating the first and last lines involved. Indicate also the names of the signals inside every chip.
- 3) Draw and connect a 2:4 decoder, with active low outputs, to perform the address decoding.

EXERCISE 5 (2 PT)

Design a 2-bit up-counter with the PAL in the figure. It has the following inputs and outputs:

- Inputs: Clk (clock), En (count enable), OE (tristate output enable)
- Outputs: Q₁-Q₀(count value), OV (Indicates the counter is going to overflow)

In the PAL, determine the following elements:

- Inputs
- Outputs
- Internal connections to program
- Multiplexer configuration values (shadowed boxes)


The design will not be considered correct with just the PAL drawing. An appropriate justification of the design process must be also provided.



Name: _____ Group: _____


Surname: _____

EXERCISE 4





EXERCISE 5



Exercise. 1

1) $(14.513)_{10} = (?)_8$

$$14_{10} = 16_8 \quad ; \quad .513_{10} = .40651_8$$

$$\Rightarrow 14.513_{10} = 16.40651_8 \quad \underline{\text{Ans.}}$$

2) a. $(-6+13)_{10} = (1111010)_2 + (00001101)_2$
 $= (00000111)_2 \quad \underline{\text{Ans.}}$

b. $(-6-13)_{10} = (1111010)_2 + (11110011)_2$
 $= (11101101)_2 \quad \underline{\text{Ans.}}$

3) $(010111)_2 = (17)_{10}$

$$(110111)_2 = (55)_{10}$$

$$(110111)_{2C} = (-9)_{10}$$

$$(1011)_{\text{GRAY}} = (13)_{10}$$

$$(10010101)_{\text{red}} = (11001000)_{\text{Ex-3}}$$

4) $(245)_{13} = 2 \times 13^2 + 4 \times 13^1 + 5 \times 13^0 = (395)_{10}$
 $= (613)_8 \quad \underline{\text{Ans.}}$

$$0.513_{10} =$$

$$0.513 \times 8 = 4.104$$

$$.104 \times 8 = 0.832$$

$$.832 \times 8 = 6.656$$

$$.656 \times 8 = 5.248$$

$$.248 \times 8 = 1.984 \downarrow$$

$$\Rightarrow 0.513_{10} = 0.40651_8$$

$$395_{10} =$$

$$8 \overline{) 395} \quad \underline{3}$$

$$8 \overline{) 49} \quad \underline{1}$$

6

$$= (613)_8$$

Solución ejercicio 2 (Julio 2013)

A	B	C	S
0	0	0	1
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	0

Algo de defecto "010" y "101"
y lo convierta en "000"

$$Si: ABC = 010 \rightarrow 000$$

$$101 \rightarrow 001$$

a)

X	Y	Z	ABC	S
0	0	0	000	1
0	0	1	001	1
0	1	0	000	1
0	1	1	011	0
1	0	0	100	0
1	0	1	000	1
1	1	0	110	0
1	1	1	111	0

cambio la Y

cambio la X ó
cambio la X y la Y

2 soluciones (hay 4, pero bueno)

b)


X \ Y	00	01	11	10
0	0	0	0	0
1	1	1	0	1

X \ Y	00	01	11	10
0	0	0	1	0
1	0	0	1	1

$$(A) = \bar{X}\bar{Z} + XY = X(Y + \bar{Z})$$

$$(B) = YZ + XY = Y(X + Z)$$

	00	01	10	11
0	0	1	1	0
1	0	0	1	0




"1" $\rightarrow C = Z \rightarrow b + \text{sencilh}$


$C = \begin{cases} \text{"1"} \rightarrow C = Z \rightarrow b + \text{sencilh} \\ \text{"0"} \rightarrow C = \bar{X}Z + YZ = Z(Y + \bar{X}) \end{cases}$

c) NAND



$$A = \overline{YZ + XY} = \overline{YZ} \cdot \overline{XY} =$$




$$B = \overline{YZ + XY} = \overline{YZ} \cdot \overline{XY}$$



Usando multiplexores 8:1



Ejercicio 3 Junio 2013

a) Diagrama de estados

Asignación de estado

Estado	Q_1	Q_0
A	0	0
B	0	1
C	1	0

" Estado donde último bit recibido es 0

" Se recibe '1' en la variable x_1 " Se recibe '1' en la variable x_2

Número de biestables necesarios

$$n^{\circ} \text{ de estados} \leq 2^{n^{\circ} \text{ de biestables}}$$

$$3 \leq 2^{n^{\circ} \text{ biestables}}$$

$$\Rightarrow n^{\circ} \text{ biestables } \geq 2$$

⑥ Tabla de transiciones y excitación

Q_1	Q_0	X_2	X_1	Q_1^+	Q_0^+	T_1	T_0	Z
0	0	0	0	0	0	0	0	0
0	0	0	1	0	1	0	1	0
0	0	1	0	1	0	1	0	0
0	0	1	1	x	x	x	x	x
0	1	0	0	0	0	0	1	0
0	1	0	1	0	1	0	0	1
0	1	1	0	1	0	1	1	0
0	1	1	1	x	x	x	x	x
1	0	0	0	0	0	1	0	0
1	0	0	1	0	1	1	1	0
1	0	1	0	1	0	0	0	1
1	0	1	1	x	x	x	x	x
1	1	0	0	x	x	x	x	x
1	1	0	1	x	x	x	x	x
1	1	1	0	x	x	x	x	x
1	1	1	1	x	x	x	x	x

⑦ Funciones de estado y salida simplificados

T_0

$Q_1 Q_0$	$X_2 X_1$	00	01	11	10
00			1	x	
01		1		x	1
11		x	x	x	x
10			1	x	

$$T_0 = Q_0 \bar{X}_1 + \bar{Q}_0 X_1$$

T_1



$Q_1 Q_0$	$X_2 X_1$	00	01	11	10
00				x	1
01				x	1
11		x	x	x	x
10		1	1	x	

$$T_1 = \bar{Q}_1 X_2 + Q_1 \bar{X}_2$$

Z

$Q_1 Q_0$	$X_2 X_1$	00	01	11	10
00				x	
01			1	x	
11		x	x	x	x
10				x	1

$$Z = Q_0 X_1 + Q_1 X_2$$




Ejercicio 4

1) Mapa de memoria

$32\text{M} = 2^5 \cdot 2^{20} = 2^{25} = 2 \cdot 2^{24} = 2000000\text{H}$
 $128\text{M} = 2^7 \cdot 2^{20} = 2^{27} = 2^3 \cdot 2^{24} = 8000000\text{H}$

					8000000
32M	IC1				7FFFFFFF
					6000000
32M	IC2				5FFFFFFF
					4000000
32M	IC3		IC4		3FFFFFFF
					2000000
32M	IC5	IC6	IC7	IC8	1FFFFFFF
					0
	8 bits	8 bits	8 bits	8 bits	

2) 3)



Exercise 5

2-bit up counter with enable

			Q_1, Q_0		
E_n	Q_1	Q_0	Q_1'	Q_0'	OV
0	0	0	0	0	0
		0	0	1	0
		1	1	0	0
		1	1	1	0
1	0	0	0	1	0
		0	1	0	0
		1	1	1	0
	1	1	0	0	1

$$OV = \bar{E}_n Q_1 Q_0$$

E_n	$Q_1 Q_0$				
	00	01	11	10	
0	0	0	1	1	D_1
1	0	1	0	1	
0	0	1	1	0	D_0
1	1	0	0	1	

$$D_1 = \bar{E}_n Q_1 + Q_1 \bar{Q}_0 + E_n \bar{Q}_1 Q_0$$

$$D_0 = \bar{E}_n Q_0 + E_n \bar{Q}_0$$

- OE drives the output tristate buffers
- CLK feeds the flip-flop clock signals
- Output buffer is inverter, so output mux must select inverted values. "1" for OV, "0" for FFs.



EXERCISE 5

