

第七章作业

10.1 从供选择的答案中选出正确答案填入□中。

(1) 计算机系统的输入输出接口是□A之间的交接界面。主机一侧通常是标准的□B。一般这个接口就是各种□C。

供选择的答案：

A: ①存储器与 CPU; ②主机与外部设备; ③存储器与外部设备。

B: ①内部总线; ②外部总线; ③系统总线。

C: ①设备控制器; ②总线适配器。

(2) 中断处理过程中保存现场的工作是□A的。保存现场中最基本的工作是保存断点和当前状态,其他工作是保存当前寄存器的内容等。后者与具体的中断处理有关,常在□B用□C实现,前者常在□D用□E完成。

设 CPU 中有 16 个通用寄存器,某中断处理程序运行时仅用到其中的两个,则进入该处理程序前要把这□F个寄存器内容保存到内存中去。

若某机器在响应中断时,由硬件将 PC 保存到主存 00001 单元中,而该机允许多重中断,则进入中断程序后,□G将此单元的内容转存到其他单元中。

供选择的答案：

A: ①必需; ②可有可无。

B,D: ①中断发生前; ②响应中断前; ③具体的中断服务程序执行时; ④响应中断时。

C,E: ①硬件; ②软件。

F: ①16; ②2。

G: ①不必; ②必须。

(3) 设置中断触发器保存外设提出的中断请求,是因为□A和□B。后者也是中断分级、中断排队、中断屏蔽、中断禁止与允许和多重中断等概念提出的缘由。

供选择的答案：

A,B: ①中断不需要立即处理; ②中断设备与 CPU 不同步; ③CPU 无法对发生的中断请求立即进行处理; ④可能有多个中断同时发生。

(1) ②, ③, ①

(2) ①, ③, ②, ④, ①, ②, ②

(3) ②, ④

10.2 程序中断设备接口由哪些逻辑电路组成? 各逻辑电路的作用是什么?

- 设备选择器
根据 CPU 给出的设备地址/设备码，选中对应的外设接口，使 CPU 能访问指定设备。
- 中断控制和工作状态逻辑
记录设备状态，例如 BUSY、DONE、READY 等；当设备完成任务或需要服务时，产生中断请求，并配合 CPU 的中断响应信号进行控制。
- 中断排队和设备码回送逻辑
当多个设备同时请求中断时，按优先级确定先响应哪个设备；CPU 响应后，把对应的设备码或中断向量送给 CPU，使 CPU 能转入相应的中断服务程序。
- 数据缓冲寄存器
暂存 CPU 与外设之间传送的数据。因为 CPU 和外设速度不同，数据不能总是直接传送，需要缓冲。

10.3 简述中断处理的过程。指出其中哪些工作是由硬件实现的,哪些是由软件实现的。

硬件部分：（响应中断）关中断，保存断点和现场（PC和其他寄存器内容等等），判断中断条件（确定中断源等等）并转入中断服务程序。

软件部分：开中断，执行中断服务程序，必要时关中断，恢复现场和断点，再开中断，返回断点

10.4 流水线 CPU 和非流水线 CPU 在处理程序中断的方法上有何不同？

流水线CPU在响应中断时需要在并行的指令之间明确确定断点，并处理断点之后尚未执行完或未执行的指令，再保存现场并转入中断处理程序；而非流水线CPU在确定执行完当前指令后即可去处理中断

10.5 中断屏蔽的作用是什么？计算机中有一些故障或事件是不允许屏蔽的。掉电中断允许屏蔽吗？根据图 10.4 的处理过程写出在执行各级中断处理时所设置的中断屏蔽位。




图 10.4 多重中断处理示意图

中断屏蔽的作用：用来有选择性地禁止某些中断源向 CPU 请求中断，即便某个中断发生了，但如果它被屏蔽，CPU 仍暂时不会响应它

掉电中断不允许屏蔽，因为掉电时 CPU 必须立刻保存现场并进行断电保护，否则会造成机器的数据丢失

优先级为：1 > 2 > 3 > 4

10.7 假定某外设向 CPU 传送信息，最高频率为 40 千次/秒，而相应的中断处理程序的执行时间为 $40\mu\text{s}$ ，问该外设是否可采用中断方式工作？为什么？

不能。因为最高频率为 40 千次每秒时，两次请求传送的最小时间间隔为 $1/40000\text{ s} = 25\mu\text{s}$ ，小于中断处理程序的执行时间 $40\mu\text{s}$ 。会发生 CPU 尚未处理完上一次中断请求，下一次中断请求就已经到来，CPU 来不及处理和响应下一次中断请求的情况

10.9 DMA 接口由哪些逻辑电路组成？各逻辑电路的作用是什么？

- 设备寄存器

包括主存地址寄存器 MAR、外围设备地址寄存器 ADR、字数寄存器 WC、控制/状态寄存器 CSR 和数据缓冲寄存器 DBR，分别用于保存主存地址、外设地址和设备码、传送字数、控制状态信息和传送的数据

- 中断控制逻辑

用于在 DMA 传送前后向 CPU 申请预处理和后处理

- DMA 控制逻辑

用于申请总线、响应 DMA 请求，并在控制总线后控制主存与外设之间的数据传送

- DMA 接口连接线

负责连接主机和外设的数据线、地址线、控制线和相关驱动电路

10.13 下面的叙述哪些是正确的？

- (1) 与各中断源的中断级别相比,CPU(或主程序)的级别最高。
- (2) DMA 设备的中断级别比其他非 DMA I/O 设备高,否则数据可能丢失。
- (3) 中断级别最高的是“不可屏蔽中断”。

(1) 错误。CPU 本身只是负责相应和处理中断，不是中断源

(2) (3) 正确

10.14 从中断源的急迫程度、CPU 响应时间和接口控制电路 3 个方面说明程序中断和 DMA 的差别。

从中断源的急迫程度看，程序中断通常用于一般 I/O 事件或异常处理，急迫性相对较低；DMA 主要用于高速外设与主存之间的成组数据传送，若不及时传送可能丢失数据，所以急迫性较高。

从 CPU 响应时间看，程序中断一般在一条指令执行结束后才响应，并且需要保护现场和恢复现场；DMA 可以在两个存储周期之间响应，只占用总线或窃取存储周期，响应更快。

从接口控制电路看，程序中断接口主要由中断控制逻辑配合 CPU 执行输入输出指令完成数据传送；DMA 接口有专门的 DMA 控制器、地址寄存器、字数计数器、数据缓冲寄存器等，数据传送过程主要由硬件控制完成，CPU 只负责预处理和后处理。