




第六章作业

4.1 在计算机的主存中,常常设置一定的 ROM 区。试说明设置 ROM 区域的目的。

ROM只读,可以在制造芯片时预先写入通用不变的内容。通常用来存放固定不变的程序、汉字字型库、字符及图形符号等。

4.4 下图是某 SRAM 的写入时序图,其中 R/W 是读/写命令控制线,当 R/W 线为低电平时,存储器按给定地址 24A8H 把数据线上的数据写入存储器。请指出下图写入时序中的错误,并画出正确的写入时序图。



4.5 有一个 512×16 的存储器,由 64×1 位的 2164RAM 芯片构成(芯片内是 4 个 128×128 结构),问:


- (1) 总共需要多少个 RAM 芯片?
- (2) 采用分散刷新方式,如单元刷新间隔不超过 2ms,则刷新信号的周期是多少?

(1) $\frac{512}{64} \times \frac{16}{1} = 128$ 个

(2) 存储器共 512 行,刷新周期 2ms,分散刷新把刷新操作平均分散在刷新周期内,故刷新信号的周期为 $\frac{2ms}{512} = 3.90625\mu s$

4.6 某机器中,已知有一个地址空间为 $0000H \sim 1FFFH$ 的 ROM 区域,现在再用 RAM 芯片 ($8K \times 4$) 形成一个 $16K \times 8$ 的 RAM 区域,起始地址为 $2000H$,假设 RAM 芯片有 $\overline{CS}$ 和 $\overline{WE}$ 信号控制端。CPU 地址总线为 $A_{15} \sim A_0$,数据总线为 $D_7 \sim D_0$,控制信号为 R/ $\overline{W}$ (读/写)和 $\overline{MREQ}$ (当存储器进行读或写操作时,该信号指示地址总线上的地址是有效的)。要求画出逻辑图。

$0000H - 1FFFH$ 共 $2^{13} = 8K$ 个存储单位。



4.7 SRAM 和 DRAM 的主要差别是什么？

SRAM	DRAM
采用双稳态触发器保存信息，不需要刷新。可靠性高，结构简单，但集成度低，功耗高，主要用于Cache	采用MOS电容储存电荷保存信息，需要刷新外围电路；集成度高，功耗低，但外围电路结构复杂，刷新时无法正常读写

7.3 设某流水线计算机有一个指令和数据合一的 cache, 已知 cache 的读/写时间为 10ns , 主存的读/写时间为 100ns , 取指的命中率为 98% , 数据的命中率为 95% , 在执行程序时, 约有 $1/5$ 指令需要存/取一个操作数, 为简化起见, 假设指令流水线在什么时候都不阻塞。问设置 cache 后, 与无 cache 比较, 计算机的运算速度可提高多少倍?

假设执行5个指令，其中1个指令要存取一个操作数

无cache时，所需时间为 $500 + 100 = 600\text{ns}$

有cache时，所需时间为 $(98\% \times 10\text{ns} + (1 - 98\%)(10\text{ns} + 100\text{ns})) \times 5 + (95\% \times 10\text{ns} + (1 - 95\%)(10\text{ns} + 100\text{ns})) = 75\text{ns}$

提高了 $\frac{600}{75} = 8$ 倍

7.5 设某计算机的 cache 采用 4 路组相联映像, 已知 cache 容量为 16KB , 主存容量为 2MB , 每个字块有 8 个字, 每个字有 32 位。请回答:

- (1) 主存地址多少位(按字节编址)? 各字段如何划分(各需多少位)?
- (2) 设 cache 起始为空, CPU 从主存单元 $0, 1, \dots, 100$ 依次读出 101 个字(主存一次读出一个字), 并重复按此次数读 11 次, 问命中率为多少? 若 cache 速度是主存的 5 倍, 问采用 cache 与无 cache 比较速度提高多少倍?

(1) 主存有 2×2^{20} 字节, 按字节编址, 有 21 位;

每个字有 32 位 $= 4B$, 一个块 8 个字; 主存容量 $2\text{MB} = 2^{21}B$, 共有 $2^{21}B \div (8 \times 4B) = 2^{16}$ 块; cache 容量 $16\text{KB} = 2^{14}B$, 共有 $2^{14}B \div (8 \times 4B) = 2^9$ 块, 每组 4 块, 故共有 $2^9 \div 4 = 2^7$ 组。

主存地址字段分为 t 位区号 + d 位组号 + r 位块号 + b 位块内地址。每组 4 块, 故 $r = \log_2 4 = 2$; 共有 2^7 组, 故 $d = 7$; 按字节编址, 访问单位为 $1B$, 一个组有 $8 \times 4B = 32B = 2^5B$, 故 $b = 5$; $t = 21 - 2 - 7 - 5 = 7$ 。故

主存地址段: 7 位区号 + 7 位组号 + 2 位块号 + 5 位块内地址 (高 3 位代表哪个字, 低 2 位代表字内哪个字节)

cache 地址段: 7 位组号 + 2 位块号 + 5 位块内地址

(2) cache 共有 $2^7 = 128$ 组, 读出 101 个字, 需要读 $\lceil 101/8 \rceil = 13$ 个块, 远远小于 128 组的容量。故第 1 次访问不命中, 之后 10 次全命中, 命中率 $h = \frac{11-1}{11} \approx 91\%$

速度提高 $\frac{11 \times 5}{1 \times 5 + 10 \times 1} = \frac{55}{15} \approx 3.67$ 倍

7.6 设某计算机采用直接映像 cache, 已知容量为 4096B。

(1) 若 CPU 依次从主存单元 0、1、...、99 和 4096、4097、...、4195 交替取指令, 循环执行 10 次, 问命中率是多少?

(2) 如 cache 存取时间为 10ns, 主存存取时间为 100ns, cache 命中率为 95%, 求平均存取时间。

(1) 直接映像, 且容量为 4096B, 则设 i 为主存内地址号, j 为 cache 内地址号, 映射公式为 $j = i \bmod 4096$

主存单元 0...99 和 4096...4195 均依此对应 cache 单元 0...99

第一次从 0...99 取指, 全不命中, 从主存装入 cache 单元 0...99; 读 4096...4195, 又不命中, 再将 cache 单元 0...99 替换为主存单元 4096...4195 的内容

由此可见, 循环执行 10 次均未命中, 命中率 $h = 0$

(2) $h = 95\%$, $T_c = 10ns$, $T_m = 100ns$, 故平均存取时间 $T_{avg} = hT_c + (1 - h)(T_c + T_m) = 15ns$

7.7 一个组相联 cache 由 64 个存储块组成, 每组包含 4 个存储块, 主存由 8192 个存储块组成, 每块由 32 字组成, 访存地址为字地址。问:

(1) 主存和 cache 地址各多少位? 地址映像是几路组相联?

(2) 在主存地址格式中, 区号、组号、块号和块内地址各多少位?

(1) 访存地址为字地址, cache 有 64 块, 每块 32 字, 故 cache 地址有 $64 \times 32 = 2048 = 2^{11}$ 位; 主存有 8192 个存储块, 故主存地址共有 $8192 \times 32 = 2^{13} \times 2^5 = 2^{18}$ 位

每组 4 块, cache 共有 $64 \div 4 = 16$ 组, 4 路组相联

(2) 块内地址有 $b = \log_2 32 = 5$ 位, 块号有 $r = \log_2 4 = 2$ 位, 组号有 $d = \log_2 16 = 4$ 位。区号有 $t = 18 - 5 - 2 - 4 = 7$ 位

7.10 主存储器容量为 4MB, 虚存容量为 1GB, 虚拟地址和物理地址各为多少位? 根据寻址方式计算出来的有效地址是虚拟地址还是物理地址? 如果页面大小为 4KB, 页表长度是多少?

主存容量 $= 4MB = 2^{22}B$, 故物理地址 22 位; 虚存容量 $= 1GB = 2^{30}B$, 故虚拟地址 30 位

根据寻址方式计算出来的是虚拟地址

采用页式管理时 页面数量 $=$ 页表长度 $= \frac{1GB}{4KB} = 2^{18}$

7.12 某程序对页面要求的序列为 $P_1, P_1, P_2, P_1, P_1, P_2, P_1, P_1, P_1, P_1, P_1, P_1, P_1$ 。(1) 设主存容量为 3 个页面, 求分别采用 FIFO 和 LRU 替换算法时各自的命中率 (假设开始时主存为空)。(2) 当主存容量增加到 4 个页面时, 两替换算法各自的命中率又是多少? (3) 程序运行时, CPU 访问主存的命中率会增加还是减少?

(1) FIFO:

访问	3	4	2	6	4	3	7
页面1	3	3	3	6	6	6	6
页面2		4	4	4	4	3	3
页面3			2	2	2	2	7
命中	x	x	x	x	o	x	x

命中率 $h = 3 \div 15 = 20\%$

LRU:

访问	3	4	2	6	4	3	7
页面1	3(0)	3(1)	3(2)	6(0)	6(1)	6(2)	7(0)
页面2		4(0)	4(1)	4(2)	4(0)	4(1)	4(2)
页面3			2(0)	2(1)	2(2)	3(0)	3(1)
命中	x	x	x	x	o	x	x

命中率 $h = 6 \div 15 = 40\%$

(2)

FIFO:

访问	3	4	2	6	4	3	7
页面1	3	3	3	3	3	3	7
页面2		4	4	4	4	4	4
页面3			2	2	2	2	2
页面4				6	6	6	6
命中	x	x	x	x	o	o	x

命中率 $h = 6 \div 15 = 40\%$

LRU:

访问	3	4	2	6	4	3	7
页面1	3(0)	3(1)	3(2)	3(3)	3(4)	3(0)	3(1)
页面2		4(0)	4(1)	4(2)	4(0)	4(1)	4(2)
页面3			2(0)	2(1)	2(2)	2(3)	7(0)
页面4				6(0)	6(1)	6(2)	6(3)
命中	x	x	x	x	o	o	x

命中率 $h = 9 \div 15 = 60\%$

(3) 程序运行时且主存容量增大时，CPU访问主存的命中率一般会增加