

**T4)** Determineu el valor de  $R_D$  del circuit de la figura sabent que el transistor té  $\beta = 8 \,\mathrm{mA/V^2}$ .  $V_{DD} = 5 \,\mathrm{V}$  i que aquest treballa en les condicions del punt A.



- (a)  $500 \Omega$ .
- b)  $1000 \Omega$ .
- c)  $2000 \Omega$ .
- d)  $1500 \Omega$ .





$$t\acute{e} \frac{\beta = 8 \,\text{mA/V}^2}{4 \,\text{Reg.}} \qquad T_D = \frac{C}{2} \, V_{GT} = \frac{8 \cdot 10^3}{2} \, (-1)^2 = \frac{4 \,\text{mA}}{2}$$

$$\frac{V_{OS} = -3 \,\text{V}}{2} \rightarrow V_D - V_S = -3 \rightarrow V_D = V_S - 3 = 5 - 3 = 2 \,\text{V}$$


$$\frac{V_{OS} = V_T - 1}{2} \Rightarrow V_{GT} = -1 \,\text{V}$$


$$+R_0 \cdot I_D = V_D \rightarrow R_D = \frac{2}{4 \cdot 10^{-3}} = \frac{1}{2} |000 = 5 \text{ for } \Omega$$






OUT





Considereu el circuit PMOS de la figura, amb característiques  $\beta=1.5\,\mathrm{mA/V^2}$  i  $V_T=-2\,\mathrm{V}$ .

- Sabent que  $V_{GS} = -4$  V. calculeu els valors de  $V_D$ ,  $V_G$ ,  $V_S$ ,  $I_D$ ,  $I_1$ , I i R, suposant que el transistor està en saturació. Demostreu que aquest règim de treball és el correcte.
- b) Si en el mateix circuit fixem  $R=1\,k\Omega$  i modifiquem la resistència  $R_3$ , trobeu quin és el valor de  $R_3$  que farà que el transistor treballi amb  $V_{GS}=-4.5\,\mathrm{V}$ , tot conduint en règim òhmic amb  $I_D=1.5\,\mathrm{mA}$ . Determineu els valors de  $V_G$  i  $V_S$ .



$$V_{05} \not\subseteq V_{6T} = -2V$$
 $V_{0} - V_{6} = 3 - 8 = -5V$ 

(N) 
$$\bigvee_{GS} = -4 \bigvee \rightarrow \bigvee_{GT} = \bigvee_{GS} - \bigvee_{T} = -4 - (-2) = -2 \bigvee < 0$$

Hip SAT. 
$$I = \frac{1}{2} \sqrt{GT} = \frac{3 \cdot 10^{-3} \text{ A}}{2}$$

$$\sqrt{V_G - V_S}$$

$$V_D = I_D \cdot R_3 = \frac{3V}{2}$$

$$V_{GS} = -4 \lor = -k_2 \cdot \Gamma_1 \Rightarrow \Gamma_1 = \frac{4}{R_2} = \frac{4 \cdot 10^{-3} \text{ A}}{R_2}$$

$$\Gamma = \Gamma_1 + \Gamma_0 = \frac{7 \cdot 10^{-3} \text{ A}}{R_2}$$

$$V_{G} = \pm_{1} \cdot \aleph_{1} = \frac{4 \vee 4}{4 \vee 4}$$


$$V_{G} - V_{S} = -4 \implies V_{S} = V_{G} + 4 = \frac{8 \vee 4}{4 \vee 4}$$

$$15 - V_5 = I \cdot R \implies R = \frac{15 - V_5}{I} = \frac{15 - 8}{7 \cdot 10^{-3}} = 1000 \Omega$$

## Problema: 50% de l'examen

Considereu el circuit PMOS de la figura, amb característique  $\beta=1.5\,\mathrm{mA}$  V² i  $V_T=-2\,\mathrm{V}$ .

- a) Sabent que  $V_{GS} = -4$  V, calculeu els valors de  $V_D$ ,  $V_G$ ,  $V_S$ ,  $I_D$ ,  $I_1$ , I i R, suposant que el transistor està en saturació. Demostreu que aquest règim de treball és el correcte.
- b) Si en el mateix circuit fixem  $\underline{R}=1\,k\Omega$  i modifiquem la resistència  $R_3$ , trobeu quin és el valor de  $R_3$  que farà que el transistor treballi amb  $V_{GS}=-4.5\,\mathrm{V}$ , tot conduint en règim òhmic amb  $I_D=1.5\,\mathrm{mA}$ . Determineu els valors de  $V_G$  i  $V_S$ .



$$V_{G} = I_{1} \cdot R_{1} = \underbrace{4.5 \, V} \rightarrow V_{GS} = -4.5 \rightarrow V_{S} = V_{G} + 4.5 = \underbrace{9 \, V}_{GS} = \underbrace{1.5 \, V$$

$$V_{DS} = V_{D} - V_{S} = -0.44 \rightarrow V_{S} = -0.44 + V_{S} = 8.56 V$$

$$R_{3} = \frac{V_{D}}{\pm_{b}} = 5.7 \cdot 10^{3} \text{ T}$$

$$V_{GS} = -4.5 \checkmark$$

$$0 > V_{GS} > V_{GT}$$

$$\Rightarrow I_D = 1.5 \text{ m A}$$

$$I_{D} = \beta \left[ V_{GT} V_{\Delta S} - \frac{V_{\Delta S}}{2} \right]$$

$$1.5.10^{S} = 1.5.10^{S} \left[ -2.5 V_{\Delta S} - \frac{V_{\Delta S}}{2} \right]$$

$$\left( A = -2.5 V_{DS} - \frac{V_{\Delta S}}{2} \right) \times 2$$

$$V_{\Delta S}^{2} + 5 V_{DS} - 2 = 0$$

$$V_{\Delta S}^{2} + 5 V_{\Delta S} - 2 = 0$$


 $\mathbf{T5})$  Quina és la funció lògica corresponent al circuit indicat a la fi


a) 
$$(A \cdot B) + (C \cdot D)$$
.
b)  $(A \cdot B) + (C \cdot D)$ .

$$b) \overline{(A \cdot B) + (C \cdot D)}.$$

c) 
$$(A+B)\cdot (C+D)$$
.

d) 
$$\overline{(A+B)\cdot(C+D)}$$
.







- **T5)** El circuit CMOS de la figura, quan les entrades A i B poden ser de 0 V i 5 V, representa una porta lògica
  - a) NOR.


b) OR.

c) AND.

d) NAND.







a) el valor dels temps de retràs (t<sub>PHL</sub>) (t<sub>PLH</sub>) t<sub>P</sub>.

b) si s'augmenta la capacitat en 0.1 pF, com canviaran els temps de retràs

c) la potència dinàmica que dissipa en aquest cas si el rellotge va a una freqüència de 100 MHz?

d) si l'entrada passa sobtadament de 0 a 5 V, el temps que trigarà la sortida a baixar a

0.1 V assumint el comportament típic d'un circuit RC ( $t_P = \tau \ln 2$ ).

$$C = 70 \text{ ff} + 0.1 \text{ pF} = (70 + \frac{100}{100}) \cdot 10^{-15} \text{ f}$$

$$1p = 10^{-12} \quad 11 = 10^{-15} \quad 1p = 10^{3} \cdot (11)$$

$$t_p = 578 \text{ ps}$$

