





<u> </u>	В	J	∆ √و	V 5}					
O	D	<u>-</u> 0	o	\vee^{D}	0				
O	44	= 0	0	V DA	O				
VPP	ō	= 0	0	ر ₄ ۷	0				
√ <i>V F</i>	100	+0	+ 0	~ D	V 22				
		'			1				
	AND								
(NAND)									



	VA	V _®	I _A	Γ _G	L	ΔVR	V ₀₁ }
\ -	04	0	‡ 0		≠□	‡ •	~ VDD
1	0	100					Q4V
	NDD	0	D				v _{DD}
	44	22	D	0	0	0	0
0 F F V S = V DD						NAN	d









Com for une porte greland:

- 1) From la porte ent lègre nos
- (2) Complementance en p pos 2 pros serie -> NOR
 - 3 nas sota de mila





Vnf

. Determineu el circuit PULL-UP corresponent al PULL-DOWN del circuit de la figura i la funció lògica que implementa el circuit CMOS resultant.



40. Feu un esquema del circuit CMOS que implementa la funció lògica A(B+CD).





- 32. La capacitat de càrrega efectiva d'un inversor CMOS és de 70 fF, i està connectat a una tensió $V_{DD}=5$ V. Els paràmetres corresponents al NMOS i PMOS són: $\beta_P=\beta_N=0.1$ mA/V², $V_{TN}=1$ V, $V_{TP}=-1$ V. Determineu:
- a) el valor dels temps de retràs t_{PHL}, t_{PLH} i t_P.
- b) si s'augmenta la capacitat en 0.1 pF, com canviaran els temps de retràs
- c) la potència dinàmica que dissipa en aquest cas si el rellotge va a una freqüència de 100 MHz?
- d) si l'entrada passa sobtadament de 0 a 5 V, el temps que trigarà la sortida a baixar a 0.1 V assumint el comportament típic d'un circuit RC ($t_P = \tau \ln 2$).