## Introducció als Computadors

Tema 11: Memòria

http://personals.ac.upc.edu/enricm/Docencia/IC/IC11.pdf

Enric Morancho (enricm@ac.upc.edu)

Departament d'Arquitectura de Computadors Facultat d'Informàtica de Barcelona Universitat Politècnica de Catalunya



2020-21, 1<sup>er</sup> quad.

Presentació publicada sota Ilicència Creative Commons 4.0 @ (1) SE

## Publicitat (setembre 1977)





[1]

• Dissenyarem un sistema de memòria que podrà treballar tant a nivell de *byte* com a nivell de *word* (2 *bytes*)

#### Índex



#### Introducció

- Mòdul de memòria RAM del nostre computador: MEM-64KB-32KW
- Noves instruccions SISA d'accés a memòria: LD, LDB, ST, STB
- El computador SISC Harvard unicicle
- Exemple de programació
- Implementació del mòdul de memòria
- Exercicis
- Conclusions

#### Full de ruta



				Т	ema										
	7 8 9 10 11 12 13 14														
Unitat de Control	UCE	UCE	UCE	UCG	UCG	UCG	UCG	UCG							
Unitat de Procés	UPE	UPG	UPG	UPG	UPG	UPG	UPG	UPG							
Entrada/Sortida	-	-	10	10	Ю	Ю	Ю	Ю							
Memòria RAM	-	-	-	-	MEM	MEM	MEM	MEM							
Harvard unicicle	-	-	-	-	-	$\checkmark$	-	-							
Harvard multicicle	-	-	-	-	-	$\checkmark$	-	-							
Von Neumann	-	-	-	-	-	-	$\checkmark$	$\checkmark$							
Lleng. assembler	-	-	-	$\checkmark$	$\checkmark$	$\checkmark$	$\checkmark$	$\checkmark$							

#### Escenari



- La majoria de programes "útils" necessiten manipular molta més informació de la que hi cap a 8 registres de 16 bits (128 bits)
- Augmentar el nombre de registres no és viable
  - A la codificació SISA no hi ha espai per a identificar més registres
  - Podria impactar en el  $T_c$ 
    - Tema 12 :-)

#### Objectiu del tema



- Afegir un mòdul de memòria RAM al nostre computador
  - RAM = Random Access Memory
    - Volàtil
    - Hi podrem emmagatzemar "molta" informació amb un cost reduït
    - És més lenta que el banc de registres
  - La RAM té un seguit de posicions
    - Cada posició s'identifica amb una adreça (un natural entre 0 i  $2^n 1$ )
    - A cada posició s'hi emmagatzema el mateix nombre de bits (8, un byte)
    - El temps d'accés és independent de la posició accedida
  - S'hi podran fer lectures i escriptures de byte y de word (16 bits)
  - Asíncron
- En aquest tema veurem:
  - Interfície del mòdul de memòria
  - Ampliació del LM SISA per a accedir al mòdul
  - Connexió del mòdul amb la UPG i ampliació de la Lògica de Control
  - Implementació del mòdul de memòria utilitzant mòduls de memòria d'amplada 1 *byte*

#### Índex



- Introducció
- Mòdul de memòria RAM del nostre computador: MEM-64KB-32KW
- Noves instruccions SISA d'accés a memòria: LD, LDB, ST, STB
- El computador SISC Harvard unicicle
- Exemple de programació
- Implementació del mòdul de memòria
- Exercicis
- Conclusions

#### Mòdul de memòria RAM



- Definicions:
  - 1 *byte* = 8 bits
  - 1 word = amplada dels registres del processador
    - Al nostre cas, 1 word = 2 bytes = 16 bits
- Voldrem poder operar amb dades de tipus byte i de tipus word
  - Típicament, els caràcters es codifiquen amb un byte
  - Depenent del rang de valors a representar, un natural/enter es podrà codificar amb un byte o amb un word
  - Per compatibilitat, els processadors Intel/AMD de 64 bits permeten operar amb dades de 8, 16, 32 i 64 bits
- El mòdul haurà de permetre una lectura/escriptura a byte/word cada cicle de la UPG
- El construirem amb mida 2<sup>16</sup> bytes, equivalent a 2<sup>15</sup> words
  - MEM-64KB-32KW
- Comunicació asíncrona amb la UPG



## Mòdul de memòria: adreçament



- Cada posició del mòdul de memòria té una adreça (@) de 16 bits
  - Des de l'adreça 0x0000 fins a la 0xFFFF
  - 2<sup>16</sup> adreces differents
- Adreçament a nivell de byte
  - El mòdul emmagatzema 2<sup>16</sup> bytes
    - Des de l'adreça 0x0000 a la 0xFFFF
- Adreçament a nivell de word
  - El mòdul emmagatzema 2<sup>15</sup> words
    - Adreces "parells" 0x0000, 0x0002, ... 0xFFFE
  - El word està format per dos bytes amb adreces consecutives
    - Els indicats per l'adreça i per adreça + 1
    - El byte de menys pes del word és el l'adreça "parell"
    - Emmagatzemament Little endian
  - Són decisions de disseny, podríem haver-ne pres d'altres
    - Permetre words desalineats
    - Emmagatzemament Big endian



## Mòdul de memòria: exemple dues visions



byte a	addressing     <i>MEM<sub>b</sub></i> [@]	word addre	ssing   @					
0x0000	0x7C	0xB57C	00000					
0x0001	0xB5	UXD57C	0x0000					
0x0002	0xDC	OxACDC	0**0000					
0x0003	OxAC	UXACDC	0x0002					
0x0004	0xFE	OxCAFE	0x0004					
0x0005	OxCA	OXCAPE	0.0004					
	•••							
0x124E	0x1A	0xD21A	0x124E					
0x124F	0xD2	UNDZIK UXIZ4						
OxFFFE	0xBE	OxBABE	0xFFFE					
0xFFFF	OxBA	OND IIDE	OMITIE					

## Encapsulat del mòdul MEM-64KB-32KW




#### Entrades:

- ADDR-MEM: bus de 16 bits amb l'adreça a accedir
- Byte: senyal d'un bit que indica que si l'accés és a byte ("1") o a word ("0")
- Wr-Mem: senyal d'un bit que indica si es fa una escriptura ("1") o una lectura ("0")
- WR-MEM: bus de 16 bits amb la dada a escriure

#### Sortides:


- RD-MEM: bus de 16 bits amb la dada llegida
- Compte amb la temporalitat!
  - A les escriptures, Wr-Mem hauria de passar a "1" quan els busos ADDR-MEM i WR-MEM tinguin un valor estable



#### Cronograma lectura




• Un cop que ADDR-MEM és estable, la dada vàlida estarà disponible un cop transcorregudes  $T_{acc}$  unitats de temps



## Cronograma escriptura



- Al tema 12 garantirem la correcta temporalitat dels senyals!
  - Cal estabilitzar WR-MEM, ADDR-MEM i Byte (no mostrat al crono.)
  - ② Cal esperar  $T_{su}$  u.t. abans de posar Wr-Mem a "1"  $(T_{setup})$
  - 3 Cal mantenir Wr-Mem a "1" per  $T_{pw}$  u.t.  $(T_{pulse\ width})$
  - Obesprés de pasar Wr-Mem a "0", cal continuar mantenint estables WR-MEM i ADDR-MEM Th u.t. (Thotal)



#### Índex



- Introducció
- Mòdul de memòria RAM del nostre computador: MEM-64KB-32KW
- Noves instruccions SISA d'accés a memòria: LD, LDB, ST, STB
- El computador SISC Harvard unicicle
- Exemple de programació
- Implementació del mòdul de memòria
- Exercicis
- Conclusions

#### Noves instruccions SISA: Load, Store



- Afegim quatre noves instruccions al LM SISA
  - LD, LDB, ST, STB
    - 2 per llegir (LD, LDB), 2 per escriure (ST, STB)

Código de

- 2 per accedir a byte (LDB, STB), 2 per accedir a word (LD, ST)
- Totes utilitzaran la codificació 2-R

		pera				Ra			Rd			N6					
LD y LDB	С	С	C C C a		a	а	а	d	d	d	n	n	n	n	n	n	
	15			12	11		9	8		6	5					0	
	C	de on		Ra			Rb				N	16					
ST y STB	С	С	С	С	a	а	а	b	b	b	n	n	n	n	n	n	
	15			12	11		9	8		6	5					0	

- Ra i N6 determinaran l'adreça a accedir
- Cada instrucció tindrà un codi d'operació diferent

#### Sintaxi/Semàntica noves instruccions



- LDB Rd, N6(Ra)
  - $Rd \leftarrow SE(MEM_b[Ra + SE(N6)]);$   $PC \leftarrow PC + 2;$
- STB N6(Ra), Rb
  - $MEM_b[Ra + SE(N6)] \leftarrow Rb < 7..0 >$ ;  $PC \leftarrow PC + 2$ ;
    - Només s'emmagatzema a memòria els byte baix de Rb
- LD Rd, N6(Ra)
  - Rd  $\leftarrow$  MEM<sub>w</sub>[(Ra + SE(N6))&  $\sim$  1]; PC  $\leftarrow$  PC + 2;
    - $\sim 1 = 0xFFFE$
    - & és l'operació AND bit a bit
    - El bit de menys pes del resultat de la suma es posa a 0 perquè, com accedim a word, l'adreça ha de ser un nombre parell
- ST N6(Ra), Rb
  - $MEM_w[(Ra + SE(N6))\& \sim 1] \leftarrow Rb;$   $PC \leftarrow PC + 2;$

#### Codificació SISA



5 4 5 5	1 2 9 6	8 2	ο r0 4 κ	0 1 5	Name	Mnemonic	Format
0000	ааа	b b	b d d d	lfff	Logic and Aritmetic Operations	AND, OR, XOR, NOT, ADD, SUB, SHA, SHL	
0001	a a a	b b	b d d d	lfff	Compare Signed and Unsigned	CMPLT, CMPLE, -, CMPEQ, CMPLTU, CMPLEU, -, -	3R
0010	a a a	d d	dnnn	nnn	Add Immediate	ADDI	
0011	a a a	d d	d n n n	nnn	Load	LD	
0100	ааа	b b	b n n n	nnn	Store	ST	
0101	ааа	d d	d n n n	nnn	Load Byte	LDB	2R
0110	ааа	b b	bnnn	nnn	Store Byte	STB	
0111						Branch future extension	
1000	222	0 n	n n n n	n n n	Branch on Zero	BZ	
1000	440	1			Branch on Not Zero	BNZ	
	d d c	0			Move Immediate	MOVI	
1001	a a a	1 n	nnnn	nnn	Move Immediate High	MOVHI	1R
	d d c	1			wove inimediate riigii	HOVIII	
1010	d d c	0 n	nnnn	nnn	Input	IN	
	ааа				Output	OUT	
1011	xxx	××	xxxx	xxx		Future extensions	
11 x x	1						

#### Índex



- Introducció
- Mòdul de memòria RAM del nostre computador: MEM-64KB-32KW
- Noves instruccions SISA d'accés a memòria: LD, LDB, ST, STB
- El computador SISC Harvard unicicle
- Exemple de programació
- Implementació del mòdul de memòria
- Exercicis
- Conclusions


#### Connectem el mòdul de memòria a la UPG



- L'adreça ADDR-MEM serà la sortida de la ALU
  - Així podrem sumar Ra i N6 com a les instruccions ADDI
- La sortida RD-MEM l'encaminarem al banc de registres
  - Però el multiplexor MUX 2-1 In/Alu no té cap entrada lliure!
  - El substituirem per un MUX 4-1
    - Tindrà dos senyals de selecció
- El bus WR-MEM s'alimentarà des de Rb del banc de registres
- La resta de senyals les generarà la lògica de control
  - Byte, Wr-Mem


## Esquema UPG + IO + MEM





# Esquema Lògica de control i seqüenciament 🗰





## Lògica de control: paraula de control




- Passarà a tenir 47 bits
  - Afegim senyals Wr-Mem i Byte
    - Wr-Mem mai podrà valer x, valdrà "1" per ST\*, "0" per a la resta
    - Byte valdrà "1" per STB i LDB, "0" per ST i LD, x per a la resta
  - Canviem senyal In/Alu (1 bit) per bus -/i/l/a (2 bits)

@A	@B	ОР	F	-/i/l/a	@D	WrD Wr-Out	Wr-Mem Byte	TknBr	N (hexa)	ADDR-IO (hexa)

• Els nous senyals els generarà la ROM\_CTRL\_LOGIC a partir del codi d'operació de la instrucció en execució

## Lògica de control: implementació





## Lògica de control: ROM\_CTRL\_LOGIC



	Dir	ecc	ión		ı	Contenido																			
In4	ln3	In2	<u>=</u>	ln0	Out19	Out18	Out17	Out16	Out15	Out14	Out13	Out12	Out11	Out10	Out9	Out8	Out7	Out6	Out5	Out4	Out3	Out2	Out1	Onto	
I<15>	<b>√14</b>	k13>	I<12>	<b>1</b> 8	Bnz	Bz	Wr-Mem	RdIn	WrOut	WrD	Byte	Rb/N	-/i/l/a1	-/i/l/a0	0P1	OP0	MxN1	M×N0	MxF	F2	F1	F0	Mx@D1	Mx@D0	
0	0	0	0	х	0	0	0	0	0	1	х	1	0	0	0	0	х	Х	0	х	х	х	0	0	AL
0	0	0	1	Х	0	0	0	0	0	1	Х	1	0	0	0	1	х	Х	0	х	Х	х	0	0	CMP
0	0	1	0	х	0	0	0	0	0	1	Х	0	0	0	0	0	0	0	1	1	0	0	0	1	ADDI
0	0	1	1	Х	0	0	0	0	0	1	0	0	0	1	0	0	0	0	1	1	0	0	0	1	LD
0	1	0	0	Х	0	0	1	0	0	0	0	0	Х	Χ	0	0	0	0	1	1	0	0	Х	Х	ST
0	1	0	1	Х	0	0	0	0	0	1	1	0	0	1	0	0	0	0	1	1	0	0	0	1	LDB
0	1	1	0	Х	0	0	1	0	0	0	1	0	Х	Χ	0	0	0	0	1	1	0	0	Х	Х	STB
0	1	1	1	х	0	0	0	0	0	0	Х	х	х	Χ	х	Х	х	Х	х	х	х	х	х	х	(NOP)
1	0	0	0	0	0	1	0	0	0	0	Х	х	Х	Χ	1	0	1	0	1	0	0	0	х	х	BZ
1	0	0	0	1	1	0	0	0	0	0	Х	х	Х	Χ	1	0	1	0	1	0	0	0	х	х	BNZ
1	0	0	1	0	0	0	0	0	0	1	Х	0	0	0	1	0	0	1	1	0	0	1	1	0	MOVI
1	0	0	1	1	0	0	0	0	0	1	Х	0	0	0	1	0	0	1	1	0	1	0	1	0	MOVHI
1	0	1	0	0	0	0	0	1	0	1	Х	х	1	0	х	Х	х	х	х	х	Х	х	1	0	IN
1	0	1	0	1	0	0	0	0	1	0	х	х	Х	Х	х	х	х	х	х	х	х	х	х	х	OUT
1	0	1	1	х	0	0	0	0	0	0	Х	х	х	Х	х	Х	х	х	х	х	Х	х	х	х	(NOP)
1	1	v	v	v	٨	Λ	0	lما	n	n	v	\ v	v	v	\ v	v	l v	v	_	l v	~	v	v	v	(NOD)

## Computador SISC-Harvard unicicle



- Hem completat el disseny del nostre primer computador
  - Computador Harvard unicicle
    - Harvard: memòries de dades i d'instruccions independents
    - Unicicle: Totes les instruccions triguen un cicle en executar-se
- ullet Al tema següent determinarem el temps de cicle  $\mathcal{T}_c$  del computador
  - Constatarem que algunes instruccions triguem més que d'altres
    - Instruccions "lentes" (accessos a memòria) vs. "ràpides" (les demés)
  - Amb una petita modificació a la lògica de control, farem una versió "multicicle" del computador Harvard
    - Redefinirem el temps de cicle
    - Les instruccions "lentes" trigaran 4 cicles i les "ràpides" 3

#### Índex



- Introducció
- Mòdul de memòria RAM del nostre computador: MEM-64KB-32KW
- Noves instruccions SISA d'accés a memòria: LD, LDB, ST, STB
- El computador SISC Harvard unicicle
- Exemple de programació
- Implementació del mòdul de memòria
- Exercicis
- Conclusions

#### Enunciat



- Fer un programa en LM SISA que calculi l'histograma d'un conjunt de 1.024 dades
- Cada dada és un vector X de 16 bits però ens garanteixen el rang de valors  $0 \le X_u \le 255$
- Les dades entren des del teclat
- El programa ha de comptar quantes dades valen 0, quantes valen 1, ..., quantes valen 255
- Un cop processades totes les dades, cal mostrar l'histograma pel dispositiu impressora
  - Començant pel nombre de repeticions del valor "0"i acabant pel nombre de repeticions del valor "255"

#### Anàlisi: necessitat de memòria



- L'histograma necessita 256 comptadors
- En el cas extrem, un comptador hauria de podem comptar des de 0 fins a 1.024
  - Per evitar overflows, el comptador hauria de tenir un mínim de  $\lceil log_2 1025 \rceil = 11$  bits
  - Com el computador és de 16 bits, cada comptador ocuparà un word (16 bits)
- Utilitzarem un vector HISTO amb 256 words
- Com no hi cap al REGFILE, el guardarem a la RAM
- Assumirem que l'adreça inicial del vector HISTO és 0x3AF0
  - HISTO[0] s'emmagatzema a 0x3AF0 i 0x3AF1
  - HISTO[1] s'emmagatzema a 0x3AF2 i 0x3AF3
  - ...
  - HISTO[255] s'emmagatzema a 0x3CEE i 0x3CEF

#### Solució: Fases



- Dividirem el programa en tres fases
  - Inicialització
  - 2 Entrada de dades i càlcul de l'histograma
  - Presentació del resultat

#### Fase 1: Inicialització



- Cal inicialitzar totes les posicions del vector HISTO a 0x0000
- Bucle de 256 iteracions
- A cada iteració
  - Escriure el word 0x0000 a una posició del vector
- Utilitzarem dos registres
  - Un per a controlar el nombre d'iteracions pendents del bucle
    - S'inicialitza a 256
    - A cada iteració es decrementarà en 1
  - Un altre per saber a quina adreça de memòria s'ha d'escriure el word
    - S'initicalitzarà amb l'adreça inicial del vector
    - A cada iteració s'incrementarà en 2 perquè cada word ocupa dos bytes

#### Fase 1: Inicialització



## Fase 2: Entrada dades i càlcul histograma



- Bucle de 1.024 iteracions
- A cada iteració
  - Llegir una dada de teclat
    - Cal espera activa fins que la dada estigui disponible
  - Incrementar el comptador corresponent a la dada llegida
    - Cal calcular a quina adreça de memòria es troba
    - Carregar-lo a un registre
    - Incrementar el registre
    - Escriure'l a memòria
  - Decrementar el comptador d'iteracions
    - Inicialitzat a 1.024

#### Fase 2: Entrada dades i càlcul histograma



```
;**** Entrada de operandos y cálculo del histograma
      IVOM
           R6, 0xF0
      MOVHI R6, OX3A ; R6, constante HISTO
      MOVI R7, 0x00
      MOVHI R7, 0x04 ; R7, contador iter. restantes = 1024
Loop2: IN R1, KEY-STATUS
      BZ R1, -2
      IN R1, KEY-DATA ; entra Xu del teclado
      ADD R1, R1, R1
                         ; multiplica R1 por 2
      ADD R1, R1, R6
                         ; calcula dirección de HISTO[Xu]
      LD R5, O(R1) ;lee HISTO[Xu]
      ADDI R5, R5, 1 ;incrementa valor
      ST O(R1), R5 ;actualiza HISTO[Xu]
      ADDI R7, R7, -1 ; decrementa contador iteraciones
      BNZ R7, -10
                         ;; otra iteración?
```

#### Fase 3: Presentació resultats



- Bucle de 256 iteracions
- A cada iteració
  - Llegir un valor del histograma
  - Mostrar-lo per impressora
    - Cal espera activa per esperar disponibilitat
  - Decrementar el comptador d'iteracions
    - Inicialitzat a 256

#### Fase 3: Presentació resultats



```
;***** Salida de resultados

MOVI R7, 0x00

MOVHI R7, 0x01;R7, contador iter. restantes a 256

Loop3: IN R0, PRINT-STATUS

BZ R0, -2

LD R0, 0(R6)

OUT PRINT-DATA, R0; imprime elemento del histograma

ADDI R6, R6, 2; incrementa puntero a HISTO

ADDI R7, R7, -1; decrementa contador iter. restantes

BNZ R7, -7; ; otra iteración?
```

#### Índex



- Introducció
- Mòdul de memòria RAM del nostre computador: MEM-64KB-32KW
- Noves instruccions SISA d'accés a memòria: LD, LDB, ST, STB
- El computador SISC Harvard unicicle
- Exemple de programació
- Implementació del mòdul de memòria
- Exercicis
- Conclusions

### Implementació mòdul de memòria



- Farem una possible implementació del mòdul de memòria descrit
- Hipòtesis:
  - El fabricant proporciona mòduls de memòria d'amplada byte
  - A cada cicle de la UPG només podrem llegir un byte del mòdul
- Com llegirem un word (2 bytes) en un cicle?
  - Caldrà tenir dos mòduls de memòria treballant a la vegada
  - Com distribuirem (mapejarem) els bytes entre els dos mòduls?

#### Distribució de les dades




- Haurem de distribuir els 2<sup>16</sup> bytes entre dos mòduls de 2<sup>15</sup> bytes
- Volem poder accedir als dos bytes d'un word en un únic cicle
  - Això obliga a que adreces de 16 bits consecutives no vagin a parar al mateix mòdul
  - Distribució entrellaçada (interleaved)
- Anomenarem els mòduls Mòdul1 i Mòdul0
  - El Mòdul0 emmagatzemarà les adreces "parells"
  - El Mòdul1 emmagatzemarà les adreces "senars"
- Caldrà traduir les adreces de 16 bits a adreces de 15 bits
  - Els mòduls de 2<sup>15</sup> bytes tenen 15 bits d'adreça!

### Implementació: CLC's auxiliars



- Estendre el bit de signe a un bus de 8 bits fins a 16 bits
- Combinar dos busos de 8 bits en un bus de 16 bits
- Separar un bus de 16 bits en dos busos de 8 bits
- Separar un bus de 16 bits en dues parts:
  - Un bus de 15 bits (els 15 bits alts)
  - Un bit (el bit baix)




### Implementació lectura: només byte






### Implementació lectura: només word






## Implementació lectura byte o word






### Implementació escriptura: només byte





## Implementació escriptura: només word






## Implementació escriptura byte o word




$\operatorname{Wr} olimits - \operatorname{Mem} olimits$	Byte	$\mathtt{ADDR-MEM}_0$	$\mathtt{Wr-Mem_1}$	$\mathrm{Wr-Mem_0}$
0	х	х	0	0
1	0	х	1	1
1	1	0	0	1
1	1	1	1	0



## Implementació completa byte o word






#### Camí LD Rd, N6(RA)




 $Rd \leftarrow MEM_w[((Ra+SE(N6))&(\sim1)]$ 



# Camí LDB Rd, N6(RA) (adreça senar)




 $Rd \leftarrow SE(MEM_b[Ra+SE(N6)])$ 



## Camí LDB Rd, N6(RA) (adreça parell)




 $Rd \leftarrow SE(MEM_b[Ra+SE(N6)])$ 



#### Camí ST N6(RA), Rb




#### $MEM_w[((Ra+SE(N6))&(\sim1)] \leftarrow Rb$



## Camí STB N6(RA), Rb (adreça senar)




 $MEM_b[Ra+SE(N6)] \leftarrow Rb<7...0>$ 



## Camí STB N6(RA), Rb (adreça parell)



 $MEM_b[Ra+SE(N6)] \leftarrow Rb<7...0>$ 



#### Índex



- Introducció
- Mòdul de memòria RAM del nostre computador: MEM-64KB-32KW
- Noves instruccions SISA d'accés a memòria: LD, LDB, ST, STB
- El computador SISC Harvard unicicle
- Exemple de programació
- Implementació del mòdul de memòria
- Exercicis
- Conclusions

### Exercicis: ensamblar/desensamblar



- LDB R1,  $-3(R2) \rightsquigarrow 0101 \ 010 \ 001 \ 111101 \rightsquigarrow 0x547D$
- LD R5,  $-1(R6) \rightsquigarrow 0011 110 101 1111111 \rightsquigarrow 0x3D7F$
- STB -2(R6), R1  $\rightsquigarrow$  0110 110 001 111110  $\rightsquigarrow$  0x6C7E

#### Exercicis: modificació de l'estat



- Assumim que el contingut inicial de la memòria és tal que els bytes amb adreça parell contenen 0xFA i els d'adreça senar contenen 0x34.
- Assumim que  $R0 = 0 \times 0000$ ,  $R1 = 0 \times 0001$ , ... $R7 = 0 \times 0007$  i  $PC = 0 \times 4520$
- Quines modificacions a l'estat del computador provoquen les següents instruccions SISA (són independents, totes actuen sobre l'estat inicial)?
  - LD R3, 5(R2)
  - LDB R2, -6(R1)
  - LDB R2, -5(R1)
  - ST 2(R5), R4
  - STB 2(R1), R7

#### Exercicis: modificació de l'estat



- Assumim que el contingut inicial de la memòria és tal que els bytes amb adreça parell contenen 0xFA i els d'adreça senar contenen 0x34.
- Assumim que  $R0 = 0 \times 0000$ ,  $R1 = 0 \times 0001$ , ... $R7 = 0 \times 0007$  i  $PC = 0 \times 4520$
- Quines modificacions a l'estat del computador provoquen les següents instruccions SISA (són independents, totes actuen sobre l'estat inicial)?

```
• LD R3, 5(R2) \rightsquigarrow R3 \leftarrow 0x34FA; PC \leftarrow 0x4522;

• LDB R2, -6(R1) \rightsquigarrow R2 \leftarrow 0x0034; PC \leftarrow 0x4522;

• LDB R2, -5(R1) \rightsquigarrow R2 \leftarrow 0xFFFA; PC \leftarrow 0x4522;
```

• ST 2(R5), R4  $\rightarrow Mem_w[0x0006] \leftarrow 0x0004$ ; PC  $\leftarrow 0x4522$ ;

• STB 2(R1), R7  $\rightsquigarrow$   $Mem_b[0x0003] \leftarrow 0x07$ ; PC  $\leftarrow 0x4522$ ;

### Exercici: SISA $\iff$ paraula control



Donada una instrucció SISA, determinar la seva paraula de control
 LD R2, 10(R6)

@	A	0	<u>@</u> E	3	Rb/N	C	P	F	- 7 11 2	-/I/I/a	@[	)	WrD	Wr-Out	Rd-In	Wr-Mem	Byte	TknBr	1 he	N exa)	)	ADDR-10	(hexa)

• Donada una paraula de control, determinar la instrucció SISA

	@ <i>F</i>	4		@E	3	Rb/N	С	P		F		}	-/I/I/a		@[	)	WrD	Wr-Out	Rd-In	Wr-Mem	Byte	TknBr		l (he	N exa)	)	ADDR-10	(hexa)	
1	0	0	1	1	1	0	0	0	1	0	0	х	х	х	х	х	0	0	0	1	1	0	F	F	F	D	Х	Х	

### Exercici: SISA $\iff$ paraula control



- Donada una instrucció SISA, determinar la seva paraula de control
  - LD R2, 10(R6)

	(	@ <i>P</i>	4		@E	3	Rb/N	c	P		F		=	-////:a		@[	)	WrD	Wr-Out	Rd-In	Wr-Mem	Byte	TknBr		1 əd)	N exa)	)	ADDR-10	(hexa)
1	1	1	0	x	X	X	0	0	0	1	0	0	0	1	0	1	0	1	0	0	0	0	0	0	0	0	Α	X	X

Donada una paraula de control, determinar la instrucció SISA

	@ <i>F</i>	4		@E	3	Rb/N	c	P		F		}	-////a		@[	)	WrD	Wr-Out	Rd-In	Wr-Mem	Byte	TknBr		1 əd)	۷ exa)	,	ADDR-10	(hexa)
1	0	0	1	1	1	0	0	0	1	0	0	х	х	х	х	х	0	0	0	1	1	0	F	F	F	D	Χ	Х

• STB -3(R4), R7

## Exercici: omplir la ROM CTRL LOGIC



• Per files o per columnes o per interseccions

	Dir	ecc	ión										C	onte	enic	ok								
I<15>	<b>1</b> <14>	<u>&lt;13</u>	<b> &lt;12&gt;</b>	<u>%</u>	Bnz	Bz	Wr-Mem	RdIn	WrOut	WrD	Byte	Rb/N	-/i/l/a1	-/i/l/a0	0P1	OP0	M×N1	M×N0	MxF	F2	E	F0	Mx@D1	Mx@D0
0	0	1	0	Х																				
0	1	0	1	х																				
1	0	0	1	1																				

ADDI LDB MOVHI

### Exercici: omplir la ROM CTRL LOGIC



Per files o per columnes o per interseccions.

		٠.	• • • •	٠.	_	, С.	-			-	٦ ٢	, С.			,	٠.٠									
	Dir	ecc	ión		l								C	onte	enic	lo									
1715	K14>	<b>₹13</b>	k12	k8>	Bnz	Bz	Wr-Mem	RdIn	WrOut	WrD	Byte	Rb/N	-/i//a1	-/i/l/a0	0P1	OP0	MxN1	M×N0	MxF	F2	Ξ	6	Mx@D1	Mx@D0	
0	0	1	0	х	0	0	0	0	0	1	x	0	0	0	0	0	0	0	1	1	0	0	0	1	ADDI
0	1	0	1	х	0	0	0	0	0	1	1	0	0	1	0	0	0	0	1	1	0	0	0	1	LDB
1	0	0	1	1	0	0	0	0	0	1	x	0	0	0	1	0	0	1	1	0	1	0	1	0	MOVH

VHI

#### Exercicis a entregar a Atenea



- Enunciat disponible a Atenea
  - https://atenea.upc.edu/pluginfile.php/3603448/mod\_ assign/introattachment/0/Tema%2011%20-%20Exercicis%20en% 20paper.pdf?forcedownload=1
- Entrega a Atenea fins el dilluns 30/11
  - Format PDF

#### Índex



- Introducció
- Mòdul de memòria RAM del nostre computador: MEM-64KB-32KW
- Noves instruccions SISA d'accés a memòria: LD, LDB, ST, STB
- El computador SISC Harvard unicicle
- Exemple de programació
- Implementació del mòdul de memòria
- Exercicis
- Conclusions

#### Conclusions



- Hem afegit un mòdul de memòria al computador
  - Hem ampliat amb 4 noves instruccions el LM SISA
- Hem completat el nostre computador Harvard unicicle
  - Al tema 12 estudiarem el seu temps de cicle
- Xuletari temes 8 al 11
  - https://atenea.upc.edu/mod/resource/view.php?id=1673034
- No oblideu realitzar el qüestionari ET11 i els exercicis (slide 61)

#### Referències I



Llevat que s'indiqui el contrari, les figures, esquemes, cronogrames i altre material gràfic o bé han estat extrets de la documentació de l'assignatura elaborada per Juanjo Navarro i Toni Juan, o corresponen a enunciats de problemes i exàmens de l'assignatura, o bé són d'elaboració pròpia.

[1] [Online]. Available: http://blog.modernmechanix.com/two-bytes-are-better-than-one-2/.

### Introducció als Computadors

Tema 11: Memòria

http://personals.ac.upc.edu/enricm/Docencia/IC/IC11.pdf

Enric Morancho (enricm@ac.upc.edu)

Departament d'Arquitectura de Computadors Facultat d'Informàtica de Barcelona Universitat Politècnica de Catalunya



2020-21, 1<sup>er</sup> quad.

Presentació publicada sota Ilicència Creative Commons 4.0 @ (1) & (2)

