

Procesadores Segmentados

Arquitectura de computadores – Semana 2, 3 y 4

Grado en *Ingeniería Informática*

Departamento de Informática. Universidad de Jaén



Ejercicios



Ejercicio 1

- Considere que el fragmento de código de la tabla se ejecuta en un procesador RISC-V con detección de riesgos de datos y **adelantamientos**. Además, las lecturas y escrituras en el banco de registros se realizan en mitades de ciclo diferentes. Todas las unidades funcionales tienen un ciclo de latencia.
 - a. Complete la tabla, suponiendo la configuración indicada.
 - b. Indique cuántos registros son adelantados por caminos de bypass. Para cada uno de ellos, señale el registro que es adelantado y la instrucción correspondiente del siguiente modo: el registro XX es adelantado en la instrucción (X).
 - c. Indique cuántos registros son escritos y leídos en el mismo ciclo de reloj. Para cada uno de ellos, señale el ciclo de reloj del siguiente modo: el registro XX es escrito y leído en el ciclo X.

Solución - Ejercicio 1

Instrucción	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16
(1) lw s0, 0, t0	IF	ID	E	M	W											
(2) add a1, a1, s0		IF	ID	-	E	M	W									
(3) addi t0, t0, 4			IF	-	ID	E	M	W								
(4) lw s0, 0, t0				-	IF	ID	E	M	W							
(5) add a2, a1, s0				-		IF	ID	-	E	M	WB					
(6) addi t0, t0, 4				-			IF	-	ID	E	M	W				
(7) blt t0, t1, ini				-				-	IF	ID	E	M	W			

Solución - Ejercicio 1

- b. 4 registros adelantados por bypass
 - el registro s0 es adelantado en la instrucción (2).
 - el registro t0 es adelantado en la instrucción (4).
 - el registro s0 es adelantado en la instrucción (5).
 - el registro t0 es adelantado en la instrucción (7).
- c. 1 registro
 - El registro a1 escrito y leído en el ciclo 7

Ejercicio 2

- Considere que el fragmento de código de la tabla se ejecuta en un procesador RISC-V con detección de riesgos de datos y adelantamientos. Además, las lecturas y escrituras en el banco de registros se realizan en mitades de ciclo diferentes. Todas las unidades funcionales tienen un ciclo de latencia.
 - a. Complete la tabla, suponiendo la configuración indicada.
 - b. Indique cuántos registros son adelantados por caminos de bypass. Para cada uno de ellos, señale el registro que es adelantado y la instrucción correspondiente del siguiente modo: el registro XX es adelantado en la instrucción (X).
 - c. Indique cuántos registros son escritos y leídos en el mismo ciclo de reloj. Para cada uno de ellos, señale el ciclo de reloj del siguiente modo: el registro XX es escrito y leído en el ciclo X.

Solución - Ejercicio 2

Instrucción	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20
(1) lw s0, 0(t0)	IF	ID	E	M	W															
(2) add a1, a1, s0		IF	ID	-	E	M	W													
(3) addi t0, t0, 4			IF	-	ID	E	M	W												
(4) lw s1, 0(t0)				-	IF	ID	E	M	W											
(5) add a2, a2, s1				-		IF	ID	-	E	M	W									
(6) add a3, a1, a2				-			IF	-	ID	E	M	W								
(7) addi t0, t0, 4				-				-	IF	ID	E	M	W							
(8) sub a4, a3, s0				-				-		IF	ID	E	M	W						
(9) add a5, a4, s1				-				-			IF	ID	E	M	W					
(10) blt t0, t1, ini				-				-				IF	ID	E	M	W				

Solución - Ejercicio 2

- b. 6 registros adelantados por bypass
- 1. el registro s0 es adelantado de la I1 a la I2
 - 2. el registro t0 es adelantado de la I3 a la I4
 - 3. el registro s1 es adelantado de la I4 a la I5
 - 4. el registro a2 es adelantado de la I5 a la I6
 - 5. el registro a3 es adelantado de la I6 a la I8
 - 6. el registro a4 es adelantado de la I8 a la I9
- c. 1 registro
- El registro t0 es escrito y leído en el ciclo 13

Ejercicio 3

- Considere que el fragmento de código de la tabla se ejecuta en un procesador RISC-V con detección de riesgos de datos y adelantamientos. Además, las lecturas y escrituras en el banco de registros se realizan en mitades de ciclo diferentes. **Existe una unidad funcional para las operaciones aritmético-lógicas y otra unidad funciona diferente la multiplicación que son 2 ciclos de latencia.**
 - a. Complete la tabla, suponiendo la configuración indicada.
 - b. Indique cuántos registros son adelantados por caminos de bypass. Para cada uno de ellos, señale el registro que es adelantado y la instrucción correspondiente del siguiente modo: el registro XX es adelantado en la instrucción (X).
 - c. Indique cuántos registros son escritos y leídos en el mismo ciclo de reloj. Para cada uno de ellos, señale el ciclo de reloj del siguiente modo: el registro XX es escrito y leído en el ciclo X.

Solución – Ejercicio 3

Instrucción	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22
(1) lw s0, 0(t0)	IF	ID	E	M	W																	
(2) add a1, a1, s0		IF	ID	-	E	M	W															
(3) addi t0, t0, 4			IF	-	ID	E	M	W														
(4) lw s1, 0(t0)				-	IF	ID	E	M	W													
(5) add a2, a2, s1				-		IF	ID	-	E	M	W											
(6) mul a3, a1, a2				-			IF	-	ID	E	E	M	W									
(7) addi t0, t0, 4				-				-	IF	ID	-	E	M	W								
(8) sub a4, a3, s0				-				-		IF	-	ID	E	M	W							
(9) add a5, a4, s1				-				-			-	IF	ID	E	M	W						
(10) lw s2, 0(t0)				-				-			-	-	IF	ID	E	M	W					

Solución - Ejercicio 3

- b. 6 registros adelantados por bypass
 - 1. el registro s0 es adelantado de la I1 a la I2
 - 2. el registro t0 es adelantado de la I3 a la I4
 - 3. el registro s1 es adelantado de la I4 a la I5
 - 4. el registro a2 es adelantado de la I5 a la I6
 - 5. el registro a3 es adelantado de la I6 a la I8
 - 6. el registro a4 es adelantado de la I8 a la I9
- c. El registro t0 es escrito y leído en el ciclo 14 por dos instrucciones.

Ejercicio 4

- Considere que el fragmento de código de la tabla se ejecuta en un procesador RISC-V con detección de riesgos de datos y adelantamientos. Además, las lecturas y escrituras en el banco de registros se realizan en mitades de ciclo diferentes.
 - a. Complete la tabla, suponiendo la configuración indicada.
 - b. Indique cuántos registros son adelantados por caminos de bypass. Para cada uno de ellos, señale el registro que es adelantado, la instrucción correspondiente y la etapa desde la que se adelanta del siguiente modo: *el registro XX es adelantado en la instrucción (X) desde la etapa YY*.
 - c. Indique cuántos registros son escritos y leídos en el mismo ciclo de reloj. Para cada uno de ellos, señale el ciclo de reloj del siguiente modo: *el registro XX es escrito y leído en el ciclo X*.

Solución – Ejercicio 4

Instrucción	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22
(1) lui t0, 0x10000	IF	ID	EX	M	W																	
(2) lw a0, 0, t0		IF	ID	EX	M	W																
(3) addi a0, a0, 1			IF	ID	-	EX	M	W														
(4) lw a1, 4, t0				IF	-	ID	EX	M	W													
(5) addi a1, a1, 4						IF	ID	-	EX	M	W											
(6) add a2, a0, a1							IF	-	ID	EX	M	W										
(7) addi t0, t0, 4								-	IF	ID	EX	M	W									
(8) blt t0, t1, bucle								-		IF	ID	EX	M	W								

Solución - Ejercicio 4

- b. 6 registros adelantados por bypass
 1. El registro t0 es adelantado en la instrucción (2) desde la etapa EX.
 2. el registro a0 es adelantado en la instrucción (3) desde la etapa MEM.
 3. el registro a1 es adelantado en la instrucción (5) desde la etapa MEM.
 4. el registro a1 es adelantado en la instrucción (6) desde la etapa EX.
 5. el registro t0 es adelantado en la instrucción (8) desde la etapa EX.

- c. El registro a1 escrito y leído en el ciclo 9.