

1. Fundamentos de arquitectura de computadores

Arquitectura: definición, niveles, Von Neumann
Paralelismo: funcional, datos
Taxonomía de Flynn: SISD, SIMD, MISD, MIMD
Tiempo de ejecución: $T = NI \times CPI \times T_c$
RISC vs CISC

Ejercicios

- Cálculos de ganancia
- Ley de Amdahl: $G = 1 / [1-f + f/k]$

6. Memoria caché

Jerarquía: ubicación de la caché en el sistema
Tecnologías: memoria más rápida pero más cara

Estructura

- ❑ Bloques de tamaño fijo, p.e. 64 bytes
- ❑ Marca de identificación
- ❑ Indicadores de validez, modificado, etc.

Tipos de caché

- ❑ Correspondencia directa: todos los bloques en un solo plano
- ❑ Completamente asociativa: un solo bloque con todos los planos
- ❑ Asociativa por conjuntos: n bloques X p planos

Rendimiento

- ❑ Se contabiliza el número de aciertos y fallos
- ❑ Latencia mucho mayor en acceso a RAM

Ejercicios

- Descomposición de direcciones
- Cálculos de rendimiento

2. Segmentación del cauce

Etapas: IF, ID, EX, MEM, WB
Independizar etapas: funcionamiento paralelo
Cauce de datos y señales de control: *Pipeline registers*
Objetivo: conseguir $CPI \leq 1$

Riesgos

- ❑ Generan detenciones del cauce: peor CPI
- ❑ Tipos:
 1. Estructurales: acceso a banco de registros, memoria, etc.
 2. Datos: RAW, caminos de *bypass*, reordenación
 3. Control: predictor de saltos, desenrollado de bucles

Ejercicios

- Cronograma con ejecución paso a paso
- Identificación de riesgos, uso de *bypass* y detenciones

3. Segmentación de unidades funcionales

Unifuncional

- ❑ Lineal: caso trivial, una nueva instrucción por ciclo
- ❑ No lineal:
 1. Tabla de reservas
 2. Latencias prohibidas
 3. Diagrama de estados - Ciclo avaricioso
 4. Latencia media mínima

Multifuncional

1. Tabla de reservas combinadas
2. Matrices de colisiones cruzadas
3. Diagrama de estados - Ciclo avaricioso

Ejercicios

- Problemas de cauces no lineales
- Problemas de cauces multifuncionales

Paralelismo

4. Arquitectura superescalar

Objetivo: conseguir un $CPI < 1$, $CPI = CPE / IPE$

Modelos

- ❑ Caudales independientes: especialización, planificación estática
- ❑ Cauce común: varias UF, unidades que procesan múltiples instr.

Planificación

- ❑ Estática: instrucciones en el orden adecuado
- ❑ Dinámica: hardware complejo que reordena el código
 1. Cola de instrucciones
 2. Ventana de instrucciones / Estación de reserva
 3. Buffer de reorden
 4. Predictor de saltos
- ❑ Estrategia de emisión: ordenada, fuera de orden
- ❑ Predicción de saltos: BTB, BHT, predicción dinámica

Ejercicios

- Cronograma de ejecución ciclo a ciclo
- Detenciones, riesgos RAW, WAR, WAW

5. Paralelismo de datos

- ❑ Ejecutar misma operación sobre múltiples datos
- ❑ Configuración SIMD de taxonomía de Flynn

Vectoriales

- ❑ Registros vectoriales de gran tamaño
- ❑ Segmentación profunda
- ❑ Registros de control de las operaciones vectoriales
- ❑ Complejos y flexibles

Extensiones SIMD

- ❑ Registros SSE/AVX, *packed SIMD*
- ❑ UF que operan en datos empaquetados
- ❑ Más simples que los vectoriales, menos flexibles

GPU

- ❑ Modelo SIMT: una instrucción múltiples hilos
- ❑ Paralelismo masivo
- ❑ Múltiples SM con bancos de registros y caché propios